JP2004047811A - 受動素子内蔵半導体装置 - Google Patents
受動素子内蔵半導体装置 Download PDFInfo
- Publication number
- JP2004047811A JP2004047811A JP2002204560A JP2002204560A JP2004047811A JP 2004047811 A JP2004047811 A JP 2004047811A JP 2002204560 A JP2002204560 A JP 2002204560A JP 2002204560 A JP2002204560 A JP 2002204560A JP 2004047811 A JP2004047811 A JP 2004047811A
- Authority
- JP
- Japan
- Prior art keywords
- passive element
- stage
- lead
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】本発明は半導体素子に近接した位置に受動素子が配置され、狭いピッチのインナリードを有し且つ薄型化された受動素子内蔵半導体装置を提供することを課題とする。
【解決手段】リードフレーム２のステージ４に半導体素子１を搭載する。半導体素子１の表面に絶縁テープ７を貼り付け、その上に受動素子８，９を搭載する。半導体素子１とインナリードの間、及び受動素子の電極とインナリードの間を金属ワイヤ５により電気的に接続する。リードフレーム２、半導体素子１、受動素子８，９及び金属ワイヤ５を封止樹脂により封止する。
【選択図】 図１
【解決手段】リードフレーム２のステージ４に半導体素子１を搭載する。半導体素子１の表面に絶縁テープ７を貼り付け、その上に受動素子８，９を搭載する。半導体素子１とインナリードの間、及び受動素子の電極とインナリードの間を金属ワイヤ５により電気的に接続する。リードフレーム２、半導体素子１、受動素子８，９及び金属ワイヤ５を封止樹脂により封止する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特にキャパシタやインダクタなどの受動素子をパッケージ内に組み込んだ受動態素子内蔵半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体チップの電源回路と接地回路との間にキャパシタ（コンデンサ）を挿入して、安定した給電を行うことが行われる。例えば、半導体チップ内の回路の同時スイッチングにより生じる電源バウンスやＧＮＤバウンスをキャパシタにより抑制することができる。このようなキャパシタはバイパスコンデンサ（略してパスコン）と称される。
【０００３】
また、電源ラインに入ってくる高周波ノイズをカットするために、電源ラインに対して直列にインダクタを挿入することも行われる。このようなインダクタは電源フィルタと称される。
【０００４】
このようにパスコンや電源フィルタ等の受動素子をＬＳＩに内蔵することにより、ＬＳＩ内の回路に近接した部分にパスコンや電源フィルタを配置することができ、ＬＳＩの動作を安定させることができる。また、ＬＳＩを搭載するシステムボードに個別にパスコンや電源フィルタを搭載する必要がなくなり、システムボード上の部品点数を低減することができる。
【０００５】
特開昭５９−７２７５７号公報、特開昭５８−１９１４６０号公報、特開２０００−９１４９１号公報、特開２００１−２７４３１４号公報、特開平２−２２９４６０号公報は、上述のような受動素子をＬＳＩのインナリード上に配置する構成を開示している。
【０００６】
【発明が解決しようとする課題】
従来の構成では、受動素子をインナリードに直接接続するために、インナリードの配置を予め受動素子の電極に合わせて設計しなくてはならず、狭ピッチで配列されたインナリードを有するＬＳＩには適用できないという問題があった。また、インナリード上に受動素子が搭載されるため、受動素子の厚みがＬＳＩの厚みに影響し、ＬＳＩの薄型化を阻害するという問題もあった。
【０００７】
また、半導体装置の内部であっても、ＬＳＩチップの回路により一層近い部分に受動素子を配置して、さらに電気的特性を向上することが望まれていた。
【０００８】
本発明は上記の点に鑑みてなされたものであり、半導体チップに近接した位置に受動素子が配置され、狭いピッチのインナリードを有し且つ薄型化された受動素子内蔵半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１０】
請求項１記載の発明は、受動素子内蔵半導体装置であって、インナリードとステージとを有するリードフレームと、該リードフレームのステージに搭載された半導体素子と、該半導体素子の表面に設けられた絶縁部材と、該絶縁部材の上に搭載された受動素子と、前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００１１】
請求項１記載の発明によれば、半導体素子の表面に絶縁部材を介して受動素子を搭載し、受動素子とインナリード又は半導体素子の電極との間を金属ワイヤにより接続する。このため、リードフレームの設計を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００１２】
請求項２記載の発明は、受動素子内蔵半導体装置であって、インナリードとステージとを有するリードフレームと、該リードフレームのステージに搭載された半導体素子と、該半導体素子の周囲の前記ステージ上に設けられた絶縁部材と、該絶縁部材の上に搭載された受動素子と、前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００１３】
請求項２記載の発明によれば、半導体素子の周囲のステージ上に絶縁部材を介して受動素子を搭載し、受動素子とインナリード又は半導体素子の電極との間を金属ワイヤにより接続する。このため、リードフレームを僅かに大きくするだけで、インナリードの配列を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００１４】
請求項３記載の発明は、受動素子内蔵半導体装置であって、インナリードと複数部分に分割されたステージとを有するリードフレームと、該ステージの複数部分にまたがって搭載された半導体素子と、該ステージの複数部分のうち、電源電位とされた部分と接地電位とされた部分とにまたがって接続され搭載された受動素子と、前記半導体素子と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００１５】
請求項３記載の発明によれば、リードフレームのステージを分割して隣接するステージの分割部分にまたがって受動素子を接続して搭載することができる。
【００１６】
請求項４記載の発明は、請求項３記載の受動素子内蔵半導体装置であって、前記ステージの表面に固定用絶縁体が設けられ、該固定用絶縁体の上に前記半導体素子が搭載され、前記ステージの裏面に前記受動素子が搭載されたことを特徴とするものである。
【００１７】
請求項４記載の発明によれば、リードフレームのステージを分割して隣接する分割部分を異なる電位の部分とするだけで、ステージの裏側に受動素子を搭載することができる。
【００１８】
請求項５記載の発明は、請求項３記載の受動素子内蔵半導体装置であって、前記ステージの裏面に固定用絶縁体が設けられ、前記ステージの表面上に前記半導体素子が搭載され、前記半導体素子の周囲の前記ステージの表面に前記受動素子が搭載されたことを特徴とするものである。
【００１９】
請求項５記載の発明によれば、リードフレームのステージを僅かに大きくして分割するだけの簡単な変更により、分割ステージの表側にチップコンデンサ等の受動素子を搭載することができる。
【００２０】
請求項６記載の発明は、請求項４又は５記載の受動素子内蔵半導体装置であって、前記受動素子は、少なくとも一部が前記ステージに形成された凹部に収容された状態で搭載されたことを特徴とするものである。
【００２１】
請求項６記載の発明によれば、受動素子を分割ステージの凹部内に配置するので、分割ステージの裏面からの受動素子突出寸法を小さくすることができ、受動素子搭載による半導体装置の厚みの増大を抑制することができる。
【００２２】
請求項７記載の発明は、受動素子内蔵半導体装置であって、インナリードとステージと該ステージに接続されたサポートバーとを有するリードフレームと、該リードフレームのステージ上に搭載された半導体素子と、該リードフレームのサポートバー上に設けられた絶縁部材と、該絶縁部材の上に搭載された受動素子と、前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００２３】
請求項７記載の発明によれば、リードフレームのサポートバー上に受動素子を搭載するので、リードフレームを有効に利用することができ、特別に受動素子の搭載用にリードフレームのインナリード等の形状を変更する必要はない。また、サポートバーの受動素子搭載部をステージと同じレベル（平面）とすることにより、受動素子の高さを抑えることができ、半導体装置の厚みを増大することなく受動素子を内蔵することができる。
【００２４】
請求項８記載の発明は、受動素子内蔵半導体装置であって、インナリードとステージとを有するリードフレームと、該リードフレームのステージ上に搭載された半導体素子と、電極の一方が前記インナリードに接合され、電極の他方が前記ステージに接合された状態で、前記インナリードと前記ステージとの間に配置された受動素子と、前記半導体素子と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００２５】
請求項８記載の発明によれば、バイパスコンデンサ等の受動素子を全ての電源電位リードに対して接続することができる。また、電源フィルタとしてのチップインダクタを全ての電源電位リードに対して接続することができる。したがって、半導体素子の動作を安定化する効果が大きい。
【００２６】
請求項９記載の発明は、受動素子内蔵半導体装置であって、インナリードとステージとを有するリードフレームと、該リードフレームのステージ上に搭載された半導体素子と、前記インナリードのうち、電源電位リード又は接地電位リード上に設けられた絶縁部材と、該絶縁部材上に搭載された受動素子と、前記半導体素子と前記インナリードの間、及び前記受動素子と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００２７】
請求項９記載の発明によれば、インナリードの形状を一部変更するだけで受動素子を搭載することができ、インナリードのピッチに影響を及ぼすことなく受動素子を搭載することができる。
【００２８】
請求項１０記載の発明は、請求項１乃至９のうちいずれか一項記載の受動素子内蔵半導体装置であって、前記受動素子は、チップコンデンサ又はチップインダクタ又はそれらの組み合わせであることを特徴とするものである。
【００２９】
請求項１０記載の発明によれば、バイパスコンデンサとしてチップコンデンサを内蔵したり、電源フィルタとしてチップインンダクタを内蔵したりすることにより、半導体装置の動作特性を改善することができる。
【発明の実施の形態】
次に、本発明の第１実施例について図１乃至図４を参照しながら説明する。図１は本発明の第１実施例による半導体装置の断面図である。図２は図１に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【００３０】
本発明の第１実施例による半導体装置は、ＱＦＰタイプのＬＳＩパッケージであり、半導体素子１をリードフレーム２に搭載して封止樹脂３にて封止した構成である。半導体素子１はリードフレーム２の中央のアイランド又はステージ４上に載置される。半導体素子１の周囲に配列された電極は、金属ワイヤ（ボンディングワイヤ）５により周囲に延在するインナリード６に電気的に接続される。以上の構成は一般的なリードフレームタイプのＬＳＩパッケージと同様である。
【００３１】
本実施例では、半導体素子１の表面（上面）にポリイミドテープ等の絶縁テープ７が貼り付けられ、その上に受動素子であるチップコンデンサ８が搭載される。絶縁テープ７は半導体素子の電極が配列された周辺部分の内側に貼り付けられる。絶縁テープ７の代わりに半導体素子１の表面に絶縁性樹脂をコーティングするなどして絶縁層を形成することでもよい。すなわち、半導体素子１の回路形成面上に絶縁部材を設けてチップコンデンサ８と半導体素子１の表面との間を絶縁できればよい。
【００３２】
図３（ａ）は図１におけるＡ部の拡大断面図であり、図３（ｂ）はＡ部の拡大平面図である。絶縁テープ７上に搭載されたチップコンデンサ８の電極の一方は金属ワイヤ５により電源電位リード６−１に接続され、他方の電極は金属ワイヤ５によりＧＮＤ（接地）電位リード６−２に接続される。チップコンデンサ８はバイパスコンデンサとして機能する。
【００３３】
図１及び図２に示す例では、絶縁テープ７を半導体素子１の表面を大きく覆うような大きさとし、２つのチップコンデンサ８を搭載している。絶縁テープ７の大きさはこれに限ることなく、チップコンデンサ８を搭載する部分だけに貼り付けてもよい。また、チップコンデンサの数は２つに限ることなく、搭載する領域を確保することができれば任意の数のチップコンデンサ（受動素子）を搭載することができる。
【００３４】
図４（ａ）は図１に示すチップコンデンサ８に加えてチップインダクタ９を搭載した場合のＡ部の拡大断面図であり、図４（ｂ）は拡大平面図である。受動素子であるチップインダクタ９は、チップコンデンサ８と同様に絶縁テープ７上に搭載され、金属ワイヤ５により電気的に接続される。チップインダクタ９は電源フィルタとして機能する。図４に示す例の場合、チップコンデンサ８とチップインダクタ９とは対になって搭載されているが、チップインダクタ９のみであってもよい。
【００３５】
電源電位リード６−１とチップインダクタ９の一方の電極とが金属ワイヤ５により接続され、チップインダクタ９の他方の電極は金属ワイヤ５により半導体素子１の電極に接続される。また、チップインダクタ９の前記一方の電極は隣接して搭載されたチップコンデンサ８の一方の電極に金属ワイヤ５により接続され、チップコンデンサ８の他方の電極はＧＮＤ電位リード６−２に接続される。また、ＧＮＤ電位リード６−２は半導体素子１の電極に金属ワイヤ５により接続される。このような接続方法とすることにより、チップインダクタ９は電源電位リード６−１に対して直列に接続され、チップコンデンサ８は電源電位リード６−１とＧＮＤ電位リード６−２の間に並列に接続される。
【００３６】
本実施例では、半導体素子１の表面に絶縁テープ７を貼り付けて受動素子を搭載し、受動素子とインナリード６又は半導体素子１の電極との間を金属ワイヤ５により接続する。このため、リードフレーム２の設計を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００３７】
次に、本発明の第２実施例について、図５乃至図８を参照しなが説明する。図５は本発明の第２実施例による半導体装置の断面図である。図６は図５に示す半導体装置の樹脂パッケージ内部を示す平面図である。図５及び図６において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００３８】
本発明の第２実施例による半導体装置は、上述の第１実施例による半導体装置において、チップコンデンサ８を半導体素子１の上に搭載する代わりに、リードフレーム２のステージ４上に搭載したものである。ステージ４は半導体素子１を搭載する部分であるが、ステージ４を半導体素子１より大きく形成して、半導体素子１の周囲のステージ４上に絶縁テープ７を介してチップコンデンサ８を搭載する。
【００３９】
ここで、チップコンデンサ８を搭載する部分には凹部４ａが形成される。図７（ａ）は図５におけるＡ部の拡大断面図であり、図７（ｂ）はＡ部の拡大平面図である。凹部４ａはステージ４をハーフエッチングにより除去して溝状としたものであり、凹部４ａの底面に絶縁テープ７が貼り付けられる。そして、凹部４ａ内の絶縁テープ７上にチップコンデンサ８が搭載される。チップコンデンサ８の電極と電源およびＧＮＤ電位リード６−１，６−１との間は、金属ワイヤ５により接続される。また、チップコンデンサ８の電極は、金属ワイヤ５を介して半導体素子１の電極に接続される。
【００４０】
図８は図１に示すチップコンデンサ８に加えてチップインダクタ９を搭載した場合のＡ部の拡大平面図である。受動素子であるチップインダクタ９は、チップコンデンサ８と同様に、凹部４ａ内の絶縁テープ７上に搭載され、金属ワイヤ５により電気的に接続される。図８に示す例の場合、チップコンデンサ８とチップインダクタ９とは対になって搭載されていが、チップインダクタ９のみであてもよい。
【００４１】
電源電位リード６−１とチップインダクタ９の一方の電極とが金属ワイヤ５により接続され、チップインダクタ９の他方の電極は金属ワイヤ５により半導体素子１の電極に接続される。また、チップインダクタ９の前記一方の電極は隣接して搭載されたチップコンデンサ８の一方の電極に金属ワイヤ５により接続され、チップコンデンサ８の他方の電極はＧＮＤ電位リード６−２及び半導体素子１の電極に接続される。このような接続方法とすることにより、チップインダクタ９は電源電位リード６−１に対して直列に接続され、チップコンデンサ８は電源電位リード６−１とＧＮＤ電位リード６−２の間に並列に接続される。
【００４２】
本実施例では、半導体素子１の周囲のステージ４上に絶縁テープ７を貼り付けて受動素子を搭載し、受動素子とインナリード６又は半導体素子１の電極との間を金属ワイヤ５により接続する。このため、リードフレーム２を僅かに大きくするだけで、インナリードの配列を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００４３】
また、リードフレームをハーフエッチングして形成した凹部４ａに受動素子を配置するため、受動素子の高さを低くすることができる。これにより、受動素子を接続する金属ワイヤの高さを低くすることができ、半導体装置（樹脂封止部）の厚みを小さくすることができるため、半導体装置の薄型化に寄与する。
【００４４】
次に、本発明の第３実施例について、図９乃至図１４を参照しながら説明する。図９は本発明の第３実施例による半導体装置の断面図である。図１０は図９に示す半導体装置の樹脂パッケージ内部を示す平面図である。図１１は図９に示す半導体装置の樹脂パッケージ内部を裏面側から見た平面図である。図９、図１０及び図１１において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００４５】
本発明の第３実施例による半導体装置は、リードフレームのステージを４分割し、且つチップコンデンサ８をステージ４の裏面に搭載したものである。すなわち、本実施例では、ステージ４を４分割して第１〜第４の分割ステージ４−１１，４−２，４−２，４−４を形成する。第１及び第３の分割ステージ４−１，４−３は半導体素子１の電源電位電極に接続され、電源電位となるように設定される。一方、第２及び第４の分割ステージ４−２，４−４は半導体素子１の接地（ＧＮＤ）電位電極に接続され、接地電位となるように設定される。
【００４６】
したがって、分割ステージ４−１〜４−４は互いに電源電位の分割ステージと接地電位の分割ステージとが互いに隣接した状態に配置される。また、分割ステージの間の間隙は、搭載するチップコンデンサ８の電極間の寸法に対応して決定される。すなわち、チップコンデンサ８の一方の電極が隣り合う分割ステージの一方に接合され、チップコンデンサ８の他方の電極が隣り合う分割ステージの他方に接合されるように、分割ステージ間の間隙が決定される。
【００４７】
なお、分割ステージ４−１〜４−４の各々は、リードフレーム２の対角線上に延在するサポートバー１１により支持される。また、半導体素子１は４つの分割ステージ４−１〜４−４にまたがって配置され、固定用絶縁体１２により固定される。
【００４８】
図１２は図１０におけるＢ部の拡大平面図であり、図１３はＢ部の側面図である。半導体素子１の電極は金属ワイヤ５によりインナリード６に接続されると共に、第４の分割ステージ４−４（及び第２の分割ステージ４−２）は金属ワイヤ５により半導体素子１の接地電位電極に接続され、第１の分割ステージ４−１（第３の分割ステージ４−３）は金属ワイヤ５により半導体素子１の電源電位電極に接続される。
【００４９】
図１４は図９におけるＡ部の拡大図である。分割ステージ４−１〜４−４のチップコンデンサ搭載部には、ハーフエッチングにより凹部４ａが形成される。凹部４ａは隣接する分割ステージにまたがって形成され、チップコンデンサ８が凹部４ａ内に配置される。そして、図１５においては、凹部４ａ内において、チップコンデンサ８の一方の電極が第１の分割ステージ４−１に半田や銀ペースト等の導電性材接合材料１３により接合され、他方の電極が第４の分割ステージ４−４に導電性材接合材料１３により接合されている。
【００５０】
本実施例では、リードフレームのステージを４分割するだけの簡単な変更により、ステージの裏側にチップコンデンサを搭載することができる。また、チップコンデンサ８を分割ステージの凹部４ａ内に配置するので、分割ステージの裏面からのチップコンデンサ８の突出寸法を小さくすることができ、チップコンデンサ搭載による半導体装置の厚みの増大を抑制することができる。
【００５１】
また、隣接する一対の分割ステージの間に複数のチップコンデンサを配置することができる。例えば、３個のチップコンデンサ８を一対の分割ステージの間に接続することとし、これらのチップコンデンサの容量を１００ｎＦ、１μＦ、１０μＦとすることにより、電源−ＧＮＤ間のインピーダンスの周波数特性を広範囲に下げることができ、半導体装置の安定した動作を達成することができる。
【００５２】
次に、本発明の第４実施例について、図１５乃至図１９を参照しながら説明する。図１５は本発明の第４実施例による半導体装置の断面図である。図１６は図１５に示す半導体装置の樹脂パッケージ内部を示す平面図である。図１５及び図１６において、図９乃至図１１に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
本発明の第４実施例による半導体装置では、上述の第３実施例と同様にステージを４分割し、半導体素子１を搭載する側の面にチップコンデンサを搭載したものである。すなわち、チップコンデンサ８は半導体素子１の周囲の分割ステージ４−１〜４−４上に搭載される。この場合、固定用絶縁体１２は分割ステージ４−１〜４−４の裏側に貼り付けられ、分割ステージ４−１〜４−４は固定用絶縁体１２により互いに固定される。
【００５３】
図１７は半導体素子１とインナリード６との接続を示す図である。また、図１８は図１７のＡ部の拡大図であり、図１９は図１８におけるＢ部の側面図である。図１７に示すように、第１及び第３の分割ステージ４−１，４−３は金属ワイヤ５により電源電位リードに接続され、第２又は第４の分割ステージ４−２，４−４は金属ワイヤ５により接地電位リードに接続される。また、図１９に示すように、チップコンデンサ８の搭載部分には、上述の第３実施例と同様に凹部４ａが設けられる。これにより、チップコンデンサ８がその上を通過する金属ワイヤ５に接触しないように十分なクリアランスを維持することができる。
【００５４】
以上のように、本実施例では、リードフレームのステージを僅かに大きくして４分割するだけの簡単な変更により、分割ステージの表側にチップコンデンサを搭載することができる。また、チップコンデンサを分割ステージの凹部４ａ内に配置するので、分割ステージの表面からのチップコンデンサの突出寸法を小さくすることができ、チップコンデンサ搭載による半導体装置の厚みの増大を抑制することができる。
【００５５】
次に、本発明の第５実施例について、図２０乃至図２３を参照しながら説明する。図２０は本発明の第５実施例による半導体装置の断面図である。図２１は図２０に示す半導体装置の樹脂パッケージ内部を示す平面図である。図２０及び図２１において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００５６】
本発明の第５実施例では、リードフレームのステージを支持するためのサポートバー１１に絶縁テープ７を貼り付けて、その上にチップコンデンサ８やチップインダクタ９のような受動素子を搭載する。サポートバー１１の受動素子を搭載する部分は、ステージ４を同じレベルとして形成し、絞り位置である傾斜部１１ａ（ディプレース又はオフセットともいう）は、ステージ４から離れた部分に形成される。
【００５７】
図２２は図２１におけるＡ部の拡大平面図である。サポートバー１１上の絶縁テープ７に搭載されたチップコンデンサ８の一方の電極は、接地電位とされたステージ４に金属ワイヤ５により接続される。また、チップコンデンサ８の他方の電極は、サポートバー１１に隣接して配置された電源電位リード６−１に接続される。ここで、もとのインナリードの配置において、サポートバー１１に隣接した電源電位リードが無い場合は、電源電位リードをサポートバーに隣接して配置し、本来の電源電位リード６−１との間を接続バー（バスバー）１４により接続して電源電位とする。
【００５８】
図２３はチップコンデンサ８に加えてチップインダクタ９をサポートバー１１上に配置した例を示す。チップコンデンサ８の一方の電極はサポートバー１１に隣接して配置された接地電位電極６−２に金属ワイヤ５により接続され、他方の電極はチップインダクタ９の一方の電極に金属ワイヤ５により接続される。また、チップインダクタ９の前記一方の電極はサポートバー１１に隣接して配置された電源電位リード６−１に金属ワイヤ５により接続され、他方の電極は半導体素子１の電極金属ワイヤにより接続される。
【００５９】
以上のように、本実施例では、リードフレームのサポートバー上にチップコンデンサやチップインダクタ等の受動素子を搭載するので、リードフレームを有効に利用することができ、特別に受動素子の搭載用にリードフレームの形状を変更する必要はない。また、サポートバーの受動素子搭載部をステージと同じレベル（平面）とすることにより、受動素子の高さを抑えることができ、半導体装置の厚みを増大することなく受動素子を内蔵することができる。
【００６０】
次に、本発明の第６実施例について、図２４乃至図２７を参照しながら説明する。図２４は本発明の第６実施例による半導体装置の断面図である。図２５は図２４に示す半導体装置の樹脂パッケージ内部を示す平面図である。図２４及び図２５において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００６１】
本発明の第６実施例による半導体装置は、ステージ４とインナリード６とが同じレベル（平面）として構成されたリードフレームを有する。バイパスコンデンサを搭載する場合はステージ４は接地電位とされ、電源電位リード６−１は搭載するチップコンデンサ８の幅より僅かに大きい幅に形成される。そして、チップコンデンサ８は電源電位リード６−１と接地電位とされたステージ４との間に接続される。
【００６２】
図２６（ａ）はチップコンデンサ８の搭載部分の拡大側面図であり、図２６（ｂ）は拡大平面図である。電源電位リード６−１の端部に対向するステージ４の部分は、チップコンデンサ８の長さに対応して電源電位リード６−１に向かって突出し、電源電位リード６−１の端部とステージ４との間の間隙にチップコンデンサ８が接続されるように構成される。チップコンデンサ８の一方の電極は電源電位リード６−１に導電性接合材料１３により接合され、他方の電極はステージ４に導電性接合材料１３により接合される。
【００６３】
上述の例では電源電位リード６−１と接地電位のステージ４との間にチップコンデンサ８を接続しているが、ステージ４を電源電位として、接地電位リードとの間にチップコンデンサ８を接続することとしてもよい。
【００６４】
図２７（ａ）はチップコンデンサ８の代わりにチップインダクタ９を搭載した例を示す拡大側面図であり、図２７（ｂ）は拡大平面図である。電源フィルタとしてチップインダクタ９を搭載する場合、ステージ４は電源電位となるように構成する必要がある。
【００６５】
以上のように、本実施例の場合、バイパスコンデンサとしてのチップコンデンサ８を全ての電源電位リード６−１に対して接続することができる。また、電源フィルタとしてのチップインダクタ９を全ての電源電位リード６−１に対して接続することができる。したがって、半導体素子１の動作を安定化する効果が大きい。
【００６６】
次に、本発明の第７実施例について、図２８乃至図３１を参照しながら説明する。図２８は本発明の第７実施例による半導体装置の断面図である。図２９は図２８に示す半導体装置の樹脂パッケージ内部を示す平面図である。図２８及び図２９において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００６７】
本発明の第７実施例による半導体装置は、インナリードに受動素子搭載部を形成してチップコンデンサやチップインダクタを搭載したものである。受動素子搭載部は例えば電源電位リード６−１や接地電位リードの一つに対して設けられるものであり、複数のインナリード６にわたって設けられるものではない。受動素子搭載部はインナリード６の幅を部分的に大きくした部分であり、受動素子搭載部には絶縁テープ７が貼り付けられ、その上にチップコンデンサ８やチップインダクタ９が搭載される。
【００６８】
図３０はチップコンデンサ８の搭載部分の拡大平面図である。この例の場合、接地電位リード６−２の一部の幅が広げられ、受動素子搭載部が形成されている。受動素子搭載部には絶縁テープ７が貼り付けられ、絶縁テープ７の上にチップコンデンサ８が搭載されている。チップコンデンサ８の一方の電極は隣接して配置された電源電位リード６−１に金属ワイヤ５により接続される。チップコンデンサ８の他方の電極は、搭載された接地電位リードに対して金属ワイヤ５により接続され、且つ半導体素子１の電極に接続される。これによりチップコンデンサ８は電源電位リード６−１と接地電位リード６−２との間に並列に接続される。
【００６９】
図３１はチップコンデンサ８とチップインダクタ９とをまとめて搭載する部分の拡大平面図である。この例の場合、電源電位リード６−１の一部の幅が広げられ、受動素子搭載部が形成されている。受動素子搭載部には絶縁テープ７が貼り付けられ、絶縁テープ７の上にチップコンデンサ８及びチップインダクタ９が搭載されている。チップコンデンサ８の一方の電極は隣接して配置された接地電位リード６−２に金属ワイヤ５により接続される。チップコンデンサ８の他方の電極は、チップインダクタ９の一方の電極に対して金属ワイヤ５により接続される。チップインダクタ９の前記一方の電極は半導体素子１の電極に金属ワイヤ５により接続され、他方の電極は搭載された電源電位リード６−１に対して金属ワイヤ５により接続される。このような接続により、チップコンデンサ８は電源電位リード６−１と接地電位リード６−２との間に並列に接続され、チップインダクタ９は電源電位リード６−１に直列に接続される。
【００７０】
以上のように、本実施例では、インナリードの形状を一部変更するだけで受動素子を搭載することができ、インナリードのピッチに影響を及ぼすことなく受動素子を搭載することができる。
【００７１】
以上のように、本明細書は以下の発明を開示する。
【００７２】
（付記１） インナリードとステージとを有するリードフレームと、
該リードフレームのステージに搭載された半導体素子と、
該半導体素子の表面に設けられた絶縁部材と、
該絶縁部材の上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記２） 付記１記載の受動素子内蔵半導体装置であって、
前記リードフレームのステージは電源電位又は接地電位とされ、前記ステージと前記受動素子の電極とを電気的に接続する金属ワイヤを更に有することを特徴とする受動素子内蔵半導体装置。
【００７３】
（付記３） インナリードとステージとを有するリードフレームと、
該リードフレームのステージに搭載された半導体素子と、
該半導体素子の周囲の前記ステージ上に設けられた絶縁部材と、
該絶縁部材の上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記４） 付記３記載の受動素子内蔵半導体装置であって、
前記絶縁部材は、前記ステージの半導体素子の周囲に形成された凹部の中に設けられ、前記受動素子の少なくとも一部は該凹部に収容されることを特徴とする受動素子内蔵半導体素子。
【００７４】
（付記５） インナリードと複数部分に分割されたステージとを有するリードフレームと、
該ステージの複数部分にまたがって搭載された半導体素子と、
該ステージの複数部分のうち、電源電位とされた部分と接地電位とされた部分とにまたがって接続され搭載された受動素子と、
前記半導体素子と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記６） 付記５記載の受動素子内蔵半導体装置であって、
前記ステージの表面に固定用絶縁体が設けられ、該固定用絶縁体の上に前記半導体素子が搭載され、前記ステージの裏面に前記受動素子が搭載されたことを特徴とする受動素子内蔵半導体装置。
（付記７） 付記５記載の受動素子内蔵半導体装置であって、
前記ステージの裏面に固定用絶縁体が設けられ、前記ステージの表面上に前記半導体素子が搭載され、前記半導体素子の周囲の前記ステージの表面に前記受動素子が搭載されたことを特徴とする受動素子内蔵半導体装置。
（付記８） 付記６又は７記載の受動素子内蔵半導体装置であって、
前記受動素子は、少なくとも一部が前記ステージに形成された凹部に収容された状態で搭載されたことを特徴とする受動素子内蔵半導体素子。
【００７５】
（付記９） インナリードとステージと該ステージに接続されたサポートバーとを有するリードフレームと、
該リードフレームのステージ上に搭載された半導体素子と、
該リードフレームのサポートバー上に設けられた絶縁部材と、
該絶縁部材の上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記１０） 付記９記載の受動素子内蔵半導体装置であって、
前記ステージは前記インナリードが配列された面より下方に延在し、前記サポートバーの前記受動素子が搭載された部分は前記ステージが延在する面にあることを特徴とする受動素子内蔵半導体装置。
【００７６】
（付記１１） インナリードとステージとを有するリードフレームと、
該リードフレームのステージ上に搭載された半導体素子と、
電極の一方が前記インナリードに接合され、電極の他方が前記ステージに接合された状態で、前記インナリードと前記ステージとの間に配置された受動素子と、
前記半導体素子と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記１２） 付記１１記載の受動素子内蔵半導体装置であって、
前記インナリードは電源電位リードであり、受動素子の幅より大きい幅を有することを特徴とする受動素子内蔵半導体装置。
【００７７】
（付記１３） インナリードとステージとを有するリードフレームと、
該リードフレームのステージ上に搭載された半導体素子と、
前記インナリードのうち、電源電位リード又は接地電位リード上に設けられた絶縁部材と、
該絶縁部材上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記１４） 付記１３記載の受動素子内蔵半導体装置であって、
電源電位リード又は接地電位リードの前記前記受動素子が搭載される部分は、他の部分より幅が大きく形成されたことを特徴とする受動素子内蔵半導体装置。
【００７８】
（付記１５） 付記１乃至１４のうちいずれか一項記載の受動素子内蔵半導体装置であって、
前記受動素子は、チップコンデンサ又はチップインダクタ又はそれらの組み合わせであることを特徴とする受動素子内蔵半導体装置。
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００７９】
請求項１記載の発明によれば、半導体素子の表面に絶縁部材を介して受動素子を搭載し、受動素子とインナリード又は半導体素子の電極との間を金属ワイヤにより接続する。このため、リードフレームの設計を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００８０】
請求項２記載の発明によれば、半導体素子の周囲のステージ上に絶縁部材を介して受動素子を搭載し、受動素子とインナリード又は半導体素子の電極との間を金属ワイヤにより接続する。このため、リードフレームを僅かに大きくするだけで、インナリードの配列を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００８１】
請求項３記載の発明によれば、リードフレームのステージを分割して隣接するステージの分割部分にまたがって受動素子を接続して搭載することができる。
【００８２】
請求項４記載の発明は、請求項３記載の受動素子内蔵半導体装置であって、前記ステージの表面に固定用絶縁体が設けられ、該固定用絶縁体の上に前記半導体素子が搭載され、前記ステージの裏面に前記受動素子が搭載されたことを特徴とするものである。
【００８３】
請求項４記載の発明によれば、リードフレームのステージを分割して隣接する分割部分を異なる電位の部分とするだけで、ステージの裏側に受動素子を搭載することができる。
【００８４】
請求項５記載の発明によれば、リードフレームのステージを僅かに大きくして分割するだけの簡単な変更により、分割ステージの表側にチップコンデンサ等の受動素子を搭載することができる。
【００８５】
請求項６記載の発明によれば、受動素子を分割ステージの凹部内に配置するので、分割ステージの裏面からの受動素子突出寸法を小さくすることができ、受動素子搭載による半導体装置の厚みの増大を抑制することができる。
【００８６】
請求項７記載の発明によれば、リードフレームのサポートバー上に受動素子を搭載するので、リードフレームを有効に利用することができ、特別に受動素子の搭載用にリードフレームのインナリード等の形状を変更する必要はない。また、サポートバーの受動素子搭載部をステージと同じレベル（平面）とすることにより、受動素子の高さを抑えることができ、半導体装置の厚みを増大することなく受動素子を内蔵することができる。
【００８７】
請求項８記載の発明によれば、バイパスコンデンサ等の受動素子を全ての電源電位リードに対して接続することができる。また、電源フィルタとしてのチップインダクタを全ての電源電位リードに対して接続することができる。したがって、半導体素子の動作を安定化する効果が大きい。
【００８８】
請求項９記載の発明によれば、インナリードの形状を一部変更するだけで受動素子を搭載することができ、インナリードのピッチに影響を及ぼすことなく受動素子を搭載することができる。
【００８９】
請求項１０記載の発明によれば、バイパスコンデンサとしてチップコンデンサを内蔵したり、電源フィルタとしてチップインンダクタを内蔵したりすることにより、半導体装置の動作特性を改善することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の断面図である。
【図２】図１に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図３】（ａ）は図１におけるＡ部の拡大断面図であり、（ｂ）はＡ部の拡大平面図である。
【図４】（ａ）は図１に示すチップコンデンサに加えてチップインダクタを搭載した場合のＡ部の拡大断面図であり、（ｂ）は拡大平面図である。
【図５】本発明の第２実施例による半導体装置の断面図である。
【図６】図５に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図７】（ａ）は図５におけるＡ部の拡大断面図であり、（ｂ）はＡ部の拡大平面図である。
【図８】図５に示すチップコンデンサに加えてチップインダクタを搭載した場合のＡ部の拡大平面図である。
【図９】本発明の第３実施例による半導体装置の断面図である。
【図１０】図９に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図１１】図９に示す半導体装置の樹脂パッケージ内部を裏面側から見た平面図である。
【図１２】図１０におけるＢ部の拡大平面図である。
【図１３】図１０におけるＢ部の側面図である。
【図１４】図９におけるＡ部の拡大図である。
【図１５】本発明の第４実施例による半導体装置の断面図である。
【図１６】図１５に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図１７】半導体素子とインナリードとの接続を示す図である。
【図１８】図１７のＡ部の拡大図である。
【図１９】図１８におけるＢ部の側面図である。
【図２０】本発明の第５実施例による半導体装置の断面図である。
【図２１】図２０に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図２２】図２１におけるＡ部の拡大平面図である。
【図２３】チップコンデンサに加えてチップインダクタをサポートバー上に配置した例を示す図である。
【図２４】本発明の第６実施例による半導体装置の断面図である。
【図２５】図２４に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図２６】（ａ）はチップコンデンサの搭載部分の拡大側面図であり、（ｂ）は拡大平面図である。
【図２７】（ａ）はチップインダクタ９を搭載した例を示す拡大側面図であり、（ｂ）は拡大平面図である。
【図２８】本発明の第７実施例による半導体装置の断面図である。
【図２９】図２８に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図３０】チップコンデンサの搭載部分の拡大平面図である。
【図３１】チップコンデンサとチップインダクタとをまとめて搭載する部分の拡大平面図である。
【符号の説明】
１ 半導体素子
２ リードフレーム
３ 封止樹脂
４ ステージ
４ａ 凹部
５ 金属ワイヤ
６ インナリード
６−１ 電源電位リード
６−２ ＧＮＤ電位リード
７ 絶縁テープ
８ チップコンデンサ
９ チップインダクタ
１１ サポートバー
１１ａ 傾斜部
１２ 固定用絶縁体
１３ 導電性接合材料
１４ 接続バー
【発明の属する技術分野】
本発明は半導体装置に係り、特にキャパシタやインダクタなどの受動素子をパッケージ内に組み込んだ受動態素子内蔵半導体装置に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体チップの電源回路と接地回路との間にキャパシタ（コンデンサ）を挿入して、安定した給電を行うことが行われる。例えば、半導体チップ内の回路の同時スイッチングにより生じる電源バウンスやＧＮＤバウンスをキャパシタにより抑制することができる。このようなキャパシタはバイパスコンデンサ（略してパスコン）と称される。
【０００３】
また、電源ラインに入ってくる高周波ノイズをカットするために、電源ラインに対して直列にインダクタを挿入することも行われる。このようなインダクタは電源フィルタと称される。
【０００４】
このようにパスコンや電源フィルタ等の受動素子をＬＳＩに内蔵することにより、ＬＳＩ内の回路に近接した部分にパスコンや電源フィルタを配置することができ、ＬＳＩの動作を安定させることができる。また、ＬＳＩを搭載するシステムボードに個別にパスコンや電源フィルタを搭載する必要がなくなり、システムボード上の部品点数を低減することができる。
【０００５】
特開昭５９−７２７５７号公報、特開昭５８−１９１４６０号公報、特開２０００−９１４９１号公報、特開２００１−２７４３１４号公報、特開平２−２２９４６０号公報は、上述のような受動素子をＬＳＩのインナリード上に配置する構成を開示している。
【０００６】
【発明が解決しようとする課題】
従来の構成では、受動素子をインナリードに直接接続するために、インナリードの配置を予め受動素子の電極に合わせて設計しなくてはならず、狭ピッチで配列されたインナリードを有するＬＳＩには適用できないという問題があった。また、インナリード上に受動素子が搭載されるため、受動素子の厚みがＬＳＩの厚みに影響し、ＬＳＩの薄型化を阻害するという問題もあった。
【０００７】
また、半導体装置の内部であっても、ＬＳＩチップの回路により一層近い部分に受動素子を配置して、さらに電気的特性を向上することが望まれていた。
【０００８】
本発明は上記の点に鑑みてなされたものであり、半導体チップに近接した位置に受動素子が配置され、狭いピッチのインナリードを有し且つ薄型化された受動素子内蔵半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１０】
請求項１記載の発明は、受動素子内蔵半導体装置であって、インナリードとステージとを有するリードフレームと、該リードフレームのステージに搭載された半導体素子と、該半導体素子の表面に設けられた絶縁部材と、該絶縁部材の上に搭載された受動素子と、前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００１１】
請求項１記載の発明によれば、半導体素子の表面に絶縁部材を介して受動素子を搭載し、受動素子とインナリード又は半導体素子の電極との間を金属ワイヤにより接続する。このため、リードフレームの設計を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００１２】
請求項２記載の発明は、受動素子内蔵半導体装置であって、インナリードとステージとを有するリードフレームと、該リードフレームのステージに搭載された半導体素子と、該半導体素子の周囲の前記ステージ上に設けられた絶縁部材と、該絶縁部材の上に搭載された受動素子と、前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００１３】
請求項２記載の発明によれば、半導体素子の周囲のステージ上に絶縁部材を介して受動素子を搭載し、受動素子とインナリード又は半導体素子の電極との間を金属ワイヤにより接続する。このため、リードフレームを僅かに大きくするだけで、インナリードの配列を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００１４】
請求項３記載の発明は、受動素子内蔵半導体装置であって、インナリードと複数部分に分割されたステージとを有するリードフレームと、該ステージの複数部分にまたがって搭載された半導体素子と、該ステージの複数部分のうち、電源電位とされた部分と接地電位とされた部分とにまたがって接続され搭載された受動素子と、前記半導体素子と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００１５】
請求項３記載の発明によれば、リードフレームのステージを分割して隣接するステージの分割部分にまたがって受動素子を接続して搭載することができる。
【００１６】
請求項４記載の発明は、請求項３記載の受動素子内蔵半導体装置であって、前記ステージの表面に固定用絶縁体が設けられ、該固定用絶縁体の上に前記半導体素子が搭載され、前記ステージの裏面に前記受動素子が搭載されたことを特徴とするものである。
【００１７】
請求項４記載の発明によれば、リードフレームのステージを分割して隣接する分割部分を異なる電位の部分とするだけで、ステージの裏側に受動素子を搭載することができる。
【００１８】
請求項５記載の発明は、請求項３記載の受動素子内蔵半導体装置であって、前記ステージの裏面に固定用絶縁体が設けられ、前記ステージの表面上に前記半導体素子が搭載され、前記半導体素子の周囲の前記ステージの表面に前記受動素子が搭載されたことを特徴とするものである。
【００１９】
請求項５記載の発明によれば、リードフレームのステージを僅かに大きくして分割するだけの簡単な変更により、分割ステージの表側にチップコンデンサ等の受動素子を搭載することができる。
【００２０】
請求項６記載の発明は、請求項４又は５記載の受動素子内蔵半導体装置であって、前記受動素子は、少なくとも一部が前記ステージに形成された凹部に収容された状態で搭載されたことを特徴とするものである。
【００２１】
請求項６記載の発明によれば、受動素子を分割ステージの凹部内に配置するので、分割ステージの裏面からの受動素子突出寸法を小さくすることができ、受動素子搭載による半導体装置の厚みの増大を抑制することができる。
【００２２】
請求項７記載の発明は、受動素子内蔵半導体装置であって、インナリードとステージと該ステージに接続されたサポートバーとを有するリードフレームと、該リードフレームのステージ上に搭載された半導体素子と、該リードフレームのサポートバー上に設けられた絶縁部材と、該絶縁部材の上に搭載された受動素子と、前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００２３】
請求項７記載の発明によれば、リードフレームのサポートバー上に受動素子を搭載するので、リードフレームを有効に利用することができ、特別に受動素子の搭載用にリードフレームのインナリード等の形状を変更する必要はない。また、サポートバーの受動素子搭載部をステージと同じレベル（平面）とすることにより、受動素子の高さを抑えることができ、半導体装置の厚みを増大することなく受動素子を内蔵することができる。
【００２４】
請求項８記載の発明は、受動素子内蔵半導体装置であって、インナリードとステージとを有するリードフレームと、該リードフレームのステージ上に搭載された半導体素子と、電極の一方が前記インナリードに接合され、電極の他方が前記ステージに接合された状態で、前記インナリードと前記ステージとの間に配置された受動素子と、前記半導体素子と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００２５】
請求項８記載の発明によれば、バイパスコンデンサ等の受動素子を全ての電源電位リードに対して接続することができる。また、電源フィルタとしてのチップインダクタを全ての電源電位リードに対して接続することができる。したがって、半導体素子の動作を安定化する効果が大きい。
【００２６】
請求項９記載の発明は、受動素子内蔵半導体装置であって、インナリードとステージとを有するリードフレームと、該リードフレームのステージ上に搭載された半導体素子と、前記インナリードのうち、電源電位リード又は接地電位リード上に設けられた絶縁部材と、該絶縁部材上に搭載された受動素子と、前記半導体素子と前記インナリードの間、及び前記受動素子と前記インナリードの間を電気的に接続する金属ワイヤと、前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂とを有することを特徴とするものである。
【００２７】
請求項９記載の発明によれば、インナリードの形状を一部変更するだけで受動素子を搭載することができ、インナリードのピッチに影響を及ぼすことなく受動素子を搭載することができる。
【００２８】
請求項１０記載の発明は、請求項１乃至９のうちいずれか一項記載の受動素子内蔵半導体装置であって、前記受動素子は、チップコンデンサ又はチップインダクタ又はそれらの組み合わせであることを特徴とするものである。
【００２９】
請求項１０記載の発明によれば、バイパスコンデンサとしてチップコンデンサを内蔵したり、電源フィルタとしてチップインンダクタを内蔵したりすることにより、半導体装置の動作特性を改善することができる。
【発明の実施の形態】
次に、本発明の第１実施例について図１乃至図４を参照しながら説明する。図１は本発明の第１実施例による半導体装置の断面図である。図２は図１に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【００３０】
本発明の第１実施例による半導体装置は、ＱＦＰタイプのＬＳＩパッケージであり、半導体素子１をリードフレーム２に搭載して封止樹脂３にて封止した構成である。半導体素子１はリードフレーム２の中央のアイランド又はステージ４上に載置される。半導体素子１の周囲に配列された電極は、金属ワイヤ（ボンディングワイヤ）５により周囲に延在するインナリード６に電気的に接続される。以上の構成は一般的なリードフレームタイプのＬＳＩパッケージと同様である。
【００３１】
本実施例では、半導体素子１の表面（上面）にポリイミドテープ等の絶縁テープ７が貼り付けられ、その上に受動素子であるチップコンデンサ８が搭載される。絶縁テープ７は半導体素子の電極が配列された周辺部分の内側に貼り付けられる。絶縁テープ７の代わりに半導体素子１の表面に絶縁性樹脂をコーティングするなどして絶縁層を形成することでもよい。すなわち、半導体素子１の回路形成面上に絶縁部材を設けてチップコンデンサ８と半導体素子１の表面との間を絶縁できればよい。
【００３２】
図３（ａ）は図１におけるＡ部の拡大断面図であり、図３（ｂ）はＡ部の拡大平面図である。絶縁テープ７上に搭載されたチップコンデンサ８の電極の一方は金属ワイヤ５により電源電位リード６−１に接続され、他方の電極は金属ワイヤ５によりＧＮＤ（接地）電位リード６−２に接続される。チップコンデンサ８はバイパスコンデンサとして機能する。
【００３３】
図１及び図２に示す例では、絶縁テープ７を半導体素子１の表面を大きく覆うような大きさとし、２つのチップコンデンサ８を搭載している。絶縁テープ７の大きさはこれに限ることなく、チップコンデンサ８を搭載する部分だけに貼り付けてもよい。また、チップコンデンサの数は２つに限ることなく、搭載する領域を確保することができれば任意の数のチップコンデンサ（受動素子）を搭載することができる。
【００３４】
図４（ａ）は図１に示すチップコンデンサ８に加えてチップインダクタ９を搭載した場合のＡ部の拡大断面図であり、図４（ｂ）は拡大平面図である。受動素子であるチップインダクタ９は、チップコンデンサ８と同様に絶縁テープ７上に搭載され、金属ワイヤ５により電気的に接続される。チップインダクタ９は電源フィルタとして機能する。図４に示す例の場合、チップコンデンサ８とチップインダクタ９とは対になって搭載されているが、チップインダクタ９のみであってもよい。
【００３５】
電源電位リード６−１とチップインダクタ９の一方の電極とが金属ワイヤ５により接続され、チップインダクタ９の他方の電極は金属ワイヤ５により半導体素子１の電極に接続される。また、チップインダクタ９の前記一方の電極は隣接して搭載されたチップコンデンサ８の一方の電極に金属ワイヤ５により接続され、チップコンデンサ８の他方の電極はＧＮＤ電位リード６−２に接続される。また、ＧＮＤ電位リード６−２は半導体素子１の電極に金属ワイヤ５により接続される。このような接続方法とすることにより、チップインダクタ９は電源電位リード６−１に対して直列に接続され、チップコンデンサ８は電源電位リード６−１とＧＮＤ電位リード６−２の間に並列に接続される。
【００３６】
本実施例では、半導体素子１の表面に絶縁テープ７を貼り付けて受動素子を搭載し、受動素子とインナリード６又は半導体素子１の電極との間を金属ワイヤ５により接続する。このため、リードフレーム２の設計を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００３７】
次に、本発明の第２実施例について、図５乃至図８を参照しなが説明する。図５は本発明の第２実施例による半導体装置の断面図である。図６は図５に示す半導体装置の樹脂パッケージ内部を示す平面図である。図５及び図６において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００３８】
本発明の第２実施例による半導体装置は、上述の第１実施例による半導体装置において、チップコンデンサ８を半導体素子１の上に搭載する代わりに、リードフレーム２のステージ４上に搭載したものである。ステージ４は半導体素子１を搭載する部分であるが、ステージ４を半導体素子１より大きく形成して、半導体素子１の周囲のステージ４上に絶縁テープ７を介してチップコンデンサ８を搭載する。
【００３９】
ここで、チップコンデンサ８を搭載する部分には凹部４ａが形成される。図７（ａ）は図５におけるＡ部の拡大断面図であり、図７（ｂ）はＡ部の拡大平面図である。凹部４ａはステージ４をハーフエッチングにより除去して溝状としたものであり、凹部４ａの底面に絶縁テープ７が貼り付けられる。そして、凹部４ａ内の絶縁テープ７上にチップコンデンサ８が搭載される。チップコンデンサ８の電極と電源およびＧＮＤ電位リード６−１，６−１との間は、金属ワイヤ５により接続される。また、チップコンデンサ８の電極は、金属ワイヤ５を介して半導体素子１の電極に接続される。
【００４０】
図８は図１に示すチップコンデンサ８に加えてチップインダクタ９を搭載した場合のＡ部の拡大平面図である。受動素子であるチップインダクタ９は、チップコンデンサ８と同様に、凹部４ａ内の絶縁テープ７上に搭載され、金属ワイヤ５により電気的に接続される。図８に示す例の場合、チップコンデンサ８とチップインダクタ９とは対になって搭載されていが、チップインダクタ９のみであてもよい。
【００４１】
電源電位リード６−１とチップインダクタ９の一方の電極とが金属ワイヤ５により接続され、チップインダクタ９の他方の電極は金属ワイヤ５により半導体素子１の電極に接続される。また、チップインダクタ９の前記一方の電極は隣接して搭載されたチップコンデンサ８の一方の電極に金属ワイヤ５により接続され、チップコンデンサ８の他方の電極はＧＮＤ電位リード６−２及び半導体素子１の電極に接続される。このような接続方法とすることにより、チップインダクタ９は電源電位リード６−１に対して直列に接続され、チップコンデンサ８は電源電位リード６−１とＧＮＤ電位リード６−２の間に並列に接続される。
【００４２】
本実施例では、半導体素子１の周囲のステージ４上に絶縁テープ７を貼り付けて受動素子を搭載し、受動素子とインナリード６又は半導体素子１の電極との間を金属ワイヤ５により接続する。このため、リードフレーム２を僅かに大きくするだけで、インナリードの配列を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００４３】
また、リードフレームをハーフエッチングして形成した凹部４ａに受動素子を配置するため、受動素子の高さを低くすることができる。これにより、受動素子を接続する金属ワイヤの高さを低くすることができ、半導体装置（樹脂封止部）の厚みを小さくすることができるため、半導体装置の薄型化に寄与する。
【００４４】
次に、本発明の第３実施例について、図９乃至図１４を参照しながら説明する。図９は本発明の第３実施例による半導体装置の断面図である。図１０は図９に示す半導体装置の樹脂パッケージ内部を示す平面図である。図１１は図９に示す半導体装置の樹脂パッケージ内部を裏面側から見た平面図である。図９、図１０及び図１１において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００４５】
本発明の第３実施例による半導体装置は、リードフレームのステージを４分割し、且つチップコンデンサ８をステージ４の裏面に搭載したものである。すなわち、本実施例では、ステージ４を４分割して第１〜第４の分割ステージ４−１１，４−２，４−２，４−４を形成する。第１及び第３の分割ステージ４−１，４−３は半導体素子１の電源電位電極に接続され、電源電位となるように設定される。一方、第２及び第４の分割ステージ４−２，４−４は半導体素子１の接地（ＧＮＤ）電位電極に接続され、接地電位となるように設定される。
【００４６】
したがって、分割ステージ４−１〜４−４は互いに電源電位の分割ステージと接地電位の分割ステージとが互いに隣接した状態に配置される。また、分割ステージの間の間隙は、搭載するチップコンデンサ８の電極間の寸法に対応して決定される。すなわち、チップコンデンサ８の一方の電極が隣り合う分割ステージの一方に接合され、チップコンデンサ８の他方の電極が隣り合う分割ステージの他方に接合されるように、分割ステージ間の間隙が決定される。
【００４７】
なお、分割ステージ４−１〜４−４の各々は、リードフレーム２の対角線上に延在するサポートバー１１により支持される。また、半導体素子１は４つの分割ステージ４−１〜４−４にまたがって配置され、固定用絶縁体１２により固定される。
【００４８】
図１２は図１０におけるＢ部の拡大平面図であり、図１３はＢ部の側面図である。半導体素子１の電極は金属ワイヤ５によりインナリード６に接続されると共に、第４の分割ステージ４−４（及び第２の分割ステージ４−２）は金属ワイヤ５により半導体素子１の接地電位電極に接続され、第１の分割ステージ４−１（第３の分割ステージ４−３）は金属ワイヤ５により半導体素子１の電源電位電極に接続される。
【００４９】
図１４は図９におけるＡ部の拡大図である。分割ステージ４−１〜４−４のチップコンデンサ搭載部には、ハーフエッチングにより凹部４ａが形成される。凹部４ａは隣接する分割ステージにまたがって形成され、チップコンデンサ８が凹部４ａ内に配置される。そして、図１５においては、凹部４ａ内において、チップコンデンサ８の一方の電極が第１の分割ステージ４−１に半田や銀ペースト等の導電性材接合材料１３により接合され、他方の電極が第４の分割ステージ４−４に導電性材接合材料１３により接合されている。
【００５０】
本実施例では、リードフレームのステージを４分割するだけの簡単な変更により、ステージの裏側にチップコンデンサを搭載することができる。また、チップコンデンサ８を分割ステージの凹部４ａ内に配置するので、分割ステージの裏面からのチップコンデンサ８の突出寸法を小さくすることができ、チップコンデンサ搭載による半導体装置の厚みの増大を抑制することができる。
【００５１】
また、隣接する一対の分割ステージの間に複数のチップコンデンサを配置することができる。例えば、３個のチップコンデンサ８を一対の分割ステージの間に接続することとし、これらのチップコンデンサの容量を１００ｎＦ、１μＦ、１０μＦとすることにより、電源−ＧＮＤ間のインピーダンスの周波数特性を広範囲に下げることができ、半導体装置の安定した動作を達成することができる。
【００５２】
次に、本発明の第４実施例について、図１５乃至図１９を参照しながら説明する。図１５は本発明の第４実施例による半導体装置の断面図である。図１６は図１５に示す半導体装置の樹脂パッケージ内部を示す平面図である。図１５及び図１６において、図９乃至図１１に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
本発明の第４実施例による半導体装置では、上述の第３実施例と同様にステージを４分割し、半導体素子１を搭載する側の面にチップコンデンサを搭載したものである。すなわち、チップコンデンサ８は半導体素子１の周囲の分割ステージ４−１〜４−４上に搭載される。この場合、固定用絶縁体１２は分割ステージ４−１〜４−４の裏側に貼り付けられ、分割ステージ４−１〜４−４は固定用絶縁体１２により互いに固定される。
【００５３】
図１７は半導体素子１とインナリード６との接続を示す図である。また、図１８は図１７のＡ部の拡大図であり、図１９は図１８におけるＢ部の側面図である。図１７に示すように、第１及び第３の分割ステージ４−１，４−３は金属ワイヤ５により電源電位リードに接続され、第２又は第４の分割ステージ４−２，４−４は金属ワイヤ５により接地電位リードに接続される。また、図１９に示すように、チップコンデンサ８の搭載部分には、上述の第３実施例と同様に凹部４ａが設けられる。これにより、チップコンデンサ８がその上を通過する金属ワイヤ５に接触しないように十分なクリアランスを維持することができる。
【００５４】
以上のように、本実施例では、リードフレームのステージを僅かに大きくして４分割するだけの簡単な変更により、分割ステージの表側にチップコンデンサを搭載することができる。また、チップコンデンサを分割ステージの凹部４ａ内に配置するので、分割ステージの表面からのチップコンデンサの突出寸法を小さくすることができ、チップコンデンサ搭載による半導体装置の厚みの増大を抑制することができる。
【００５５】
次に、本発明の第５実施例について、図２０乃至図２３を参照しながら説明する。図２０は本発明の第５実施例による半導体装置の断面図である。図２１は図２０に示す半導体装置の樹脂パッケージ内部を示す平面図である。図２０及び図２１において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００５６】
本発明の第５実施例では、リードフレームのステージを支持するためのサポートバー１１に絶縁テープ７を貼り付けて、その上にチップコンデンサ８やチップインダクタ９のような受動素子を搭載する。サポートバー１１の受動素子を搭載する部分は、ステージ４を同じレベルとして形成し、絞り位置である傾斜部１１ａ（ディプレース又はオフセットともいう）は、ステージ４から離れた部分に形成される。
【００５７】
図２２は図２１におけるＡ部の拡大平面図である。サポートバー１１上の絶縁テープ７に搭載されたチップコンデンサ８の一方の電極は、接地電位とされたステージ４に金属ワイヤ５により接続される。また、チップコンデンサ８の他方の電極は、サポートバー１１に隣接して配置された電源電位リード６−１に接続される。ここで、もとのインナリードの配置において、サポートバー１１に隣接した電源電位リードが無い場合は、電源電位リードをサポートバーに隣接して配置し、本来の電源電位リード６−１との間を接続バー（バスバー）１４により接続して電源電位とする。
【００５８】
図２３はチップコンデンサ８に加えてチップインダクタ９をサポートバー１１上に配置した例を示す。チップコンデンサ８の一方の電極はサポートバー１１に隣接して配置された接地電位電極６−２に金属ワイヤ５により接続され、他方の電極はチップインダクタ９の一方の電極に金属ワイヤ５により接続される。また、チップインダクタ９の前記一方の電極はサポートバー１１に隣接して配置された電源電位リード６−１に金属ワイヤ５により接続され、他方の電極は半導体素子１の電極金属ワイヤにより接続される。
【００５９】
以上のように、本実施例では、リードフレームのサポートバー上にチップコンデンサやチップインダクタ等の受動素子を搭載するので、リードフレームを有効に利用することができ、特別に受動素子の搭載用にリードフレームの形状を変更する必要はない。また、サポートバーの受動素子搭載部をステージと同じレベル（平面）とすることにより、受動素子の高さを抑えることができ、半導体装置の厚みを増大することなく受動素子を内蔵することができる。
【００６０】
次に、本発明の第６実施例について、図２４乃至図２７を参照しながら説明する。図２４は本発明の第６実施例による半導体装置の断面図である。図２５は図２４に示す半導体装置の樹脂パッケージ内部を示す平面図である。図２４及び図２５において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００６１】
本発明の第６実施例による半導体装置は、ステージ４とインナリード６とが同じレベル（平面）として構成されたリードフレームを有する。バイパスコンデンサを搭載する場合はステージ４は接地電位とされ、電源電位リード６−１は搭載するチップコンデンサ８の幅より僅かに大きい幅に形成される。そして、チップコンデンサ８は電源電位リード６−１と接地電位とされたステージ４との間に接続される。
【００６２】
図２６（ａ）はチップコンデンサ８の搭載部分の拡大側面図であり、図２６（ｂ）は拡大平面図である。電源電位リード６−１の端部に対向するステージ４の部分は、チップコンデンサ８の長さに対応して電源電位リード６−１に向かって突出し、電源電位リード６−１の端部とステージ４との間の間隙にチップコンデンサ８が接続されるように構成される。チップコンデンサ８の一方の電極は電源電位リード６−１に導電性接合材料１３により接合され、他方の電極はステージ４に導電性接合材料１３により接合される。
【００６３】
上述の例では電源電位リード６−１と接地電位のステージ４との間にチップコンデンサ８を接続しているが、ステージ４を電源電位として、接地電位リードとの間にチップコンデンサ８を接続することとしてもよい。
【００６４】
図２７（ａ）はチップコンデンサ８の代わりにチップインダクタ９を搭載した例を示す拡大側面図であり、図２７（ｂ）は拡大平面図である。電源フィルタとしてチップインダクタ９を搭載する場合、ステージ４は電源電位となるように構成する必要がある。
【００６５】
以上のように、本実施例の場合、バイパスコンデンサとしてのチップコンデンサ８を全ての電源電位リード６−１に対して接続することができる。また、電源フィルタとしてのチップインダクタ９を全ての電源電位リード６−１に対して接続することができる。したがって、半導体素子１の動作を安定化する効果が大きい。
【００６６】
次に、本発明の第７実施例について、図２８乃至図３１を参照しながら説明する。図２８は本発明の第７実施例による半導体装置の断面図である。図２９は図２８に示す半導体装置の樹脂パッケージ内部を示す平面図である。図２８及び図２９において、図１及び図２に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。
【００６７】
本発明の第７実施例による半導体装置は、インナリードに受動素子搭載部を形成してチップコンデンサやチップインダクタを搭載したものである。受動素子搭載部は例えば電源電位リード６−１や接地電位リードの一つに対して設けられるものであり、複数のインナリード６にわたって設けられるものではない。受動素子搭載部はインナリード６の幅を部分的に大きくした部分であり、受動素子搭載部には絶縁テープ７が貼り付けられ、その上にチップコンデンサ８やチップインダクタ９が搭載される。
【００６８】
図３０はチップコンデンサ８の搭載部分の拡大平面図である。この例の場合、接地電位リード６−２の一部の幅が広げられ、受動素子搭載部が形成されている。受動素子搭載部には絶縁テープ７が貼り付けられ、絶縁テープ７の上にチップコンデンサ８が搭載されている。チップコンデンサ８の一方の電極は隣接して配置された電源電位リード６−１に金属ワイヤ５により接続される。チップコンデンサ８の他方の電極は、搭載された接地電位リードに対して金属ワイヤ５により接続され、且つ半導体素子１の電極に接続される。これによりチップコンデンサ８は電源電位リード６−１と接地電位リード６−２との間に並列に接続される。
【００６９】
図３１はチップコンデンサ８とチップインダクタ９とをまとめて搭載する部分の拡大平面図である。この例の場合、電源電位リード６−１の一部の幅が広げられ、受動素子搭載部が形成されている。受動素子搭載部には絶縁テープ７が貼り付けられ、絶縁テープ７の上にチップコンデンサ８及びチップインダクタ９が搭載されている。チップコンデンサ８の一方の電極は隣接して配置された接地電位リード６−２に金属ワイヤ５により接続される。チップコンデンサ８の他方の電極は、チップインダクタ９の一方の電極に対して金属ワイヤ５により接続される。チップインダクタ９の前記一方の電極は半導体素子１の電極に金属ワイヤ５により接続され、他方の電極は搭載された電源電位リード６−１に対して金属ワイヤ５により接続される。このような接続により、チップコンデンサ８は電源電位リード６−１と接地電位リード６−２との間に並列に接続され、チップインダクタ９は電源電位リード６−１に直列に接続される。
【００７０】
以上のように、本実施例では、インナリードの形状を一部変更するだけで受動素子を搭載することができ、インナリードのピッチに影響を及ぼすことなく受動素子を搭載することができる。
【００７１】
以上のように、本明細書は以下の発明を開示する。
【００７２】
（付記１） インナリードとステージとを有するリードフレームと、
該リードフレームのステージに搭載された半導体素子と、
該半導体素子の表面に設けられた絶縁部材と、
該絶縁部材の上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記２） 付記１記載の受動素子内蔵半導体装置であって、
前記リードフレームのステージは電源電位又は接地電位とされ、前記ステージと前記受動素子の電極とを電気的に接続する金属ワイヤを更に有することを特徴とする受動素子内蔵半導体装置。
【００７３】
（付記３） インナリードとステージとを有するリードフレームと、
該リードフレームのステージに搭載された半導体素子と、
該半導体素子の周囲の前記ステージ上に設けられた絶縁部材と、
該絶縁部材の上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記４） 付記３記載の受動素子内蔵半導体装置であって、
前記絶縁部材は、前記ステージの半導体素子の周囲に形成された凹部の中に設けられ、前記受動素子の少なくとも一部は該凹部に収容されることを特徴とする受動素子内蔵半導体素子。
【００７４】
（付記５） インナリードと複数部分に分割されたステージとを有するリードフレームと、
該ステージの複数部分にまたがって搭載された半導体素子と、
該ステージの複数部分のうち、電源電位とされた部分と接地電位とされた部分とにまたがって接続され搭載された受動素子と、
前記半導体素子と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記６） 付記５記載の受動素子内蔵半導体装置であって、
前記ステージの表面に固定用絶縁体が設けられ、該固定用絶縁体の上に前記半導体素子が搭載され、前記ステージの裏面に前記受動素子が搭載されたことを特徴とする受動素子内蔵半導体装置。
（付記７） 付記５記載の受動素子内蔵半導体装置であって、
前記ステージの裏面に固定用絶縁体が設けられ、前記ステージの表面上に前記半導体素子が搭載され、前記半導体素子の周囲の前記ステージの表面に前記受動素子が搭載されたことを特徴とする受動素子内蔵半導体装置。
（付記８） 付記６又は７記載の受動素子内蔵半導体装置であって、
前記受動素子は、少なくとも一部が前記ステージに形成された凹部に収容された状態で搭載されたことを特徴とする受動素子内蔵半導体素子。
【００７５】
（付記９） インナリードとステージと該ステージに接続されたサポートバーとを有するリードフレームと、
該リードフレームのステージ上に搭載された半導体素子と、
該リードフレームのサポートバー上に設けられた絶縁部材と、
該絶縁部材の上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記１０） 付記９記載の受動素子内蔵半導体装置であって、
前記ステージは前記インナリードが配列された面より下方に延在し、前記サポートバーの前記受動素子が搭載された部分は前記ステージが延在する面にあることを特徴とする受動素子内蔵半導体装置。
【００７６】
（付記１１） インナリードとステージとを有するリードフレームと、
該リードフレームのステージ上に搭載された半導体素子と、
電極の一方が前記インナリードに接合され、電極の他方が前記ステージに接合された状態で、前記インナリードと前記ステージとの間に配置された受動素子と、
前記半導体素子と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記１２） 付記１１記載の受動素子内蔵半導体装置であって、
前記インナリードは電源電位リードであり、受動素子の幅より大きい幅を有することを特徴とする受動素子内蔵半導体装置。
【００７７】
（付記１３） インナリードとステージとを有するリードフレームと、
該リードフレームのステージ上に搭載された半導体素子と、
前記インナリードのうち、電源電位リード又は接地電位リード上に設けられた絶縁部材と、
該絶縁部材上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。
（付記１４） 付記１３記載の受動素子内蔵半導体装置であって、
電源電位リード又は接地電位リードの前記前記受動素子が搭載される部分は、他の部分より幅が大きく形成されたことを特徴とする受動素子内蔵半導体装置。
【００７８】
（付記１５） 付記１乃至１４のうちいずれか一項記載の受動素子内蔵半導体装置であって、
前記受動素子は、チップコンデンサ又はチップインダクタ又はそれらの組み合わせであることを特徴とする受動素子内蔵半導体装置。
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【００７９】
請求項１記載の発明によれば、半導体素子の表面に絶縁部材を介して受動素子を搭載し、受動素子とインナリード又は半導体素子の電極との間を金属ワイヤにより接続する。このため、リードフレームの設計を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００８０】
請求項２記載の発明によれば、半導体素子の周囲のステージ上に絶縁部材を介して受動素子を搭載し、受動素子とインナリード又は半導体素子の電極との間を金属ワイヤにより接続する。このため、リードフレームを僅かに大きくするだけで、インナリードの配列を変更することなく、簡単な構成で受動素子を半導体素子の近傍に配置することができる。
【００８１】
請求項３記載の発明によれば、リードフレームのステージを分割して隣接するステージの分割部分にまたがって受動素子を接続して搭載することができる。
【００８２】
請求項４記載の発明は、請求項３記載の受動素子内蔵半導体装置であって、前記ステージの表面に固定用絶縁体が設けられ、該固定用絶縁体の上に前記半導体素子が搭載され、前記ステージの裏面に前記受動素子が搭載されたことを特徴とするものである。
【００８３】
請求項４記載の発明によれば、リードフレームのステージを分割して隣接する分割部分を異なる電位の部分とするだけで、ステージの裏側に受動素子を搭載することができる。
【００８４】
請求項５記載の発明によれば、リードフレームのステージを僅かに大きくして分割するだけの簡単な変更により、分割ステージの表側にチップコンデンサ等の受動素子を搭載することができる。
【００８５】
請求項６記載の発明によれば、受動素子を分割ステージの凹部内に配置するので、分割ステージの裏面からの受動素子突出寸法を小さくすることができ、受動素子搭載による半導体装置の厚みの増大を抑制することができる。
【００８６】
請求項７記載の発明によれば、リードフレームのサポートバー上に受動素子を搭載するので、リードフレームを有効に利用することができ、特別に受動素子の搭載用にリードフレームのインナリード等の形状を変更する必要はない。また、サポートバーの受動素子搭載部をステージと同じレベル（平面）とすることにより、受動素子の高さを抑えることができ、半導体装置の厚みを増大することなく受動素子を内蔵することができる。
【００８７】
請求項８記載の発明によれば、バイパスコンデンサ等の受動素子を全ての電源電位リードに対して接続することができる。また、電源フィルタとしてのチップインダクタを全ての電源電位リードに対して接続することができる。したがって、半導体素子の動作を安定化する効果が大きい。
【００８８】
請求項９記載の発明によれば、インナリードの形状を一部変更するだけで受動素子を搭載することができ、インナリードのピッチに影響を及ぼすことなく受動素子を搭載することができる。
【００８９】
請求項１０記載の発明によれば、バイパスコンデンサとしてチップコンデンサを内蔵したり、電源フィルタとしてチップインンダクタを内蔵したりすることにより、半導体装置の動作特性を改善することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の断面図である。
【図２】図１に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図３】（ａ）は図１におけるＡ部の拡大断面図であり、（ｂ）はＡ部の拡大平面図である。
【図４】（ａ）は図１に示すチップコンデンサに加えてチップインダクタを搭載した場合のＡ部の拡大断面図であり、（ｂ）は拡大平面図である。
【図５】本発明の第２実施例による半導体装置の断面図である。
【図６】図５に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図７】（ａ）は図５におけるＡ部の拡大断面図であり、（ｂ）はＡ部の拡大平面図である。
【図８】図５に示すチップコンデンサに加えてチップインダクタを搭載した場合のＡ部の拡大平面図である。
【図９】本発明の第３実施例による半導体装置の断面図である。
【図１０】図９に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図１１】図９に示す半導体装置の樹脂パッケージ内部を裏面側から見た平面図である。
【図１２】図１０におけるＢ部の拡大平面図である。
【図１３】図１０におけるＢ部の側面図である。
【図１４】図９におけるＡ部の拡大図である。
【図１５】本発明の第４実施例による半導体装置の断面図である。
【図１６】図１５に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図１７】半導体素子とインナリードとの接続を示す図である。
【図１８】図１７のＡ部の拡大図である。
【図１９】図１８におけるＢ部の側面図である。
【図２０】本発明の第５実施例による半導体装置の断面図である。
【図２１】図２０に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図２２】図２１におけるＡ部の拡大平面図である。
【図２３】チップコンデンサに加えてチップインダクタをサポートバー上に配置した例を示す図である。
【図２４】本発明の第６実施例による半導体装置の断面図である。
【図２５】図２４に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図２６】（ａ）はチップコンデンサの搭載部分の拡大側面図であり、（ｂ）は拡大平面図である。
【図２７】（ａ）はチップインダクタ９を搭載した例を示す拡大側面図であり、（ｂ）は拡大平面図である。
【図２８】本発明の第７実施例による半導体装置の断面図である。
【図２９】図２８に示す半導体装置の樹脂パッケージ内部を示す平面図である。
【図３０】チップコンデンサの搭載部分の拡大平面図である。
【図３１】チップコンデンサとチップインダクタとをまとめて搭載する部分の拡大平面図である。
【符号の説明】
１ 半導体素子
２ リードフレーム
３ 封止樹脂
４ ステージ
４ａ 凹部
５ 金属ワイヤ
６ インナリード
６−１ 電源電位リード
６−２ ＧＮＤ電位リード
７ 絶縁テープ
８ チップコンデンサ
９ チップインダクタ
１１ サポートバー
１１ａ 傾斜部
１２ 固定用絶縁体
１３ 導電性接合材料
１４ 接続バー
Claims (10)
- インナリードとステージとを有するリードフレームと、
該リードフレームのステージに搭載された半導体素子と、
該半導体素子の表面に設けられた絶縁部材と、
該絶縁部材の上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。 - インナリードとステージとを有するリードフレームと、
該リードフレームのステージに搭載された半導体素子と、
該半導体素子の周囲の前記ステージ上に設けられた絶縁部材と、
該絶縁部材の上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。 - インナリードと複数部分に分割されたステージとを有するリードフレームと、
該ステージの複数部分にまたがって搭載された半導体素子と、
該ステージの複数部分のうち、電源電位とされた部分と接地電位とされた部分とにまたがって接続され搭載された受動素子と、
前記半導体素子と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。 - 請求項３記載の受動素子内蔵半導体装置であって、
前記ステージの表面に固定用絶縁体が設けられ、該固定用絶縁体の上に前記半導体素子が搭載され、前記ステージの裏面に前記受動素子が搭載されたことを特徴とする受動素子内蔵半導体装置。 - 請求項３記載の受動素子内蔵半導体装置であって、
前記ステージの裏面に固定用絶縁体が設けられ、前記ステージの表面上に前記半導体素子が搭載され、前記半導体素子の周囲の前記ステージの表面に前記受動素子が搭載されたことを特徴とする受動素子内蔵半導体装置。 - 請求項４又は５記載の受動素子内蔵半導体装置であって、
前記受動素子は、少なくとも一部が前記ステージに形成された凹部に収容された状態で搭載されたことを特徴とする受動素子内蔵半導体素子。 - インナリードとステージと該ステージに接続されたサポートバーとを有するリードフレームと、
該リードフレームのステージ上に搭載された半導体素子と、
該リードフレームのサポートバー上に設けられた絶縁部材と、
該絶縁部材の上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子の電極と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。 - インナリードとステージとを有するリードフレームと、
該リードフレームのステージ上に搭載された半導体素子と、
電極の一方が前記インナリードに接合され、電極の他方が前記ステージに接合された状態で、前記インナリードと前記ステージとの間に配置された受動素子と、
前記半導体素子と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。 - インナリードとステージとを有するリードフレームと、
該リードフレームのステージ上に搭載された半導体素子と、
前記インナリードのうち、電源電位リード又は接地電位リード上に設けられた絶縁部材と、
該絶縁部材上に搭載された受動素子と、
前記半導体素子と前記インナリードの間、及び前記受動素子と前記インナリードの間を電気的に接続する金属ワイヤと、
前記リードフレームと前記半導体素子と前記受動素子と前記金属ワイヤとを封止する封止樹脂と
を有することを特徴とする受動素子内蔵半導体装置。 - 請求項１乃至９のうちいずれか一項記載の受動素子内蔵半導体装置であって、
前記受動素子は、チップコンデンサ又はチップインダクタ又はそれらの組み合わせであることを特徴とする受動素子内蔵半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204560A JP2004047811A (ja) | 2002-07-12 | 2002-07-12 | 受動素子内蔵半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204560A JP2004047811A (ja) | 2002-07-12 | 2002-07-12 | 受動素子内蔵半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006164565A Division JP2006245618A (ja) | 2006-06-14 | 2006-06-14 | 受動素子内蔵半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004047811A true JP2004047811A (ja) | 2004-02-12 |
Family
ID=31710127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002204560A Pending JP2004047811A (ja) | 2002-07-12 | 2002-07-12 | 受動素子内蔵半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004047811A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286920A (ja) * | 2005-03-31 | 2006-10-19 | Dainippon Printing Co Ltd | 電子部品内蔵用リードフレーム、電子部品内蔵リードフレーム、および、樹脂封止型電子部品内蔵半導体装置 |
| JP2007048962A (ja) * | 2005-08-10 | 2007-02-22 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
| KR100724713B1 (ko) | 2006-01-24 | 2007-06-04 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| WO2009093825A2 (ko) * | 2008-01-22 | 2009-07-30 | Lg Innotek Co., Ltd | 반도체 패키지 및 그 제조방법 |
| JP2011103429A (ja) * | 2009-01-15 | 2011-05-26 | Denso Corp | 半導体装置の製造方法及び半導体装置並びにその半導体装置を内蔵する多層基板 |
| JP2011216916A (ja) * | 2011-08-01 | 2011-10-27 | Fujitsu Semiconductor Ltd | 半導体装置 |
| JP2012009904A (ja) * | 2008-10-30 | 2012-01-12 | Denso Corp | 半導体装置 |
| JP2013232552A (ja) * | 2012-04-27 | 2013-11-14 | Lapis Semiconductor Co Ltd | 半導体装置及び計測機器 |
| JP2016187059A (ja) * | 2016-08-03 | 2016-10-27 | ラピスセミコンダクタ株式会社 | 半導体装置及び計測機器 |
| JP2017143317A (ja) * | 2017-05-25 | 2017-08-17 | ラピスセミコンダクタ株式会社 | 半導体装置及び計測機器 |
| US9787250B2 (en) | 2012-04-27 | 2017-10-10 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| CN107579709A (zh) * | 2016-07-04 | 2018-01-12 | 拉碧斯半导体株式会社 | 半导体装置以及半导体芯片 |
| CN110289248A (zh) * | 2018-03-19 | 2019-09-27 | 意法半导体股份有限公司 | 通过3d堆叠解决方案的qfn上的smd集成 |
| US10615108B2 (en) | 2012-04-27 | 2020-04-07 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US11810839B2 (en) | 2018-03-19 | 2023-11-07 | Stmicroelectronics S.R.L. | Semiconductor package with die stacked on surface mounted devices |
-
2002
- 2002-07-12 JP JP2002204560A patent/JP2004047811A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4566799B2 (ja) * | 2005-03-31 | 2010-10-20 | 大日本印刷株式会社 | 樹脂封止型電子部品内蔵半導体装置および電子部品内蔵リードフレーム |
| JP2006286920A (ja) * | 2005-03-31 | 2006-10-19 | Dainippon Printing Co Ltd | 電子部品内蔵用リードフレーム、電子部品内蔵リードフレーム、および、樹脂封止型電子部品内蔵半導体装置 |
| JP2007048962A (ja) * | 2005-08-10 | 2007-02-22 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
| KR100724713B1 (ko) | 2006-01-24 | 2007-06-04 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| JP2007201023A (ja) * | 2006-01-24 | 2007-08-09 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
| US7528460B2 (en) | 2006-01-24 | 2009-05-05 | Fujitsu Microelectronics Limited | Semiconductor device sealed with electrical insulation sealing member |
| US8048719B2 (en) | 2006-01-24 | 2011-11-01 | Fujitsu Semiconductor Limited | Semiconductor device and manufacturing method thereof |
| WO2009093825A3 (ko) * | 2008-01-22 | 2009-11-05 | 엘지이노텍주식회사 | 반도체 패키지 및 그 제조방법 |
| WO2009093825A2 (ko) * | 2008-01-22 | 2009-07-30 | Lg Innotek Co., Ltd | 반도체 패키지 및 그 제조방법 |
| JP2012009904A (ja) * | 2008-10-30 | 2012-01-12 | Denso Corp | 半導体装置 |
| JP2011103429A (ja) * | 2009-01-15 | 2011-05-26 | Denso Corp | 半導体装置の製造方法及び半導体装置並びにその半導体装置を内蔵する多層基板 |
| US8148809B2 (en) | 2009-01-15 | 2012-04-03 | Denso Corporation | Semiconductor device, method for manufacturing the same, and multilayer substrate having the same |
| JP2011216916A (ja) * | 2011-08-01 | 2011-10-27 | Fujitsu Semiconductor Ltd | 半導体装置 |
| US10622944B2 (en) | 2012-04-27 | 2020-04-14 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US11309234B2 (en) | 2012-04-27 | 2022-04-19 | Lapis Semiconductor Co., Ltd. | Semiconductor device having an oscillator and an associated integrated circuit |
| US11854952B2 (en) | 2012-04-27 | 2023-12-26 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US9787250B2 (en) | 2012-04-27 | 2017-10-10 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US20200235046A1 (en) * | 2012-04-27 | 2020-07-23 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US10243515B2 (en) | 2012-04-27 | 2019-03-26 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| JP2013232552A (ja) * | 2012-04-27 | 2013-11-14 | Lapis Semiconductor Co Ltd | 半導体装置及び計測機器 |
| US10615108B2 (en) | 2012-04-27 | 2020-04-07 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| CN107579709A (zh) * | 2016-07-04 | 2018-01-12 | 拉碧斯半导体株式会社 | 半导体装置以及半导体芯片 |
| JP2016187059A (ja) * | 2016-08-03 | 2016-10-27 | ラピスセミコンダクタ株式会社 | 半導体装置及び計測機器 |
| JP2017143317A (ja) * | 2017-05-25 | 2017-08-17 | ラピスセミコンダクタ株式会社 | 半導体装置及び計測機器 |
| CN110289248A (zh) * | 2018-03-19 | 2019-09-27 | 意法半导体股份有限公司 | 通过3d堆叠解决方案的qfn上的smd集成 |
| US11810839B2 (en) | 2018-03-19 | 2023-11-07 | Stmicroelectronics S.R.L. | Semiconductor package with die stacked on surface mounted devices |
| CN110289248B (zh) * | 2018-03-19 | 2023-11-24 | 意法半导体股份有限公司 | 通过3d堆叠解决方案的qfn上的smd集成 |
| US11842948B2 (en) | 2018-03-19 | 2023-12-12 | Stmicroelectronics S.R.L. | SMDs integration on QFN by 3D stacked solution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004047811A (ja) | 受動素子内蔵半導体装置 | |
| JP2004296613A (ja) | 半導体装置 | |
| WO1996015555A1 (en) | Multi-layer lead frame for a semiconductor device | |
| US5965936A (en) | Multi-layer lead frame for a semiconductor device | |
| JP2006245618A (ja) | 受動素子内蔵半導体装置 | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| JPH05109802A (ja) | 半導体装置 | |
| KR19980080691A (ko) | 반도체 장치 및 배선체 | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| TW448549B (en) | A semiconductor package for radio frequency | |
| JP2008028282A (ja) | 半導体装置 | |
| JP2002164658A (ja) | モジュール基板 | |
| JP2010183100A (ja) | 半導体増幅器 | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| JPH11340405A (ja) | リードフレーム、半導体装置およびその製造方法 | |
| JPH0547992A (ja) | 半導体集積回路装置 | |
| JP3205305B2 (ja) | 半導体装置 | |
| JP2002299568A (ja) | Ｉｃチップ | |
| JP4215530B2 (ja) | 回路装置 | |
| JP2004031432A (ja) | 半導体装置 | |
| JP2002134639A (ja) | 高周波電子部品用パッケージおよびそれを用いた高周波電子部品 | |
| JP4545537B2 (ja) | 半導体装置及び半導体装置ユニット | |
| JP2006114533A (ja) | 半導体装置 | |
| JP2001144246A (ja) | 半導体装置 | |
| JP2004072019A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060131 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060329 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060509 |