JP6784969B2 - 薄膜デバイスとその製造方法 - Google Patents
薄膜デバイスとその製造方法 Download PDFInfo
- Publication number
- JP6784969B2 JP6784969B2 JP2015208279A JP2015208279A JP6784969B2 JP 6784969 B2 JP6784969 B2 JP 6784969B2 JP 2015208279 A JP2015208279 A JP 2015208279A JP 2015208279 A JP2015208279 A JP 2015208279A JP 6784969 B2 JP6784969 B2 JP 6784969B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- layer
- inorganic layer
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims description 227
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 239000010408 film Substances 0.000 claims description 526
- 239000000758 substrate Substances 0.000 claims description 160
- 239000010410 layer Substances 0.000 claims description 153
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 107
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 106
- 239000011347 resin Substances 0.000 claims description 104
- 229920005989 resin Polymers 0.000 claims description 104
- 238000000034 method Methods 0.000 claims description 77
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 73
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 72
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 71
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 71
- 239000002344 surface layer Substances 0.000 claims description 70
- 239000004065 semiconductor Substances 0.000 claims description 54
- 229910052732 germanium Inorganic materials 0.000 claims description 51
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 50
- 238000005401 electroluminescence Methods 0.000 claims description 49
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 239000004973 liquid crystal related substance Substances 0.000 claims description 24
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 23
- 229910052750 molybdenum Inorganic materials 0.000 claims description 23
- 239000011733 molybdenum Substances 0.000 claims description 23
- 238000000137 annealing Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 16
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- 239000000243 solution Substances 0.000 claims description 11
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 238000007639 printing Methods 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical group N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Chemical group 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 139
- 229920001721 polyimide Polymers 0.000 description 78
- 239000011521 glass Substances 0.000 description 60
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 27
- 239000004642 Polyimide Substances 0.000 description 18
- 238000000576 coating method Methods 0.000 description 17
- 239000007789 gas Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 16
- 239000011248 coating agent Substances 0.000 description 13
- 239000002253 acid Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 6
- 239000013039 cover film Substances 0.000 description 6
- 238000001764 infiltration Methods 0.000 description 6
- 230000008595 infiltration Effects 0.000 description 6
- 238000010030 laminating Methods 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000001420 photoelectron spectroscopy Methods 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000012827 research and development Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 239000002966 varnish Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- 238000001962 electrophoresis Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000008961 swelling Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000037303 wrinkles Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910005793 GeO 2 Inorganic materials 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 150000007513 acids Chemical class 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910017299 Mo—O Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- OQNXPQOQCWVVHP-UHFFFAOYSA-N [Si].O=[Ge] Chemical compound [Si].O=[Ge] OQNXPQOQCWVVHP-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 150000002290 germanium Chemical class 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
- H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/80—Constructional details
- H10K10/88—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/40—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising a p-i-n structure, e.g. having a perovskite absorber between p-type and n-type charge transport layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
- G02F2201/501—Blocking layers, e.g. against migration of ions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/50—Photovoltaic [PV] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Materials Engineering (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Photovoltaic Devices (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、樹脂基板上に形成された薄膜トランジスタ、薄膜ダイオード、薄膜電池等の薄膜素子、更には、薄膜素子と画素表示部を備えたディスプレイデバイスに関し、特にフレキシブル薄膜デバイス、フレキシブルディスプレイデバイスの構造、及びその製造方法に関する。
樹脂基板等のフレキシブル基板上に形成された薄膜素子、例えば、薄膜トランジスタやＰＩＮ接合薄膜ダイオード等は、軽い、割れない、曲げられる、といった特徴を生かしたフレキシブルディスプレイやフレキシブル太陽電池等のフレキシブル電子デバイスの実現に向けて、研究開発が広く進められている。特にフレキシブルディスプレイに関しては、精密なセルギャップ制御が必要な液晶ディスプレイに比べて、よりフレキシブル化に適した有機エレクトロルミネッセンス（ＥＬ）ディスプレイの研究開発が盛んである。
樹脂基板などのフレキシブル基板は、一般にガラス基板等に比べて耐熱性が低いため、その樹脂基板上に下地膜や薄膜素子を形成したり、あるいは薄膜素子とは反対側の樹脂基板の表面にバリア膜を形成する際には、２００℃以下程度の低温プロセスが必要とされる。従って、上記の研究開発は、如何にして低温で高品質な薄膜や薄膜素子を形成するか、に焦点が当てられて進められている。
低温プロセスで比較的高品質な特性を有する薄膜素子として、近年、酸化物半導体を活性層に用いた薄膜トランジスタが注目されており、特にこの酸化物半導体薄膜トランジスタを画素のスイッチング素子として用いたフレキシブル有機ＥＬディスプレイの研究開発が活発に進められている。
樹脂基板上の酸化物半導体薄膜トランジスタを用いたフレキシブル有機ＥＬディスプレイに関しては、近年、非特許文献１や非特許文献２等の論文が報告されている。いずれも、樹脂基板としてポリイミド層をガラス基板上に塗布形成し、このポリイミド層／ガラス基板の一体構造基板上に酸化物半導体薄膜トランジスタ、及び発光層やキャリア注入・輸送層、電極を含む有機ＥＬ層、封止層を形成し、最後にガラス基板をポリイミド層から機械的に剥離することでフレキシブル有機ＥＬディスプレイを形成している。
単体の樹脂基板上に、直接、薄膜トランジスタ等の薄膜素子を形成するのは、低温プロセスの難しさ、樹脂基板上での各薄膜パターンの高精度な位置合わせの難しさ、などの点から実用化までの壁は高い。この課題を解決するために、一旦ガラス基板上に高温プロセスで形成した高性能、高精細な薄膜素子を、何らかの方法でガラス基板から剥離し、それを樹脂基板上に転写する技術が開示されている。
例えば、単結晶基板上にＧｅＯ2 を主成分とする酸化物単結晶膜を形成し、その上に単結晶薄膜水晶を形成した後、水溶液中でＧｅＯ2 を溶解し剥離することで得られた単結晶薄膜水晶を用いた水晶振動子が開示されている（特許文献１）。
類似の技術として、保護層／薄膜素子／ＧｅＯx ／ガラスから成る積層構成を作製し、それを水などに浸漬しＧｅＯx を溶解させることでガラスを剥離し、更に、剥離面に支持基体（フィルム等）を貼り付け、保護層を剥離することで、フレキシブル薄膜デバイスを転写形成する技術が開示されている（特許文献２）。
また、前述の非特許文献の類似技術として、ガラス基板上に樹脂フィルムを形成し、その上に薄膜素子を形成した後に、ガラス基板裏面から紫外線を照射することで、ガラス基板を剥離する技術が開示されている（特許文献３）。
更には、素子を設けた基板とは他の耐熱性基板に予めガスバリア性の高い保護膜（素子上に直接成膜しようとすると、素子に何らかのダメージを与える恐れがあるガスの遮断性能が高い保護膜）を形成しておき、素子を設けた基板にその保護膜を転写して封止する技術が開示されている（特許文献４）。あるいは、樹脂基板の片面もしくは両面に保護膜としてダイヤモンドライクカーボン（ＤＬＣ）膜をコーティングし、接着層を介してガラス基板と貼り合わせ、素子形成後にレーザ照射で接着層から剥離する技術が開示されている（特許文献５）。
IDW/AD’12 Proceedings of the 19th International Display Workshops, p. 851
IDW/AD’12 Proceedings of the 19th International Display Workshops, p. 855
以上のように、フレキシブル薄膜デバイス、フレキシブルディスプレイデバイスの製造方法に関して様々な技術が開示されている。
これらの技術では、塗布やコーティング法等を用いて樹脂膜（樹脂基板）が形成されたガラス基板上に薄膜トランジスタのようなアクティブ素子がまず形成され、更にその上に有機ＥＬ素子、液晶素子、電気泳動素子等のディスプレイ素子を形成後、ガラス基板を剥離する。樹脂基板の耐熱性を考慮して、薄膜トランジスタなどのアクティブ素子を形成する際、無機絶縁膜のパッシベーション膜などを３００℃程度で成膜する必要がある。このような３００℃程度の成膜であれば、ある程度バリア性の高い絶縁膜を形成することができる。このように、アクティブ素子の上側には比較的バリア性の高い膜を形成することが可能である。
一方で、樹脂基板上に薄膜トランジスタを形成する際、３００℃程度のプロセス温度を経るため、この温度に起因してガラス基板と樹脂基板との密着性が増大してしまい、従来技術のような方法で最後に機械的に剥離する際に歩留まりが低下してしまうという課題がある。また、ガラス基板剥離後の樹脂基板裏面にはバリア膜が何も形成されていない。いずれの文献技術においても、ガラス基板を剥離した後に樹脂基板裏面にバリア膜を成膜することは可能であるが、有機ＥＬ素子、液晶素子、電気泳動素子等に用いられている有機物の耐熱温度を考慮すると、１００℃以下程度の低温成膜が必要になる。このような低温成膜で得られた膜のバリア性は極めて低い。
このように樹脂基板の裏面側のバリア性が低いと以下のような課題が顕著になる。非特許文献１の図４に開示されているように、アクティブ素子（この場合、薄膜トランジスタ）やディスプレイ素子（この場合、有機ＥＬ）が形成された後に、ガラス基板を樹脂基板から剥離することでフレキシブルデバイスを作製する。この段階では、樹脂基板の裏面側にバリア膜が形成されておらず、従って、剥離直後から樹脂基板が吸湿を始め、少なからず膨潤してしまう。このような膨潤はフレキシブルデバイスの意図しない反りやシワの発生などに繋がり、生産上の大きな課題となる。従って、樹脂基板裏面側の高いバリア性能確保は極めて重要である。上記のような樹脂基板裏面側からの吸湿を効果的に抑制するためには３５０℃、望ましくは４００℃以上の高温成膜が必要である。これに対して、ガラス基板を剥離後にバリア膜を形成する場合、既に有機ＥＬ素子が形成されており１００℃以下の低温成膜が必要となり、バリア性の低い膜になってしまう。あるいは、有機ＥＬ素子まで形成された基板にバリア膜を形成すること自体が非常に困難である。これは有機ＥＬ素子に限らず、薄膜トランジスタ上にディスプレイデバイスとして液晶素子や電気泳動素子を形成する場合でも同様な課題である。
以上説明したように、従来技術では以下のような課題が顕在化している。
アクティブ素子とディスプレイ素子とから成る薄膜デバイスを形成後に樹脂基板からガラス基板を機械的、物理的に剥離する際に、樹脂基板とガラス基板の密着力の影響で剥離の歩留まりが低下してしまう。例えば、部分的に密着力が強い領域が確率的に存在すると、その領域が剥がれにくく、歩留まり低下に繋がってしまう。
アクティブ素子とディスプレイ素子とから成る薄膜デバイスを形成後に樹脂基板からガラス基板を機械的、物理的に剥離する際に、樹脂基板とガラス基板の密着力の影響で剥離の歩留まりが低下してしまう。例えば、部分的に密着力が強い領域が確率的に存在すると、その領域が剥がれにくく、歩留まり低下に繋がってしまう。
剥離した後に樹脂基板の裏面にバリア膜を形成するプロセスそのものが非常に難しい。例えば、樹脂基板上に薄膜トランジスタとディスプレイ素子が積層された薄膜デバイスの樹脂基板裏面にバリア膜を形成する場合、プロセス装置内での搬送が困難であることに加えて、１００℃以下程度のかなりの低温成膜を要する。このような低温成膜の薄膜のバリア性能は低い。
このように、いずれの従来技術においても、剥離の歩留まりが低く、また樹脂基板の裏面にガスや水分の侵入に対するバリア膜を有する構造において、このバリア膜のバリア性能が低いという共通の課題があった。
本発明の目的は、従来技術のような特別な機械的、物理的力を用いることなく、化学反応を用いて樹脂基板からガラス基板を高歩留まりで剥離でき、且つ、バリア性能の高い無機絶縁膜を樹脂基板の裏面側に実現する薄膜デバイスの構造、及びその製造方法を提供することである。
上記のような課題を解決するために、本発明では、耐熱性の高い基板上に予め高温プロセスでバリア性の高い無機絶縁層を形成し、その無機絶縁層の上に樹脂層、薄膜デバイスを形成する。薄膜デバイス形成が完了後、何らかの手法で耐熱性の高い基板とバリア性の高い無機絶縁膜との界面から耐熱性の高い基板を剥離する。これにより、樹脂層の裏面側にバリア性の高い無機絶縁膜が形成されたフレキシブル薄膜デバイスが可能になる。この裏面側のバリア性の高い無機絶縁膜が、樹脂層の耐熱温度（ガラス転移温度）よりも高い温度で形成されることがポイントである。樹脂層面に直接無機絶縁膜を形成する従来技術では、必然的にこの無機絶縁膜は樹脂層の耐熱温度よりも低い温度での成膜となり、この点が本発明では異なる。
本発明において、上記の「耐熱性の高い基板とバリア性の高い無機絶縁層との界面から耐熱性の高い基板を剥離する」手法として、耐熱性の高い基板、例えば、ガラス基板とバリア性の高い無機絶縁層との間に酸化ゲルマニウム膜を形成し、この酸化ゲルマニウム膜の水溶性を活用する。これにより、樹脂層の一方の表面に薄膜デバイスが形成されており、もう一方の表面に無機絶縁層が形成された薄膜デバイスにおいて、樹脂層と接しない側の無機絶縁層の表面にゲルマニウムを含む表面層が形成されている構造を実現する。このような構造は、ガラス基板などの硬い基板上に酸化ゲルマニウム膜、無機絶縁膜を３５０℃以上のプロセス温度で形成し、更に、その上に樹脂層、薄膜デバイスを形成し、温水中での酸化ゲルマニウム膜の高速な溶解現象（即ち、化学反応）を利用してガラス基板を剥離することで形成される。酸化ゲルマニウムが溶解することでガラス基板が剥離するので、従来技術のような特別な機械的、物理的力を必要とせず、高歩留まりな剥離が可能である。この際、樹脂層の裏面に存在するバリア膜としての無機絶縁膜は、３５０℃以上の高温プロセスを経ているため非常に緻密な膜となっており、低バリア性という従来の課題を解決できる。また、この高温プロセスにより、酸化ゲルマニウム膜と無機絶縁膜との界面で原子の相互拡散が生じ、その結果、無機絶縁層の表面にゲルマニウムを含む表面層が形成される。このような水溶性金属酸化物として酸化モリブデンを用いることもできる。
無機絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜等が適しており、更には、これらの積層構造を用いることができる。また樹脂層としては、ポリイミドフィルムやポリエーテルサルフォン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）などを用いることができる。
薄膜デバイスとしては、薄膜トランジスタや薄膜ダイオードなどのアクティブ素子、抵抗、キャパシタ、インダクタなどのパッシブ素子が可能であり、更に、これらの素子に表示部を付加したディスプレイ素子等も可能である。
本発明を用いることにより、樹脂基板の裏面に緻密で高密度の無機絶縁膜を有するフレキシブル薄膜デバイスを実現することができる。この緻密で高密度な無機絶縁膜は、外部からの水等の不純物浸入に対して高いバリア性を有しているため、フレキシブル薄膜デバイスの信頼性、歩留まりを著しく高められる。
フレキシブル薄膜デバイスの基板となる樹脂基板は水分を吸湿しやすく、デバイス作製プロセス中に吸湿して膨潤、シワが発生する。本発明により、樹脂基板の裏面に緻密で高密度の無機絶縁膜を備えることで、この膨潤、シワ発生を効果的に防ぐことができ、製造歩留まりを高くすることができる。特に水分の浸入に対して著しい不安定性を示す薄膜トランジスタデバイスや、薄膜トランジスタをスイッチング素子として用いた有機ＥＬや液晶ディスプレイ等のフレキシブルディスプレイを高歩留まりで製造することができるとともに、その長期的な信頼性も改善することができる。
本発明の実施の形態に関して、図面を参照しながら説明する。
（第一の実施の形態）
図１は、本発明の第一の実施の形態にかかる薄膜デバイスの構造を示す断面図である。図１を参照しながら、本発明の第一の実施形態について説明する。樹脂層１３の一方の面にバリア膜（第１無機層）１４が、さらにそのバリア膜１４の上に薄膜素子１５が設けられている。樹脂層１３のもう一方の面に緻密化無機バリア膜（第２無機層）１２が設けられている。また、緻密化無機バリア膜１２の膜密度はバリア膜１４の膜密度よりも高い。これは、緻密化無機バリア膜１２がバリア膜１４よりも高温で形成されているためである。より具体的に述べれば、緻密化無機バリア膜１２が樹脂層１３の耐熱温度よりも高温で形成されており、バリア膜１４が樹脂層１３の耐熱温度よりも低温で形成されている。
（第一の実施の形態）
図１は、本発明の第一の実施の形態にかかる薄膜デバイスの構造を示す断面図である。図１を参照しながら、本発明の第一の実施形態について説明する。樹脂層１３の一方の面にバリア膜（第１無機層）１４が、さらにそのバリア膜１４の上に薄膜素子１５が設けられている。樹脂層１３のもう一方の面に緻密化無機バリア膜（第２無機層）１２が設けられている。また、緻密化無機バリア膜１２の膜密度はバリア膜１４の膜密度よりも高い。これは、緻密化無機バリア膜１２がバリア膜１４よりも高温で形成されているためである。より具体的に述べれば、緻密化無機バリア膜１２が樹脂層１３の耐熱温度よりも高温で形成されており、バリア膜１４が樹脂層１３の耐熱温度よりも低温で形成されている。
図２Ａ−２Ｄは本発明の第一の実施の形態にかかる薄膜デバイスの製造方法を示す図である。耐熱性基板１０上に剥離層１１を形成し、その上に無機バリア膜を形成する。耐熱性基板１０は耐熱性が高いので、例えば、３５０〜４５０℃程度のプロセスで無機バリア膜を成膜する、あるいは無機バリア膜を成膜後に３５０〜４５０℃程度でアニール処理を施すなどの手法により、この無機バリア膜は緻密化され、高いバリア性を有する緻密化無機バリア膜（第２無機層）１２となる（図２Ａ）。あるいはガラスや石英などの耐熱性基板を用いれば、４５０℃以上の高温プロセスも可能であり、この場合には熱酸化膜に非常に近い緻密化無機バリア膜の形成が可能になる。この緻密化無機バリア膜１２の上に樹脂層（樹脂フィルム）１３を形成し、その上にバリア膜（第１無機層）１４を形成する（図２Ｂ）。このバリア膜１４は樹脂層１３の耐熱温度（典型的には３００℃程度）より低い温度で成膜する必要がある。更に、その上に薄膜素子１５を形成し、薄膜素子１５の形成が完了した後に何らかの手法で剥離層１１から耐熱性基板１０を剥離する（図２Ｃ）ことで、樹脂層１３の裏面側にバリア性の高い緻密化無機バリア膜１２を有するフレキシブル薄膜デバイスを実現する（図２Ｄ）。この時、緻密化無機バリア膜１２は樹脂層１３の耐熱温度よりも高い温度（３５０〜４５０℃程度）で形成されており、バリア膜１４よりも膜密度が高くなる。
（第二の実施の形態）
図３は本発明の第二の実施の形態にかかる薄膜デバイスを示す図である。ここで、樹脂層１３は緻密化無機バリア膜１２の上に、塗布またはコーティングにより形成されたものである。この場合、右側の断面拡大図に示すように、樹脂層１３／緻密化無機バリア膜１２の界面は、耐熱性基板１０や剥離層１１の表面状態を反映した短周期凹凸（数ｎｍ程度の周期）を有する。これに対しバリア膜１４／樹脂層１３の界面は、塗布、コーティング時における樹脂層１３の膜厚ムラに起因する長周期の凹凸（数百ｎｍ〜数十μｍ程度の周期）を有する。これは、樹脂層１３／緻密化無機バリア膜１２の界面凹凸は樹脂層が固化する際に界面が固定端となることに起因するのに対し、バリア膜１４／樹脂層１３の界面凹凸は樹脂層の固化時に樹脂層表面が自由端となることに起因するものである。このように第二の実施形態では、樹脂層の上面と下面とで凹凸周期の異なる構造が形成される。
図３は本発明の第二の実施の形態にかかる薄膜デバイスを示す図である。ここで、樹脂層１３は緻密化無機バリア膜１２の上に、塗布またはコーティングにより形成されたものである。この場合、右側の断面拡大図に示すように、樹脂層１３／緻密化無機バリア膜１２の界面は、耐熱性基板１０や剥離層１１の表面状態を反映した短周期凹凸（数ｎｍ程度の周期）を有する。これに対しバリア膜１４／樹脂層１３の界面は、塗布、コーティング時における樹脂層１３の膜厚ムラに起因する長周期の凹凸（数百ｎｍ〜数十μｍ程度の周期）を有する。これは、樹脂層１３／緻密化無機バリア膜１２の界面凹凸は樹脂層が固化する際に界面が固定端となることに起因するのに対し、バリア膜１４／樹脂層１３の界面凹凸は樹脂層の固化時に樹脂層表面が自由端となることに起因するものである。このように第二の実施形態では、樹脂層の上面と下面とで凹凸周期の異なる構造が形成される。
（第三の実施の形態）
図４は本発明の第三の実施の形態にかかる薄膜デバイスを示す図である。図３の場合とは異なり、ここでは樹脂層１３はラミネートにより形成された場合である。即ち、予めフィルム状に成形された樹脂層１３を緻密化無機バリア膜１２の上に貼り合せた構成である。この場合、樹脂層１３と緻密化無機バリア膜１２の間には接着層１６が存在する構成となる。ここで、緻密化無機バリア膜１２は、例えば、３５０〜４５０°Ｃ程度のプロセス温度で成膜する、あるいは成膜後に３５０〜４５０°Ｃ程度の温度でアニール処理を施すなどの手法により緻密化され、高いバリア性を有する。また本発明では、緻密化無機バリア膜１２の接着層１６と接する面と反対側の面にも何らかの基材を配置することができる。この場合、この反対側の面と基材との間にも接着剤が存在する構成となる。
図４は本発明の第三の実施の形態にかかる薄膜デバイスを示す図である。図３の場合とは異なり、ここでは樹脂層１３はラミネートにより形成された場合である。即ち、予めフィルム状に成形された樹脂層１３を緻密化無機バリア膜１２の上に貼り合せた構成である。この場合、樹脂層１３と緻密化無機バリア膜１２の間には接着層１６が存在する構成となる。ここで、緻密化無機バリア膜１２は、例えば、３５０〜４５０°Ｃ程度のプロセス温度で成膜する、あるいは成膜後に３５０〜４５０°Ｃ程度の温度でアニール処理を施すなどの手法により緻密化され、高いバリア性を有する。また本発明では、緻密化無機バリア膜１２の接着層１６と接する面と反対側の面にも何らかの基材を配置することができる。この場合、この反対側の面と基材との間にも接着剤が存在する構成となる。
（第四の実施の形態）
図５は本発明の第四の実施の形態にかかる薄膜デバイスを示す図である。樹脂層１３の一方の表面にバリア膜１４、薄膜素子１５が形成されており、もう一方の表面に緻密化無機バリア膜１２が形成されている。また、緻密化無機バリア膜１２の表面にゲルマニウムを含む表面層１７が形成されている。薄膜素子１５としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜キャパシタ、薄膜電池、あるいはこれらの組み合わせからなる複合素子など、任意のアクティブ素子、パッシブ素子、電気化学素子が可能である。
図５は本発明の第四の実施の形態にかかる薄膜デバイスを示す図である。樹脂層１３の一方の表面にバリア膜１４、薄膜素子１５が形成されており、もう一方の表面に緻密化無機バリア膜１２が形成されている。また、緻密化無機バリア膜１２の表面にゲルマニウムを含む表面層１７が形成されている。薄膜素子１５としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜キャパシタ、薄膜電池、あるいはこれらの組み合わせからなる複合素子など、任意のアクティブ素子、パッシブ素子、電気化学素子が可能である。
（実施例１）
図６Ａ−６Ｇは、本発明の第四の実施の形態に関して、第１の実施例の製造方法を示す図である。図６Ａ−６Ｇを用いて、本第四の実施の形態に関して、特に薄膜素子１５が酸化物半導体薄膜トランジスタの場合の実施例の製造方法について説明する。耐熱性基板１０としてガラス基板１８上に酸化ゲルマニウム膜１９をスパッタ法により成膜する（図６Ａ）。ゲルマニウムターゲットを用いて、アルゴンガスと酸素ガスの流量比１：１のガス条件で反応性スパッタ成膜することで酸化ゲルマニウム膜１９を膜厚１ミクロン成膜した。基板温度は特に意図的に上げることはしなかった。ゲルマニウムターゲットを用いることで、２００ｎｍ／分程度の高速成膜が可能となった。酸化ゲルマニウムターゲットを用いたスパッタ法でも酸化ゲルマニウム膜１９の成膜は可能であるが、成膜速度が１００ｎｍ／分以下と遅くなる傾向にある。
図６Ａ−６Ｇは、本発明の第四の実施の形態に関して、第１の実施例の製造方法を示す図である。図６Ａ−６Ｇを用いて、本第四の実施の形態に関して、特に薄膜素子１５が酸化物半導体薄膜トランジスタの場合の実施例の製造方法について説明する。耐熱性基板１０としてガラス基板１８上に酸化ゲルマニウム膜１９をスパッタ法により成膜する（図６Ａ）。ゲルマニウムターゲットを用いて、アルゴンガスと酸素ガスの流量比１：１のガス条件で反応性スパッタ成膜することで酸化ゲルマニウム膜１９を膜厚１ミクロン成膜した。基板温度は特に意図的に上げることはしなかった。ゲルマニウムターゲットを用いることで、２００ｎｍ／分程度の高速成膜が可能となった。酸化ゲルマニウムターゲットを用いたスパッタ法でも酸化ゲルマニウム膜１９の成膜は可能であるが、成膜速度が１００ｎｍ／分以下と遅くなる傾向にある。
その後、酸化ゲルマニウム膜１９上に緻密化無機バリア膜１２として緻密化酸化シリコン膜２０をプラズマＣＶＤ法（CVD : Chemical Vapor Deposition）にて、基板温度３５０℃で膜厚２００ｎｍ成膜した。プラズマＣＶＤ法による酸化シリコン膜の成膜に関しては、ＳｉＨ4 とＮ2 Ｏの混合ガスを用いる方法、ＴＥＯＳ（オルトケイ酸テトラエチル）とＯ2 の混合ガスを用いる方法などが可能である。酸化シリコン膜を基板温度３５０℃で成膜すると、酸化ゲルマニウム膜１９と酸化シリコン膜との界面において、熱による原子の相互拡散が生じ、酸化シリコン膜の表面にゲルマニウムを含む酸化シリコン表面層２１が形成された（図６Ｂ）。この酸化シリコン表面層２１をＸ線光電子分光法（ＸＰＳ）で分析したところ、Ｓｉ−Ｏ結合に起因するピークとＧｅ−Ｏ結合に起因するピークが観察され、この表面層はシリコンゲルマニウム酸化膜となっており、ゲルマニウムが酸素と化学的に結合した状態で存在していることが分かった。
緻密化無機バリア膜１２としての酸化シリコン膜は、プラズマＣＶＤ法に限らず、スパッタ法や蒸着法、塗布法など、様々な成膜方法が可能である。これらの成膜法では室温で成膜される場合もあるが、ここで重要なことは、成膜後に３５０℃以上、望ましくは４００℃以上の高温でアニール処理を行うことである。一般に低温で成膜した酸化シリコン膜は、膜密度が小さく、水分などに対するバリア性が低いとともに、膜中に様々な不要な不純物を含んでいる。このような高温のアニール処理を施すことにより、酸化シリコン膜を緻密化してその密度を大きくできるとともに、膜中の不要な不純物を脱離させることができる。また、上記のプラズマＣＶＤ成膜の場合と同様、熱による原子の相互拡散により、緻密化酸化シリコン膜２０と酸化ゲルマニウム膜１９との界面にゲルマニウムを含む酸化シリコン表面層２１が形成される。このような緻密化のための高温成膜、高温アニールが可能な理由は、ガラス基板１８が耐熱性を有しているためである。
続いて、緻密化酸化シリコン膜２０の上に樹脂層１３として３０ミクロン膜厚のポリイミド膜２２を形成した（図６Ｃ）。ポリイミド膜２２の形成法としては、材料溶液を塗布して焼成することでポリイミド膜２２とする方法、あるいは、あらかじめ形成されたフィルム状のポリイミド膜２２を緻密化酸化シリコン膜２０上にラミネートする方法などが可能である。具体的には、ポリイミドのワニスを緻密化酸化シリコン膜２０上に塗布、印刷し、その後１５０℃から２５０℃程度でアニール処理を行うことで所望のポリイミド膜２２を形成することができる。また印刷の場合には、基板上の必要な領域のみにワニスを印刷することで、所望の形状のポリイミド膜２２を形成することができる。この場合は、図３に示したように、ポリイミド膜２２／緻密化酸化シリコン膜２０の界面は、ガラス基板１８や酸化ゲルマニウム膜１９の表面状態を反映した短周期凹凸（数ｎｍ程度の周期）を有する構造が形成された。これに対し、後述するバリア膜２３／ポリイミド膜２２の界面は、塗布、印刷時のポリイミド膜２２の膜厚ムラに起因する長周期の凹凸（数百ｎｍ〜数十μｍ程度の周期）を有する構造が形成された。ラミネートの場合も同様で、基板上の必要な領域のみにポリイミドフィルムをラミネートすることも可能である。例えば、基板の端辺にポリイミド膜２２が存在しないように、基板の端辺以外の領域にポリイミド膜２２を形成し、その後、後述のようにバリア膜２３を基板全面に成膜することで、基板端面も含めてポリイミド膜２２をバリア膜２３で完全に封止することができる。このようにすると、その後の薄膜素子１５の形成時にポリイミド膜２２に起因する不純物が薄膜素子１５内に混入することを抑制できるという効果がある。このラミネートの場合は、図４に示したように、ポリイミド（樹脂層１３）と緻密化無機バリア膜１２（第２無機層）との間には接着層１６が存在する構造が形成される。
樹脂層１３としては、上記のようにポリイミドでも良いし、ポリイミドを主成分とした樹脂でも可能である。また、ポリイミドに限ることなく、ポリエーテルサルフォン（ＰＥＳ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などを主成分とする１００℃以上の耐熱性を有する樹脂も用いることができる。特に可視光に対して透明（４００〜７００ｎｍの波長の光に対する透過率が８０％以上）な樹脂層の場合には耐熱温度が低くなる傾向があるが、本発明ではこのような透明樹脂層の裏面にも高温プロセスで緻密化無機バリア膜１２を形成できるメリットがある。
引き続き、ポリイミド膜２２上に酸化シリコンによるバリア膜２３を成膜した（図６Ｄ）。プラズマＣＶＤ法を用い、基板温度３００℃で成膜した。緻密化酸化シリコン膜２０の場合と異なり、酸化シリコンによるバリア膜２３は耐熱性の低い有機物であるポリイミド膜２２上に形成されるため、低温成膜あるいは低温アニールでなければならない。
更に、バリア膜２３の上に、薄膜素子１５として酸化物半導体薄膜トランジスタを形成した。まずゲート電極２４をアルミニウム合金で形成した。その後、プラズマＣＶＤ法でゲート絶縁膜２５として酸化シリコン膜を基板温度３００℃にて３００ｎｍ成膜した。続いて、Ｉｎ、Ｇａ、Ｚｎの化合物酸化物（以下ＩｎＧａＺｎＯと略す）からなる薄膜をスパッタ法により５０ｎｍ成膜し、所望の島状形状にパターニングして酸化物半導体膜２６を形成した。この島状の酸化物半導体膜２６と重なるように、ソース・ドレイン電極２７をモリブデンで形成した。更に、その上にパッシベーション膜２８として、プラズマＣＶＤ法で酸化シリコン膜を２００℃で３００ｎｍ成膜した（図６Ｅ）。本実施例では、２４〜２８までの層が、図１の薄膜素子１５に該当する。ここで、酸化物半導体膜２６としては、Ｉｎ、Ｇａ、Ｚｎの化合物酸化物に限らず、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｉＯ、ＩｎＡｌＯのように少なくともＩｎを含む物酸化物、あるいは、ＺｎＯ、ＺｎＳｎＯのように少なくともＺｎを含む酸化物でも可能である。
上記のように、酸化物半導体薄膜トランジスタを形成後、サンプル全体を７０℃の温水２９に浸した（図６Ｆ）。このとき、酸化ゲルマニウムの温水に対するエッチングレートが極めて速いため、図中の矢印の方向に高速でエッチングが進み、ガラス基板１８を剥離することができた。基板サイズにより温水の温度は任意に設定でき、例えば、一辺数ｃｍ程度の小さな基板で高速のエッチングを要しない場合は室温から６０℃程度の温水でも良く、また数十ｃｍから１００ｃｍを超えるような大きな基板で高速のエッチングを要する場合には、７０℃から９５℃程度の高温水が適している。また、高速でのエッチング剥離を可能にするという観点では、温水の代わりに０．０１％から５％程度の希酸を用いることもできる。希酸としては、希塩酸、希硝酸、希硫酸、希酢酸、希シュウ酸やこれらの任意の混合酸が可能である。温水を用いた場合よりも２〜１０倍程度高速でエッチングが進み、生産性が向上するという効果がある。これらの希酸の温度を４０℃から８０℃程度まで上げてエッチングを行うと、更なる高速エッチングも可能になる。７０℃の温水に対する酸化ゲルマニウム膜１９のエッチングレートに関しては、室温スパッタ成膜のアズデポ膜（成膜直後で表面処理を行う前の膜）、成膜後に４００℃アニールを施した膜のいずれも１８０ｎｍ／秒程度の高速レートを示した。このように、酸化ゲルマニウム膜１９は４００℃程度の高温プロセスを経た後でも、エッチングレートが高速であり、これは、酸化ゲルマニウム上に高温プロセスで緻密化無機バリア膜を形成した後でも、高速エッチングレートを維持し剥離層として有効であることを示している。
以上の工程を経て、図６Ｇに示すように、酸化物半導体薄膜トランジスタからなるフレキシブル薄膜デバイスを実現した。薄膜トランジスタの構造に関しては、図示したボトムゲートスタガ型に限らず、ボトムゲートプレーナ型、トップゲートスタガ型、トップゲートプレーナ型など、任意の構造が可能である。ここで重要なことは、緻密化酸化シリコン膜２０は３５０℃の高温で成膜されており、膜密度が高く、外部からの水分等の浸入に対して高いバリア性能を有している点である。今回の３５０℃成膜の緻密化酸化シリコン膜２０の膜密度は、Ｘ線反射率分析の結果２．２５ｇ／ｃｍ3 であり、更に、図６Ｂの状態で成膜後に４００℃アニール処理を施すことで２．２７ｇ／ｃｍ3 まで密度は向上し、これは熱酸化膜の値に近い。従って、緻密化酸化シリコン膜２０の膜密度は、２．２５ｇ／ｃｍ3 以上であることが望ましい。酸化シリコン膜の膜密度が２．１５ｇ／ｃｍ3 まで低下すると外部の水分に対するバリア性が低くなり実用的ではない。従来技術のように、樹脂基板上に低温、例えば、２００℃でバリア膜として酸化シリコン膜を成膜すると、２．１０ｇ／ｃｍ3 程度の膜密度しか得られずバリア性能が不十分であったが、本発明では、熱酸化膜に近い高膜密度を有する緻密化酸化シリコン膜２０をバリア膜に用いることができ、非常に安定な特性を有するフレキシブル薄膜デバイスを作製することができた。
また、本発明のもう一つの重要な点は、高密度の緻密化酸化シリコン膜２０の表面にゲルマニウムを含む酸化シリコン表面層２１が存在している点である。酸化ゲルマニウム上に３５０℃で緻密化酸化シリコン膜２０を成膜した場合、この酸化シリコン表面層２１中のゲルマニウム濃度を二次イオン質量分析法（ＳＩＭＳ法）で測定したところ、最大値で１×１０20ｃｍ-3であった。表面層中のゲルマニウム濃度の最大値は、その上に成膜する酸化シリコン膜の成膜温度や成膜後のアニール温度で変化し、３００℃で１×１０18ｃｍ-3、４００℃で１×１０21ｃｍ-3であった。従って、表面層中のゲルマニウム濃度は、１×１０18ｃｍ-3以上であることが望ましい。また、この表面層の化学結合状態を光電子分光法（ＸＰＳ）で測定し、Ｇｅ３ｄ内殻準位に対するスペクトルを分析した。その結果、金属Ｇｅのピーク位置である２９．３ｅＶよりも３ｅＶ程度高エネルギー側の３２〜３３ｅＶ付近にピークが見られ、表面層にはＧｅ−Ｏの形態で化学的に結合しているゲルマニウムが少なくとも存在していることが確認された。このようなゲルマニウムを含む表面層の存在は、よりバリア性能を高めるために効果的に作用する。
本実施例では、薄膜素子１５が酸化物半導体薄膜トランジスタの場合について説明したが、薄膜素子１５として、アモルファスシリコンや多結晶シリコン、微結晶シリコン、有機半導体を用いた薄膜トランジスタでも良いし、薄膜ダイオードでも良い。また薄膜トランジスタに限らず、薄膜素子１５として、シリコンのＰＩＮ接合を用いた薄膜太陽電池やＣｕ−Ｉｎ−Ｓ、Ｃｕ−Ｉｎ−Ｓｅ等のカルコパイライト系化合物からなる薄膜太陽電池等でも良い。
また、本実施例では緻密化酸化シリコン膜２０の表面にゲルマニウムを含む酸化シリコン表面層２１が存在する構造を説明したが、緻密化酸化シリコン膜２０のバリア性が十分高い場合にはこのゲルマニウムを含む酸化シリコン表面層２１を除去することができる。フッ素系や塩素系のガスを用いたプラズマエッチング、または酸溶液を用いたウエットエッチングによりゲルマニウムを含む表面層の除去が可能である。このようなゲルマニウムを含む表面層の除去は、以降の実施例、実施の形態にも適用できる。
また、本実施例では酸化物半導体薄膜トランジスタを形成後にガラス基板１８を剥離する場合を説明したが、酸化物半導体薄膜トランジスタを形成後、その上に続けてディスプレイ素子、電気化学素子などを形成し、ある機能を有する薄膜素子１５の状態にした後に剥離することも可能である。このような剥離は、以降の実施例、実施の形態にも適用できる。
以上では酸化ゲルマニウム膜１９を剥離層１１として用いた場合を説明したが、剥離層１１として酸化モリブデン膜を用いることも可能である。この場合は、緻密化無機バリア膜の表面にはモリブデンを含む表面層が形成されることになる。
（実施例２）
図６Ａ−６Ｇでは、剥離層１１として酸化ゲルマニウムを用い、薄膜素子１５の形成後に酸化ゲルマニウム膜１９の水溶性を活用してガラス基板１８を剥離した。このような水溶性の金属酸化膜を用いる代わりに、剥離層１１として水素化アモルファスシリコン膜を用いることができる。この場合、図６Ｆの工程で、ガラス基板１８の裏側からＸｅＣｌなどのハロゲン系ガスのエキシマレーザを照射し、水素化アモルファスシリコン膜のアブレーション作用を利用してガラス基板を剥離することができる。この場合は上述のような表面層は形成されないか、あるいはシリコン膜からなる表面層が残存する場合がある。
図６Ａ−６Ｇでは、剥離層１１として酸化ゲルマニウムを用い、薄膜素子１５の形成後に酸化ゲルマニウム膜１９の水溶性を活用してガラス基板１８を剥離した。このような水溶性の金属酸化膜を用いる代わりに、剥離層１１として水素化アモルファスシリコン膜を用いることができる。この場合、図６Ｆの工程で、ガラス基板１８の裏側からＸｅＣｌなどのハロゲン系ガスのエキシマレーザを照射し、水素化アモルファスシリコン膜のアブレーション作用を利用してガラス基板を剥離することができる。この場合は上述のような表面層は形成されないか、あるいはシリコン膜からなる表面層が残存する場合がある。
（実施例３）
図７は、本発明の第四の実施の形態に関して、第３の実施例の構造を示す断面図である。図７を用いて、第３の実施例の製造方法に関して説明する。ここでは、酸化ゲルマニウム膜１９上にプラズマＣＶＤ法で緻密化窒化シリコン膜３０を３５０℃で成膜した。３５０℃成膜の緻密化窒化シリコン膜３０の膜密度は、Ｘ線反射率分析の結果２．７０ｇ／ｃｍ3 であり、更に、成膜後に４００℃アニール処理を施すことで２．７３ｇ／ｃｍ3 まで密度は向上した。従って、緻密化窒化シリコン膜３０の膜密度は、２．７０ｇ／ｃｍ3 以上であることが望ましい。このとき、酸化ゲルマニウム膜１９と緻密化窒化シリコン膜３０との界面に、ゲルマニウムを含む窒化シリコン表面層３１が形成された。その後、図６Ａ−６Ｇと同様な工程を経て、薄膜素子１５としてシリコン薄膜トランジスタを形成し、温水中の酸化ゲルマニウム溶解作用を利用してガラス基板１８を剥離し、フレキシブルなシリコン薄膜トランジスタ素子を作製した。
図７は、本発明の第四の実施の形態に関して、第３の実施例の構造を示す断面図である。図７を用いて、第３の実施例の製造方法に関して説明する。ここでは、酸化ゲルマニウム膜１９上にプラズマＣＶＤ法で緻密化窒化シリコン膜３０を３５０℃で成膜した。３５０℃成膜の緻密化窒化シリコン膜３０の膜密度は、Ｘ線反射率分析の結果２．７０ｇ／ｃｍ3 であり、更に、成膜後に４００℃アニール処理を施すことで２．７３ｇ／ｃｍ3 まで密度は向上した。従って、緻密化窒化シリコン膜３０の膜密度は、２．７０ｇ／ｃｍ3 以上であることが望ましい。このとき、酸化ゲルマニウム膜１９と緻密化窒化シリコン膜３０との界面に、ゲルマニウムを含む窒化シリコン表面層３１が形成された。その後、図６Ａ−６Ｇと同様な工程を経て、薄膜素子１５としてシリコン薄膜トランジスタを形成し、温水中の酸化ゲルマニウム溶解作用を利用してガラス基板１８を剥離し、フレキシブルなシリコン薄膜トランジスタ素子を作製した。
ここで、緻密化窒化シリコン膜３０の表面にはゲルマニウムを含む窒化シリコン表面層３１が存在する。酸化ゲルマニウム上に３５０℃で窒化シリコン膜を成膜した場合、この窒化シリコン表面層３１中のゲルマニウム濃度をＳＩＭＳ法で測定したところ、最大値で５×１０20ｃｍ-3であった。表面層中のゲルマニウム濃度の最大値は、その上に成膜する窒化シリコン膜の成膜温度や成膜後のアニール温度で変化し、３００℃で１×１０18ｃｍ-3、４００℃で３×１０21ｃｍ-3であった。従って、表面層中のゲルマニウム濃度は、１×１０18ｃｍ-3以上であることが望ましい。また、この表面層の化学結合状態を光電子分光法（ＸＰＳ）で測定し、Ｇｅ３ｄ内殻準位に対するスペクトルを分析した。その結果、金属Ｇｅのピーク位置である２９．３ｅＶよりも５ｅＶ程度高エネルギー側の３４〜３５ｅＶ付近にピークが見られ、表面層にはＧｅ−Ｎの形態で化学的に結合しているゲルマニウムが少なくとも存在していることが確認された。このようなゲルマニウムを含む表面層の存在は、よりバリア性能を高めるために効果的に作用する。
ここで、シリコン半導体としては、プラズマＣＶＤ法で成膜した水素化アモルファスシリコンや、アモルファスシリコンをレーザーアニールまたは熱アニールで結晶化させたポリシリコンを用いることができる。薄膜トランジスタの構造も図示したものに限らず、ボトムゲートプレーナ型、トップゲートスタガ型、トップゲートプレーナ型など、任意の構造が可能である。窒化シリコン表面層３１中のゲルマニウム濃度をＳＩＭＳ法で分析したところ、実施例１の緻密化酸化シリコン膜２０の場合と同様な値が得られた。高いバリア性能を有する緻密化窒化シリコン膜３０は３５０℃以上の成膜で可能であり、その時の窒化シリコン表面層３１中のゲルマニウム濃度の最大値は１×１０20ｃｍ-3であった。
実施例１、２、３の酸化シリコン膜、窒化シリコン膜に限らず、酸化アルミニウム膜、酸化タンタル膜、酸化ハフニウム膜でも同様な効果を得ることができる。
（実施例４）
図８は、本発明の第四の実施の形態に関して、第４の実施例の構造を示す断面図である。図８を用いて、第４の実施例の製造方法に関して説明する。酸化ゲルマニウム膜１９上にプラズマＣＶＤ法で緻密化酸化シリコン膜２０を３５０℃で２００ｎｍ成膜した。引き続いて、プラズマＣＶＤ法で緻密化窒化シリコン膜３０を３５０℃で１００ｎｍ成膜した。その後、大気中で４００℃にて１時間のアニール処理を施した。この４００℃アニール処理により、酸化シリコン膜の膜密度は２．２７ｇ／ｃｍ3 まで向上した。また、窒化シリコン膜の膜密度も増加した。また、酸化ゲルマニウム膜１９と酸化シリコン膜との界面に、ゲルマニウムを含む酸化シリコン表面層２１が形成された。その後、図６Ａ−６Ｇと同様な工程を経て、薄膜素子１５として酸化物半導体薄膜トランジスタを形成し、希塩酸中の酸化ゲルマニウム溶解作用を利用してガラス基板１８を剥離し、フレキシブルな酸化物半導体薄膜トランジスタ素子を作製した。
図８は、本発明の第四の実施の形態に関して、第４の実施例の構造を示す断面図である。図８を用いて、第４の実施例の製造方法に関して説明する。酸化ゲルマニウム膜１９上にプラズマＣＶＤ法で緻密化酸化シリコン膜２０を３５０℃で２００ｎｍ成膜した。引き続いて、プラズマＣＶＤ法で緻密化窒化シリコン膜３０を３５０℃で１００ｎｍ成膜した。その後、大気中で４００℃にて１時間のアニール処理を施した。この４００℃アニール処理により、酸化シリコン膜の膜密度は２．２７ｇ／ｃｍ3 まで向上した。また、窒化シリコン膜の膜密度も増加した。また、酸化ゲルマニウム膜１９と酸化シリコン膜との界面に、ゲルマニウムを含む酸化シリコン表面層２１が形成された。その後、図６Ａ−６Ｇと同様な工程を経て、薄膜素子１５として酸化物半導体薄膜トランジスタを形成し、希塩酸中の酸化ゲルマニウム溶解作用を利用してガラス基板１８を剥離し、フレキシブルな酸化物半導体薄膜トランジスタ素子を作製した。
本実施例では、バリア膜が酸化シリコン膜と窒化シリコン膜の２層構造になっており、しかもいずれの膜も４００℃アニール工程を経ていることから、バリア性能が極めて高いという効果がある。これらの２層の膜は、ポリイミド膜２２のもう一方の面に形成されたバリア膜（酸化シリコン膜）２３よりも緻密化され高密度になっている。また、第１無機層であるバリア膜（酸化シリコン膜）２３も任意に積層化（例えば、酸化シリコン膜と窒化シリコン膜の積層化）することが可能である。ここで、樹脂層（ポリイミド膜）２２の両面にそれぞれ存在する第１無機層と第２無機層に同じ構成元素からなる無機バリア膜を少なくとも１層用いた場合、第２無機層側に用いた無機バリア膜の方が第１無機層側に用いた無機バリア膜よりも緻密で高密度となる。また、酸化ゲルマニウム膜１９を溶解させてガラス基板１８から剥離する際に、希塩酸を用いた。温水を用いた場合よりも２〜３倍程度高速でエッチングが進み、生産性が向上するという効果がある。また希塩酸に限らず、希硝酸、希シュウ酸等の希酸を用いることもできる。
（実施例５）
図９Ａ−９Ｄは、本発明の第５の実施例の構造を説明する断面図である。図９Ａ−９Ｄを用いて、第５の実施例の製造方法に関して説明する。ここではエッチストップ型の酸化物半導体薄膜トランジスタについて説明する。図９Ａはポリイミド膜２２を塗布・コーティングする場合の実施例である。まず、図６Ａ、６Ｂに示すプロセスと同様に、ガラス基板１８上に酸化ゲルマニウム膜１９を形成し、この酸化ゲルマニウム膜１９上にプラズマＣＶＤ法で緻密化窒化シリコン膜３０を３５０℃で２００ｎｍ成膜した。その後、この緻密化窒化シリコン膜３０の更なる緻密化のために、大気中で４５０℃にて１時間のアニール処理を施した。この４５０℃アニール処理を施すことで、緻密化窒化シリコン膜３０の密度は２．７５ｇ／ｃｍ3 まで向上した。このとき、酸化ゲルマニウム膜１９と緻密化窒化シリコン膜３０との界面に、ゲルマニウムを含む窒化シリコン表面層３１が形成された。この緻密化窒化シリコン膜３０の上面にポリイミド材をコーティングし、その後２００〜３５０℃程度でアニールすることにより、膜厚２０μｍのポリイミド膜２２を形成した。その上面にバリア膜２３として、２００ｎｍの酸化シリコン膜を３５０℃にてプラズマＣＶＤで成膜した。引き続き、アルミニウム合金を用いてゲート電極２４を形成した。更に、ゲート絶縁膜２５として、プラズマＣＶＤ法にて窒化シリコン膜、酸化シリコン膜の順に積層成膜した。更に、ＩｎＧａＺｎＯ膜をスパッタリング法により成膜し、所望の形状にパターニングして酸化物半導体膜２６を形成した。その後、４００℃で１時間のアニール処理を行った後、酸化シリコン膜をプラズマＣＶＤ法にて２５０℃で成膜し、所望の形状にパターニングしてエッチストップ膜３２とした。引き続き、モリブデン合金、アルミニウム合金の順に積層成膜し、所望の形状にパターニングしてソース・ドレイン電極２７を形成した。更に、パッシベーション膜２８として、酸化シリコン膜をプラズマＣＶＤ法にて２５０℃で成膜した。薄膜トランジスタ素子形成後、図６Ｆと同様に、温水または希酸溶液で酸化ゲルマニウム膜１９を溶解することにより、ガラス基板１８を剥離した。以上のプロセスにより、図９Ａに示すフレキシブルな酸化物半導体薄膜トランジスタ素子を作製した。
図９Ａ−９Ｄは、本発明の第５の実施例の構造を説明する断面図である。図９Ａ−９Ｄを用いて、第５の実施例の製造方法に関して説明する。ここではエッチストップ型の酸化物半導体薄膜トランジスタについて説明する。図９Ａはポリイミド膜２２を塗布・コーティングする場合の実施例である。まず、図６Ａ、６Ｂに示すプロセスと同様に、ガラス基板１８上に酸化ゲルマニウム膜１９を形成し、この酸化ゲルマニウム膜１９上にプラズマＣＶＤ法で緻密化窒化シリコン膜３０を３５０℃で２００ｎｍ成膜した。その後、この緻密化窒化シリコン膜３０の更なる緻密化のために、大気中で４５０℃にて１時間のアニール処理を施した。この４５０℃アニール処理を施すことで、緻密化窒化シリコン膜３０の密度は２．７５ｇ／ｃｍ3 まで向上した。このとき、酸化ゲルマニウム膜１９と緻密化窒化シリコン膜３０との界面に、ゲルマニウムを含む窒化シリコン表面層３１が形成された。この緻密化窒化シリコン膜３０の上面にポリイミド材をコーティングし、その後２００〜３５０℃程度でアニールすることにより、膜厚２０μｍのポリイミド膜２２を形成した。その上面にバリア膜２３として、２００ｎｍの酸化シリコン膜を３５０℃にてプラズマＣＶＤで成膜した。引き続き、アルミニウム合金を用いてゲート電極２４を形成した。更に、ゲート絶縁膜２５として、プラズマＣＶＤ法にて窒化シリコン膜、酸化シリコン膜の順に積層成膜した。更に、ＩｎＧａＺｎＯ膜をスパッタリング法により成膜し、所望の形状にパターニングして酸化物半導体膜２６を形成した。その後、４００℃で１時間のアニール処理を行った後、酸化シリコン膜をプラズマＣＶＤ法にて２５０℃で成膜し、所望の形状にパターニングしてエッチストップ膜３２とした。引き続き、モリブデン合金、アルミニウム合金の順に積層成膜し、所望の形状にパターニングしてソース・ドレイン電極２７を形成した。更に、パッシベーション膜２８として、酸化シリコン膜をプラズマＣＶＤ法にて２５０℃で成膜した。薄膜トランジスタ素子形成後、図６Ｆと同様に、温水または希酸溶液で酸化ゲルマニウム膜１９を溶解することにより、ガラス基板１８を剥離した。以上のプロセスにより、図９Ａに示すフレキシブルな酸化物半導体薄膜トランジスタ素子を作製した。
この実施例のように、コーティングによりポリイミド膜２２を形成した場合は、ポリイミド膜２２／緻密化窒化シリコン膜３０の界面は、ガラス基板１８や酸化ゲルマニウム膜１９の表面状態を反映した短周期凹凸（数ｎｍ程度の周期）を有する構造が形成された。これに対し、バリア膜２３／ポリイミド膜２２の界面は、コーティング時のポリイミド膜２２の膜厚ムラに起因する長周期の凹凸（数百ｎｍ〜数十μｍ程度の周期）を有する構造が形成された。このようにポリイミド膜２２の上面と下面とでは凹凸周期が異なる構造が形成された。
図９Ｂはポリイミド膜２２をラミネートする場合の実施例である。ここでは、緻密化窒化シリコン膜３０の上面に、予めフィルム上に成形されたポリイミド膜２２をラミネートして膜厚４０μｍのポリイミド膜２２を形成した。その際、緻密化窒化シリコン膜３０とポリイミド膜２２とを確実に貼り合せるために、緻密化窒化シリコン膜３０とポリイミド膜２２との間に接着層１６を用いた。これ以外のプロセスは前述の９Ａの場合と同様である。
図９Ｃ、９Ｄはそれぞれ図９Ａ、９Ｂにおいてゲルマニウムを含む窒化シリコン表面層３１を除去した場合の実施例である。塩酸や硝酸などの希酸溶液を用いることで、ゲルマニウムを含む窒化シリコン表面層３１をエッチング除去しても良い。
図９Ａ−９Ｄの実施例は、エッチストップ型酸化物半導体薄膜トランジスタの一構造を示したものであり、この例に限らず、緻密化無機バリア膜として酸化シリコン膜や酸化アルミニウム膜を用いる場合、バリア膜２３として窒化シリコン膜や酸化アルミニウム膜を用いる場合、パッシベーション膜２８として酸化シリコン膜と窒化シリコン膜の積層構造を用いる場合などが可能である。
（実施例６）
図１０Ａ−１０Ｂは、本発明の第６の実施例の構造を説明する断面図である。図１０Ａ−１０Ｂを用いて、第６の実施例の製造方法に関して説明する。ここではトップゲート型の酸化物半導体薄膜トランジスタについて説明する。図９Ａの場合と同様に、図１０Ａでは、ガラス基板１８上に酸化モリブデン膜を形成し、この酸化モリブデン膜上にプラズマＣＶＤ法で緻密化窒化シリコン膜３０を３５０℃で２００ｎｍ成膜した。その後、大気中で４００℃にて１時間のアニール処理を施した。このとき、酸化モリブデン膜と緻密化窒化シリコン膜３０との界面に、モリブデンを含む窒化シリコン表面層３１−１が形成された。この緻密化窒化シリコン膜３０の上面にポリイミド材をコーティングし、その後２００〜３００℃程度でアニールすることにより、膜厚２０μｍのポリイミド膜２２を形成した。その上面にバリア膜２３として、窒化シリコン膜１００ｎｍ、酸化シリコン膜１００ｎｍの順にプラズマＣＶＤで積層成膜した。ここで説明するトップゲート構造では、このバリア膜の上に酸化物半導体膜２６が形成される。この酸化物半導体膜２６は、膜中に過剰な水素が導入されると、還元されて抵抗率が著しく低下し、薄膜トランジスタのチャネル半導体層として機能しなくなる。また、プラズマＣＶＤ法で成膜した窒化シリコン膜は、酸化シリコン膜に比べて、一般に水やナトリウムに対するバリア性が高く、またより高濃度の水素を膜中に含有するという特徴を有する。従って、上述のようにバリア膜２３を、窒化シリコン膜と酸化シリコン膜との積層構造にし、ポリイミド膜２２からデバイス側への水分等の侵入を窒化シリコン膜で抑制するとともに、窒化シリコン膜中の高濃度水素のデバイス側への侵入を酸化シリコン膜で抑制することが効果的である。この目的のために、この酸化シリコン膜成膜には、ＳｉＨ4 とＮ2 Ｏの混合ガスを原料として用いたプラズマＣＶＤが適している。このようなＳｉＨ4 とＮ2 Ｏの混合ガスから成る酸化シリコン膜では、膜中の窒素濃度が１×１０19〜１×１０21ｃｍ-3となり、膜中の炭素濃度が１×１０19ｃｍ-3以下となる。この積層構造のバリア膜２３の上にＩｎＧａＺｎＯ膜をスパッタリング法により成膜し、所望の形状にパターニングして酸化物半導体膜２６を形成した。引き続き、酸化シリコン膜から成るゲート絶縁膜２５とアルミニウム合金を成膜し、所望の形状にパターニングしてゲート電極２４を形成した。引き続き、層間膜３３として酸化シリコン膜をプラズマＣＶＤ法により形成した。更に、所望の形状にコンタクトホールを形成後、チタン、アルミニウム合金、チタンの順で３層膜の成膜を行い、所望の形状にパターニングしてソース・ドレイン電極２７を形成した。引き続き、パッシベーション膜２８として窒化シリコン膜をプラズマＣＶＤ法により成膜した。薄膜トランジスタ素子形成後、図６Ｆと同様に、温水または希酸溶液で酸化モリブデン膜を溶解することにより、ガラス基板１８を剥離した。以上のプロセスにより、図１０Ａに示すフレキシブルなトップゲート型酸化物半導体薄膜トランジスタ素子を作製した。酸化モリブデン膜の溶解は、上述の酸化ゲルマニウム膜１９の場合とほぼ同等に高速で進行した。
図１０Ａ−１０Ｂは、本発明の第６の実施例の構造を説明する断面図である。図１０Ａ−１０Ｂを用いて、第６の実施例の製造方法に関して説明する。ここではトップゲート型の酸化物半導体薄膜トランジスタについて説明する。図９Ａの場合と同様に、図１０Ａでは、ガラス基板１８上に酸化モリブデン膜を形成し、この酸化モリブデン膜上にプラズマＣＶＤ法で緻密化窒化シリコン膜３０を３５０℃で２００ｎｍ成膜した。その後、大気中で４００℃にて１時間のアニール処理を施した。このとき、酸化モリブデン膜と緻密化窒化シリコン膜３０との界面に、モリブデンを含む窒化シリコン表面層３１−１が形成された。この緻密化窒化シリコン膜３０の上面にポリイミド材をコーティングし、その後２００〜３００℃程度でアニールすることにより、膜厚２０μｍのポリイミド膜２２を形成した。その上面にバリア膜２３として、窒化シリコン膜１００ｎｍ、酸化シリコン膜１００ｎｍの順にプラズマＣＶＤで積層成膜した。ここで説明するトップゲート構造では、このバリア膜の上に酸化物半導体膜２６が形成される。この酸化物半導体膜２６は、膜中に過剰な水素が導入されると、還元されて抵抗率が著しく低下し、薄膜トランジスタのチャネル半導体層として機能しなくなる。また、プラズマＣＶＤ法で成膜した窒化シリコン膜は、酸化シリコン膜に比べて、一般に水やナトリウムに対するバリア性が高く、またより高濃度の水素を膜中に含有するという特徴を有する。従って、上述のようにバリア膜２３を、窒化シリコン膜と酸化シリコン膜との積層構造にし、ポリイミド膜２２からデバイス側への水分等の侵入を窒化シリコン膜で抑制するとともに、窒化シリコン膜中の高濃度水素のデバイス側への侵入を酸化シリコン膜で抑制することが効果的である。この目的のために、この酸化シリコン膜成膜には、ＳｉＨ4 とＮ2 Ｏの混合ガスを原料として用いたプラズマＣＶＤが適している。このようなＳｉＨ4 とＮ2 Ｏの混合ガスから成る酸化シリコン膜では、膜中の窒素濃度が１×１０19〜１×１０21ｃｍ-3となり、膜中の炭素濃度が１×１０19ｃｍ-3以下となる。この積層構造のバリア膜２３の上にＩｎＧａＺｎＯ膜をスパッタリング法により成膜し、所望の形状にパターニングして酸化物半導体膜２６を形成した。引き続き、酸化シリコン膜から成るゲート絶縁膜２５とアルミニウム合金を成膜し、所望の形状にパターニングしてゲート電極２４を形成した。引き続き、層間膜３３として酸化シリコン膜をプラズマＣＶＤ法により形成した。更に、所望の形状にコンタクトホールを形成後、チタン、アルミニウム合金、チタンの順で３層膜の成膜を行い、所望の形状にパターニングしてソース・ドレイン電極２７を形成した。引き続き、パッシベーション膜２８として窒化シリコン膜をプラズマＣＶＤ法により成膜した。薄膜トランジスタ素子形成後、図６Ｆと同様に、温水または希酸溶液で酸化モリブデン膜を溶解することにより、ガラス基板１８を剥離した。以上のプロセスにより、図１０Ａに示すフレキシブルなトップゲート型酸化物半導体薄膜トランジスタ素子を作製した。酸化モリブデン膜の溶解は、上述の酸化ゲルマニウム膜１９の場合とほぼ同等に高速で進行した。
酸化モリブデン膜上に３５０℃で窒化シリコン膜を成膜した場合、上記の窒化シリコン表面層３１−１中のモリブデン濃度をＳＩＭＳ法で測定したところ、最大値で４×１０20ｃｍ-3であった。窒化シリコン表面層３１−１中のモリブデン濃度の最大値は、その上に成膜する窒化シリコン膜の成膜温度や成膜後のアニール温度で変化し、３００℃で１×１０18ｃｍ-3、４００℃で２×１０21ｃｍ-3であった。従って、窒化シリコン表面層３１−１中のモリブデン濃度は、１×１０18ｃｍ-3以上であることが望ましい。また、この表面層の化学結合状態を光電子分光法（ＸＰＳ）で測定し、Ｍｏ３ｄ内殻準位に対するスペクトルを分析した。その結果、金属Ｍｏのピーク位置よりも３ｅＶ程度高エネルギー側にピークが見られ、表面層にはＭｏ−Ｎの形態で化学的に結合しているモリブデンが少なくとも存在していることが確認された。このようなモリブデンを含む表面層の存在は、よりバリア性能を高めるために効果的に作用する。
以上の実施例では酸化モリブデン上に窒化シリコン膜を形成する場合を説明したが、窒化シリコン膜の代わりに酸化シリコン膜を形成することも可能である。この場合でも、酸化シリコン膜を３５０℃以上、望ましくは４００℃以上で高温成膜するか、あるいは酸化シリコン膜成膜後に高温アニール処理を施すことにより、緻密な酸化シリコン膜を酸化モリブデン上に形成することができる。これらの高温プロセスの際に、相互拡散により、酸化モリブデンと酸化シリコン膜との界面にモリブデンを含む酸化シリコン表面層が形成される。この酸化シリコン表面層中のモリブデン濃度は１×１０18ｃｍ-3以上であることが望ましい。また、この表面層の化学結合状態を光電子分光法（ＸＰＳ）で測定し、Ｍｏ３ｄ内殻準位に対するスペクトルを分析した。その結果、金属Ｍｏのピーク位置よりも５ｅＶ程度高エネルギー側にピークが見られ、表面層にはＭｏ−Ｏの形態で化学的に結合しているモリブデンが少なくとも存在していることが確認された。このようなモリブデンを含む表面層の存在は、よりバリア性能を高めるために効果的に作用する。
図１０Ａに対して図１０Ｂは、ポリイミド膜２２をラミネートする場合の実施例である。緻密化窒化シリコン膜３０とポリイミド膜２２とを確実に貼り合せるために、緻密化窒化シリコン膜３０とポリイミド膜２２との間に接着層１６を用いる以外のプロセスは前述の１０Ａの場合と同様である。また、図９Ｃ、９Ｄの場合と同様、図１０Ａ、１０Ｂにおいてもモリブデンを含む窒化シリコン表面層３１−１を除去しても良い。また、酸化モリブデン膜を用いる場合でも、緻密化無機バリア膜は窒化シリコン膜に限らず、酸化シリコン膜や、酸化アルミニウム膜、酸化タンタル膜、酸化ハフニウム膜でも同様な効果を得ることができる。
（実施例７）
図１１Ａ−１１Ｂは、本発明の第７の実施例の構造を説明する断面図である。図１１Ａ−１１Ｂを用いて、第７の実施例の製造方法に関して説明する。ここではトップゲート型の多結晶シリコン薄膜トランジスタについて説明する。図６Ａ−６Ｇと同様にして、ガラス基板１８上に酸化ゲルマニウム膜１９を１．５μｍ形成し、この酸化ゲルマニウム膜１９上にプラズマＣＶＤ法で緻密化窒化シリコン膜３０を３５０℃で２００ｎｍ成膜した。その後、大気中で４００℃にて１時間のアニール処理を施した。このとき、酸化ゲルマニウム膜１９と緻密化窒化シリコン膜３０との界面に、ゲルマニウムを含む窒化シリコン表面層３１が形成された。この緻密化窒化シリコン膜３０の上面にポリイミド材をコーティングし、その後２５０〜３５０℃程度でアニールすることにより、膜厚３０μｍのポリイミド膜２２を形成した。その上面にバリア膜２３として、窒化シリコン膜、酸化シリコン膜の順にプラズマＣＶＤで積層成膜した。このバリア膜上にＣＶＤ法で非晶質シリコン膜を成膜し、その後、この非晶質シリコン膜にＸｅＣｌガスを用いたエキシマレーザを照射することで、多結晶シリコン膜３４へ改質した。このレーザ照射の際に、特許文献３に開示されているように、ポリイミド膜２２とバリア膜２３との界面から剥離が生じる可能性がある。本実施例においては、この素子形成途中での剥離を防ぐ必要がある。そのためには、例えば、照射レーザエネルギーの大部分が非晶質シリコン膜で吸収されるようにエネルギー強度や非晶質シリコン膜厚を制御する必要がある。あるいは、バリア膜の膜厚を制御して、エキシマレーザの干渉により実効的にポリイミド膜２２に到達するレーザエネルギーを低く抑えるなどの手段も有効である。多結晶シリコン膜３４へ改質へ改質後、所望の島状形状にパターニングした。引き続き、酸化シリコンから成るゲート絶縁膜２５、アルミニウム合金を成膜し、所望の形状にパターニングしてゲート電極２４を形成する。その後、イオンドーピングあるいはイオン注入などの技術によりソース・ドレイン領域にリンまたはボロン等の不純物をドーピングし、ドーピング層３５を形成する。更に、層間膜３３を成膜し所望の位置にコンタクトホールを形成後、チタン、アルミニウム合金、チタンの順で３層膜を成膜し、所望の形状にパターニングしてソース・ドレイン電極２７を形成する。その後、パッシベーション膜２８として窒化シリコン膜を成膜する。薄膜トランジスタ素子形成後、図６Ｆと同様に、温水または希酸溶液で酸化ゲルマニウム膜１９を溶解することにより、ガラス基板１８を剥離した。以上のプロセスにより、図１１Ａに示すフレキシブルなトップゲート型多結晶シリコン薄膜トランジスタ素子を作製した。図１１Ｂに示すように、剥離後にゲルマニウムを含む窒化シリコン表面層３１をエッチング等により除去しても良い。
図１１Ａ−１１Ｂは、本発明の第７の実施例の構造を説明する断面図である。図１１Ａ−１１Ｂを用いて、第７の実施例の製造方法に関して説明する。ここではトップゲート型の多結晶シリコン薄膜トランジスタについて説明する。図６Ａ−６Ｇと同様にして、ガラス基板１８上に酸化ゲルマニウム膜１９を１．５μｍ形成し、この酸化ゲルマニウム膜１９上にプラズマＣＶＤ法で緻密化窒化シリコン膜３０を３５０℃で２００ｎｍ成膜した。その後、大気中で４００℃にて１時間のアニール処理を施した。このとき、酸化ゲルマニウム膜１９と緻密化窒化シリコン膜３０との界面に、ゲルマニウムを含む窒化シリコン表面層３１が形成された。この緻密化窒化シリコン膜３０の上面にポリイミド材をコーティングし、その後２５０〜３５０℃程度でアニールすることにより、膜厚３０μｍのポリイミド膜２２を形成した。その上面にバリア膜２３として、窒化シリコン膜、酸化シリコン膜の順にプラズマＣＶＤで積層成膜した。このバリア膜上にＣＶＤ法で非晶質シリコン膜を成膜し、その後、この非晶質シリコン膜にＸｅＣｌガスを用いたエキシマレーザを照射することで、多結晶シリコン膜３４へ改質した。このレーザ照射の際に、特許文献３に開示されているように、ポリイミド膜２２とバリア膜２３との界面から剥離が生じる可能性がある。本実施例においては、この素子形成途中での剥離を防ぐ必要がある。そのためには、例えば、照射レーザエネルギーの大部分が非晶質シリコン膜で吸収されるようにエネルギー強度や非晶質シリコン膜厚を制御する必要がある。あるいは、バリア膜の膜厚を制御して、エキシマレーザの干渉により実効的にポリイミド膜２２に到達するレーザエネルギーを低く抑えるなどの手段も有効である。多結晶シリコン膜３４へ改質へ改質後、所望の島状形状にパターニングした。引き続き、酸化シリコンから成るゲート絶縁膜２５、アルミニウム合金を成膜し、所望の形状にパターニングしてゲート電極２４を形成する。その後、イオンドーピングあるいはイオン注入などの技術によりソース・ドレイン領域にリンまたはボロン等の不純物をドーピングし、ドーピング層３５を形成する。更に、層間膜３３を成膜し所望の位置にコンタクトホールを形成後、チタン、アルミニウム合金、チタンの順で３層膜を成膜し、所望の形状にパターニングしてソース・ドレイン電極２７を形成する。その後、パッシベーション膜２８として窒化シリコン膜を成膜する。薄膜トランジスタ素子形成後、図６Ｆと同様に、温水または希酸溶液で酸化ゲルマニウム膜１９を溶解することにより、ガラス基板１８を剥離した。以上のプロセスにより、図１１Ａに示すフレキシブルなトップゲート型多結晶シリコン薄膜トランジスタ素子を作製した。図１１Ｂに示すように、剥離後にゲルマニウムを含む窒化シリコン表面層３１をエッチング等により除去しても良い。
（実施例８）
図１２は、本発明の第８の実施例の構造を説明する断面図である。図１２を用いて、第８の実施例に関して説明する。ここでは有機半導体薄膜トランジスタの場合について説明する。ガラス基板１８上に酸化ゲルマニウム膜１９をスパッタ法により成膜した。ゲルマニウムターゲットを用いて、アルゴンガスと酸素ガスの流量比１：１のガス条件で反応性スパッタ成膜することで、酸化ゲルマニウム膜１９を膜厚１ミクロン成膜した。基板温度は特に意図的に上げることはしなかった。その後、酸化ゲルマニウム膜１９上に緻密化無機膜として緻密化酸化シリコン膜２０をプラズマＣＶＤ法にて、基板温度３５０℃で膜厚２００ｎｍ成膜した。プラズマＣＶＤ法による酸化シリコン膜成膜に関しては、ＳｉＨ4 とＮ2 Ｏの混合ガスを用いる方法、ＴＥＯＳとＯ2 の混合ガスを用いる方法などが可能である。酸化シリコン膜を基板温度３５０℃で成膜すると、酸化ゲルマニウム膜１９と酸化シリコン膜との界面において、熱による原子の相互拡散が生じ、酸化シリコン膜の表面にゲルマニウムを含む酸化シリコン表面層２１が形成された。この緻密化酸化シリコン膜２０の上面にポリイミド材をコーティングし、その後２００〜３５０℃程度でアニールすることにより、膜厚３０μｍのポリイミド膜２２を形成した。その上面にバリア膜２３として、窒化シリコン膜、酸化シリコン膜の順にプラズマＣＶＤで積層成膜した。引き続き、チタン、金の順で積層膜を成膜し、所望の形状にパターニングしてソース・ドレイン電極２７を形成した。その後、ペンタセンを蒸着法により成膜し、所望の島状形状にパターニングして有機半導体膜３６を形成した。その後、パッシベーション膜２８としてアクリル樹脂、窒化シリコン膜の順に積層成膜する。薄膜トランジスタ素子形成後、図６Ｆと同様に、温水または希酸溶液で酸化ゲルマニウム膜１９を溶解することにより、ガラス基板１８を剥離した。以上のプロセスにより、図１２に示すような有機半導体薄膜トランジスタ素子を作製した。
図１２は、本発明の第８の実施例の構造を説明する断面図である。図１２を用いて、第８の実施例に関して説明する。ここでは有機半導体薄膜トランジスタの場合について説明する。ガラス基板１８上に酸化ゲルマニウム膜１９をスパッタ法により成膜した。ゲルマニウムターゲットを用いて、アルゴンガスと酸素ガスの流量比１：１のガス条件で反応性スパッタ成膜することで、酸化ゲルマニウム膜１９を膜厚１ミクロン成膜した。基板温度は特に意図的に上げることはしなかった。その後、酸化ゲルマニウム膜１９上に緻密化無機膜として緻密化酸化シリコン膜２０をプラズマＣＶＤ法にて、基板温度３５０℃で膜厚２００ｎｍ成膜した。プラズマＣＶＤ法による酸化シリコン膜成膜に関しては、ＳｉＨ4 とＮ2 Ｏの混合ガスを用いる方法、ＴＥＯＳとＯ2 の混合ガスを用いる方法などが可能である。酸化シリコン膜を基板温度３５０℃で成膜すると、酸化ゲルマニウム膜１９と酸化シリコン膜との界面において、熱による原子の相互拡散が生じ、酸化シリコン膜の表面にゲルマニウムを含む酸化シリコン表面層２１が形成された。この緻密化酸化シリコン膜２０の上面にポリイミド材をコーティングし、その後２００〜３５０℃程度でアニールすることにより、膜厚３０μｍのポリイミド膜２２を形成した。その上面にバリア膜２３として、窒化シリコン膜、酸化シリコン膜の順にプラズマＣＶＤで積層成膜した。引き続き、チタン、金の順で積層膜を成膜し、所望の形状にパターニングしてソース・ドレイン電極２７を形成した。その後、ペンタセンを蒸着法により成膜し、所望の島状形状にパターニングして有機半導体膜３６を形成した。その後、パッシベーション膜２８としてアクリル樹脂、窒化シリコン膜の順に積層成膜する。薄膜トランジスタ素子形成後、図６Ｆと同様に、温水または希酸溶液で酸化ゲルマニウム膜１９を溶解することにより、ガラス基板１８を剥離した。以上のプロセスにより、図１２に示すような有機半導体薄膜トランジスタ素子を作製した。
有機半導体膜３６としては、ペンタセンのような蒸着法で成膜する低分子系の材料に限らず、塗布やコーティング、インクジェット印刷が可能な高分子系の材料でも可能である。
（第五の実施の形態）
図１３Ａ−１３Ｃは本発明の第五の実施の形態にかかる薄膜デバイスの製造方法を示す図である。図１〜１２ではデバイスの断面構造を示したが、図１３Ａ−１３Ｂはデバイスを上から見た平面構造を示している。図１３Ａに示すように、ガラス基板１８の所望の部分（この図では４つの長方形部）のみに酸化ゲルマニウム膜１９を形成する。メタルマスクなどを用いて必要な部分のみに選択的に酸化ゲルマニウムを成膜しても良いし、あるいは、ガラス基板１８全面に酸化ゲルマニウム膜１９を成膜し、フォトリソ法でエッチングを行って酸化ゲルマニウム膜１９を所望の形状に加工してもよい。その後、酸化ゲルマニウム膜１９を覆うように、ガラス基板１８全面に緻密化酸化シリコン膜２０を４００℃で２００ｎｍ成膜した。更に、緻密化酸化シリコン膜２０の上に樹脂層１３として７０ミクロン膜厚のポリイミド膜２２を形成した。ポリイミド膜２２の形成法としては、材料溶液を塗布して焼成することでポリイミド膜２２とする方法、あるいは、あらかじめ形成されたフィルム状のポリイミド膜２２を緻密化酸化シリコン膜２０上にラミネートする方法などが可能である。
図１３Ａ−１３Ｃは本発明の第五の実施の形態にかかる薄膜デバイスの製造方法を示す図である。図１〜１２ではデバイスの断面構造を示したが、図１３Ａ−１３Ｂはデバイスを上から見た平面構造を示している。図１３Ａに示すように、ガラス基板１８の所望の部分（この図では４つの長方形部）のみに酸化ゲルマニウム膜１９を形成する。メタルマスクなどを用いて必要な部分のみに選択的に酸化ゲルマニウムを成膜しても良いし、あるいは、ガラス基板１８全面に酸化ゲルマニウム膜１９を成膜し、フォトリソ法でエッチングを行って酸化ゲルマニウム膜１９を所望の形状に加工してもよい。その後、酸化ゲルマニウム膜１９を覆うように、ガラス基板１８全面に緻密化酸化シリコン膜２０を４００℃で２００ｎｍ成膜した。更に、緻密化酸化シリコン膜２０の上に樹脂層１３として７０ミクロン膜厚のポリイミド膜２２を形成した。ポリイミド膜２２の形成法としては、材料溶液を塗布して焼成することでポリイミド膜２２とする方法、あるいは、あらかじめ形成されたフィルム状のポリイミド膜２２を緻密化酸化シリコン膜２０上にラミネートする方法などが可能である。
このポリイミド膜２２上に、実施例１と同様に、薄膜素子１５として酸化物半導体薄膜トランジスタ３７を形成した。このとき、酸化物半導体薄膜トランジスタ３７は、部分的に形成された酸化ゲルマニウム膜１９のパターンの内側に形成した。パターン化した酸化ゲルマニウム膜１９上の全面に酸化シリコン膜を成膜するので、薄膜トランジスタ作製中に酸化ゲルマニウムが大気に露出している部分は存在しない。従って、薄膜トランジスタ作製中に酸化ゲルマニウムが溶解することは無い。
その後、図１３Ｂに示すように、酸化ゲルマニウム膜１９のパターンの内側の位置に沿って基板を小片に切断した（破線に沿って切断）。このように切断することで、基板の端面に酸化ゲルマニウムを露出させる。その後、図１３Ｃに示すように、切断した小片を温水に浸すと、露出した端面から酸化ゲルマニウムの溶解が高速で進み、ガラス基板１８が剥離され、小片のフレキシブル薄膜トランジスタ素子ができ上がる。このような小片の薄膜トランジスタ素子は、例えば、スマートフォンやタブレット端末のディスプレイのようなある機能を有する単位デバイスとすることができる。図１〜１２で示した実施例も、図１３Ａ−１３Ｃのように小片に分割することで作製可能である。
（第六の実施の形態）
図１４は本発明の第六の実施の形態にかかる薄膜デバイスの製造方法を示す図である。小片のフレキシブルデバイスを製造する場合には、図１３Ａ−１３Ｃに示したような方法が可能であるが、大面積デバイスの場合には、酸化ゲルマニウム膜１９の横方向エッチングに長い時間を必要とする。このような場合、図１４に示すように、薄膜素子１５の表面をローラ３８に密着させ巻き上げながら、温水を供給する機構３９から剥離ポイントの酸化ゲルマニウム膜１９に温水を供給する方法が効果的である。図１３Ａ−１３Ｃの場合は、温水の横方向への浸透で酸化ゲルマニウム膜１９のエッチングが進行するが、この図１４の場合は剥離界面の酸化ゲルマニウム膜１９に積極的に温水を供給することができ、剥離速度を効果的に速くすることが可能である。
図１４は本発明の第六の実施の形態にかかる薄膜デバイスの製造方法を示す図である。小片のフレキシブルデバイスを製造する場合には、図１３Ａ−１３Ｃに示したような方法が可能であるが、大面積デバイスの場合には、酸化ゲルマニウム膜１９の横方向エッチングに長い時間を必要とする。このような場合、図１４に示すように、薄膜素子１５の表面をローラ３８に密着させ巻き上げながら、温水を供給する機構３９から剥離ポイントの酸化ゲルマニウム膜１９に温水を供給する方法が効果的である。図１３Ａ−１３Ｃの場合は、温水の横方向への浸透で酸化ゲルマニウム膜１９のエッチングが進行するが、この図１４の場合は剥離界面の酸化ゲルマニウム膜１９に積極的に温水を供給することができ、剥離速度を効果的に速くすることが可能である。
（第七の実施の形態）
図１５は本発明の第七の実施の形態にかかるフレキシブル薄膜デバイスであり、特に酸化物半導体薄膜トランジスタフレキシブル有機ＥＬディスプレイの一画素の断面構成を模式的に示す図である。図６Ａ−６Ｇで説明した工程に従ってポリイミド基板上に酸化物半導体薄膜トランジスタアレイを形成する。その後、画素コンタクト領域を介して、ソース又はドレイン電極２７と、陽極電極４０とが電気的に接続される。画素分離層４１を形成後、電子輸送層、正孔輸送層、発光層等から成る有機ＥＬ層４２が形成される。有機ＥＬ層４２の上には陰極電極４３が形成されている。カラー化を実現するために、各画素の有機ＥＬ層４２そのものに青・緑・赤の発光機能を持たせてもよいし、各画素の有機ＥＬ層４２に白色の発光機能を持たせ、別途カラーフィルタ層を形成することで青・緑・赤色を実現しても良い（便宜上、図１５にはカラーフィルタ層は示されていない）。光の取り出しは、ボトムエミッションでもトップエミッションでもよく、それぞれの取り出し方法に応じて、陰極や陽極の材料を使い分ける。最後に有機物あるいは無機物で封止層４４を形成する。
図１５は本発明の第七の実施の形態にかかるフレキシブル薄膜デバイスであり、特に酸化物半導体薄膜トランジスタフレキシブル有機ＥＬディスプレイの一画素の断面構成を模式的に示す図である。図６Ａ−６Ｇで説明した工程に従ってポリイミド基板上に酸化物半導体薄膜トランジスタアレイを形成する。その後、画素コンタクト領域を介して、ソース又はドレイン電極２７と、陽極電極４０とが電気的に接続される。画素分離層４１を形成後、電子輸送層、正孔輸送層、発光層等から成る有機ＥＬ層４２が形成される。有機ＥＬ層４２の上には陰極電極４３が形成されている。カラー化を実現するために、各画素の有機ＥＬ層４２そのものに青・緑・赤の発光機能を持たせてもよいし、各画素の有機ＥＬ層４２に白色の発光機能を持たせ、別途カラーフィルタ層を形成することで青・緑・赤色を実現しても良い（便宜上、図１５にはカラーフィルタ層は示されていない）。光の取り出しは、ボトムエミッションでもトップエミッションでもよく、それぞれの取り出し方法に応じて、陰極や陽極の材料を使い分ける。最後に有機物あるいは無機物で封止層４４を形成する。
このように、薄膜トランジスタと有機ＥＬからなる表示部を一体形成した後、これを温水に浸して、酸化ゲルマニウム膜の溶解現象を利用してガラス基板１８を剥離することにより、フレキシブル有機ＥＬディスプレイを作製した。図１６に一例として７×７のマトリクス状に薄膜トランジスタ及び有機ＥＬ画素表示部を配置したフレキシブル有機ＥＬディスプレイを模式的に示した。樹脂層１３の一方の面に緻密化無機バリア膜が形成されており、もう一方の面にバリア膜、薄膜トランジスタ、有機ＥＬ画素表示部が形成されている。
本発明のフレキシブル有機ＥＬディスプレイでは、ポリイミド膜２２の裏面に高温成膜又は処理された高密度の緻密化酸化シリコン膜２０が存在し、またゲルマニウムを含む酸化シリコン表面層２１も存在する。従って、外部からの不純物の浸入に対するバリア性能が極めて高くなり、信頼性の高いフレキシブル有機ＥＬディスプレイの製造が可能になる。
（第八の実施の形態）
図１７は本発明の第八の実施の形態にかかるフレキシブル薄膜デバイスであり、特に多結晶シリコン薄膜トランジスタフレキシブル有機ＥＬディスプレイの一画素の断面構成を模式的に示す図である。図１１Ａ−１１Ｂを用いて説明した工程に従ってポリイミド基板上に多結晶シリコン薄膜トランジスタアレイを形成する。その後、画素コンタクト領域を介して、ソース又はドレイン電極２７と、陽極電極４０とが電気的に接続される。画素分離層４１を形成後、電子輸送層、正孔輸送層、発光層等から成る有機ＥＬ層４２が形成される。有機ＥＬ層４２の上には陰極電極４３が形成されている。カラー化を実現するために、各画素の有機ＥＬ層４２そのものに青・緑・赤の発光機能を持たせてもよいし、各画素の有機ＥＬ層４２に白色の発光機能を持たせ、別途カラーフィルタ層を形成することで青・緑・赤色を実現しても良い（便宜上、図１６にはカラーフィルタ層は示されていない）。光の取り出しは、ボトムエミッションでもトップエミッションでもよく、それぞれの取り出し方法に応じて陰極や陽極の材料を使い分ける。最後に有機物あるいは無機物で封止層４４を形成する。
図１７は本発明の第八の実施の形態にかかるフレキシブル薄膜デバイスであり、特に多結晶シリコン薄膜トランジスタフレキシブル有機ＥＬディスプレイの一画素の断面構成を模式的に示す図である。図１１Ａ−１１Ｂを用いて説明した工程に従ってポリイミド基板上に多結晶シリコン薄膜トランジスタアレイを形成する。その後、画素コンタクト領域を介して、ソース又はドレイン電極２７と、陽極電極４０とが電気的に接続される。画素分離層４１を形成後、電子輸送層、正孔輸送層、発光層等から成る有機ＥＬ層４２が形成される。有機ＥＬ層４２の上には陰極電極４３が形成されている。カラー化を実現するために、各画素の有機ＥＬ層４２そのものに青・緑・赤の発光機能を持たせてもよいし、各画素の有機ＥＬ層４２に白色の発光機能を持たせ、別途カラーフィルタ層を形成することで青・緑・赤色を実現しても良い（便宜上、図１６にはカラーフィルタ層は示されていない）。光の取り出しは、ボトムエミッションでもトップエミッションでもよく、それぞれの取り出し方法に応じて陰極や陽極の材料を使い分ける。最後に有機物あるいは無機物で封止層４４を形成する。
このように、多結晶シリコン薄膜トランジスタと有機ＥＬからなる表示部を一体形成した後、これを温水に浸して、酸化ゲルマニウム膜１９の溶解現象を利用してガラス基板１８を剥離することにより、フレキシブル有機ＥＬディスプレイを作製した。
本発明のフレキシブル有機ＥＬディスプレイでは、ポリイミド膜２２の裏面に高温成膜又は処理された高密度の緻密化酸化シリコン膜２０が存在し、またゲルマニウムを含む酸化シリコン表面層２１も存在する。従って、外部からの不純物の浸入に対するバリア性能が極めて高くなり、信頼性の高いフレキシブル有機ＥＬディスプレイの製造が可能になる。
（第九の実施の形態）
図１８は第九の実施形態にかかるフレキシブル液晶ディスプレイの一画素の断面図を模式的に示したものである。コンタクト領域を介して、ソース又はドレイン電極２７と、画素電極４５とが電気的に接続される。絶縁性基板４６上にブラックマトリクス４７、カラーフィルタ色素層４８、対向電極４９が形成されており、酸化物半導体薄膜トランジスタが形成されたもう一方の基板と対峙して液晶５０を挟んでいる。実際には、上下の基板の液晶５０側の表面には配向膜が形成されているが、ここでは便宜上省略して書いてある。また、上下の基板は、周辺部でシール剤によって貼り合わされ液晶５０を封入しているが、このシール剤も便宜上省略して書いてある。
図１８は第九の実施形態にかかるフレキシブル液晶ディスプレイの一画素の断面図を模式的に示したものである。コンタクト領域を介して、ソース又はドレイン電極２７と、画素電極４５とが電気的に接続される。絶縁性基板４６上にブラックマトリクス４７、カラーフィルタ色素層４８、対向電極４９が形成されており、酸化物半導体薄膜トランジスタが形成されたもう一方の基板と対峙して液晶５０を挟んでいる。実際には、上下の基板の液晶５０側の表面には配向膜が形成されているが、ここでは便宜上省略して書いてある。また、上下の基板は、周辺部でシール剤によって貼り合わされ液晶５０を封入しているが、このシール剤も便宜上省略して書いてある。
このように、薄膜トランジスタとカラーフィルタからなる表示部を一体形成し、シール剤で貼り合わせた後に、これを温水に浸して、酸化ゲルマニウム膜１９の溶解現象を利用してガラス基板１８を剥離した。これにより軽量な液晶ディスプレイを形成でき、また特にカラーフィルタ側の絶縁性基板４６も樹脂基板にすることにより、フレキシブルな液晶ディスプレイを作製することができる。
図１９に一例として７×７のマトリクス状に薄膜トランジスタを配置したフレキシブル基板、及び、薄膜トランジスタに対応する位置に液晶画素表示部（カラーフィルタ）を配置した樹脂基板を模式的に示した。薄膜トランジスタを配置したフレキシブル基板樹脂層の一方の面に緻密化無機バリア膜が形成されており、もう一方の面にバリア膜、薄膜トランジスタが形成されている。そして、液晶画素表示部（カラーフィルタ）を配置した樹脂基板と貼り合せることで、フレキシブル液晶ディスプレイを作製した。
本発明のフレキシブル液晶ディスプレイでは、ポリイミド膜２２の裏面に高温成膜又は処理された高密度の緻密化酸化シリコン膜２０が存在し、またゲルマニウムを含む酸化シリコン表面層２１も存在する。従って、外部からの不純物の浸入に対するバリア性能が極めて高くなり、信頼性の高いフレキシブル液晶ディスプレイの製造が可能になる。
以上、本発明の酸化物半導体薄膜トランジスタや多結晶シリコン薄膜トランジスタを用いた液晶ディスプレイ及び有機ＥＬディスプレイを説明したが、これらに限られることない。酸化物半導体薄膜トランジスタ、あるいは酸化物半導体を非晶質シリコンに置き換えた非晶質シリコン薄膜トランジスタ、更には、多結晶シリコン薄膜トランジスタや有機半導体薄膜トランジスタ等のアクティブ素子と有機ＥＬディスプレイ、液晶ディスプレイの任意の組み合わせが可能である。また、このような各種薄膜トランジスタを電子インクの駆動に用いた電気泳動ディスプレイや、２つの膜間の距離を制御する駆動に用いたＭＥＭＳディスプレイ（MEMS : Micro Electro Mechanical Systems）など、様々なディスプレイに活用することができる。
（第十の実施の形態）
図２０は、本発明の第十の実施形態にかかるフレキシブル薄膜デバイスを示す断面図であり、特に薄膜トランジスタフレキシブル有機ＥＬディスプレイの上面にも緻密化無機バリア膜を有するカバーフィルムを備えた構成を模式的に示す図である。図６Ａ−６Ｇで説明した製造方法と同様に、耐熱性基板１０としてガラス基板１８上に剥離層１１として酸化ゲルマニウム膜１９を形成し、その上に無機バリア膜として酸化シリコン膜を形成する。ガラス基板１８は耐熱性が高いので、例えば、３５０〜４５０℃程度のプロセスで酸化シリコン膜を成膜する、あるいは酸化シリコン膜を成膜後に３５０〜４５０℃程度でアニール処理を施すなどの手法により、この酸化シリコン膜は緻密化され、高いバリア性を有する緻密化酸化シリコン膜２０となる。この緻密化酸化シリコン膜２０の上に塗布やコーティングプロセスなどでポリイミド膜２２などのカバーフィルムを形成する。その後、前述の実施例のように温水などに浸し酸化ゲルマニウム膜１９を溶解させ、ガラス基板１８を剥離することで、カバーフィルム／緻密化酸化シリコン膜２０／ゲルマニウムを含む酸化シリコン表面層２１、からなる積層構造の膜を形成する。図２０に示すように、この積層構造の膜をカバー層５１として、図１７で示した薄膜トランジスタフレキシブル有機ＥＬディスプレイの封止層４４の上に貼り付ける。即ちこの図２０では、薄膜トランジスタと有機ＥＬ素子から成る薄膜素子１５の上側にも下側にも緻密化された無機バリア膜を有する樹脂フィルムが存在することなり、更に信頼性が向上する。
図２０は、本発明の第十の実施形態にかかるフレキシブル薄膜デバイスを示す断面図であり、特に薄膜トランジスタフレキシブル有機ＥＬディスプレイの上面にも緻密化無機バリア膜を有するカバーフィルムを備えた構成を模式的に示す図である。図６Ａ−６Ｇで説明した製造方法と同様に、耐熱性基板１０としてガラス基板１８上に剥離層１１として酸化ゲルマニウム膜１９を形成し、その上に無機バリア膜として酸化シリコン膜を形成する。ガラス基板１８は耐熱性が高いので、例えば、３５０〜４５０℃程度のプロセスで酸化シリコン膜を成膜する、あるいは酸化シリコン膜を成膜後に３５０〜４５０℃程度でアニール処理を施すなどの手法により、この酸化シリコン膜は緻密化され、高いバリア性を有する緻密化酸化シリコン膜２０となる。この緻密化酸化シリコン膜２０の上に塗布やコーティングプロセスなどでポリイミド膜２２などのカバーフィルムを形成する。その後、前述の実施例のように温水などに浸し酸化ゲルマニウム膜１９を溶解させ、ガラス基板１８を剥離することで、カバーフィルム／緻密化酸化シリコン膜２０／ゲルマニウムを含む酸化シリコン表面層２１、からなる積層構造の膜を形成する。図２０に示すように、この積層構造の膜をカバー層５１として、図１７で示した薄膜トランジスタフレキシブル有機ＥＬディスプレイの封止層４４の上に貼り付ける。即ちこの図２０では、薄膜トランジスタと有機ＥＬ素子から成る薄膜素子１５の上側にも下側にも緻密化された無機バリア膜を有する樹脂フィルムが存在することなり、更に信頼性が向上する。
このような緻密化無機バリア膜を備えたカバーフィルムは、上記の有機ＥＬディスプレイに限ることなく、その他の様々なディスプレイ、センサ−、電池などの薄膜デバイスのカバーフィルムとして用いることが可能である。
以上説明した実施の形態、実施例のいずれの場合においても、ポリイミド膜２２の形成法としては、材料溶液を塗布して焼成することでポリイミド膜２２とする方法、あるいは、あらかじめ形成されたフィルム状のポリイミド膜２２を緻密化無機バリア膜上にラミネートする方法などが可能である。具体的には、ポリイミドのワニスを緻密化無機バリア膜上に塗布・印刷し、その後１５０℃から３００℃程度でアニール処理を行うことで所望のポリイミド膜２２を形成することができる。また印刷の場合には、基板上の必要な領域のみにワニスを印刷することで所望の形状のポリイミド膜２２を形成することができる。このような塗布、印刷の場合は、図３に示したように、ポリイミド／緻密化無機バリア膜の界面は、耐熱性基板１０や剥離層１１の表面状態を反映した短周期凹凸（数ｎｍ程度の周期）を有する構造が形成された。これに対し酸化シリコンバリア膜／ポリイミドの界面は、塗布、印刷時のポリイミド膜２２の膜厚ムラに起因する長周期の凹凸（数百ｎｍ〜数十μｍ程度の周期）を有する構造が形成された。一方、基板上の必要な領域のみに予め成形されたポリイミドフィルムをラミネートすることも可能である。例えば、基板の端辺にポリイミド膜２２が存在しないように、基板の端辺以外の領域にポリイミド膜２２を形成し、その後、酸化シリコンバリア膜を基板全面に成膜することで、基板端面も含めてポリイミド膜２２を酸化シリコンバリア膜で完全に封止することができる。このようにすると、その後の薄膜素子１５の形成時にポリイミド膜２２に起因する不純物が薄膜素子内に混入することを抑制できるという効果がある。この場合は、図４に示したように、ポリイミドと緻密化酸化シリコン膜２０との間には接着層１６が存在する構造が形成される。
以上説明した実施の形態、実施例のいずれの場合においても、剥離の際の溶解層として酸化ゲルマニウム膜１９、酸化モリブデン膜のいずれも用いることが可能であり、同様な製造方法が適用できる。
また、以上説明した実施の形態、実施例のいずれの場合においても、ゲルマニウムやモリブデンを含む表面層を除去することができる。フッ素系や塩素系のガスを用いたプラズマエッチング、または酸溶液を用いたウエットエッチングにより表面層の除去が可能である。
更に、以上説明した実施の形態、実施例のいずれの場合においても、緻密化無機バリア膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜やこれらの任意の複数の積層構造を用いることができる。また、ＴＦＴの半導体活性層としては、酸化物半導体、水素化アモルファスシリコン、多結晶シリコン、微結晶シリコン、有機物半導体など、任意の半導体を用いることができる。また、緻密化無機バリア膜における樹脂層が存在する側と反対側の面、あるいはゲルマニウムやモリブデンを含む表面層における緻密化無機バリア膜が存在する側と反対側の面にも何らかの基材を配置することができる。この基材はポリイミドなどの樹脂層を強度的に補強するための構成要素である。この場合、これらの反対側の面と基材の間にも接着剤などが存在する構成となる。更には、樹脂層の両面にそれぞれ存在する第１無機層と第２無機層に同じ構成元素からなる無機バリア膜を少なくとも１層用いた場合、第２無機層側に用いた無機バリア膜の方が第１無機層側に用いた無機バリア膜よりも緻密で高密度となる。
本発明の産業上の利用可能性としては、フレキシブル液晶ディスプレイやフレキシブル有機ＥＬディスプレイ、電子ペーパー等のフレキシブルフラットパネルディスプレイデバイスが挙げられる。特に、外部からの水やナトリウム等の不純物の浸入を効果的に抑制でき、高信頼なフレキシブルディスプレイの製造を可能にする。
あるいは、ディスプレイに限らず、フレキシブル薄膜デバイスにより機能を発現させるような薄膜電池デバイス、薄膜センサデバイス、薄膜熱電変換デバイスにも本発明を利用することができる。
１０ 耐熱性基板
１１ 剥離層
１２ 緻密化無機バリア膜（第２無機層）
１３ 樹脂層（樹脂フィルム）
１４ バリア膜（第１無機層）
１５ 薄膜素子
１６ 接着層
１７ ゲルマニウムを含む表面層
１８ ガラス基板
１９ 酸化ゲルマニウム膜
２０ 緻密化酸化シリコン膜
２１ ゲルマニウムを含む酸化シリコン表面層
２２ ポリイミド膜
２３ バリア膜
２４ ゲート電極
２５ ゲート絶縁膜
２６ 酸化物半導体膜
２７ ソース・ドレイン電極
２８ パッシベーション膜
２９ 温水
３０ 緻密化窒化シリコン膜
３１ ゲルマニウムを含む窒化シリコン表面層
３１−１ モリブデンを含む窒化シリコン表面層
３２ エッチストップ膜
３３ 層間膜
３４ 多結晶シリコン膜
３５ ドーピング層
３６ 有機半導体膜
３７ 酸化物半導体薄膜トランジスタ
３８ ローラ
３９ 温水を供給する機構
４０ 陽極電極
４１ 画素分離層
４２ 有機ＥＬ層
４３ 陰極電極
４４ 封止層
４５ 画素電極
４６ 絶縁性基板
４７ ブラックマトリクス
４８ カラーフィルタ色素層
４９ 対向電極
５０ 液晶
５１ カバー層
１１ 剥離層
１２ 緻密化無機バリア膜（第２無機層）
１３ 樹脂層（樹脂フィルム）
１４ バリア膜（第１無機層）
１５ 薄膜素子
１６ 接着層
１７ ゲルマニウムを含む表面層
１８ ガラス基板
１９ 酸化ゲルマニウム膜
２０ 緻密化酸化シリコン膜
２１ ゲルマニウムを含む酸化シリコン表面層
２２ ポリイミド膜
２３ バリア膜
２４ ゲート電極
２５ ゲート絶縁膜
２６ 酸化物半導体膜
２７ ソース・ドレイン電極
２８ パッシベーション膜
２９ 温水
３０ 緻密化窒化シリコン膜
３１ ゲルマニウムを含む窒化シリコン表面層
３１−１ モリブデンを含む窒化シリコン表面層
３２ エッチストップ膜
３３ 層間膜
３４ 多結晶シリコン膜
３５ ドーピング層
３６ 有機半導体膜
３７ 酸化物半導体薄膜トランジスタ
３８ ローラ
３９ 温水を供給する機構
４０ 陽極電極
４１ 画素分離層
４２ 有機ＥＬ層
４３ 陰極電極
４４ 封止層
４５ 画素電極
４６ 絶縁性基板
４７ ブラックマトリクス
４８ カラーフィルタ色素層
４９ 対向電極
５０ 液晶
５１ カバー層
Claims (19)
- 樹脂フィルムの一方の表面に第１無機層及び薄膜素子がこの順序で形成され、もう一方の表面に第２無機層が形成された薄膜デバイスにおいて、
前記第２無機層の膜密度が前記第１無機層の膜密度よりも高く、
前記第２無機層は、膜密度が２．２５ｇ／ｃｍ 3 以上の酸化シリコン膜であり、
前記樹脂フィルムと対面しない側の前記第２無機層の表面にゲルマニウム又はモリブデンを含む表面層が設けられていることを特徴とする薄膜デバイス。 - 樹脂フィルムの一方の表面に第１無機層及び薄膜素子がこの順序で形成され、もう一方の表面に第２無機層が形成された薄膜デバイスにおいて、
前記第２無機層の膜密度が前記第１無機層の膜密度よりも高く、
前記第２無機層は、膜密度が２．２５ｇ／ｃｍ 3 以上の酸化シリコン膜と、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、及び酸化タンタル膜のうちの少なくとも１種類の膜とを含む積層構造を有し、
前記樹脂フィルムと対面しない側の前記第２無機層の表面にゲルマニウム又はモリブデンを含む表面層が設けられていることを特徴とする薄膜デバイス。 - 請求項１又は請求項２に記載の薄膜デバイスにおいて、前記第２無機層と前記樹脂フィルムとの間に接着層を有することを特徴とする薄膜デバイス。
- 請求項１又は請求項２に記載の薄膜デバイスにおいて、前記第２無機層と前記樹脂フィルムとが接する界面の凹凸周期に対して、前記第１無機層と前記樹脂フィルムとが接する界面がより長周期の凹凸構造を有することを特徴とする薄膜デバイス。
- 請求項２に記載の薄膜デバイスにおいて、前記第２無機層を構成する窒化シリコン膜の膜密度が２．７０ｇ／ｃｍ3 以上であることを特徴とする薄膜デバイス。
- 請求項１から５のいずれか一に記載の薄膜デバイスにおいて、前記ゲルマニウムを含む表面層の中のゲルマニウムが、酸素又は窒素と化学的に結合した状態で存在していることを特徴とする薄膜デバイス。
- 請求項１から６のいずれか一に記載の薄膜デバイスにおいて、前記ゲルマニウムを含む表面層の中のゲルマニウムの濃度が１×１０18ｃｍ-3以上であることを特徴とする薄膜デバイス。
- 請求項１から５のいずれか一に記載の薄膜デバイスにおいて、前記モリブデンを含む表面層の中のモリブデンが、酸素又は窒素と化学的に結合した状態で存在していることを特徴とする薄膜デバイス。
- 請求項１から５、８のいずれか一に記載の薄膜デバイスにおいて、前記モリブデンを含む表面層の中のモリブデンの濃度が１×１０18ｃｍ-3以上であることを特徴とする薄膜デバイス。
- 請求項１から９のいずれか一に記載の薄膜デバイスにおいて、前記薄膜デバイスがマトリクス状に配置された能動素子と画素表示部との組み合わせからなるディスプレイ素子であることを特徴とする薄膜デバイス。
- 請求項１０に記載の薄膜デバイスにおいて、前記画素表示部が有機エレクトロルミネッセンス（ＥＬ）からなるディスプレイ素子であることを特徴とする薄膜デバイス。
- 請求項１０に記載の薄膜デバイスにおいて、前記画素表示部が液晶からなるディスプレイ素子であることを特徴とする薄膜デバイス。
- 請求項１０から１２のいずれか一に記載の薄膜デバイスにおいて、前記能動素子が薄膜トランジスタであることを特徴とする薄膜デバイス。
- 請求項１３に記載の薄膜デバイスにおいて、前記薄膜トランジスタのチャネル活性層が酸化物半導体膜、アモルファスシリコン膜、多結晶シリコン膜、微結晶シリコン膜、又は有機半導体膜のいずれかであることを特徴とする薄膜デバイス。
- 請求項１から９のいずれか一に記載の薄膜デバイスにおいて、前記薄膜素子がシリコンのＰＩＮ接合を用いた薄膜太陽電池、あるいは、Ｃｕ−Ｉｎ−Ｓ（又はＳｅ）のカルコパイライト系化合物からなる薄膜太陽電池であることを特徴とする薄膜デバイス。
- 基板上に酸化ゲルマニウム膜あるいは酸化モリブデン膜を形成する工程と、
前記酸化ゲルマニウム膜あるいは前記酸化モリブデン膜上に、ゲルマニウム又はモリブデンを含む表面層を前記基板側の表面に備える第２無機層を形成する工程と、
前記第２無機層の上に樹脂フィルムを形成する工程と、
前記樹脂フィルム上に第１無機層を形成する工程と、
薄膜素子を形成する工程と、
水又は水溶液に浸漬させることで前記酸化ゲルマニウム膜あるいは酸化モリブデン膜を溶解させ、前記基板と前記第２無機層とを剥離させる工程と
を含むことを特徴とする薄膜デバイスの製造方法。 - 請求項１６に記載の薄膜デバイスの製造方法において、
前記第２無機層を形成する工程は、
３５０℃以上の基板温度で成膜するか、もしくは成膜後に３５０℃以上の温度でアニールすることを特徴とする薄膜デバイスの製造方法。 - 請求項１６または１７に記載の薄膜デバイスの製造方法において、
前記薄膜素子を形成する工程は、
前記第１無機層上にマトリクス状に配列された薄膜トランジスタアレイを形成する工程と、
前記薄膜トランジスタアレイ上に有機ＥＬ又は液晶からなる画素表示部を形成する工程と
を含むことを特徴とする薄膜デバイスの製造方法。 - 請求項１６から１８のいずれか一に記載の薄膜デバイスの製造方法において、
前記樹脂フィルムを形成する工程は、
前記樹脂フィルムの材料溶液を前記第２無機層上に塗布又は印刷する工程を含むことを特徴とする薄膜デバイスの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015208279A JP6784969B2 (ja) | 2015-10-22 | 2015-10-22 | 薄膜デバイスとその製造方法 |
| US15/332,022 US10186674B2 (en) | 2015-10-22 | 2016-10-24 | Thin-film device having barrier film and manufacturing method thereof |
| CN201610937767.6A CN106935595A (zh) | 2015-10-22 | 2016-10-24 | 薄膜装置和薄膜装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015208279A JP6784969B2 (ja) | 2015-10-22 | 2015-10-22 | 薄膜デバイスとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017084846A JP2017084846A (ja) | 2017-05-18 |
| JP6784969B2 true JP6784969B2 (ja) | 2020-11-18 |
Family
ID=58559129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015208279A Active JP6784969B2 (ja) | 2015-10-22 | 2015-10-22 | 薄膜デバイスとその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10186674B2 (ja) |
| JP (1) | JP6784969B2 (ja) |
| CN (1) | CN106935595A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427647B (zh) * | 2017-09-04 | 2021-04-20 | 联华电子股份有限公司 | 隔离结构的制作方法 |
| US20210066660A1 (en) * | 2018-03-28 | 2021-03-04 | Sakai Display Products Corporation | Organic electroluminescent display device and method for producing same |
| CN111886928A (zh) * | 2018-03-28 | 2020-11-03 | 堺显示器制品株式会社 | 有机el显示装置及其制造方法 |
| JP2019200369A (ja) * | 2018-05-18 | 2019-11-21 | ジオマテック株式会社 | 表面微細構造の形成方法及び表面微細構造を備える物品 |
| JP2019219432A (ja) * | 2018-06-15 | 2019-12-26 | 株式会社ジャパンディスプレイ | 表示装置 |
| EP3843128B1 (en) | 2018-08-24 | 2024-06-19 | FUJIFILM Corporation | Method for manufacturing an organic thin film transistor |
| CN109686857B (zh) * | 2018-12-14 | 2021-01-26 | 云谷（固安）科技有限公司 | 一种显示器件及其封装方法 |
| DE112019006273T5 (de) * | 2018-12-18 | 2021-10-14 | Ams Ag | Optische Interferenzfilter |
| CN109913954B (zh) * | 2019-03-13 | 2021-08-06 | 电子科技大学 | 具有隔离层的单晶薄膜的制备方法、单晶薄膜及谐振器 |
| KR102519107B1 (ko) * | 2019-10-25 | 2023-04-05 | 동우 화인켐 주식회사 | 박막 전지 및 그의 제조 방법 |
| CN111044181B (zh) * | 2019-12-19 | 2021-10-26 | 华南理工大学 | 梯度零泊松比结构电容式柔性触觉传感器及其制备方法 |
| JP7499089B2 (ja) | 2019-12-26 | 2024-06-13 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 表示装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3446368B2 (ja) | 1995-02-03 | 2003-09-16 | 住友電気工業株式会社 | 水晶振動子及びその製造方法 |
| KR100353721B1 (ko) | 1994-12-05 | 2003-01-30 | 스미토모덴키고교가부시키가이샤 | 단결정수정박막및그제조방법 |
| US20040052975A1 (en) * | 2002-04-18 | 2004-03-18 | Minoru Komada | Barrier film and laminated material, container for wrapping and image display medium using the same, and manufacturing method for barrier film |
| JP4974452B2 (ja) | 2003-10-28 | 2012-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7229900B2 (en) | 2003-10-28 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method of manufacturing thereof, and method of manufacturing base material |
| JP2006216891A (ja) * | 2005-02-07 | 2006-08-17 | Tokyo Univ Of Agriculture & Technology | 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体 |
| US7968382B2 (en) * | 2007-02-02 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP5150138B2 (ja) | 2007-05-23 | 2013-02-20 | 株式会社ジャパンディスプレイイースト | 表示装置の製造方法 |
| JP5174517B2 (ja) * | 2007-06-11 | 2013-04-03 | 富士フイルム株式会社 | ガスバリアフィルムおよびこれを用いた有機デバイス |
| WO2009044922A1 (ja) * | 2007-10-02 | 2009-04-09 | Nec Corporation | 機能性基体、薄膜素子構造の製造方法、薄膜素子構造の他の基板への転写方法 |
| WO2010090142A1 (ja) * | 2009-02-03 | 2010-08-12 | 株式会社カネカ | 透明導電膜付き基板および薄膜光電変換装置 |
| WO2010125682A1 (ja) * | 2009-04-30 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| EP2685515A1 (en) * | 2012-07-12 | 2014-01-15 | Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO | Method and system for dividing a barrier foil |
| JP2014154361A (ja) * | 2013-02-08 | 2014-08-25 | Nitto Denko Corp | 透明ガスバリアフィルムの製造方法、透明ガスバリアフィルムの製造装置、及び有機エレクトロルミネッセンスデバイス |
| KR102104608B1 (ko) * | 2013-05-16 | 2020-04-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치, 이를 포함하는 전자 기기, 및 유기 발광 표시 장치의 제조 방법 |
| US9178178B2 (en) * | 2013-05-16 | 2015-11-03 | Samsung Display Co., Ltd. | Organic light-emitting diode display having improved adhesion and damage resistance characteristics, an electronic device including the same, and method of manufacturing the organic light-emitting diode display |
| CN105492931A (zh) * | 2013-09-12 | 2016-04-13 | 日本瑞翁株式会社 | 光学元件 |
| KR102180037B1 (ko) * | 2013-11-06 | 2020-11-18 | 삼성디스플레이 주식회사 | 가요성 표시 장치 및 그 제조 방법 |
| JP2014211638A (ja) | 2014-05-22 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9922956B2 (en) * | 2014-09-26 | 2018-03-20 | Qualcomm Incorporated | Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration |
-
2015
- 2015-10-22 JP JP2015208279A patent/JP6784969B2/ja active Active
-
2016
- 2016-10-24 CN CN201610937767.6A patent/CN106935595A/zh active Pending
- 2016-10-24 US US15/332,022 patent/US10186674B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20170117498A1 (en) | 2017-04-27 |
| JP2017084846A (ja) | 2017-05-18 |
| US10186674B2 (en) | 2019-01-22 |
| CN106935595A (zh) | 2017-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6784969B2 (ja) | 薄膜デバイスとその製造方法 | |
| JP7130078B2 (ja) | 表示装置 | |
| WO2016000336A1 (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| US8753905B2 (en) | Method and carrier substrate for manufacturing display device | |
| US9806285B2 (en) | Organic light-emitting diode display and manufacturing method thereof | |
| EP3089234B1 (en) | Flexible organic light-emitting diode display and method of manufacturing the same | |
| WO2016000342A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| US9184224B2 (en) | Organic light-emitting diode display and manufacturing method thereof | |
| US20190027612A1 (en) | Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus | |
| US9461070B2 (en) | Thin film transistor, method for manufacturing the same, and device comprising the same | |
| JP2014093510A (ja) | 電子デバイスの製造方法および該製造方法に用いられる積層体 | |
| US20120280235A1 (en) | Thin film fet device and method for forming the same | |
| WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| WO2020034718A1 (zh) | 显示器件的封装结构、显示装置 | |
| EP2908348A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| KR100832097B1 (ko) | 레이저 열전사법을 이용한 유기 전계 발광 소자의 제조방법 | |
| US8809084B2 (en) | Laser induced thermal imaging method and a method of fabricating organic light emitting display | |
| TW201413978A (zh) | 形成多晶矽膜之方法、包含多晶矽膜之薄膜電晶體及包含多晶矽膜之顯示裝置 | |
| KR100659116B1 (ko) | 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190930 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20191108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200915 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201013 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6784969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |