JP6781872B2 - レーザ照射装置および薄膜トランジスタの製造方法 - Google Patents

レーザ照射装置および薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP6781872B2
JP6781872B2 JP2016142773A JP2016142773A JP6781872B2 JP 6781872 B2 JP6781872 B2 JP 6781872B2 JP 2016142773 A JP2016142773 A JP 2016142773A JP 2016142773 A JP2016142773 A JP 2016142773A JP 6781872 B2 JP6781872 B2 JP 6781872B2
Authority
JP
Japan
Prior art keywords
thin film
laser beam
film transistor
region
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016142773A
Other languages
English (en)
Other versions
JP2018014401A (ja
Inventor
水村　通伸
通伸 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2016142773A priority Critical patent/JP6781872B2/ja
Priority to CN201780039956.4A priority patent/CN109417034A/zh
Priority to PCT/JP2017/015885 priority patent/WO2018016146A1/ja
Priority to KR1020197001854A priority patent/KR20190029602A/ko
Priority to TW106122774A priority patent/TW201812924A/zh
Publication of JP2018014401A publication Critical patent/JP2018014401A/ja
Priority to US16/251,668 priority patent/US10608115B2/en
Application granted granted Critical
Publication of JP6781872B2 publication Critical patent/JP6781872B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/0007—Applications not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタの形成に関するものであり、特に、薄膜トランジスタ上のアモルファスシリコン薄膜にレーザ光を照射して、ポリシリコン薄膜を形成するためのレーザ照射装置および薄膜トランジスタの製造方法に関する。
逆スタガ構造の薄膜トランジスタとして、アモルファスシリコン薄膜をチャネル領域に使用したものが存在する。ただ、アモルファスシリコン薄膜は電子移動度が小さいため、当該アモルファスシリコン薄膜をチャネル領域に使用すると、薄膜トランジスタにおける電荷の移動度が小さくなるという難点があった。
そこで、アモルファスシリコン薄膜の所定の領域をレーザ光により瞬間的に加熱することで多結晶化し、電子移動度の高いポリシリコン薄膜を形成して、当該ポリシリコン薄膜をチャネル領域に使用する技術が存在する。
例えば、特許文献１には、チャネル領域にアモルファスシリコン薄膜形成し、その後、このアモルファスシリコン薄膜にエキシマレーザ等のレーザ光を照射してレーザアニールすることにより、短時間での溶融凝固によって、ポリシリコン薄膜に結晶化させる処理を行うことが開示されている。特許文献１には、当該処理を行うことにより、薄膜トランジスタのソースとドレイン間のチャネル領域を、電子移動度の高いポリシリコン薄膜とすることが可能となり、トランジスタ動作の高速化が可能になる旨が記載されている。
特開２０１６−１００５３７号公報
特許文献１に記載の薄膜トランジスタでは、ソースとドレイン間のチャネル領域が、一か所（一本）のポリシリコン薄膜により形成されている。そのため、薄膜トランジスタの特性は、一か所（一本）のポリシリコン薄膜に依存することになる。
ここで、エキシマレーザ等のレーザ光のエネルギ密度は、その照射（ショット）ごとにばらつきが生じるため、当該レーザ光を用いて形成されるポリシリコン薄膜の電子移動度にもばらつきが生じる。そのため、当該ポリシリコン薄膜を用いて形成される薄膜トランジスタの特性も、レーザ光のエネルギ密度のばらつきに依存してしまう。
その結果、ガラス基板に含まれる複数の薄膜トランジスタの特性には、ばらつきが生じてしまう可能性がある。
本発明の目的は、かかる問題点に鑑みてなされたものであって、ガラス基板に含まれる複数の薄膜トランジスタの特性のばらつきを抑制可能なレーザ照射装置および薄膜トランジスタの製造方法を提供することである。
本発明の一実施形態におけるレーザ照射装置は、レーザ光を発生する光源と、薄膜トランジスタに被着されたアモルファスシリコン薄膜の互いに異なる複数の領域に当該レーザ光を照射する投影レンズと、を備え、当該投影レンズは、当該薄膜トランジスタのソース電極とドレイン電極の間が複数のチャネル領域によって並列して接続されるように、当該アモルファスシリコン薄膜の当該互いに異なる複数の領域に当該レーザ光を照射することを特徴とする。
本発明の一実施形態におけるレーザ照射装置において、当該投影レンズは、当該アモルファスシリコン薄膜の当該互いに異なる複数の領域に当該レーザ光を照射して、当該アモルファスシリコン薄膜をレーザアニールしてポリシリコン薄膜を形成することを特徴とする。
本発明の一実施形態におけるレーザ照射装置において、当該投影レンズは、当該互いに異なる複数の領域の各々に対して、所定の回数の当該レーザ光を照射することを特徴とする。
本発明の一実施形態におけるレーザ照射装置において、当該投影レンズは、複数のマイクロレンズであることを特徴とする。
本発明の一実施形態におけるレーザ照射装置は、マイクロレンズ上に配置され、当該互いに異なる複数の領域に対応するレーザ光の透過領域が設けられた複数の投影マスクを、さらに備え、当該マイクロレンズは、当該複数の投影マスクの各々を順番に切り替えながら、当該アモルファスシリコン薄膜の互いに異なる複数の領域に当該レーザ光を照射して、当該ポリシリコン薄膜を形成することを特徴とする。
本発明の一実施形態における薄膜トランジスタは、ガラス基板上に形成されたソース電極およびドレイン電極と、当該ソース電極と当該ドレイン電極との間に形成される複数のチャネル領域と、を含み、当該複数のチャネル領域の各々は、アモルファスシリコン薄膜がレーザアニールされたポリシリコン薄膜によって形成され、当該ソース電極と当該ドレイン電極とは、当該複数のチャネル領域により並列して接続されることを特徴とする。
本発明の一実施形態における薄膜トランジスタは、当該複数のチャネル領域の各々は、互いに同じ幅であることを特徴とする。
本発明の一実施形態における薄膜トランジスタの製造方法は、薄膜トランジスタに含まれるソース電極とドレイン電極との間に被着されたアモルファスシリコン薄膜の第１の領域にレーザ光を照射して、ポリシリコン薄膜を形成する第１のステップと、当該第１の領域に当該レーザ光を照射した後、当該アモルファスシリコン薄膜の第２の領域に当該レーザ光を照射して、当該ポリシリコン薄膜を形成する第２のステップと、を含み、当該第２のステップにおいて、当該ソース電極と当該ドレイン電極の間が複数の当該ポリシリコン薄膜によって並列して接続されるように、当該アモルファスシリコン薄膜において当該第１の領域とは異なる当該第２の領域に当該レーザ光を照射することを特徴とする。
本発明の一実施形態における薄膜トランジスタの製造方法は、当該第１のステップおよび当該第２のステップにおいて、当該アモルファスシリコン薄膜に当該レーザ光を照射して、当該アモルファスシリコン薄膜をレーザアニールすることにより、当該ポリシリコン薄膜を形成することを特徴とする。
本発明の一実施形態における薄膜トランジスタの製造方法は、当該第１のステップにおいて、当該第１の領域に対して、第１のマイクロレンズを用いて前記レーザ光を照射し、当該第２のステップにおいて、前記第２の領域に対して、第２のマイクロレンズを用いて前記レーザ光を照射することを特徴とする。
本発明の一実施形態における薄膜トランジスタの製造方法は、当該第１のステップにおいて、当該第１の領域に対応する透過領域が設けられた第１の投影マスクを介して、当該レーザ光を当該モルファスシリコン薄膜に照射し、当該第２のステップにおいて、当該第２の領域に対応する透過領域が設けられた第２の投影マスクを介して、当該レーザ光を当該モルファスシリコン薄膜に照射することを特徴とする。
本発明によれば、ガラス基板に含まれる複数の薄膜トランジスタの特性のばらつきを抑制可能な、レーザ照射装置および薄膜トランジスタの製造方法を提供することである。
本発明の第１の実施形態におけるレーザ照射装置１０の構成例を示す図である。 所定の領域がアニール化された薄膜トランジスタ２０の例を示す模式図である。 レーザ照射装置１０がレーザ光１４を照射するガラス基板３０の例を示す模式図である。 本発明の一実施形態における、レーザ照射装置１０を用いたレーザアニールの例を示す図である。 マイクロレンズアレイ１３に設けられた投影マスクパターン１５の構成例を示す模式図である。 マイクロレンズアレイ１３に設けられた投影マスクパターン１５の他の構成例を示す模式図である。 本発明の一実施形態における、マイクロレンズアレイ１３の構成例を示す図である。 薄膜トランジスタ２０に形成されるポリシリコン薄膜２２の例を示す模式図である。 本発明の第２の実施形態におけるレーザ照射装置１０の構成例を示す図である。 本発明の第２の実施形態におけるマスク３０と薄膜トランジスタ２０の関係を示す図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態におけるレーザ照射装置１０の構成例を示す図である。
本発明の第１の実施形態において、レーザ照射装置１０は、薄膜トランジスタ（ＴＦＴ）２０のような半導体装置の製造工程において、例えば、チャネル領域形成予定領域のみにレーザ光を照射してアニールし、当該チャネル領域形成予定領域を多結晶化するための装置である。
レーザ照射装置１０は、例えば、液晶表示装置の周辺回路などの画素の薄膜トランジスタを形成する際に用いられる。このような薄膜トランジスタを形成する場合、まず、ガラス基板３０上にＡｌ等の金属膜からなるゲート電極を、スパッタによりパターン形成する。そして、低温プラズマＣＶＤ法により、ガラス基板３０上の全面にＳｉＮ膜からなるゲート絶縁膜を形成する。その後、ゲート絶縁膜上に、例えば、プラズマＣＶＤ法によりアモルファスシリコン薄膜２１を形成する。そして、図１に例示するレーザ照射装置１０により、アモルファスシリコン薄膜２１のゲート電極上の所定の領域にレーザ光１４を照射してアニールし、当該所定の領域を多結晶化してポリシリコン化する。
図１に示すように、レーザ照射装置１０において、レーザ光源１１から出射されたレーザ光は、カップリング光学系１２によりビーム系が拡張され、輝度分布が均一化される。レーザ光源１１は、例えば、波長が３０８ｎｍや２４８ｎｍなどのレーザ光を、所定の繰り返し周期で放射するエキシマレーザである。
その後、レーザ光は、マイクロレンズアレイ１３上に設けられた投影マスクパターン１５（図示しない）の複数の開口（透過領域）により、複数のレーザ光１４に分離され、アモルファスシリコン薄膜２１の所定の領域に照射される。マイクロレンズアレイ１３には、投影マスクパターン１５が設けられ、当該投影マスクパターン１５によって所定の領域にレーザ光１４が照射される。そして、アモルファスシリコン薄膜２１の所定の領域が瞬間加熱されて溶融し、アモルファスシリコン薄膜２１の一部がポリシリコン薄膜２２となる。
ポリシリコン薄膜２２は、アモルファスシリコン薄膜２１に比べて電子移動度が高く、薄膜トランジスタ２０において、ソース２３とドレイン２４とを電気的に接続させるチャネル領域に用いられる。なお、図１の例では、マイクロレンズアレイ１３を用いた例を示しているが、必ずしもマイクロレンズアレイ１３を用いる必要はなく、１個の投影レンズを用いてレーザ光１４を照射してもよい。なお、実施形態１では、マイクロレンズアレイ１３を用いて、ポリシリコン薄膜２２を形成する場合を例にして説明する。
図２は、所定の領域がアニール化された薄膜トランジスタ２０の例を示す模式図である。なお、薄膜トランジスタ２０は、最初にポリシリコン薄膜２２を形成し、その後、形成されたポリシリコン薄膜２２の両端にソース２３とドレイン２４を形成することで、作成される。
図２（ａ）に示す薄膜トランジスタは、ソース２３とドレイン２４との間に、一本のポリシリコン薄膜２２が形成されている。なお、レーザ照射装置１０は、１つの薄膜トランジスタ２０に対して、マイクロレンズアレイ１３の一列（または一行）に含まれる例えば２０個のマイクロレンズ１７を用いて、レーザ光１４を照射する。すなわち、レーザ照射装置１０は、１つの薄膜トランジスタ２０に対して、２０ショットのレーザ光１４を照射する。その結果、薄膜トランジスタ２０において、アモルファスシリコン薄膜２１の所定の領域が瞬間加熱されて溶融し、ポリシリコン薄膜２２となる。レーザ照射装置１０は、なお、マイクロレンズアレイ１３の一列（または一行）に含まれるマイクロレンズ１７の数は、２０に限られず、複数であればいくつであってもよい。
ここで、エキシマレーザにおいて、パルス間の安定性は、０．５％程度である。すなわち、レーザ照射装置１０は、１ショットごとに、そのレーザ光１４のエネルギ密度に０．５％程度のばらつきを生じさせる。そのため、レーザ照射装置１０によって形成されるポリシリコン薄膜２２の電子移動度にも、ばらつぎが生じてしまう可能性がある。
具体的には、レーザ光１４を照射されたことにより形成されたポリシリコン薄膜２２の電子移動度は、当該ポリシリコン薄膜２２に最後に照射されたレーザ光１４のエネルギ密度、すなわち最後のショットのエネルギ密度に依存する。上述したように、レーザ光１４のエネルギ密度は１ショットごとにばらつきがある。すなわち、ポリシリコン薄膜２２はエネルギ密度にばらつきのあるレーザ光１４によりその電子移動度が決定されるため、ガラス基板３０上の複数の薄膜トランジスタ２０に含まれるポリシリコン薄膜２２の各々は、電子移動度にばらつきが生じる可能性がある。ポリシリコン薄膜２２の電子移動度は、薄膜トランジスタ２０の特性を決定するため、複数の薄膜トランジスタ２０の各々は、その特性にばらつきが生じることがある。例えば、ガラス基板３０に含まれる隣接する薄膜トランジスタ２０は、互いにその特性にばらつきが生じてしまう可能性がある。そして、このように特性にばらつきがある複数の薄膜トランジスタ２０を含むガラス基板３０を液晶表示装置の液晶に用いた場合、表示むらが生じてしまう恐れがある。
そこで、図２（ｂ）に示すように、本発明の第１の実施形態では、複数のポリシリコン薄膜２２が形成され、その後、当該複数のポリシリコン薄膜２２の両端にソース２３とドレイン２４とが形成される。複数のポリシリコン薄膜２２の各々は、レーザ光１４のエネルギ密度は１ショットごとにばらつきがあることから、その電子移動度にばらつきが生じる可能性がある。前述したように、ポリシリコン薄膜２２の電子移動度は、当該ポリシリコン薄膜２２に最後に照射されたレーザ光１４のエネルギ密度、すなわち最後のショットのエネルギ密度に依存するからである。
ただし、薄膜トランジスタ２０のソース２３とドレイン２４は、当該複数のポリシリコン薄膜２２により並列して接続されるため、複数のポリシリコン薄膜２２間において電子移動度のばらつきが平均化される。ソース２３とドレイン２４間に、例えば４本のポリシリコン薄膜２２を設けた場合、４本のポリシリコン薄膜２２の各々の電子移動性はばらつきが生じるが、ソース２３とドレイン２４間の電子移動性は、当該４本のポリシリコン薄膜２２の各々の電子移動性のばらつきを平均化した値となる。
すなわち、ガラス基板３０に含まれる複数の薄膜トランジスタ２０の各々において、ソース２３とドレイン２４との間の電子移動度は、当該ソース２３と当該ドレイン２４との間に形成されるポリシリコン薄膜２２の数の分だけ、そのばらつきが平均化される。
上記のとおり、薄膜トランジスタ２０のソース２３とドレイン２４間のポリシリコン薄膜２２が１本の場合、各薄膜トランジスタ２０間の特性のばらつきは、レーザ光１４の１ショットごとのエネルギ密度の０．５％程度のばらつきに依存してしまう。一方、薄膜トランジスタ２０のソース２３とドレイン２４間のポリシリコン薄膜２２が複数の場合、当該複数のポリシリコン薄膜２２の各々の電子移動性は、レーザ光１４の１ショットごとのエネルギ密度の０．５％程度のばらつきに依存するが、ソース２３とドレイン２４間の電子移動性のばらつきは、当該複数のポリシリコン薄膜２２の各々のばらつきを平均化したものとなる。そのため、各薄膜トランジスタ２０間の特性は、ソース２３とドレイン２４間のポリシリコン薄膜２２が１本の場合よりも、複数本の場合の方が、ばらつきが少なくなる。その結果、本発明の第１の実施形態において、複数の薄膜トランジスタ２０の各々の特性のばらつきが低減され、液晶表示装置の液晶における表示ムラが生じることを抑制することができる。
図２（ｂ）において、薄膜トランジスタ２０は、ソース２３とドレイン２４との間に、複数のポリシリコン薄膜２２が形成されている。図２（ｂ）の例では、ソース２３とドレイン２４との間に、４本のポリシリコン薄膜２２が形成されている。なお、本発明の第１の実施形態において、ソース２３とドレイン２４との間のポリシリコン薄膜２２は４本に限られず、複数であればよい。
各ポリシリコン薄膜２２は、例えば、その幅が４μｍである。なお、各ポリシリコン薄膜２２の幅は、４μｍに限られず、例えば７μｍなどであってもよい。各ポリシリコン薄膜２２の幅は、電子移動性やオフ電流を考慮して決定される。例えば、ポリシリコン薄膜２２の幅が長くなると、電子移動度は大きくなるが、オフ電流の大きさが無視できないものとなるため、要求される薄膜トランジスタ２０の特性を考慮して、各ポリシリコン薄膜２２の幅が決定される。また、ポリシリコン薄膜２２の幅は、薄膜トランジスタ２０に形成される当該ポリシリコン薄膜２２の数を考慮して決定してもよい。また、ポリシリコン薄膜２２の幅や数は、薄膜トランジスタ２０の大きさに基づいて、決定してもよい。なお、図２（ｂ）の例では、各ポリシリコン薄膜２２の幅は、互いに同一であってもよいし、互いに異なるものであってもよい。
また、各ポリシリコン薄膜２２間の幅は、所定の幅であればよく、各ポリシリコン薄膜２２間相互の影響を及ぼさないような幅にすることが望ましい。各ポリシリコン薄膜２２間の幅は、薄膜トランジスタ２０に形成されるポリシリコン薄膜２２の数や幅、または、当該薄膜トランジスタ２０の大きさ等に基づいて決定してもよい。
各ポリシリコン薄膜２２は、レーザ照射装置１０に含まれるマイクロレンズアレイ１３に含まれるマイクロレンズ１７を用いて、例えば５ショット分のレーザ光１４を照射されることにより形成される。そして、上述したように、各ポリシリコン薄膜２２の電子移動度は、レーザ光１４の最後のショットに依存する。そのため、４本のポリシリコン薄膜２２の各々の電子移動度は、互いに、レーザ光１４の１ショットごとのエネルギ密度の０．５％程度のばらつきに依存する。
ただ、図２（ｂ）に示すように、ソース２３とドレイン２４との間は複数のポリシリコン薄膜２２により並列に形成されるため、ショット間のばらつきが平均化される。そのため、薄膜トランジスタ２０の特性のばらつきも平均化されることになる。よって、液晶表示装置の液晶における表示ムラが生じることを抑制することができる。
なお、薄膜トランジスタ２０全体の大きさは、当該薄膜トランジスタ２０に形成される複数のポリシリコン薄膜２２の数に応じて、変更してもよい。例えば、形成されるポリシリコン薄膜２２の数が多ければ、それに応じて、薄膜トランジスタ２０の大きさを大きくしてもよい。
図３は、レーザ照射装置１０がレーザ光１４を照射するガラス基板３０の例を示す模式図である。図３に示すように、ガラス基板３０は、複数の画素３１を含み、当該画素３１の各々に薄膜トランジスタ２０を備える。薄膜トランジスタ２０は、複数に画素３１の各々における光の透過制御を、電気的にＯＮ／ＯＦＦすることにより実行するものである。図３に示すように、ガラス基板３０には、所定の間隔「Ｈ」で、アモルファスシリコン薄膜２１が設けられている。当該アモルファスシリコン薄膜２１の部分は、薄膜トランジスタ２０となる部分である。
レーザ照射装置１０は、アモルファスシリコン薄膜２１の所定の領域にレーザ光１４を照射する。ここで、レーザ照射装置１０は所定の周期でレーザ光１４を照射し、レーザ光１４が照射されていない時間にガラス基板３０を移動させ、次のアモルファスシリコン薄膜２１の箇所に当該レーザ光１４が照射されるようにする。図３に示すように、ガラス基板３０は、移動方向に対して、所定の間隔「Ｈ」でアモルファスシリコン薄膜２１が配置される。そして、レーザ照射装置１０は、所定の周期で、ガラス基板３０上に配置されたアモルファスシリコン薄膜２１の部分に、レーザ光１４を照射する。
レーザ照射装置１０は、まず、図３の領域Ａにある複数のアモルファスシリコン薄膜２１に対して、マイクロレンズアレイ１３に含まれる第１のマイクロレンズ１７ａを用いて、レーザ光１４を照射する。その後、ガラス基板３０を所定の間隔「Ｈ」だけ移動させる。ガラス基板３０が移動している間、レーザ照射装置１０は、レーザ光１４の照射を停止する。そして、ガラス基板３０が「Ｈ」だけ移動した後、レーザ照射装置１０は、マイクロレンズアレイ１３に含まれる第２のマイクロレンズ１７ｂを用いて、図２の領域Ｂにある複数のアモルファスシリコン薄膜２１に対して、レーザ光１４を照射する。この場合に、図２の領域Ａにある複数のアモルファスシリコン薄膜２１は、マイクロレンズアレイ１３において第１のマイクロレンズ１７ａに隣接する第２のマイクロレンズ１７ｂによって、レーザ光１４が照射される。レーザ光１４を照射する。このように、ガラス基板３０に含まれるアモルファスシリコン薄膜２１は、マイクロレンズアレイ１３の一列（または一行）に該当する複数のマイクロレンズ１７により、レーザ光１４を照射される。
なお、レーザ照射装置１０は、ガラス基板３０が「Ｈ」だけ移動した後、一旦停止した当該ガラス基板３０に対してレーザ光１４を照射してもよいし、移動し続けている当該ガラス基板３０に対してレーザ光１４を照射してもよい。
図４は、本発明の第１の実施形態における、レーザ照射装置１０を用いたレーザアニールの例を示す図である。図４の例では、マイクロレンズアレイ１３は、一列（または一行）に４つのマイクロレンズ１７を含む。なお、マイクロレンズアレイ１４の一列（または一行）に含まれるマイクロレンズ１７の数は、４つに限られず、いくつであってもよい。
まず、レーザ照射装置１０は、マイクロレンズアレイ１３に含まれるマイクロレンズ１７ａを用いて、第１の薄膜トランジスタ２０ａの第１の領域２５ａ１にレーザ光１４を照射する。その結果、第１の領域２５ａ１において、アモルファスシリコン薄膜２１が瞬間加熱されて溶融し、ポリシリコン薄膜２２となる。なお、アモルファスシリコン薄膜２１は、薄膜トランジスタ３０の全体に形成されていても、ガラス基板３０上の全面に形成されていてもよい。
次に、レーザ照射装置１０が、レーザ光１４の照射を停止している間、ガラス基板３０が所定の間隔、図２の例では「Ｈ」、移動する。そして、レーザ照射装置１０は、マイクロレンズアレイ１３に含まれるマイクロレンズ１７ｂを用いて、第１の薄膜トランジスタ２０ａの第２の領域２５ａ２にレーザ光１４を照射し、ポリシリコン薄膜２２とする。同時に、レーザ照射装置１０は、マイクロレンズアレイ１３に含まれるマイクロレンズ１７ａを用いて、第２の薄膜トランジスタ２０ｂの第１の領域２５ｂ１にレーザ光１４を照射し、ポリシリコン薄膜２２とする。この場合において、上述したように、ガラス基板３０は、移動し続けていてもよいし、レーザ光１４を照射するときだけ一旦静止してもよい。
続けて、レーザ照射装置１０は、レーザ光１４の照射を停止している間、ガラス基板３０が所定の間隔、移動する。そして、レーザ照射装置１０は、マイクロレンズ１７ｃを用いて、第１の薄膜トランジスタ２０ａの第３の領域２５ａ３にレーザ光１４を照射し、ポリシリコン薄膜２２とする。同時に、レーザ照射装置１０は、マイクロレンズ１７ｂを用いて第２の薄膜トランジスタ２０ｂの第２の領域２５ｂ２に、マイクロレンズ１７ａを用いて第３の薄膜トランジスタ２０ｃの第１の領域２５ｃ１に、それぞれレーザ光１４を照射し、ポリシリコン薄膜２２とする。
さらに、レーザ照射装置１０は、ガラス基板３０が「Ｈ」移動した後、マイクロレンズ１７ｄを用いて第１の薄膜トランジスタ２０ａの第４の領域２５ａ４に、マイクロレンズ１７ｃを用いて第２の薄膜トランジスタ２０ｂの第３の領域２５ｂ３に、マクロレンズ１７ｂを用いて第３の薄膜トランジスタ２０ｃの第２の領域２５ｃ２に、マイクロレンズ１７ａを用いて第４の薄膜トランジスタ２０ｄの第１の領域２５ｄ１に、それぞれレーザ光１４を照射し、ポリシリコン薄膜２２とする。
上記のとおり、レーザ照射装置１０は、マイクロレンズアレイ１３に含まれる複数のマイクロレンズ１７を順次用いて、薄膜トランジスタ２０の所定の領域にレーザ光１４を照射し、当該所定の領域をポリシリコン薄膜２２とする。そして、複数のマイクロレンズ１７の各々によって照射される領域が異なるため、薄膜トランジスタ２０の複数の領域を、ポリシリコン薄膜２２とすることができる。
なお、図４の例では、マイクロレンズアレイ１３の一列（または一行）に含まれるマイクロレンズ１７の数は４つであるが、４つに限られず、例えば２０個などであってもよい。マイクロレンズアレイ１３の一列（または一行）に含まれるマイクロレンズ１７の数が２０個の場合、最初の５個（１〜５個目）により第１の領域（例えば、２５ａ１など）にレーザ光１４を照射し、次の５個（６〜１０個目）により第２の領域（例えば、２５ａ２）にレーザ光１４を照射し、次の５個（１１〜１５個目）により第３の領域（例えば、２５ａ３）にレーザ光１４を照射し、最後の５個（１６〜２０個目）により第４の領域（例えば、２５ａ４）にレーザ光１４を照射する。その結果、１つの領域（第１〜第４の領域の各々）に対して、５ショットのレーザ光１４が照射されることになる。
図５は、マイクロレンズアレイ１３に設けられた投影マスクパターン１５の構成例を示す模式図である。図５に示すように、本発明の第１の実施形態では、複数の投影マスクパターン１５を用いて、薄膜トランジスタ２０に複数のポリシリコン薄膜２２を形成する。複数の投影マスクパターン１５には、少なくとも１つのマイクロレンズ１７が割り当てられる。
レーザ照射装置１０は、１つの投影マスクパターン１５に割り当てられたマイクロレンズ１７を用いて、レーザ光１４を照射する。図５の例のように、４つの投影マスクパターン１５を用いる場合、例えば、各投影マスクパターン１５には、５つのマイクロレンズ１７が割り当てられる。なお、１つの投影マスクパターン１５に割り当てられるマイクロレンズ１７の数は、いくつであってもよい。また、異なる投影マスクパターンの各々に割り当てられるマイクロレンズ１７の数は、同数であっても、異なる和であってもよい。
図５に例示する複数の投影マスクパターン１５は、透過領域１６を含む。レーザ光１４は、当該透過領域１６を透過し、薄膜トランジスタ２０上のアモルファスシリコン薄膜２１に投射される。複数の投影マスクパターン１５の各々は、薄膜トランジスタ２０上に形成されるポリシリコン薄膜２２の各々に対応しており、各投影マスクパターン１５における透過領域１６の幅は、例えば４μｍである。なお、各投影マスクパターン１５の透過領域の幅１６は、互いに同じであっても、互いに異なっていてもよい。
レーザ照射装置１０が、１つの薄膜トランジスタ２０に複数のマイクロレンズ１７を用いてレーザ光１４を照射する場合、複数の投影マスクパターン１５の各々を当該複数のマイクロレンズ１７の少なくとも一つに割り当てる。４つの投影マスクパターン１５を用いる場合、レーザ照射装置１０は、１つの薄膜トランジスタ２０に対して２０個のマイクロレンズ１７を用いてレーザ光１４を照射するのであれば、１つの投影マスクパターン１５には５つのマイクロレンズ１７を割り当てる。その結果、レーザ照射装置１０は、１つの投影マスクパターン１５を用いて、５ショット分のレーザ光１４を、薄膜トランジスタ２０に照射することになる。その結果、薄膜トランジスタ２０上のアモルファスシリコン薄膜２１の所定の領域は、１つの投影マスクパターン１５を用いて、５ショット分のレーザ光１４を照射される。その結果、薄膜トランジスタ２０上には、４か所（４本）のポリシリコン薄膜２２が形成される。
図５の例では、ガラス基板３０の移動方向（スキャン方向）に対して、投影マスクパターン１５の透過領域１６は、直交するように設けられる。なお、投影マスクパターン１５の透過領域１６は、ガラス基板３０の移動方向（スキャン方向）に対して必ずしも直交する必要はなく、該移動方向（スキャン方向）に対して平行（略平行）に設けられていてもよい。
図６は、マイクロレンズアレイ１３に設けられた投影マスクパターン１５の他の構成例を示す模式図である。図６に示すように、投影マスクパターン１５の透過領域１６は、ガラス基板３０の移動方向（スキャン方向）に対して、平行（略平行）に設けられていてもよい。
図７は、本発明の第１の実施形態における、マイクロレンズアレイ１３の構成例を示す図である。図７に示すように、マイクロレンズアレイ１３のスキャン方向の列（または行）には、２０個のマイクロレンズ１７が含まれる。なお、マイクロレンズアレイ１３に含まれるマイクロレンズ１７の数は、いくつであってもよい。
図７に例示するように、複数のマイクロレンズ１７の各々は、図６に例示する投影マスクパターンのいずれかが割り当てられる。図７の例では、スキャン方向から最初の１〜５個目のマイクロレンズ１７には、透過領域１６ａを含む投影マスクパターン１５ａが割り当てられる。また、次の６〜１０個目のマイクロレンズ１７には、透過領域１６ｂを含む投影マスクパターン１５ｂが割り当てられる。さらに、１１〜１５個目のマイクロレンズ１７には、透過領域１６ｃを含む投影マスクパターン１５ｃが割り当てられる。最後に、１６〜２０個目のマイクロレンズには、透過領域１６ｄを含む投影マスクパターン１５ｄが割り当てられる。
なお、１つの投影マスクパターン１５に割り当てられるマイクロレンズ１７の数は、いくつであってもよい。異なる投影マスクパターン１５の各々は、同数のマイクロレンズ１７が割り当てられても、異なる数のマイクロレンズ１７が割り当てられてもよい。また、図７の例のように、スキャン方向から順番に、投影マスクパターン１５をマイクロレンズ１７に割り当てるのではなく、例えばランダムに割り当ててもよい。例えば、投影マスクパターン１５ａは、スキャン方向から１個目、６個目、８個目、１０個目および１５個目といったように、ランダムにマイクロレンズ１７を割り当ててもよい。
本発明の第１の実施形態におけるレーザ照射装置１０は、図７に例示するように、異なる投影マスクパターン１５が割り当てられた複数のマイクロレンズ１７を用いて、薄膜トランジスタ２０の複数の領域をレーザ光１４で照射し、ポリシリコン薄膜２２を形成する。
図８は、薄膜トランジスタ２０に形成されるポリシリコン薄膜２２の例を示す模式図である。図８に示すように、薄膜トランジスタ２０において、複数のポリシリコン薄膜２２は、図６に示す複数の投影マスクパターン１５を用いて、順々に形成される。
まず、図５（ａ）の投影マスクパターン１５に割り当てられたマイクロレンズ１７を用いて、図８（ａ）のポリシリコン薄膜２２ａが形成される。レーザ照射装置１０は、例えば、投影マスクパターン１５ａが割り当てられた５つのマイクロレンズ１７を用いて、５ショット分のレーザ光１４を照射する。その後、図５（ｂ）の投影マスクパターン１５ｂに割り当てられた５つのマイクロレンズ１７を用いて、５ショット分のレーザ光１４を照射し、図８（ｂ）のポリシリコン薄膜２２ｂが形成される。同様にして、図５（ｃ）の投影マスクパターン１５ｃが割り当てられたマイクロレンズ１７を用いて、図８（ｃ）のポリシリコン薄膜２２ｃが形成され、図５（ｄ）の投影マスクパターン１５ｄが割り当てられたマイクロレンズ１７を用いて、図８（ｄ）のポリシリコン薄膜２２ｄが形成される。
上記のとおり、レーザ照射装置１０において、複数の投影マスクパターン１５の各々に少なくとも１つ以上のマイクロレンズ１７割り当てることで、薄膜トランジスタ２０の複数の領域に、ポリシリコン薄膜２２を形成することができる。
このように、本発明の第１の実施形態では、複数の投影マスクパターン１５の各々にマイクロレンズ１７を割り当てることで、薄膜トランジスタ２０のソース２３とドレイン２４間に、複数のポリシリコン薄膜２２を形成することができる。そして、複数のポリシリコン薄膜２２の各々は、電気的に接続させるチャネル領域に用いられる。
次に、レーザ照射装置１０を用いて、図２に例示する本発明の第１の実施形態における薄膜トランジスタ２０を作成する方法について、説明する。
まず、レーザ照射装置１０は、第１工程において、図５（ａ）の投影マスクパターン１５ａに割り当てられたマイクロレンズ１７を用いて、レーザ光１４を薄膜トランジスタ２０の第１の領域に照射する。その結果、薄膜トランジスタ２０の第１の領域のアモルファスシリコン薄膜２１が、瞬間加熱されて溶融し、図８（ａ）のポリシリコン薄膜２２ａとなる。レーザ照射装置１０は、例えば、投影マスクパターン１５ａに割り当てられた５つのマイクロレンズ１７を用いて、第１の領域に５ショット分のレーザ光１４を照射する。
続いて、レーザ照射装置１０は、第２工程において、図５（ｂ）の投影マスクパターン１５ｂに割り当てられたマイクロレンズ１７を用いて、レーザ光１４を薄膜トランジスタ２０の第２の領域に照射する。その結果、薄膜トランジスタ２０の第２の領域のアモルファスシリコン薄膜２１が、瞬間加熱されて溶融し、図８（ｂ）のポリシリコン薄膜２２ｂとなる。レーザ照射装置１０は、例えば、投影マスクパターン１５ｂに割り当てられた５つのマイクロレンズ１７を用いて、第２の領域に５ショット分のレーザ光１４を照射する。
同様にして、レーザ照射装置１０は、第３工程において、図５（ｃ）の投影マスクパターン１５ｃに割り当てられたマイクロレンズ１７を用いて、レーザ光１４を薄膜トランジスタ２０の第１の所定の領域に照射する。その結果、薄膜トランジスタ２０の第３の領域のアモルファスシリコン薄膜２１が、瞬間加熱されて溶融し、図８（ｃ）のポリシリコン薄膜２２ｃとなる。レーザ照射装置１０は、例えば、投影マスクパターン１５ｃに割り当てられた５つのマイクロレンズ１７を用いて、第３の領域に５ショットのレーザ光１４を照射する。
続けて、レーザ照射装置１０は、第４工程において、図５（ｄ）の投影マスクパターン１５ｄに割り当てられたマイクロレンズ１７を用いて、レーザ光１４を薄膜トランジスタ２０の第４の領域に照射する。その結果、薄膜トランジスタ２０の第４の領域のアモルファスシリコン薄膜２１が、瞬間加熱されて溶融し、図８（ｄ）のポリシリコン薄膜２２ｄとなる。レーザ照射装置１０は、例えば、投影マスクパターン１５ｄに割り当てられた５つのマイクロレンズ１７を用いて、５ショット分のレーザ光１４を照射する。
ガラス基板３０は、１つのマイクロレンズ１７によりレーザ光１４が照射されるごとに、所定の距離だけ移動する。所定の距離は、図２に例示するように、ガラス基板３０における複数の薄膜トランジスタ２０間の距離「Ｈ」である。レーザ照射装置１０は、ガラス基板３０を当該所定の距離移動させる間、レーザ光１４の照射を停止する。
ガラス基板３０が所定の距離「Ｈ」を移動した後、レーザ照射装置１０は、マイクロレンズアレイ１３に含まれるマイクロレンズ１７を用いて、レーザ光１４を照射する。
ガラス基板３０の薄膜トランジスタ２０の所定の領域に、レーザアニールを用いてポリシリコン薄膜２２を形成した後、別の工程において、当該薄膜トランジスタ２０に、ソース２３とドレイン２４とが形成される。
このように、本発明の第１の実施形態では、複数の投影マスクパターン１５を用いて、薄膜トランジスタ２０上に、複数のポリシリコン薄膜２２が設けられる。その結果、ガラス基板３０に含まれる複数の薄膜トランジスタ２０の各々において、ソース２３とドレイン２４との間の電子移動度は、そのばらつきが平均化された値となる。したがって、本発明の第１の実施形態において、複数の薄膜トランジスタ２０の各々の特性のばらつきが低減されるため、液晶表示装置の液晶における表示ムラが生じることを抑制することができる。
（第２の実施形態）
本発明の第２の実施形態は、マイクロレンズアレイ１３の代わりに、１個の投影レンズ１８を用いて、レーザアニールを行う場合の実施形態である。
図９は、本発明の第２の実施形態におけるレーザ照射装置１０の構成例を示す図である。図９に示すように、本発明の第２の実施形態におけるレーザ照射装置１０は、レーザ光源１１と、カップリング光学系１２と、投影マスクパターン１５と、投影レンズ１８とを含む。なお、レーザ光源１１と、カップリング光学系１２とは、図１に示す本発明の第１の実施形態におけるレーザ光源１１と、カップリング光学系１２と同様の構成であるため、詳細な説明は省略される。
レーザ光は、投影マスクパターン１５（図示しない）の複数の開口（透過領域）を透過し、投影レンズ１８により、アモルファスシリコン薄膜２１の所定の領域に照射される。その結果、アモルファスシリコン薄膜２１の所定の領域が瞬間加熱されて溶融し、アモルファスシリコン薄膜２１の一部がポリシリコン薄膜２２となる。
ここで、第２の実施形態のように投影レンズ１８を用いた場合であっても、複数のポリシリコン薄膜２２の各々は、レーザ光１４のエネルギ密度が１ショットごとにばらつきがあることから、その電子移動度にばらつきが生じてしまう。第１の実施形態でも述べたように、ポリシリコン薄膜２２の電子移動度は、当該ポリシリコン薄膜２２に最後に照射されたレーザ光１４のエネルギ密度、すなわち最後のショットのエネルギ密度に依存する。
ただし、薄膜トランジスタ２０には、複数のポリシリコン薄膜２２が設けられるため、当該複数のポリシリコン薄膜２２間において電子移動度のばらつきが平均化される。その結果、薄膜トランジスタ２０において、ソース２３とドレイン２４間の電子移動性は、４本のポリシリコン薄膜２２の各々の電子移動性のばらつきを平均化した値となる。そのため、本発明の第２の実施形態においても、複数の薄膜トランジスタ２０の各々の特性のばらつきが低減され、液晶表示装置の液晶における表示ムラが生じることを抑制することができる。
本発明の第２の実施形態においても、レーザ照射装置１０は所定の周期でレーザ光１４を照射し、レーザ光１４が照射されていない時間にガラス基板３０を移動させ、次のアモルファスシリコン薄膜２１の箇所に当該レーザ光１４が照射されるようにする。第２の実施形態においても、図３に示すように、ガラス基板３０は、移動方向に対して、所定の間隔「Ｈ」でアモルファスシリコン薄膜２１が配置される。そして、レーザ照射装置１０は、所定の周期で、ガラス基板３０上に配置されたアモルファスシリコン薄膜２１の部分に、レーザ光１４を照射する。
ここで、投影レンズ１８を用いる場合、レーザ光１４が、当該投影レンズ１８の光学系の倍率で換算される。すなわち、投影マスクパターン１５のパターンが、投影レンズ１８の光学系の倍率で換算され、ガラス基板３０上の所定の領域がレーザアニールされる。
図１０は、本発明の第２の実施形態における投影マスクパターン１５と薄膜トランジスタ２０の関係を示す図である。なお、図１０に例示する投影マスクパターン１５は、その一部を図示するものである。
図１０に示すように、投影マスクパターン１５には、所定のパターンで、透過領域１６が設けられている。図１０に示すように、投影マスクパターン１５には、例えば、４種類の透過領域１６（１６ａ乃至１６ｄ）が設けられている。レーザ光１４は、投影マスクパターン１５上の透過領域１６を通過し、投影レンズ１８に入射する。すなわち、本発明の第２の実施形態では、レーザ照射装置１０は、１回のレーザ光１４の照射で、複数の薄膜トランジスタ２０の所定の領域をレーザアニールする。なお、図１０の例では、投投影マスクパターン１５には、４種類の透過領域１６が設けられているが、透過領域１６は４種類に限られず、ガラス基板３０上の薄膜トランジスタ２０上に形成するポリシリコン薄膜２２の数（本数）に応じて、複数の種類が設けられる。
また、図１０の例では、異なる種類の透過領域１６（例えば、透過領域１６ａと透過領域ｂ）が隣接しているが、同じ種類の透過領域１６が隣接していてもよい。図１０の例では、投影マスクパターン１５の一列（又は一行）に、４種類の透過領域１６が１つずつ含まれているが、当該一列（又は一行）には、４種類の透過領域１６が複数含まれていてもよい。例えば、投影マスクパターン１５の一列（一行）には、透過領域１６ａ乃至１６ｄの各々が、４つずつ含まれていてもよい。
ここで、図１０に例示するように、投影マスクパターン１５のマスクパターンは、投影レンズ１８の光学系の倍率で換算され、ガラス基板３０上の所定の領域がレーザアニールされる。図１０の例では、投影レンズ１８の光学系の倍率は約２倍であるため、投影マスクパターン１５のマスクパターンは、約１／２（０．５）倍され、ガラス基板３０の所定の領域がレーザアニールされる。なお、投影レンズ１８の光学系の倍率は、約２倍に限られず、どのような倍率であってもよい。投影マスクパターン１５のマスクパターンは、投影レンズ１８の光学系の倍率に応じて、ガラス基板３０上の所定の領域がレーザアニールされる。例えば、投影レンズ１８の光学系の倍率が４倍であれば、投影マスクパターン１５のマスクパターンは、約１／４（０．２５）倍され、ガラス基板３０の所定の領域がレーザアニールされる。
図１０に示すように、ガラス基板３０の移動方向（スキャン方向）に対して、投影マスクパターン１５の透過領域１６は、直交するように設けられる。ただし、投影マスクパターン１５の透過領域１６は、ガラス基板３０の移動方向（スキャン方向）に対して必ずしも直交する必要はなく、該移動方向（スキャン方向）に対して平行（略平行）に設けられていてもよい。
なお、投影レンズ１８が倒立像を形成する場合、ガラス基板３０に照射される投影マスクパターン１５の縮小像は、投影レンズ１８のレンズの光軸を中心に１８０度回転したパターンとなる。一方、投影レンズ１８が正立像を形成する場合、ガラス基板３０に照射される投影マスクパターン１５の縮小像は、当該投影マスクパターン１５そのままとなる。図１０の例では、正立像を形成する投影レンズ１８を用いているため、投影マスクパターン１５のパターンが、ガラス基板３０上にそのまま縮小されている。
次に、レーザ照射装置１０を用いて、本発明の第２の実施形態における薄膜トランジスタ２０を作成する方法について、説明する。
まず、レーザ照射装置１０は、第１工程において、投影マスクパターン１５のマスクパターン１６ａおよび投影レンズ１８を用いて、レーザ光１４を薄膜トランジスタ２０の第１の領域に照射する。その結果、薄膜トランジスタ２０の第１の領域のアモルファスシリコン薄膜２１が、瞬間加熱されて溶融し、図８（ａ）のポリシリコン薄膜２２ａとなる。その後、レーザ照射装置１０のレーザ光１４の照射が停止している間に、ガラス基板３０を所定の距離「Ｈ」移動させる。
続いて、レーザ照射装置１０は、第２工程において、投影マスクパターン１５のマスクパターン１６ｂおよび投影レンズ１８を用いて、レーザ光１４を薄膜トランジスタ２０の第２の領域に照射する。その結果、薄膜トランジスタ２０の第２の領域のアモルファスシリコン薄膜２１が、瞬間加熱されて溶融し、図８（ｂ）のポリシリコン薄膜２２ｂとなる。その後、レーザ照射装置１０のレーザ光１４の照射が停止している間に、ガラス基板３０を所定の距離「Ｈ」移動させる。
同様にして、レーザ照射装置１０は、第３工程において、投影マスクパターン１５のマスクパターン１６ｃおよび投影レンズ１８を用いて、レーザ光１４を薄膜トランジスタ２０の第３の領域に照射する。その結果、薄膜トランジスタ２０の第３の領域のアモルファスシリコン薄膜２１が、瞬間加熱されて溶融し、図８（ｃ）のポリシリコン薄膜２２ｃとなる。その後、レーザ照射装置１０のレーザ光１４の照射が停止している間に、ガラス基板３０を所定の距離「Ｈ」移動させる。
続けて、レーザ照射装置１０は、第４工程において、投影マスクパターン１５のマスクパターン１６ｄおよび投影レンズ１８を用いて、レーザ光１４を薄膜トランジスタ２０の第３の領域に照射する。その結果、薄膜トランジスタ２０の第４の領域のアモルファスシリコン薄膜２１が、瞬間加熱されて溶融し、図８（ｄ）のポリシリコン薄膜２２ｄとなる。
上記のとおり、本発明の第２の実施形態では、投影レンズ１８を用いて、薄膜トランジスタ２０上に、複数のポリシリコン薄膜２２が設けられる。その結果、ガラス基板３０に含まれる複数の薄膜トランジスタ２０の各々において、ソース２３とドレイン２４との間の電子移動度は、そのばらつきが平均化された値となる。したがって、本発明の第２の実施形態において、複数の薄膜トランジスタ２０の各々の特性のばらつきが低減されるため、液晶表示装置の液晶における表示ムラが生じることを抑制することができる。
なお、以上の説明において、「垂直」「平行」「平面」「直交」等の記載がある場合に、これらの各記載は厳密な意味ではない。すなわち、「垂直」「平行」「平面」「直交」とは、設計上や製造上等における公差や誤差が許容され、「実質的に垂直」「実質的に平行」「実質的に平面」「実質的に直交」という意味である。なお、ここでの公差や誤差とは、本発明の構成・作用・効果を逸脱しない範囲における単位のことを意味するものである。
また、以上の説明において、外観上の寸法や大きさが「同一」「等しい」「異なる」等の記載がある場合に、これらの各記載は厳密な意味ではない。すなわち、「同一」「等しい」「異なる」とは、設計上や製造上等における公差や誤差が許容され、「実質的に同一」「実質的に等しい」「実質的に異なる」という意味である。なお、ここでの公差や誤差とは、本発明の構成・作用・効果を逸脱しない範囲における単位のことを意味するものである。
本発明を諸図面や実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。従って、これらの変形や修正は本発明の範囲に含まれることに留意されたい。例えば、各手段、各ステップ等に含まれる機能等は論理的に矛盾しないように再配置可能であり、複数の手段やステップ等を１つに組み合わせたり、或いは分割したりすることが可能である。また、上記実施の形態に示す構成を適宜組み合わせることとしてもよい。
１０ レーザ照射装置
１１ レーザ光源
１２ カップリング光学系
１３ マイクロレンズアレイ
１４ レーザ光
１５ 投影マスクパターン
１６ 透過領域
１７ マイクロレンズ
１８ 投影レンズ
２０ 薄膜トランジスタ
２１ アモルファスシリコン薄膜
２２ ポリシリコン薄膜
２３ ソース
２４ ドレイン
２５ 領域
３０ ガラス基板

Claims (9)

  1. レーザ光を発生する光源と、
    薄膜トランジスタに被着されたアモルファスシリコン薄膜の互いに異なる複数の領域に前記レーザ光を照射する投影レンズと、を備え、
    前記投影レンズは、前記薄膜トランジスタのソース電極とドレイン電極の間が複数のチャネル領域によって並列して接続されるように、前記アモルファスシリコン薄膜の前記互いに異なる複数の領域に前記レーザ光を照射する、
    レーザ照射装置。
  2. 前記投影レンズは、前記アモルファスシリコン薄膜の前記互いに異なる複数の領域に前記レーザ光を照射して、当該アモルファスシリコン薄膜をレーザアニールしてポリシリコン薄膜を形成する
    ことを特徴とする請求項１に記載のレーザ照射装置。
  3. 前記投影レンズは、前記互いに異なる複数の領域の各々に対して、所定の回数の前記レーザ光を照射する
    ことを特徴とする請求項１または２に記載のレーザ照射装置。
  4. 前記投影レンズは、複数のマイクロレンズであることを特徴とする
    ことを特徴とする請求項１乃至３のいずれか１項に記載のレーザ照射装置。
  5. 前記複数のマイクロレンズ上に配置され、前記互いに異なる複数の領域に対応するレーザ光の透過領域が設けられた複数の投影マスクを、さらに備え、
    前記複数の投影マスクの各々は、少なくとも一つのマイクロレンズに割り当てられることを特徴とする請求項４に記載のレーザ照射装置。
  6. 薄膜トランジスタに含まれるソース電極とドレイン電極との間に被着されたアモルファスシリコン薄膜の第１の領域にレーザ光を照射して、ポリシリコン薄膜を形成する第１のステップと、
    前記第１の領域に前記レーザ光を照射した後、前記アモルファスシリコン薄膜の第２の領域に前記レーザ光を照射して、前記ポリシリコン薄膜を形成する第２のステップと、を含み、
    前記第２のステップにおいて、前記ソース電極と前記ドレイン電極の間が複数の前記ポリシリコン薄膜によって並列して接続されるように、前記アモルファスシリコン薄膜において前記第１の領域とは異なる前記第２の領域に前記レーザ光を照射する、
    薄膜トランジスタの製造方法。
  7. 前記第１のステップおよび前記第２のステップにおいて、前記アモルファスシリコン薄膜に前記レーザ光を照射して、当該アモルファスシリコン薄膜をレーザアニールすることにより、前記ポリシリコン薄膜を形成すること、
    を特徴とする請求項６に記載の薄膜トランジスタの製造方法。
  8. 前記第１のステップにおいて、前記第１の領域に対して、第１のマイクロレンズを用いて前記レーザ光を照射し、
    前記第２のステップにおいて、前記第２の領域に対して、第２のマイクロレンズを用いて前記レーザ光を照射すること
    を特徴とする請求項６または７に記載の薄膜トランジスタの製造方法。
  9. 前記第１のステップにおいて、前記第１の領域に対応する透過領域が設けられた第１の投影マスクを介して、前記レーザ光を前記アモルファスシリコン薄膜に照射し、
    前記第２のステップにおいて、前記第２の領域に対応する透過領域が設けられた第２の投影マスクを介して、前記レーザ光を前記アモルファスシリコン薄膜に照射すること
    を特徴とする請求項６乃至８のいずれか１項に記載の薄膜トランジスタの製造方法。
JP2016142773A 2016-07-20 2016-07-20 レーザ照射装置および薄膜トランジスタの製造方法 Active JP6781872B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016142773A JP6781872B2 (ja) 2016-07-20 2016-07-20 レーザ照射装置および薄膜トランジスタの製造方法
CN201780039956.4A CN109417034A (zh) 2016-07-20 2017-04-20 激光照射装置、薄膜晶体管及薄膜晶体管的制造方法
PCT/JP2017/015885 WO2018016146A1 (ja) 2016-07-20 2017-04-20 レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
KR1020197001854A KR20190029602A (ko) 2016-07-20 2017-04-20 레이저 조사 장치, 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
TW106122774A TW201812924A (zh) 2016-07-20 2017-07-07 雷射照射裝置、薄膜電晶體及薄膜電晶體的製造方法
US16/251,668 US10608115B2 (en) 2016-07-20 2019-01-18 Laser beam irradiation device, thin-film transistor, and method of manufacturing thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016142773A JP6781872B2 (ja) 2016-07-20 2016-07-20 レーザ照射装置および薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2018014401A JP2018014401A (ja) 2018-01-25
JP6781872B2 true JP6781872B2 (ja) 2020-11-11

Family

ID=60993188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016142773A Active JP6781872B2 (ja) 2016-07-20 2016-07-20 レーザ照射装置および薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (1) US10608115B2 (ja)
JP (1) JP6781872B2 (ja)
KR (1) KR20190029602A (ja)
CN (1) CN109417034A (ja)
TW (1) TW201812924A (ja)
WO (1) WO2018016146A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004682B2 (en) * 2016-12-15 2021-05-11 Sakai Display Products Corporation Laser annealing apparatus, laser annealing method, and mask
CN111788658A (zh) * 2018-03-07 2020-10-16 堺显示器制品株式会社 激光退火装置、激光退火方法以及有源矩阵基板的制造方法
CN110137261A (zh) * 2018-10-29 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109742024B (zh) * 2019-01-02 2021-01-26 京东方科技集团股份有限公司 激光退火方法和阵列基板
CN109801837A (zh) 2019-02-02 2019-05-24 京东方科技集团股份有限公司 驱动背板的激光退火工艺及掩膜版
WO2024122922A1 (ko) * 2022-12-06 2024-06-13 (주)알엔알랩 기판 구조체에 대한 스캐닝 방식에 따른 레이저 열처리 방법 및 이를 적용한 전자 소자의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4312466B2 (ja) * 2002-01-28 2009-08-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100496139B1 (ko) * 2002-12-30 2005-06-16 엘지.필립스 엘시디 주식회사 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
KR100492152B1 (ko) * 2002-12-31 2005-06-01 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
KR100997971B1 (ko) * 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
TW200541079A (en) * 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
JP5534402B2 (ja) * 2009-11-05 2014-07-02 株式会社ブイ・テクノロジー 低温ポリシリコン膜の形成装置及び方法
JP6471379B2 (ja) * 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Also Published As

Publication number Publication date
KR20190029602A (ko) 2019-03-20
TW201812924A (zh) 2018-04-01
US10608115B2 (en) 2020-03-31
JP2018014401A (ja) 2018-01-25
CN109417034A (zh) 2019-03-01
US20190157462A1 (en) 2019-05-23
WO2018016146A1 (ja) 2018-01-25

Similar Documents

Publication Publication Date Title
JP6781872B2 (ja) レーザ照射装置および薄膜トランジスタの製造方法
US20200176284A1 (en) Laser irradiation device, method of manufacturing thin film transistor, and projection mask
US20190287790A1 (en) Laser irradiation apparatus and method of manufacturing thin film transistor
JP6761479B2 (ja) レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2019138674A1 (ja) レーザ照射装置、及び、レーザ照射方法
WO2018155455A1 (ja) レーザ照射装置、薄膜トランジスタの製造方法、プログラムおよび投影マスク
US20190311899A1 (en) Laser irradiation device, thin-film transistor and thin-film transistor manufacturing method
US20200388495A1 (en) Laser irradiation device, projection mask and laser irradiation method
US20200171601A1 (en) Laser irradiation device, method of manufacturing thin film transistor, program, and projection mask
US20200194260A1 (en) Laser irradiation device, laser irradiation method and projection mask
US20200168642A1 (en) Laser irradiation device, projection mask, laser irradiation method, and program
WO2018101154A1 (ja) レーザ照射装置および薄膜トランジスタの製造方法
WO2019107108A1 (ja) レーザ照射装置、レーザ照射方法及び投影マスク
WO2019111362A1 (ja) レーザ照射装置、レーザ照射方法、および、投影マスク
WO2018092213A1 (ja) レーザ照射装置および薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180905

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190208

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200903

R150 Certificate of patent or registration of utility model

Ref document number: 6781872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150