JP6761479B2 - レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法 - Google Patents

レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP6761479B2
JP6761479B2 JP2018550919A JP2018550919A JP6761479B2 JP 6761479 B2 JP6761479 B2 JP 6761479B2 JP 2018550919 A JP2018550919 A JP 2018550919A JP 2018550919 A JP2018550919 A JP 2018550919A JP 6761479 B2 JP6761479 B2 JP 6761479B2
Authority
JP
Japan
Prior art keywords
thin film
laser beam
mask pattern
laser
microlenses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2018550919A
Other languages
English (en)
Other versions
JPWO2018092218A1 (ja
Inventor
水村　通伸
通伸 水村
伸武 野寺
伸武 野寺
吉明 松島
吉明 松島
優数 田中
優数 田中
隆夫 松本
隆夫 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Sakai Display Products Corp
Original Assignee
V Technology Co Ltd
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd, Sakai Display Products Corp filed Critical V Technology Co Ltd
Publication of JPWO2018092218A1 publication Critical patent/JPWO2018092218A1/ja
Application granted granted Critical
Publication of JP6761479B2 publication Critical patent/JP6761479B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタの形成に関するものであり、特に、薄膜トランジスタ上のアモルファスシリコン薄膜にレーザ光を照射して、ポリシリコン薄膜を形成するためのレーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法に関する。
逆スタガ構造の薄膜トランジスタとして、アモルファスシリコン薄膜をチャネル領域に使用したものが存在する。ただ、アモルファスシリコン薄膜は電子移動度が小さいため、当該アモルファスシリコン薄膜をチャネル領域に使用すると、薄膜トランジスタにおける電荷の移動度が小さくなるという難点があった。
そこで、アモルファスシリコン薄膜の所定の領域をレーザ光により瞬間的に加熱することで多結晶化し、電子移動度の高いポリシリコン薄膜を形成して、当該ポリシリコン薄膜をチャネル領域に使用する技術が存在する。
例えば、特許文献１には、チャネル領域にアモルファスシリコン薄膜形成し、その後、このアモルファスシリコン薄膜にエキシマレーザ等のレーザ光を照射してレーザアニールすることにより、短時間での溶融凝固によって、ポリシリコン薄膜に結晶化させる処理を行うことが開示されている。特許文献１には、当該処理を行うことにより、薄膜トランジスタのソースとドレイン間のチャネル領域を、電子移動度の高いポリシリコン薄膜とすることが可能となり、トランジスタ動作の高速化が可能になる旨が記載されている。
特開２０１６−１００５３７号公報
特許文献１に記載の薄膜トランジスタでは、ソースとドレイン間のチャネル領域が、一か所（一本）のポリシリコン薄膜により形成されている。そのため、薄膜トランジスタの特性は、一か所（一本）のポリシリコン薄膜に依存することになる。
ここで、エキシマレーザ等のレーザ光のエネルギ密度は、その照射（ショット）ごとにばらつきが生じるため、当該レーザ光を用いて形成されるポリシリコン薄膜の電子移動度にもばらつきが生じる。そのため、当該ポリシリコン薄膜を用いて形成される薄膜トランジスタの特性も、レーザ光のエネルギ密度のばらつきに依存してしまう。
その結果、ガラス基板に含まれる複数の薄膜トランジスタの特性には、ばらつきが生じてしまう可能性がある。
本発明の目的は、かかる問題点に鑑みてなされたものであって、ガラス基板に含まれる複数の薄膜トランジスタの特性のばらつきを抑制可能なレーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することである。
本発明の一実施形態におけるレーザ照射装置は、レーザ光を発生する光源と、ガラス基板上の複数の薄膜トランジスタの各々に被着されたアモルファスシリコン薄膜の所定の領域に、当該レーザ光を照射する投影レンズと、当該投影レンズ上に設けられ、当該複数の薄膜トランジスタの各々に対して当該レーザ光が照射されるように、複数の開口部が設けられた投影マスクパターンと、を備え、当該投影レンズは、所定の方向に移動する当該ガラス基板上の当該複数の薄膜トランジスタに対して、当該投影マスクパターンを介して当該レーザ光を照射し、当該投影マスクパターンは、当該移動する方向に直交する一列において、当該開口部が連続しないように設けられることを特徴とする。
本発明の一実施形態におけるレーザ照射装置において、当該投影レンズは、当該レーザ光を分離可能なマイクロレンズアレイに含まれる複数のマイクロレンズであり、当該投影マスクパターンは、当該移動する方向に直交する一列のマイクロレンズのうち、当該開口部を介してレーザ光を照射するマイクロレンズが互いに隣接しないように、当該開口部が設けられていてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該光源から照射されたレーザ光は、一回の照射において、当該直交方向の一列に対応するマイクロレンズを介して、当該複数の薄膜トランジスタに照射され、当該投影マスクパターンは、当該一列に対応するマイクロレンズのうち、互いに隣接しないマイクロレンズを介してレーザ光が照射されるように、当該開口部が設けられていてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該投影レンズは、当該複数の薄膜トランジスタの各々に対して、所定数のレーザ光を照射し、当該投影マスクパターンは、当該移動する方向に対して、所定数の開口部が設けられていてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該投影レンズは、薄膜トランジスタに含まれるソース電極とドレイン電極との間に被着されたアモルファスシリコン薄膜の所定の領域にレーザ光を照射して、ポリシリコン薄膜を形成されていてもよい。
本発明の一実施形態における薄膜トランジスタの製造方法は、レーザ光を発生する第１のステップと、ガラス基板上の複数の薄膜トランジスタの各々に被着されたアモルファスシリコン薄膜の所定の領域に、複数の開口部を含む投影マスクパターンが設けれた投影レンズを用いて、当該レーザ光を照射する第２のステップと、当該レーザ光が照射されるごとに、当該ガラス基板を所定の方向に移動する第３のステップと、を含み、第２のステップにおいて、当該移動する方向に直交する一列において、当該開口部が連続しないように配置された当該投影マスクパターンを介して、当該レーザ光を照射することを特徴とする。
本発明の一実施形態における薄膜トランジスタの製造方法において、当該投影レンズは、当該レーザ光を分離可能なマイクロレンズアレイに含まれる複数のマイクロレンズであり、第２のステップにおいて、当該移動する方向に直交する一列のマイクロレンズのうち、当該開口部を介してレーザ光を照射するマイクロレンズが互いに隣接しないように、当該開口部が設けられた当該投影マスクパターンを介して、当該レーザ光を照射してもよい。
本発明の一実施形態における薄膜トランジスタの製造方法において、当該投影マスクパターンは、当該一列に対応するマイクロレンズのうち、互いに隣接しないマイクロレンズを介してレーザ光が照射されるように、当該開口部が設けられ、当該第２のステップにおいて、当該レーザ光は、一回の照射において、当該直交方向の一列に対応するマイクロレンズを介して、当該複数の薄膜トランジスタに照射されてもよい。
本発明の一実施形態における薄膜トランジスタの製造方法において、第２のステップにおいて、当該移動する方向に対して所定数の開口部が設けられた投影マスクパターンを介して、当該複数の薄膜トランジスタの各々に対して、当該所定数のレーザ光を照射してもよい。
本発明の一実施形態における薄膜トランジスタの製造方法において、当該第２のステップにおいて、薄膜トランジスタに含まれるソース電極とドレイン電極との間に被着されたアモルファスシリコン薄膜の所定の領域にレーザ光を照射して、ポリシリコン薄膜を形成されてもよい。
本発明によれば、ガラス基板に含まれる複数の薄膜トランジスタの特性のばらつきを抑制可能な、レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することである。
レーザ照射装置１０の構成例を示す図である。 マイクロレンズアレイ１３の構成例を示す図である。 所定の領域がアニール化された薄膜トランジスタ２０の例を示す模式図である。 レーザ照射装置１０がレーザ光１４を照射するガラス基板３０の例を示す模式図である。 レーザ照射装置１０がレーザ光１４を照射するガラス基板３０の他の例を示す模式図である。 マイクロレンズアレイ１３に設けられた投影マスクパターン１５の構成例を示す模式図である。 レーザ照射装置１０の他の構成例を示す図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態におけるレーザ照射装置１０の構成例を示す図である。
本発明の第１の実施形態において、レーザ照射装置１０は、薄膜トランジスタ（ＴＦＴ）２０のような半導体装置の製造工程において、例えば、チャネル領域形成予定領域のみにレーザ光を照射してアニールし、当該チャネル領域形成予定領域を多結晶化するための装置である。
レーザ照射装置１０は、例えば、液晶表示装置の周辺回路などの画素の薄膜トランジスタを形成する際に用いられる。このような薄膜トランジスタを形成する場合、まず、ガラス基板３０上にＡｌ等の金属膜からなるゲート電極を、スパッタによりパターン形成する。そして、低温プラズマＣＶＤ法により、ガラス基板３０上の全面にＳｉＮ膜からなるゲート絶縁膜を形成する。その後、ゲート絶縁膜上に、例えば、プラズマＣＶＤ法によりアモルファスシリコン薄膜２１を形成する。そして、図１に例示するレーザ照射装置１０により、アモルファスシリコン薄膜２１のゲート電極上の所定の領域にレーザ光１４を照射してアニールし、当該所定の領域を多結晶化してポリシリコン化する。
図１に示すように、レーザ照射装置１０において、レーザ光源１１から出射されたレーザ光は、カップリング光学系１２によりビーム系が拡張され、輝度分布が均一化される。レーザ光源１１は、例えば、波長が３０８ｎｍや２４８ｎｍなどのレーザ光を、所定の繰り返し周期で放射するエキシマレーザである。
その後、レーザ光は、マイクロレンズアレイ１３上に設けられた投影マスクパターン１５（図示しない）の複数の開口（透過領域）により、複数のレーザ光１４に分離され、アモルファスシリコン薄膜２１の所定の領域に照射される。マイクロレンズアレイ１３には、投影マスクパターン１５が設けられ、当該投影マスクパターン１５によって所定の領域にレーザ光１４が照射される。そして、アモルファスシリコン薄膜２１の所定の領域が瞬間加熱されて溶融し、アモルファスシリコン薄膜２１の一部がポリシリコン薄膜２２となる。
ポリシリコン薄膜２２は、アモルファスシリコン薄膜２１に比べて電子移動度が高く、薄膜トランジスタ２０において、ソース２３とドレイン２４とを電気的に接続させるチャネル領域に用いられる。なお、図１の例では、マイクロレンズアレイ１３を用いた例を示しているが、必ずしもマイクロレンズアレイ１３を用いる必要はなく、１個の投影レンズを用いてレーザ光１４を照射してもよい。なお、実施形態１では、マイクロレンズアレイ１３を用いて、ポリシリコン薄膜２２を形成する場合を例にして説明する。
図２は、アニール化に用いるマイクロレンズアレイ１３の構成例を示す図である。図２に示すように、マイクロレンズアレイ１３において、スキャン方向の１列（又は１行）には、２０個のマイクロレンズ１７が配置される。レーザ照射装置１は、１つの薄膜トランジスタ２０に対して、マイクロレンズアレイ１３の１列（又は１行）に含まれる２０個のマイクロレンズ１７の少なくとも一部を用いて、レーザ光１４を照射する。なお、なお、マイクロレンズアレイ１３に含まれる一列（又は一行）のマイクロレンズ１７の数は、２０個に限られず、いくつであってもよい。
図２に示すように、マイクロレンズアレイ１３は、その一列（または一行）にマイクロレンズ１７を２０個含むが、一行（または一列）には例えば８３個含む。なお、８３個は例示であって、いくつであってもよいことは言うまでもない。
図３は、所定の領域がアニール化された薄膜トランジスタ２０の例を示す模式図である。なお、薄膜トランジスタ２０は、最初にポリシリコン薄膜２２を形成し、その後、形成されたポリシリコン薄膜２２の両端にソース２３とドレイン２４を形成することで、作成される。
図３に示すように、薄膜トランジスタは、ソース２３とドレイン２４との間に、ポリシリコン薄膜２２が形成されている。レーザ照射装置１０は、１つの薄膜トランジスタ２０に対して、図３に示したマイクロレンズアレイ１３の一列（または一行）に含まれる例えば２０個のマイクロレンズ１７を用いて、レーザ光１４を照射する。すなわち、レーザ照射装置１０は、ポリシリコン薄膜２２に対して、２０ショットのレーザ光１４を照射する。その結果、薄膜トランジスタ２０において、アモルファスシリコン薄膜２１の所定の領域が瞬間加熱されて溶融し、ポリシリコン薄膜２２となる。
図４は、レーザ照射装置１０がレーザ光１４を照射するガラス基板３０の例を示す模式図である。図４に示すように、ガラス基板３０は、複数の画素３１を含み、当該画素３１の各々に薄膜トランジスタ２０を備える。薄膜トランジスタ２０は、複数に画素３１の各々における光の透過制御を、電気的にＯＮ／ＯＦＦすることにより実行するものである。図４に示すように、ガラス基板３０には、所定の間隔「Ｈ」で、アモルファスシリコン薄膜２１が設けられている。当該アモルファスシリコン薄膜２１の部分は、薄膜トランジスタ２０となる部分である。
レーザ照射装置１０は、アモルファスシリコン薄膜２１にレーザ光１４を照射する。ここで、レーザ照射装置１０は所定の周期でレーザ光１４を照射し、レーザ光１４が照射されていない時間にガラス基板３０を移動させ、次のアモルファスシリコン薄膜２１の箇所に当該レーザ光１４が照射されるようにする。図３に示すように、ガラス基板３０は、移動方向に対して、所定の間隔「Ｈ」でアモルファスシリコン薄膜２１が配置される。そして、レーザ照射装置１０は、所定の周期で、ガラス基板３０上に配置されたアモルファスシリコン薄膜２１の部分に、レーザ光１４を照射する。
そして、レーザ照射装置１０は、マイクロレンズアレイ１３を用いて、ガラス基板上の複数のアモルファスシリコン薄膜２１に対して、同一のレーザ光１４を照射する。レーザ照射装置１０は、例えば、図３に示す領域Ａに含まれる複数のアモルファスシリコン薄膜２１に対して、同一のレーザ光１４を照射する。また、レーザ照射装置１０は、図４に示す領域Ｂに含まれる複数のアモルファスシリコン薄膜２１に対しても、同一のレーザ光１４を照射する。
ここで、レーザ照射装置１０は、アニール化を行うために、図２に示すマイクロレンズアレイ１３の一列（又は一行）に含まれる２０個のマイクロレンズ１７の各々を用いて、レーザ光１４を照射することが考えられる。
この場合、図４の領域Ａにある複数のアモルファスシリコン薄膜２１は、まず、図２に示すマイクロレンズアレイ１３に含まれる第１のマイクロレンズ１７ａを用いて、レーザ光１４を照射される。その後、ガラス基板３０を所定の間隔「Ｈ」だけ移動させる。ガラス基板３０が移動している間、レーザ照射装置１０は、レーザ光１４の照射を停止する。そして、ガラス基板３０が「Ｈ」だけ移動した後、領域Ａにある複数のアモルファスシリコン薄膜２１は、図２に示すマイクロレンズアレイ１３に含まれる第２のマイクロレンズ１７ｂを用いて、レーザ光１４を照射される。なお、レーザ照射装置１０は、ガラス基板３０が「Ｈ」だけ移動した後、一旦停止した当該ガラス基板３０に対してレーザ光１４を照射してもよいし、移動し続けている当該ガラス基板３０に対してレーザ光１４を照射してもよい。
なお、レーザ照射装置１０の照射ヘッド（すなわち、レーザ光源１１、カップリング光学系１２、マイクロレンズアレイ１３及び投影マスク１５０）が、ガラス基板３０に対して移動してもよい。
レーザ照射装置１０は、これを繰り返し実行して、最後に、領域Ａにある複数のアモルファスシリコン薄膜２１に対して、図２に示すマイクロレンズアレイ１３のマイクロレンズ１７ｔ（すなわち、最後のマイクロレンズ１７）を用いて、レーザ光１４を照射する。その結果、領域Ａにある複数のアモルファスシリコン薄膜２１は、図２に示すマイクロレンズアレイ１３の一列（又は一行）に含まれる２０個のマイクロレンズ１７の各々を用いて、レーザ光１４を照射されることになる。
同様にして、レーザ照射装置１０は、図４の領域Ｂにある複数のアモルファスシリコン薄膜２１に対しても、図２に示すマイクロレンズアレイ１３の一列（又は一行）に含まれる２０個のマイクロレンズ１７の各々を用いて、レーザ光１４を照射する。ただ、領域Ｂは、領域Ａに比べてガラス基板の移動方向に対して「Ｈ」だけ位置が異なるため、レーザ光１４が照射されるタイミングが、１照射分だけ遅れる。すなわち、領域Ａの複数のアモルファスシリコン薄膜２１が第２のマイクロレンズ１７ｂを用いてレーザ光１４を照射される時に、領域Ｂの複数のアモルファスシリコン薄膜２１は、第１のマイクロレンズ１７ａを用いてレーザ光１４を照射される。そして、領域Ａの複数のアモルファスシリコン薄膜２１が第２０のマイクロレンズ１７ｔ（すなわち、最後のマイクロレンズ１７）を用いてレーザ光１４を照射される時には、領域Ｂの複数のアモルファスシリコン薄膜２１は、一つ前の第１９のマイクロレンズ１７ｓを用いて、レーザ光が照射されることになる。そして、領域Ｂの複数のアモルファスシリコン薄膜２１は、次のレーザ光の照射のタイミングで、第２０のマイクロレンズ１７ｔ（すなわち、最後のマイクロレンズ１７）を用いて、レーザ光が照射されることになる。
つまり、図４に示す領域Ａに含まれる複数のアモルファスシリコン薄膜２１と、領域Ｂに含まれる複数のアモルファスシリコン薄膜２１とは、最後に照射されるレーザ光１４が異なることになる。
ここで、エキシマレーザにおいて、パルス間の安定性は、０．５％程度である。すなわち、レーザ照射装置１０は、１ショットごとに、そのレーザ光１４のエネルギ密度に０．５％程度のばらつきを生じさせる。そのため、レーザ照射装置１０によって形成されるポリシリコン薄膜２２の電子移動度にも、ばらつぎが生じてしまう可能性がある。そして、レーザ光１４を照射されたことにより形成されたポリシリコン薄膜２２の電子移動度は、当該ポリシリコン薄膜２２に最後に照射されたレーザ光１４のエネルギ密度、すなわち最後のショットのエネルギ密度に依存する。
そのため、領域Ａに含まれる複数のアモルファスシリコン薄膜２１と、領域Ｂに含まれる複数のアモルファスシリコン薄膜２１とは、最後に照射されるレーザ光が異なるため、形成されるポリシリコン薄膜２２の電子移動度が互いに異なることになる。
一方で、領域Ａに含まれる複数のアモルファスシリコン薄膜２１どうしは、最後に照射されたレーザ光１４は同じであるため、領域Ａ内においては、形成されるポリシリコン薄膜２２の電子移動度は同じとなる。これは、領域Ｂに含まれる複数のアモルファスシリコン薄膜２１どうしでも同様であり、領域Ｂ内においては、形成されるポリシリコン薄膜２２の電子移動度は同じとなる。すなわち、ガラス基板上において、互いに隣接する領域間では電子移動度が互いに異なるが、同じ領域内の複数のアモルファスシリコン薄膜２１どうしは電子移動度が同一となる。
このことは、液晶画面において、表示むらが発生する原因となる。図４に例示するように、領域Ａと領域Ｂとの境界が“線状”であるため、互いに異なる特性の薄膜トランジスタ２０が、当該“線上”の境界において突き合うことなり、その特性の違いによる表示の違い（例えば色の濃淡などの違い）が“線”となって表れてしまう。その結果、液晶画面において表示むらが“すじ”となってしまい、無視できない程度に強調されてしまう。
そこで、本発明の第１の実施形態では、図３に示す同一領域内（例えば領域Ａ内）に含まれる複数のアモルファスシリコン薄膜２１の各々が、同一のレーザ光１４を照射されないようにする。すなわち、同一領域内（例えば領域Ａ内）に含まれる複数のアモルファスシリコン薄膜２１について、少なくとも隣接するアモルファスシリコン薄膜２１が、互いに異なるレーザ光１４を照射されるようにする。その結果、同一領域内（例えば領域Ａ内）において、隣接するアモルファスシリコン薄膜２１に最後に照射されるレーザ光１４も異なることになる。その結果、同一領域内（例えば領域Ａ内）において、隣接するポリシリコン薄膜２２の電子移動度は、互いに異なることとなる。そうすると、同一領域内（例えば領域Ａ内）において、隣接する薄膜トランジスタ２０の特性も異なることになる。そうすると、ガラス基板３０全体において、互いに隣接する薄膜トランジスタ２０の特性は、互いに異なることになり、当該特性の違いによる表示の違い（例えば色の濃淡などの違い）が“線状”に表れることが無くなる。そのため、液晶画面において表示むらが“スジ”とならず、当該表示むらが強調されることを防止することができる。
図５は、ガラス基板３０において隣接する薄膜トランジスタ２０による、表示むらの発生の有無を説明するための図である。図５（ａ）において、領域Ａ内の複数の薄膜トランジスタ２０の特性は特性Ａで同一であり、領域Ｂ内の複数の薄膜トランジスタ２０の特性は特性Ｂで同一である。その結果、領域Ａと領域Ｂの“線状”の境界において、特性Ａの薄膜トランジスタ２０と、特性Ｂの薄膜トランジスタ２０とが突き合うことになり、特性の違いによる表示の違いが、“線状”になって表れてしまう。そのため、液晶画面において表示むらが“スジ”となって強調されてしまう。
一方、図５（ｂ）において、同一領域内（領域Ａ／領域Ｂ）の隣接する薄膜トランジスタ２０が、互いに異なる特性であるため、特性の違いによる表示の違いが分散され、特性の違いによる表示の違いが“線状”になって表れない。そのため、液晶画面において表示むらを低減することが可能となる。
上述した内容を実現するために、本発明の第１の実施形態において、レーザ照射装置１０は、１つのアモルファスシリコン薄膜２１に対して、図２に示すマイクロレンズアレイ１３の一列（又は一行）に含まれる２０個のマイクロレンズ１７のうちの一部を用いて、レーザ光１４を照射する。例えば、レーザ照射装置１０は、１つのアモルファスシリコン薄膜２１に対して、マイクロレンズアレイ１３の一列（又は一行）に含まれる２０個のマイクロレンズ１７のうちの５個を用いて、レーザ光１４を照射する。
また、本発明の第１の実施形態において、レーザ照射装置１０は、当該使用する一部のマイクロレンズ１７を、スキャン方向にランダムに配置する。例えば、レーザ照射装置１０は、２０個のマイクロレンズ１７のうち、１つのアモルファスシリコン薄膜２１に対して照射する５個のマイクロレンズ１７を、スキャン方向に例えばランダムに配置する。
その結果、図３に示す同一領域内（例えば領域Ａ内）において、隣接するアモルファスシリコン薄膜２１は、同一のレーザ光１４を照射されなくなる。そのため、同一領域内（例えば領域Ａ内）に含まれる複数のアモルファスシリコン薄膜２１について、少なくとも隣接するアモルファスシリコン薄膜２１が、互いに異なるレーザ光１４を照射されるようにする。その結果、同一領域内（例えば領域Ａ内）において、隣接するアモルファスシリコン薄膜２１に最後に照射されるレーザ光１４も異なることになる。その結果、同一領域内（例えば領域Ａ内）において、隣接するポリシリコン薄膜２２の電子移動度は、互いに異なることとなる。
本発明の第１の実施形態では、マイクロレンズアレイ１３上に設けられる投影マスクパターン１５の開口（通過領域）が、スキャン方向の２０個のマイクロレンズ１７のうちの５個から、レーザ光１４が透過するように構成するとともに、スキャン方向に直交する一列（また一行）において開口（通過領域）が連続しないように構成する。
図６は、本発明の第１の実施形態における、投影マスクパターン１５の開口（通過領域）の構成例を示す図である。
図６に示すように、投影マスクパターン１５は、スキャン方向の２０個のマイクロレンズ１７のうちの５個から、レーザ光１４が透過するように、開口（透過領域）が設けられている。また、図６に示すように、投影マスクパターン１５は、スキャン方向に直交する一列（また一行）において連続しないように、開口（通過領域）が設けられている。レーザ光１４は、当該透過領域１６を透過し、薄膜トランジスタ２０上のアモルファスシリコン薄膜２１に投射される。各投影マスクパターン１５における透過領域１６の幅は、例えば４μｍである。
なお、図６は一例であり、投影マスクパターン１５の開口（通過領域）は、スキャン方向の２０個のマイクロレンズ１７のうちの５個からレーザ光１４が透過し、かつ、スキャン方向に直交する一列（また一行）において連続しないように配置されていればよい。
また、投影マスクパターン１５において、スキャン方向の開口（通過領域）は、５個に限られず、例えば４個や６個などであってもよい。
また、投影マスクパターン１５において、スキャン方向に直交する一列（また一行）において必ずしも連続しないように配置される必要はなく、例えば２つなどその数が少なければ、連続していてもよい。
図６に示す投影マスクパターン１５に設けられる開口部は、例えば、その形状が長方形であり、長辺が２０［μｍ］であり、短辺が１０［μｍ］である。なお、投影マスクパターン１５の開口部大きさは例示であって、マイクロレンズ１７の大きさに対応していれば、どのような大きさであってもよい。
図６の例では、ガラス基板３０の移動方向（スキャン方向）に対して、投影マスクパターン１５の透過領域１６は、直交するように設けられる。なお、投影マスクパターン１５の透過領域１６は、ガラス基板３０の移動方向（スキャン方向）に対して必ずしも直交する必要はなく、該移動方向（スキャン方向）に対して平行（略平行）に設けられていてもよい。
レーザ照射装置１０は、図６に示す投影マスクパターン１５を用いて、図２に例示するガラス基板３０にレーザ光１４を照射する。その結果、図４に例示するガラス基板３０において、例えば領域Ｉの薄膜トランジスタ２０は、図２に例示するマイクロレンズ１７のうち、Ａ列、Ｅ列、Ｉ列、Ｍ列、Ｑ列の５個のマイクロレンズ１７を用いて、レーザ光１４が照射される。一方、その隣の領域ＩＩの薄膜トランジスタ２０は、図２に例示するマイクロレンズ１７のうち、Ｄ列、Ｇ列、Ｋ列、Ｎ列、Ｔ列の５個のマイクロレンズ１７を用いて、レーザ光１４が照射される。その結果、図４に例示するガラス基板３０において、スキャン方向の領域（すなわち、領域Ｉや領域ＩＩ）において、隣接する領域の薄膜トランジスタ２０は、互いに異なる列のマイクロレンズ１７により、レーザ光１４が照射される。そのため、図４に例示するガラス基板３０において、スキャン方向の領域（すなわち、領域Ｉや領域ＩＩ）において、隣接する領域の薄膜トランジスタ２０は、互いに異なる特性となる。
また、スキャン方向に直交する領域（図３に例示する領域Ａや領域Ｂ）間では、上述したように、照射されるレーザ光１４が異なるため、隣接する領域の薄膜トランジスタ２０は、互いに異なる特性となる。
その結果、ガラス基板３０全体において、隣接する薄膜トランジスタ２０は、互いに異なる特性となる。そのため、薄膜トランジスタ２０の特性の違いによる表示の違い（例えば色の濃淡などの違い）が分散され、線状に表われなくなる。そのため、液晶画面において表示むらが“スジ”とならず、当該表示むらが強調されることを防止することができる。
本発明の第１の実施形態において、ガラス基板３０は、１つのマイクロレンズ１７によりレーザ光１４が照射されるごとに、所定の距離だけ移動する。所定の距離は、図２に例示するように、ガラス基板３０における複数の薄膜トランジスタ２０間の距離「Ｈ」である。レーザ照射装置１０は、ガラス基板３０を当該所定の距離移動させる間、レーザ光１４の照射を停止する。
ガラス基板３０が所定の距離「Ｈ」を移動した後、レーザ照射装置１０は、マイクロレンズアレイ１３に含まれるマイクロレンズ１７を用いて、レーザ光１４を照射する。なお、本発明の第１の実施形態では、図６に示す投影マスクパターン１５を用いるため、１つのアモルファスシリコン薄膜２１に対して、５個のマイクロレンズ１７によりレーザ光１４が照射される。
そして、ガラス基板３０の薄膜トランジスタ２０に、レーザアニールを用いてポリシリコン薄膜２２を形成した後、別の工程において、当該薄膜トランジスタ２０に、ソース２３とドレイン２４とが形成される。
このように、本発明の第１の実施形態では、ガラス基板３０全体において、互いに隣接する薄膜トランジスタ２０の特性は、互いに異なることになり、当該特性の違いによる表示の違い（例えば色の濃淡などの違い）が“線状”に表れることが無くなる。そのため、液晶画面において表示むらが“スジ”とならず、当該表示むらが強調されることを防止することができる。
（第２の実施形態）
本発明の第２の実施形態は、マイクロレンズアレイ１３の代わりに、１個の投影レンズ１８を用いて、レーザアニールを行う場合の実施形態である。
図７は、本発明の第２の実施形態におけるレーザ照射装置１０の構成例を示す図である。図７に示すように、本発明の第２の実施形態におけるレーザ照射装置１０は、レーザ光源１１と、カップリング光学系１２と、投影マスクパターン１５と、投影レンズ１８とを含む。なお、レーザ光源１１と、カップリング光学系１２とは、図１に示す本発明の第１の実施形態におけるレーザ光源１１と、カップリング光学系１２と同様の構成であるため、詳細な説明は省略される。また、投影マスクパターンは、本発明の第１の実施形態における投影マスクパターンと同様の構成であるため、詳細な説明は省略される。
レーザ光は、投影マスクパターン１５（図示しない）の開口（透過領域）を透過し、投影レンズ１８により、アモルファスシリコン薄膜２１の所定の領域に照射される。その結果、アモルファスシリコン薄膜２１の所定の領域が瞬間加熱されて溶融し、アモルファスシリコン薄膜２１の一部がポリシリコン薄膜２２となる。
本発明の第２の実施形態においても、レーザ照射装置１０は所定の周期でレーザ光１４を照射し、レーザ光１４が照射されていない時間にガラス基板３０を移動させ、次のアモルファスシリコン薄膜２１の箇所に当該レーザ光１４が照射されるようにする。第２の実施形態においても、図３に示すように、ガラス基板３０は、移動方向に対して、所定の間隔「Ｈ」でアモルファスシリコン薄膜２１が配置される。そして、レーザ照射装置１０は、所定の周期で、ガラス基板３０上に配置されたアモルファスシリコン薄膜２１の部分に、レーザ光１４を照射する。
ここで、投影レンズ１８を用いる場合、レーザ光１４が、当該投影レンズ１８の光学系の倍率で換算される。すなわち、投影マスクパターン１５のパターンが、投影レンズ１８の光学系の倍率で換算され、ガラス基板３０上の所定の領域がレーザアニールされる。
すなわち、投影マスクパターン１５のマスクパターンは、投影レンズ１８の光学系の倍率で換算され、ガラス基板３０上の所定の領域がレーザアニールされる。例えば、投影レンズ１８の光学系の倍率が約２倍であると、投影マスクパターン１５のマスクパターンは、約１／２（０．５）倍され、ガラス基板３０の所定の領域がレーザアニールされる。なお、投影レンズ１８の光学系の倍率は、約２倍に限られず、どのような倍率であってもよい。投影マスクパターン１５のマスクパターンは、投影レンズ１８の光学系の倍率に応じて、ガラス基板３０上の所定の領域がレーザアニールされる。例えば、投影レンズ１８の光学系の倍率が４倍であれば、投影マスクパターン１５のマスクパターンは、約１／４（０．２５）倍され、ガラス基板３０の所定の領域がレーザアニールされる。
また、投影レンズ１８が倒立像を形成する場合、ガラス基板３０に照射される投影マスクパターン１５の縮小像は、投影レンズ１８のレンズの光軸を中心に１８０度回転したパターンとなる。一方、投影レンズ１８が正立像を形成する場合、ガラス基板３０に照射される投影マスクパターン１５の縮小像は、当該投影マスクパターン１５そのままとなる。
上記のとおり、本発明の第２の実施形態では、１個の投影レンズ１８を用いて、レーザアニールを行った場合であっても、ガラス基板３０全体において、互いに隣接する薄膜トランジスタ２０の特性は、互いに異なることになり、当該特性の違いによる表示の違い（例えば色の濃淡などの違い）が“線状”に表れることが無くなる。そのため、液晶画面において表示むらが“スジ”とならず、当該表示むらが強調されることを防止することができる。
なお、以上の説明において、「垂直」「平行」「平面」「直交」等の記載がある場合に、これらの各記載は厳密な意味ではない。すなわち、「垂直」「平行」「平面」「直交」とは、設計上や製造上等における公差や誤差が許容され、「実質的に垂直」「実質的に平行」「実質的に平面」「実質的に直交」という意味である。なお、ここでの公差や誤差とは、本発明の構成・作用・効果を逸脱しない範囲における単位のことを意味するものである。
また、以上の説明において、外観上の寸法や大きさが「同一」「等しい」「異なる」等の記載がある場合に、これらの各記載は厳密な意味ではない。すなわち、「同一」「等しい」「異なる」とは、設計上や製造上等における公差や誤差が許容され、「実質的に同一」「実質的に等しい」「実質的に異なる」という意味である。なお、ここでの公差や誤差とは、本発明の構成・作用・効果を逸脱しない範囲における単位のことを意味するものである。
本発明を諸図面や実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。従って、これらの変形や修正は本発明の範囲に含まれることに留意されたい。例えば、各手段、各ステップ等に含まれる機能等は論理的に矛盾しないように再配置可能であり、複数の手段やステップ等を１つに組み合わせたり、或いは分割したりすることが可能である。また、上記実施の形態に示す構成を適宜組み合わせることとしてもよい。
１０ レーザ照射装置
１１ レーザ光源
１２ カップリング光学系
１３ マイクロレンズアレイ
１４ レーザ光
１５ 投影マスクパターン
１６ 透過領域
１７ マイクロレンズ
１８ 投影レンズ
２０ 薄膜トランジスタ
２１ アモルファスシリコン薄膜
２２ ポリシリコン薄膜
２３ ソース
２４ ドレイン
３０ ガラス基板

Claims (8)

  1. レーザ光を発生する光源と、
    ガラス基板上の複数の薄膜トランジスタの各々の前記薄膜トランジスタに含まれるソース電極とドレイン電極との間に被着されたアモルファスシリコン薄膜の所定の領域にレーザ光を照射して、ポリシリコン薄膜を形成する投影レンズと、
    前記投影レンズ上に設けられ、前記複数の薄膜トランジスタの各々に対して前記レーザ光が照射されるように複数の開口部が設けられ、前記開口部は一の薄膜トランジスタに対応する投影マスクパターンと、を備え、
    前記投影レンズは、所定の方向に移動する前記ガラス基板上の前記複数の薄膜トランジスタに対して、前記投影マスクパターンを介して前記レーザ光を照射し、
    前記投影マスクパターンは、前記移動する方向に直交する一列において前記開口部が連続しないように設けられ、前記レーザ光が照射された前記複数の薄膜トランジスタにおいて、隣接する薄膜トランジスタの隣接するアモルファスシリコン薄膜に対し前記投影マスクパターンを介して異なるレーザ光が照射される
    ことを特徴とするレーザ照射装置。
  2. 前記投影レンズは、前記レーザ光を分離可能なマイクロレンズアレイに含まれる複数のマイクロレンズであり、
    前記投影マスクパターンは、前記移動する方向に直交する一列のマイクロレンズのうち、前記開口部を介してレーザ光を照射するマイクロレンズが互いに隣接しないように、当該開口部が設けられる
    ことを特徴とする請求項１に記載のレーザ照射装置。
  3. 前記光源から照射されたレーザ光は、一回の照射において、前記直交する一列に対応するマイクロレンズを介して、前記複数の薄膜トランジスタに照射され、
    前記投影マスクパターンは、前記一列に対応するマイクロレンズのうち、互いに隣接しないマイクロレンズを介してレーザ光が照射されるように、前記開口部が設けられることを特徴とする請求項２に記載のレーザ照射装置。
  4. 前記投影レンズは、前記複数の薄膜トランジスタの各々に対して、所定数のレーザ光を照射し、
    前記投影マスクパターンは、前記移動する方向に対して、所定数の開口部が設けられることを特徴とする請求項１乃至３のいずれか記載のレーザ照射装置。
  5. レーザ光を発生する第１のステップと、
    ガラス基板上の複数の薄膜トランジスタの各々の前記薄膜トランジスタに含まれるソース電極とドレイン電極との間に被着されたアモルファスシリコン薄膜の所定の領域にレーザ光を照射して、ポリシリコン薄膜を形成するに際して、複数の開口部を含み前記開口部は一の薄膜トランジスタに対応する投影マスクパターンが設けられた投影レンズを用いて、前記レーザ光を照射する第２のステップと、
    前記レーザ光が照射されるごとに、前記ガラス基板を所定の方向に移動する第３のステップと、を含み、
    第２のステップにおいて、前記移動する方向に直交する一列において、前記開口部が連続しないように配置された前記投影マスクパターンを介して、前記複数の薄膜トランジスタにおいて、隣接する薄膜トランジスタの隣接するアモルファスシリコン薄膜に対して前記投影マスクパターンを介して異なる前記レーザ光を照射する
    ことを特徴とする薄膜トランジスタの製造方法。
  6. 前記投影レンズは、前記レーザ光を分離可能なマイクロレンズアレイに含まれる複数のマイクロレンズであり、
    第２のステップにおいて、前記移動する方向に直交する一列のマイクロレンズのうち、前記開口部を介してレーザ光を照射するマイクロレンズが互いに隣接しないように、当該開口部が設けられた前記投影マスクパターンを介して、前記レーザ光を照射する
    ことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
  7. 前記投影マスクパターンは、前記一列に対応するマイクロレンズのうち、互いに隣接しないマイクロレンズを介してレーザ光が照射されるように、前記開口部が設けられ、
    前記第２のステップにおいて、前記レーザ光は、一回の照射において、直交方向の一列に対応するマイクロレンズを介して、前記複数の薄膜トランジスタに照射され、
    ことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
  8. 第２のステップにおいて、前記移動する方向に対して所定数の開口部が設けられた投影マスクパターンを介して、前記複数の薄膜トランジスタの各々に対して、当該所定数のレーザ光を照射する
    ことを特徴とする請求項５乃至７のいずれかに記載の薄膜トランジスタの製造方法。
JP2018550919A 2016-11-16 2016-11-16 レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法 Expired - Fee Related JP6761479B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/083991 WO2018092218A1 (ja) 2016-11-16 2016-11-16 レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2018092218A1 JPWO2018092218A1 (ja) 2019-07-18
JP6761479B2 true JP6761479B2 (ja) 2020-09-23

Family

ID=62146277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550919A Expired - Fee Related JP6761479B2 (ja) 2016-11-16 2016-11-16 レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US10896817B2 (ja)
JP (1) JP6761479B2 (ja)
CN (1) CN109964304A (ja)
TW (1) TW201834024A (ja)
WO (1) WO2018092218A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004682B2 (en) * 2016-12-15 2021-05-11 Sakai Display Products Corporation Laser annealing apparatus, laser annealing method, and mask
KR20220006880A (ko) * 2020-07-09 2022-01-18 주식회사루미지엔테크 단결정 기판의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260681A (ja) * 1996-03-23 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11243057A (ja) * 1998-02-26 1999-09-07 Sony Corp 半導体装置の製造方法および半導体装置の製造装置
JP5030382B2 (ja) * 2002-08-19 2012-09-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上のフィルム領域を処理して、こうした領域内及びその端部領域をほぼ均一にするレーザ結晶化プロセス及びシステム
TWI351713B (en) * 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
JP5534402B2 (ja) * 2009-11-05 2014-07-02 株式会社ブイ・テクノロジー 低温ポリシリコン膜の形成装置及び方法
KR101073551B1 (ko) * 2009-11-16 2011-10-17 삼성모바일디스플레이주식회사 레이저 마스크 및 이를 이용한 순차적 측면 고상 결정화 방법
KR20120101087A (ko) * 2009-11-24 2012-09-12 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 비주기적인 펄스 순차 측면 고상화를 위한 시스템 및 방법
JP6471379B2 (ja) 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Also Published As

Publication number Publication date
WO2018092218A1 (ja) 2018-05-24
TW201834024A (zh) 2018-09-16
CN109964304A (zh) 2019-07-02
US20190267235A1 (en) 2019-08-29
US10896817B2 (en) 2021-01-19
JPWO2018092218A1 (ja) 2019-07-18

Similar Documents

Publication Publication Date Title
JP6781872B2 (ja) レーザ照射装置および薄膜トランジスタの製造方法
US20200176284A1 (en) Laser irradiation device, method of manufacturing thin film transistor, and projection mask
JP6761479B2 (ja) レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
US20190287790A1 (en) Laser irradiation apparatus and method of manufacturing thin film transistor
US10840095B2 (en) Laser irradiation device, thin-film transistor and thin-film transistor manufacturing method
WO2019138674A1 (ja) レーザ照射装置、及び、レーザ照射方法
WO2019146354A1 (ja) レーザ照射装置、投影マスク及びレーザ照射方法
WO2018155455A1 (ja) レーザ照射装置、薄膜トランジスタの製造方法、プログラムおよび投影マスク
US20200171601A1 (en) Laser irradiation device, method of manufacturing thin film transistor, program, and projection mask
WO2019111362A1 (ja) レーザ照射装置、レーザ照射方法、および、投影マスク
WO2018101154A1 (ja) レーザ照射装置および薄膜トランジスタの製造方法
TW201820731A (zh) 雷射照射裝置及薄膜電晶體的製造方法
JP2019062079A (ja) レーザ照射装置、レーザ照射方法及び投影マスク
TW201911580A (zh) 雷射照射裝置、投影遮罩、雷射照射方法及其程式
JP2019102621A (ja) レーザ照射装置、レーザ照射方法及び投影マスク

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200904

R150 Certificate of patent or registration of utility model

Ref document number: 6761479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees