JP6771410B2 - 支持体、および半導体装置の製造方法 - Google Patents

支持体、および半導体装置の製造方法 Download PDF

Info

Publication number
JP6771410B2
JP6771410B2 JP2017050063A JP2017050063A JP6771410B2 JP 6771410 B2 JP6771410 B2 JP 6771410B2 JP 2017050063 A JP2017050063 A JP 2017050063A JP 2017050063 A JP2017050063 A JP 2017050063A JP 6771410 B2 JP6771410 B2 JP 6771410B2
Authority
JP
Japan
Prior art keywords
substrate
convex portion
support
regions
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017050063A
Other languages
English (en)
Other versions
JP2018156972A (ja
Inventor
浮田 康成
康成 浮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017050063A priority Critical patent/JP6771410B2/ja
Publication of JP2018156972A publication Critical patent/JP2018156972A/ja
Application granted granted Critical
Publication of JP6771410B2 publication Critical patent/JP6771410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明の実施形態は、支持体、および半導体装置の製造方法に関する。
半導体装置を製造するプロセスにおいて、基板の厚みが薄くなるように加工する場合がある。
例えば、システムLSI(Large Scale Integrated circuit:大規模集積回路)、DRAM(Dynamic Random Access Memory)、NAND/NOR型フラッシュメモリ、MRAM(Magneto resistive Random Access Memory:磁気抵抗ランダムアクセスメモリ)、およびFeRAM(Ferroelectric Random Access Memory:強誘電体RAM)などにおいては、多層チップ化や薄型パッケージ化を目的として、基板の裏面側(半導体素子が設けられた面とは反対側の面側)を加工する場合がある。
また、ディスクリート半導体装置においては、導通損失の低減を目的として、基板の裏面側を加工する場合がある。例えば、パワーMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor:金属酸化物半導体電界効果トランジスタ)ではオン抵抗(RonA)の低減、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)ではオン電圧(VCE(sat))の低減を目的として、基板の裏面側を加工している。
基板の裏面を加工する場合には、基板の表面(半導体素子が設けられた面)と加工装置(例えば、研削装置)のステージとが対峙するようにして、基板がステージ上に載置される。
ここで、基板の表面には、凸部が設けられる場合がある。例えば、基板の表面に設けられた配線を絶縁するために、線状の絶縁膜が基板の表面に設けられる場合がある。凸部が設けられた基板をステージ上に載置すると、凸部により基板が支持されることになる。そのため、加工時の荷重により、基板の凸部が設けられた領域に応力集中が発生し、基板にクラックが発生するおそれがある。
この場合、基板の表面にダミーの凸部を設ければ、応力集中を緩和させることができる。ところが、基板の表面には、例えば、電極や放熱領域などが設けられている。そのため、基板の表面にダミーの凸部を追加すれば、配線や半田付けが困難となったり、放熱性が低下したりするおそれがある。
そこで、基板の表面に要素を追加することなく、基板の裏面を加工する際に発生する応力集中を緩和させることができる技術の開発が望まれていた。
国際公開第2009/081880号
本発明が解決しようとする課題は、基板の裏面を加工する際に発生する応力集中を緩和させることができる支持体、および半導体装置の製造方法を提供することである。
実施形態に係る支持体は、半導体素子と、第1の凸部と、が設けられた第1の領域を複数有し、前記複数の第1の領域を覆う保護テープが貼り付けられた基板を支持する支持体である。
この支持体は、それぞれが前記複数の第1の領域と対峙する複数の第2の領域を有する基部と、前記複数の第2の領域のそれぞれに設けられ、前記第1の領域と前記第2の領域とを対峙させた際に、前記第1の領域の前記第1の凸部が設けられていない部分に、前記保護テープを介して接触する第2の凸部と、を備えている。
本実施の形態に係る支持体1を例示するための模式斜視図である。 (a)は、領域10の模式平面図である。(b)は、領域10の模式断面図である。 (a)〜(d)は、他の実施形態に係る支持体1の凸部および孔を例示するための模式図である。 比較例に係る基板100の裏面加工を例示するための模式断面図である。 凸部103aを例示するための模式平面図である。 本実施の形態に係る基板100の裏面加工を例示するための模式断面図である。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
(支持体1)
図1は、本実施の形態に係る支持体1を例示するための模式斜視図である。
図2(a)は、領域10(第2の領域の一例に相当する)の模式平面図である。
図2(b)は、領域10の模式断面図である。
図1、図2(a)、(b)に示すように、支持体1には、基部11および凸部12(第2の凸部の一例に相当する)が設けられている。
基部11は、板状を呈するものとすることができる。基部11の一方の主面11aは、複数の領域10に区画されている。複数の領域10は、マトリクス状に配置されている。複数の領域10の配置は、載置される基板100(例えば、半導体ウェーハ)の半導体素子が設けられた複数の領域102(第1の領域の一例に相当する)の配置に対応している。そのため、支持体1に基板100を載置した際には、支持体1の1つの領域10は、基板100の1つの領域102に対峙する。
すなわち、支持体1は、半導体素子と凸部103(第1の凸部の一例に相当する)とが設けられた領域102を複数有する基板100を支持する。支持体1は、それぞれが複数の領域102と対峙する複数の領域10を有する基部11と、複数の領域10のそれぞれに設けられた凸部12と、を備えている。
なお、複数の領域10の数や配置などは例示をしたものに限定されるわけではなく、載置される基板100に設けられた複数の領域102の数や配置などに応じて適宜変更することができる。
基部11の平面形状や平面寸法には特に限定はないが、支持体1(基部11)を加工装置のステージ105に保持させることを考慮すると、基部11の平面形状や平面寸法は、基板100の平面形状や平面寸法と同様とすることが好ましい。
基部11の材料や厚みには特に限定はないが、軽量且つある程度の剛性を有する基部11とすることが好ましい。
基部11の材料は、例えば、アルミニウムなどの金属、シリコン、樹脂、ガラスなどとすることができる。
基部11の厚みは、例えば、0.5mm以上、1mm以下とすることができる。
凸部12は、基部11の一方の主面11aに複数設けられている。1つの領域10には、少なくとも1つの凸部12が設けられている。図1、図2(a)、(b)に例示をした支持体1の場合には、1つの領域10に4つの凸部12が設けられている。
後述するように、支持体1の複数の凸部12が設けられた側に基板100を載置した際には、基板100が、複数の凸部12と、基板100の表面側に設けられた複数の凸部103とにより支持される。この場合、凸部12の高さと凸部103の高さとの差が余り大きくなると、応力集中を緩和させる効果が低減することになる。本発明者の得た知見によれば、凸部12の高さと凸部103の高さとの差は、±1μm以下となるようにすることが好ましい。この場合、凸部12の高さは、例えば、1μm以上、20μm以下とすることができる。
凸部12の頂面12aは、平坦面とすることが好ましい。凸部12の頂面12aが平坦面となっていれば、基板100との接触面積を大きくすることができるので、基板100に局所的で大きな応力が発生するのを抑制することができる。
また、1つの領域10における凸部12の頂面12aの総面積を大きくすれば、基板100に局所的で大きな応力が発生するのを抑制することが容易となる。
そのため、1つの領域10における凸部12の頂面12aの総面積は、0.12mm以上とすることが好ましい。例えば、1つの領域10に凸部12が4つ設けられる場合には、1つの凸部12の頂面12aの面積は、0.03mm以上とすることが好ましい。この場合、凸部12が円柱の場合には、1つの凸部12の直径寸法が、0.2mm以上となるようにすればよい。なお、後述する図3(d)に示すように、1つの領域10に1つの凸部12が設けられる場合には、凸部12の頂面12aの面積が0.12mm以上となるようにすればよい。
複数の凸部12の材料には特に限定はなく、加工性を考慮して適宜選択することができる。複数の凸部12の材料は、例えば、アルミニウムなどの金属、ポリイミドなどの樹脂とすることができる。
複数の凸部12は基部11と一体に形成することもできるし、基部11の主面11aに複数の凸部12を設けることもできる。例えば、切削加工により、複数の凸部12と基部11とを一体に形成することができる。また、シリコン、アルミニウム、樹脂、ガラスなどを用いた基部11の主面11aに樹脂をコーティングし、これをパターニングして複数の凸部12を形成することができる。
また、基部11には複数の孔13を設けることができる。複数の孔13は、基部11を厚み方向に貫通している。後述する図6に示すように、支持体1は加工装置のステージ105の上に載置される。基板100は支持体1の上に載置される。ステージ105には、溝や孔などの吸引部105aが設けられ、吸引部105aは吸引装置に接続されている。吸引部105aに接続された吸引装置により支持体1が吸引され、支持体1がステージ105に保持される。この際、基部11に設けられた複数の孔13を介して基板100が吸引され、基板100が支持体1を介してステージ105に保持される。すなわち、複数の孔13は、基板100を吸引するために設けられている。
図1に例示をしたように、全ての領域10に孔13を設けることができるが、基板100を保持できるのであれば必ずしも全ての領域10に孔13を設ける必要はない。また、1つの領域10に複数の孔13を設けることもできる。すなわち、支持体1は、複数の領域10の少なくとも一部に設けられ、厚み方向を貫通する孔13を有している。
複数の孔13は、複数の凸部12と重ならない位置に設けられている。この場合、複数の孔13は、等間隔となるように均等に配置されていてもよいし、基部11の周縁領域と中央領域に偏在していてもよい。複数の孔13の開口形状には特に限定がなく、複数の凸部12の配置に応じて適宜変更することができる。なお、図2(a)に示したように、複数の孔13の開口形状を円形とすれば、複数の孔13の加工が容易となる。
複数の孔13の数や開口寸法は、必要となる吸引力に応じて適宜変更することができる。例えば、基板100が8インチウェーハの場合には、直径寸法が1mm程度の複数の孔13を、9.8mmピッチでマトリクス状に設けるようにすることができる。
図3(a)〜(d)は、他の実施形態に係る支持体1の凸部および孔を例示するための模式図である。
図3(a)に示すように、複数の凸部12bの平面形状は多角形とすることができる。図3(a)においては、複数の凸部12bの平面形状は四角形としている。複数の凸部12bは、等ピッチでマトリクス状に配置することができる。複数の凸部12bのうちの1つは、領域10の中心に設けることもできるし、領域10の中心からズレた位置に設けることもできる。図3(a)においては、複数の凸部12bのうちの1つは、領域10の中心に設けられている。孔13aの開口形状は多角形とすることができる。図3(a)においては、孔13aの開口形状は四角形としている。
図3(b)に示すように、凸部12の平面形状は円形や楕円形などの曲線からなる図形とすることができる。図3(b)においては、複数の凸部12の平面形状は円形としている。複数の凸部12は、等ピッチでマトリクス状に配置することができる。複数の凸部12のうちの1つは、領域10の中心に設けることもできるし、領域10の中心からズレた位置に設けることもできる。図3(b)においては、複数の凸部12のうちの1つは、領域10の中心に設けられている。孔13は複数設けることができる。複数の孔13の開口形状は円形や楕円形などの曲線からなる図形とすることができる。図3(b)においては、複数の孔13の開口形状は円形としている。
また、図3(a)、(b)においてはマトリクス状に配置された複数の凸部12、12aを例示したが、複数の凸部12、12aは円周上や同心円上に設けることもできる。また、複数の凸部12、12aは前述した様な規則的な配置とすることもできるし、ランダムな位置に設けることもできる。
図3(c)に示すように、凸部12cの平面形状は複数の直線部分が交差する形状とすることができる。図3(c)においては、凸部12cの平面形状は升目状としている。この場合、升目状の直線部分は等ピッチで配置されていてもよいし、ランダムな位置に設けられていてもよい。また、複数の直線部分は互いに平行となっていてもよいし、平行となっていなくてもよい。
図3(d)に示すように、凸部12dの数は1つとすることもできる。凸部12dの数を1つとする場合には、凸部12dの頂面の面積を大きくすれば良い。例えば、前述したように、凸部12dの頂面12の面積が0.12mm以上となるようにすればよい。凸部12dの平面寸法が大きくなる場合には、平面視における凸部12dの角部にC面取りやR面取りを施すこともできる。図3(d)においては、平面視における凸部12dの角部にR面取りを施している。
また、図3(a)〜(d)に示すように、支持体1に基板100を載置した際には、支持体1の1つの領域10は、基板100の1つの領域102と対峙する。また、領域102の周縁には凸部103が設けられている。そして、後述する図6に示すように、支持体1と基板100との間には保護テープ104が設けられている。そのため、平面視において、凸部12、12b〜12dの外縁と、凸部103の内縁との間の最短距離L1が余り短くなると保護テープ104が屈曲しにくくなり、凸部12、12b〜12dと基板100との間に隙間が生じたり、凸部103と基部11との間に隙間が生じたりするおそれがある。
本発明者の得た知見によれば、保護テープ104の厚みをT(mm)とした場合に、「L1≧2T」となるようにすれば、凸部12、12b〜12dと基板100との間に隙間が生じたり、凸部103と基部11との間に隙間が生じたりするのを抑制することができる。
次に、支持体1の作用について例示をする。
図4は、比較例に係る基板100の裏面加工を例示するための模式断面図である。
基板100の表面100aには図示しない半導体素子や配線が設けられている。
図4に示すように、基板100の表面100aは複数の領域102に区画され、複数の領域102のそれぞれに半導体素子や配線が設けられている。後述するように、基板100は領域102の周縁に沿って切断され、複数の半導体装置101が製造されることになる。
ここで、半導体装置101と外部の回路との接続を容易とするために、半導体装置101の周縁近傍には配線が設けられている。そして、半導体装置101の周縁近傍に設けられた配線を絶縁するために凸部103がさらに設けられる場合がある。凸部103は、例えば、ポリイミドなどの樹脂を用いた線状の絶縁膜である。凸部103の高さは、例えば、15μm程度である。
基板100の裏面100bを加工する場合には、基板100の保護テープ104が貼り付けられた側と加工装置(例えば、研削装置)のステージ105とが対峙するようにして、基板100がステージ105の上に載置される。また、吸引部105aに接続された吸引装置によりにより保護テープ104を介して基板100が吸引され、基板100がステージ105に保持される。
この際、凸部103により基板100が支えられることになる。
この様な状態で基板100の裏面100bを加工すると、加工時の荷重Pにより、基板100の凸部103が設けられた領域に応力集中が発生し、基板100にクラック106が発生するおそれがある。クラック106は、凸部103の高さが高くなるほど発生しやすくなる。
この場合、基板100の表面100aにダミーの凸部103aを設ければ、応力集中を緩和させることができる。
図5は、凸部103aを例示するための模式平面図である。
図5に示すように、平面視において、領域102の周縁を囲む様に設けられた凸部103の内部にダミーの凸部103aを設ければ、応力集中を緩和させることができる。
ところが、領域102には、半導体素子や配線が設けられるとともに、電極や放熱領域などが設けられている。そのため、基板100の表面100aにダミーの凸部103aを追加すれば、配線や半田付けが困難となったり、放熱性が低下したりするおそれがある。 この場合、ステージ105に凸部103aを設けると、領域102の形状や大きさが変わった場合、例えば、半導体装置101の品種が変わった場合に迅速な対応が図れなくなる。
そこで、本実施の形態に係る基板100の裏面加工においては、基板100とステージ105との間に支持体1を設けるようにしている。
図6は、本実施の形態に係る基板100の裏面加工を例示するための模式断面図である。
図6に示すように、基板100の表面100aおよび凸部103は、保護テープ104により覆われている。すなわち、保護テープ104は、複数の領域102を覆っている。保護テープ104は、いわゆるダイシングテープとすることができる。保護テープ104の基板100側は粘着性を有し、保護テープ104の基板100側とは反対側は粘着性を有していない。保護テープ104の厚みは、例えば、0.08mm程度とすることができる。
支持体1はステージ105の上に載置されている。基部11の、複数の凸部12が設けられた側(複数の領域10が設けられた側)と反対側の面は、ステージ105と対峙している。また、基板100の保護テープ104が貼り付けられた側と、基部11の複数の凸部12が設けられた側とが対峙するようにして、基板100が支持体1の上に載置されている。すなわち、基板100の複数の領域102を支持体1の複数の領域10と対峙させている。前述したように、吸引部105aに接続された吸引装置により支持体1が吸引され、支持体1がステージ105に保持される。この際、基部11に設けられた複数の孔13を介して保護テープ104が貼り付けられた基板100がステージ105に保持される。
基部11には凸部12が設けられているので、図6に示すように、凸部12と凸部103により基板100が支えられることになる。また、前述したように、凸部12の高さと凸部103の高さとの差は小さくされている。
この様な状態で基板100の裏面100bを加工すると、加工時の荷重Pにより、基板100の凸部103が設けられた領域や、基板100の凸部12が接触する領域に応力集中が発生する。しかしながら、凸部12の高さと凸部103の高さとの差は小さくされているので、発生する応力集中を緩和させることができる。そのため、基板100にクラック106が発生するのを抑制することができる。
この場合、凸部12の高さと凸部103の高さとの差を±1μm以下としたり、1つの領域10における凸部12の頂面12aの総面積を0.12mm以上としたりすれば、応力集中を緩和させることが容易となる。
また、保護テープ104の厚みをT(mm)とした場合に、「L1≧2T」となるようにすれば、凸部12と基板100との間に隙間が生じたり、凸部103と基部11との間に隙間が生じたりするのを抑制することができる。
また、半導体装置101の複数の品種に対応して複数種類の支持体1を備えておけば、半導体装置101の品種が変わった場合に迅速な対応を図ることができる。この場合、支持体1の構成は簡易であり、支持体1の数も少なくて済むので製造コストが大幅に増大することはない。
(半導体装置の製造方法)
まず、基板100の表面100aを複数の領域102に区画し、複数の領域102のそれぞれに半導体素子、配線、電極、放熱領域などの要素を順次形成する。また、複数の領域102のそれぞれに凸部103を形成する。
続いて、複数の領域102を覆うように保護テープ104を貼り付ける。
これらの形成には、既知の半導体製造プロセスを適用することができるので、詳細な説明は省略する。
次に、基板100の裏面100b(領域102が設けられた側とは反対側の面)を加工する。
まず、加工装置のステージ105の上に支持体1を載置する。基部11の、凸部12が設けられた側と反対側の面は、ステージ105と対峙させる。
続いて、基板100の保護テープ104が貼り付けられた側と、基部11の凸部12が設けられた側とが対峙するようにして、基板100を支持体1の上に載置する。
続いて、吸引部105aに接続された吸引装置により支持体1を吸引し、支持体1をステージ105に保持させる。この際、基部11に設けられた複数の孔13を介して保護テープ104が貼り付けられた基板100がステージ105に保持される。
続いて、加工装置に設けられた研削砥石などの工具を用いて基板100の裏面100bを加工する。なお、加工手順や加工条件には既知の技術を適用することができるので詳細な説明は省略する。
加工が終了した場合には、吸引装置による吸引を停止し、加工装置から基板100を取り外す。
次に、基板100を領域102の周縁に沿って切断し、複数の半導体装置101を個片化する。基板100の切断は、既知のダイシング装置などを用いて行うことができるので詳細な説明は省略する。
以上の様にして半導体装置101を製造することができる。
以上に説明したように、本実施の形態に係る半導体装置の製造方法は以下の工程を備えることができる。
支持体1を加工装置のステージ105に載置する工程。
支持体1の上に、半導体素子と、凸部103と、が設けられた領域102を複数有する基板100を載置する工程。
基板100の、領域102が設けられた側とは反対側の面を加工する工程。
そして、支持体1を加工装置のステージ105に載置する工程において、支持体1の複数の領域10が設けられる側とは反対側の面を、ステージ105と対峙させ、基板100を載置する工程において、基板100の複数の領域102を支持体1の領域10と対峙させるようにする。
この場合、基板100は、複数の領域102を覆う保護テープ104をさらに有することができる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1 支持体、10 領域、11 基部、11a 主面、12 凸部、12a 頂面、12b〜12d 凸部、13 孔、100 基板、100a 表面、100b 裏面、101 半導体装置、102 領域、103 凸部、103a 凸部、104 保護テープ、105 ステージ、106 クラック

Claims (6)

  1. 半導体素子と、第1の凸部と、が設けられた第1の領域を複数有し、前記複数の第1の領域を覆う保護テープが貼り付けられた基板を支持する支持体であって、
    それぞれが前記複数の第1の領域と対峙する複数の第2の領域を有する基部と、
    前記複数の第2の領域のそれぞれに設けられ、前記第1の領域と前記第2の領域とを対峙させた際に、前記第1の領域の前記第1の凸部が設けられていない部分に、前記保護テープを介して接触する第2の凸部と、
    を備えている支持体。
  2. 前記支持体は、前記複数の第2の領域の少なくとも一部に設けられ、厚み方向を貫通する孔をさらに備えている請求項1記載の支持体。
  3. 前記基部は、シリコン、金属、樹脂、およびガラスの少なくともいずれかを含み、
    前記第2の凸部は、樹脂を含む請求項1または2に記載の支持体。
  4. 前記基部および前記第2の凸部は、金属を含み、一体に設けられている請求項1または2に記載の支持体。
  5. 請求項1〜4のいずれか1つに記載の支持体を加工装置のステージに載置する工程と、
    前記支持体の上に、半導体素子と、第1の凸部と、が設けられた第1の領域を複数有し、前記複数の第1の領域を覆う保護テープが貼り付けられた基板を載置する工程と、
    前記基板の、前記第1の領域が設けられた側とは反対側の面を加工する工程と、
    を備え、
    前記支持体を加工装置のステージに載置する工程において、前記支持体の複数の第2の領域が設けられる側とは反対側の面を、前記ステージと対峙させ、
    前記基板を載置する工程において、前記基板の複数の第1の領域を前記支持体の複数の第2の領域と対峙させるとともに、前記第2の領域に設けられた第2の凸部を前記第1の領域の前記第1の凸部が設けられていない部分に、前記保護テープを介して接触させる半導体装置の製造方法。
  6. 前記基板は、前記複数の第1の領域を覆う保護テープをさらに有する請求項5記載の半導体装置の製造方法。
JP2017050063A 2017-03-15 2017-03-15 支持体、および半導体装置の製造方法 Active JP6771410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017050063A JP6771410B2 (ja) 2017-03-15 2017-03-15 支持体、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017050063A JP6771410B2 (ja) 2017-03-15 2017-03-15 支持体、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018156972A JP2018156972A (ja) 2018-10-04
JP6771410B2 true JP6771410B2 (ja) 2020-10-21

Family

ID=63718273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017050063A Active JP6771410B2 (ja) 2017-03-15 2017-03-15 支持体、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6771410B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158231A (ja) * 2005-12-08 2007-06-21 Seiko Epson Corp 基板の加工方法、保護基板及び電子機器
JP2007250789A (ja) * 2006-03-15 2007-09-27 Shin Etsu Polymer Co Ltd 半導体ウエハの保護構造およびこれを用いた半導体ウエハの研削方法
JP5379377B2 (ja) * 2007-12-10 2013-12-25 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
JP5184941B2 (ja) * 2008-03-31 2013-04-17 リンテック株式会社 接着シート製造装置及び製造方法

Also Published As

Publication number Publication date
JP2018156972A (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
JP6515694B2 (ja) 半導体装置
JP2011181641A (ja) パッケージ基板の加工方法
JP2016004835A (ja) 積層デバイスの製造方法
US20160351462A1 (en) Fan-out wafer level package and fabrication method thereof
WO2014038310A1 (ja) 半導体素子の製造方法
CN104112669A (zh) 半导体装置的生产方法
JP6771410B2 (ja) 支持体、および半導体装置の製造方法
JP2015204375A (ja) 半導体装置
JP2016167573A (ja) 半導体装置の製造方法
JP2015204374A (ja) 半導体装置
JP2015199153A (ja) 保持テーブル、該保持テーブルを用いた研削方法及び切削方法
TWI584431B (zh) 超薄半導體元件封裝結構的製造方法
JP4994757B2 (ja) 半導体装置の製造方法、半導体ウエハおよび半導体装置
JP2001308234A (ja) 半導体装置の製造方法
JP2017073472A (ja) 半導体装置の製造方法
JP5693395B2 (ja) 半導体装置
US10685831B2 (en) Semiconductor structures and fabrication methods thereof
JP6135528B2 (ja) 半導体装置の製造方法
JP6939596B2 (ja) パワーモジュール用基板の製造方法及びセラミックス‐銅接合体
TWI678773B (zh) 功率晶片封裝結構
JP2016213431A (ja) 結合構造、その製造方法およびダイ構造
US10535562B2 (en) Processing method for workpiece
JP2017220576A (ja) 半導体装置
JP2005302985A (ja) 半導体ウェーハおよび半導体チップ
US20150132527A1 (en) Handle wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200929

R151 Written notification of patent or utility model registration

Ref document number: 6771410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151