JP5693395B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5693395B2 JP5693395B2 JP2011136859A JP2011136859A JP5693395B2 JP 5693395 B2 JP5693395 B2 JP 5693395B2 JP 2011136859 A JP2011136859 A JP 2011136859A JP 2011136859 A JP2011136859 A JP 2011136859A JP 5693395 B2 JP5693395 B2 JP 5693395B2
- Authority
- JP
- Japan
- Prior art keywords
- metal base
- base plate
- semiconductor device
- insulating substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 229910052751 metal Inorganic materials 0.000 claims description 135
- 239000002184 metal Substances 0.000 claims description 135
- 239000000758 substrate Substances 0.000 claims description 59
- 239000004519 grease Substances 0.000 description 27
- 239000011347 resin Substances 0.000 description 17
- 229920005989 resin Polymers 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 230000017525 heat dissipation Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000005855 radiation Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
即ち、本発明の一態様における半導体装置は、ネジ止めされる方形状の金属製ベース板の第1主面には、発熱性の半導体素子を実装した絶縁基板が接合される半導体装置であって、上記金属製ベース板は、ネジ止め用貫通穴と、溝とを備え、ネジ止め用貫通穴は、金属製ベース板の対向する二辺にそれぞれ隣接して設けられ、第1主面を含み金属製ベース板を貫通する穴であり、溝は、凹状であり、第1主面における絶縁基板以外の空き領域において、一方のネジ止め用貫通穴と絶縁基板との間に設けられ、金属製ベース板の対向する二辺に沿った絶縁基板の一辺に沿って延在する、ことを特徴とする。
図1には、本発明の実施の形態1にかかる電力用半導体装置110の断面図が示されている。電力用半導体装置110は、ネジ止めされる方形状の金属製ベース板に、発熱性の半導体装置を実装した絶縁基板を接合した半導体装置であり、その基本的構成部分としては、金属製ベース板100、絶縁基板2、半導体装置(下記のIGBT5、FWDI6が相当)を有する。また、図2は、絶縁基板2を接合した金属製ベース板100における下記溝102の位置関係を示した平面図である。
各ネジ止め用貫通穴101a,101bは、金属製ベース板100において対向する二辺100b,100c(図2)にそれぞれ隣接して一つずつ形成され、第1主面100aを含み金属製ベース板100を貫通している。本実施形態1では、対向する二辺100b,100cは、長方形状の金属製ベース板100における短辺に対応する。
上述したように特許文献1には、金属ベース板の四隅に配置されるそれぞれのネジ止め用貫通穴の周囲に溝を形成することが開示されている。このように溝を配置することにより、金属ベース板を放熱フィンにネジ止めする際、ネジ止め用の全ての貫通穴の周囲が溝によって撓むことが可能となり、絶縁基板へ作用する応力は緩和される。しかしながら、金属ベース板と放熱フィンとの間に塗布した放熱グリースは、金属ベース板の四隅で囲い込まれる形態となる。よって、金属ベース板の四隅における各ネジ止め用貫通穴の周囲に溝を形成する構成は、金属ベース板の面外への放熱グリースの流動を阻害し、その結果、絶縁基板に対応する箇所において放熱グリースが厚くなりやすく、放熱性の低下を招来する。
溝102を設けることで、従来と同様に、金属製ベース板100をヒートシンク11にネジ止めする際に生じる応力を溝102に集中させることができ、絶縁基板2の割れを防止することができる。
即ち、溝102を設けることにより、金属製ベース板100は、その長辺100eの垂直2等分線を対称軸としたときに非対称な形状となる。この形状にすることによって、絶縁基板2を金属製ベース板100にはんだ付けする際、及び、樹脂ケース3を金属製ベース板100に接着する際に、溝102は取り付け方向を決定する目印となる。よって、はんだ付け際にジグが必要な場合等において、視認性が向上するため、作業性及び生産性が向上する。特に、金属製ベース板100への樹脂ケース3の接着では、その方向を間違えると修正も困難であることから、作業ミスの軽減による生産性の向上を図ることができる。よって、電力用半導体装置110の構成は、製品の歩留まりの向上にも寄与する。
また、溝102の加工方法としては、機械加工の他、エッチングによっても形成することが可能である。
また、絶縁基板2に関して、本実施の形態1でははんだ付けしているが、ろう付けなど一体化されていても同様の効果が発揮される。
図2に示すように、実施の形態1では、電力用半導体装置110が一つである構成について説明した。本実施の形態2では、複数の電力用半導体装置を設けた構成について説明を行う。
本実施の形態3における電力用半導体装置においても複数の電力用半導体装置を設けた構成を有する。図5に示すように、本実施の形態3における電力用半導体装置110−3と、実施の形態2における電力用半導体装置110−2との相違点は、絶縁基板2を接合した金属製ベース板100の数が相違する他に、絶縁基板2を接合した一つの金属製ベース板100において、その四隅部分にネジ止め用貫通穴101a、101bを配置した点で相違する。即ち、一つの金属製ベース板100において、一方の短辺に相当する辺100bの近傍で、金属製ベース板100における2つの角部のそれぞれには、ネジ止め用貫通穴101aが形成され、他方の短辺に相当する辺100cの近傍で、金属製ベース板100における2つの角部のそれぞれには、ネジ止め用貫通穴101bが形成される。
10 放熱グリース、11 ヒートシンク、
100 金属製ベース板、100a 第1主面、100b、100c 辺、
100d 空き領域、
101a,101b ネジ止め用貫通穴、102 溝、
110 電力用半導体装置、110−2〜110−4 電力用半導体装置。
Claims (4)
- ネジ止めされる方形状の金属製ベース板の第1主面には、発熱性の半導体素子を実装した絶縁基板が接合される半導体装置であって、
上記金属製ベース板は、ネジ止め用貫通穴と、溝とを備え、
ネジ止め用貫通穴は、金属製ベース板の対向する二辺にそれぞれ隣接して設けられ、第1主面を含み金属製ベース板を貫通する穴であり、
溝は、凹状であり、第1主面における絶縁基板以外の空き領域において、いずれか一方のネジ止め用貫通穴と絶縁基板との間のみに設けられ、金属製ベース板の対向する二辺に沿った絶縁基板の一辺に沿って延在する、
ことを特徴とする半導体装置。 - 複数の金属製ベース板を有し、それぞれの金属製ベース板における上記溝は、複数の金属製ベース板を通してほぼ一直線状に配置される、請求項1記載の半導体装置。
- 各金属製ベース板における四隅部近傍にネジ止め用貫通穴を設けた、請求項2記載の半導体装置。
- 各金属製ベース板は長方形状であり、それぞれの金属製ベース板は、各短辺を一直線状に配置して配列され、ネジ止め用貫通穴は、隣接する金属製ベース板において隣接する長辺上の両端部に位置して、隣接する金属製ベース板同士で半分ずつ共有して設けられる、請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136859A JP5693395B2 (ja) | 2011-06-21 | 2011-06-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136859A JP5693395B2 (ja) | 2011-06-21 | 2011-06-21 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013004880A JP2013004880A (ja) | 2013-01-07 |
JP5693395B2 true JP5693395B2 (ja) | 2015-04-01 |
Family
ID=47673087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011136859A Active JP5693395B2 (ja) | 2011-06-21 | 2011-06-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5693395B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018195717A (ja) | 2017-05-17 | 2018-12-06 | 富士電機株式会社 | 半導体モジュール、半導体モジュールのベース板および半導体装置の製造方法 |
US11107962B2 (en) * | 2018-12-18 | 2021-08-31 | Soulnano Limited | UV LED array with power interconnect and heat sink |
JP7262334B2 (ja) * | 2019-07-23 | 2023-04-21 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63188952U (ja) * | 1987-05-27 | 1988-12-05 | ||
JP2007329236A (ja) * | 2006-06-07 | 2007-12-20 | Toyota Industries Corp | 半導体装置 |
-
2011
- 2011-06-21 JP JP2011136859A patent/JP5693395B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013004880A (ja) | 2013-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7047895B2 (ja) | 半導体装置 | |
US11232991B2 (en) | Semiconductor apparatus | |
JP2005123233A (ja) | 半導体装置の冷却構造 | |
JP7040032B2 (ja) | 半導体装置 | |
JP6160698B2 (ja) | 半導体装置 | |
JP6742538B2 (ja) | 半導体装置 | |
US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
JP6048238B2 (ja) | 電子装置 | |
CN107611111B (zh) | 半导体模块、电力转换装置 | |
JP4367376B2 (ja) | 電力半導体装置 | |
JP7237647B2 (ja) | 回路基板および電子装置 | |
JP5693395B2 (ja) | 半導体装置 | |
JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
JP2019083292A (ja) | 半導体装置 | |
JP2015122453A (ja) | パワーモジュール | |
JP2015185835A (ja) | 半導体装置及びその製造方法 | |
TWI660471B (zh) | 晶片封裝 | |
US10658253B2 (en) | Semiconductor device including a warped printed circuit board disposed in a case and method of manufacturing same | |
WO2019181198A1 (ja) | 半導体装置 | |
JP2005150596A (ja) | 半導体装置及びその製造方法 | |
JP5987634B2 (ja) | パワー半導体モジュール | |
JP6080929B2 (ja) | 半導体モジュール | |
JP7306294B2 (ja) | 半導体モジュール | |
JP4992302B2 (ja) | パワー半導体モジュール | |
JP6320347B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5693395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |