JP6756534B2 - チップ抵抗器およびチップ抵抗器のトリミング方法 - Google Patents

チップ抵抗器およびチップ抵抗器のトリミング方法 Download PDF

Info

Publication number
JP6756534B2
JP6756534B2 JP2016136281A JP2016136281A JP6756534B2 JP 6756534 B2 JP6756534 B2 JP 6756534B2 JP 2016136281 A JP2016136281 A JP 2016136281A JP 2016136281 A JP2016136281 A JP 2016136281A JP 6756534 B2 JP6756534 B2 JP 6756534B2
Authority
JP
Japan
Prior art keywords
resistor
conductor pattern
trimming
trimming groove
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016136281A
Other languages
English (en)
Other versions
JP2018006711A (ja
Inventor
西澤 克秀
克秀 西澤
秀次 鹿角
秀次 鹿角
浩太郎 柏木
浩太郎 柏木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2016136281A priority Critical patent/JP6756534B2/ja
Publication of JP2018006711A publication Critical patent/JP2018006711A/ja
Application granted granted Critical
Publication of JP6756534B2 publication Critical patent/JP6756534B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、絶縁基板上に設けられた抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器と、そのようなチップ抵抗器のトリミング方法に関するものである。
チップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う保護膜等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、大判の集合基板に対して多数個分の電極や抵抗体や保護膜等を一括して形成した後、この集合基板を格子状の分割ライン(例えば分割溝)に沿って分割してチップ抵抗器を多数個取りするようにしている。かかるチップ抵抗器の製造過程で、集合基板の片面には抵抗ペーストを印刷・焼成することにより多数の抵抗体が形成されるが、印刷時の位置ずれや滲み、あるいは焼成炉内の温度むら等の影響により、各抵抗体の大きさや膜厚に若干のばらつきを生じることは避け難いため、集合基板の状態で各抵抗体にトリミング溝を形成して所望の抵抗値に設定するという抵抗値調整作業が行われる。
トリミング溝はレーザー光の照射によって形成される切込み(スリット)であるが、切込みの先端にマイクロクラックと呼ばれる微細なクラックが発生し、そのクラックが経時的に成長したり、抵抗体を覆う保護膜がクラックに入り込むことにより、所望する抵抗値からずれてしまう(いわゆる抵抗値ドリフト)という問題があり、マイクロクラックによってノイズ特性や過負荷特性等の信頼性が低下するという問題もある。
そこで従来より、特許文献1に記載されているように、一対の電極間に抵抗体の導電率よりも高導電率の物質からなる複数の高導電部を形成すると共に、これら高導電部を抵抗体の側辺部分と重畳する位置に設定しておき、トリミング溝の先端部を高導電部内で終了させることにより、マイクロクラックに起因する抵抗値への悪影響を低減するようにしたトリミング方法が提案されている。
このような抵抗体のトリミング方法において、高精度な抵抗値調整を行う場合は、抵抗体に高導電部まで延びるトリミング溝を1本または複数本形成することにより、抵抗体の抵抗値を目標抵抗値に近付くまで上昇させた後、高導電部に達しないトリミング溝を形成して抵抗値の微調整を行うようにしている。その際、抵抗体の側辺部分に予め高導電部が形成されているため、トリミング溝の先端部にマイクロクラックが発生したとしても、その近傍は高導電率であるため抵抗値に大きな影響を与えることはなくなる。
特開昭62−154601号公報
特許文献1に記載された従来技術では、抵抗体の側辺部分に高導電部が形成されているため、この高導電部に達するトリミング溝の先端部にマイクロクラックが発生したとしても、当該マイクロクラックに起因する抵抗値への悪影響は発生しなくなる。しかし、所望の抵抗値に微調整するために最後に形成されるトリミング溝の先端部は高導電部に達していないため、最終のトリミング溝の先端部に発生するマイクロクラックによって抵抗値ドリフト等が発生してしまい、マイクロクラックの影響を全く受けないようにすることは不可能であった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、マイクロクラックの影響を受けることがなく、しかも高精度の抵抗値調整が可能なチップ抵抗器を提供することにあり、第2の目的は、そのようなチップ抵抗器のトリミング方法を提供することにある。
上記第1の目的を達成するために、本発明のチップ抵抗器は、絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら電極間を橋絡する抵抗体とを備え、前記抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器において、前記一対の電極間に前記抵抗体の導電率よりも高導電率の材料からなる導体パターンが該抵抗体と重畳するように形成されており、前記トリミング溝が前記導体パターンよりも広い溝幅で前記抵抗体の一辺から該導体パターンの延出方向に沿って形成されているという構成にした。
このように構成されたチップ抵抗器では、一対の電極間に抵抗体と重畳するように導体パターンが形成されており、この導体パターンよりも広い溝幅でトリミング溝が抵抗体の一辺から導体パターンの延出方向に沿って形成されているため、トリミング溝の切込み量に関わらず、確実にトリミング溝の先端部に高導電率の材料からなる導体パターンが位置することになり、トリミング溝の先端部に発生するマイクロクラックの影響を受けることがなくなる。しかも、トリミング溝の溝幅が導体パターンよりも広くなっており、トリミング溝によって導体パターンと一緒に抵抗体も除去されるため、トリミング溝の切込み量当たりの抵抗値変化を生じ、低抵抗の抵抗値のみならず、高抵抗の抵抗値であっても容易に抵抗値調整を行うことができる。
上記のチップ抵抗器において、導体パターンの端部が抵抗体の外方へ突出していると、抵抗体の一辺側からレーザー光を照射してトリミング溝を形成するとき、抵抗体から突出する導体パターンを認識することにより、トリミング溝と導体パターンの相対位置を合わせやすくなって好ましい。
また、上記のチップ抵抗器において、導体パターンは抵抗体の下に形成されていても良いが、導体パターンが抵抗体の上面に形成されていると、導体パターンの位置が認識しやすくなるだけでなく、レーザー光で導体パターンと抵抗体を蒸散させて除去する際に、残留しやすい導体パターンの下に抵抗体があるため、導体パターンを残留することなく抵抗体と一緒に除去することができて好ましい。
また、上記のチップ抵抗器において、導体パターンと電極が同一材料からなると、一対の電極と導体パターンを同時に形成することができて好ましい。
上記第2の目的を達成するために、本発明によるチップ抵抗器のトリミング方法は、絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら電極間を橋絡する抵抗体とを備え、前記抵抗体にレーザー光を照射してトリミング溝を形成することで抵抗値が調整されるチップ抵抗器のトリミング方法において、前記一対の電極間に前記抵抗体の導電率よりも高導電率の材料からなる導体パターンを該抵抗体と重畳するように形成した後、前記レーザー光を前記抵抗体の一辺から前記導体パターンの延出方向に沿って照射することにより、前記導体パターンよりも溝幅が広い前記トリミング溝を形成するようにした。
このように予め一対の電極間に抵抗体と重畳するように導体パターンを形成しておき、抵抗体の一辺側からレーザー光を照射してトリミング溝を形成する際に、導体パターンよりも広い溝幅で導体パターンの延出方向に沿って切込みを形成すると、トリミング溝の切込み深さに関わらず、確実にトリミング溝の先端部に高導電率の材料からなる導体パターンが位置するため、トリミング溝の先端部に発生するマイクロクラックの影響を受けることがなくなる。しかも、トリミング溝の溝幅が導体パターンよりも広くなっており、トリミング溝によって導体パターンと一緒に抵抗体も除去されるため、トリミング溝の切込み量当たりの抵抗値変化を生じ、低抵抗の抵抗値のみならず、高抵抗の抵抗値であっても容易に抵抗値調整を行うことができる。
上記のトリミング方法において、導体パターンを抵抗体の相対向する両辺からそれぞれ外方へ突出するように形成しておき、レーザー光を導体パターンの一方の端部から抵抗体の内部に向けて照射するようにすれば、抵抗体の一辺側からレーザー光を照射してトリミング溝を形成するとき、抵抗体から突出する導体パターンを認識することにより、トリミング溝と導体パターンの相対位置を合わせやすくなって好ましい。
本発明によるチップ抵抗器では、マイクロクラックの影響を受けることがなく、しかも高精度の抵抗値調整が可能となる。また、本発明によるチップ抵抗器のトリミング方法では、マイクロクラックの影響を受けないようにすることができると共に、低抵抗や高抵抗の抵抗値に関わらず容易に抵抗値調整を行うことができる。
本発明の第1実施形態例に係るチップ抵抗器の平面図である。 第1実施形態例に係るチップ抵抗器のトリミング方法を示す説明図である。 本発明の第2実施形態例に係るチップ抵抗器の平面図である。 本発明の第3実施形態例に係るチップ抵抗器の平面図である。 本発明の第4実施形態例に係るチップ抵抗器の平面図である。 本発明の第5実施形態例に係るチップ抵抗器の平面図である。 本発明の第6実施形態例に係るチップ抵抗器の平面図である。 第6実施形態例に係るチップ抵抗器のトリミング方法を示す説明図である。 本発明の第7実施形態例に係るチップ抵抗器の平面図である。 第7実施形態例に係るチップ抵抗器のトリミング方法を示す説明図である。
発明の実施の形態について図面を参照して説明すると、図1に示すように、第1実施形態例に係るチップ抵抗器は、セラミック等からなる直方体形状の絶縁基板1と、絶縁基板1の表面の長手方向両端部に設けられた一対の表電極2,3と、これら一対の表電極2,3に接続する抵抗体4と、一対の表電極2,3間に抵抗体4と重畳するように形成された導体パターン5と、抵抗体4を覆う図示せぬ保護膜等によって主に構成されており、抵抗体4には抵抗値を調整するためのトリミング溝6が形成されている。なお、図示省略されているが、絶縁基板の裏面には表電極2,3に対応するように一対の裏電極が設けられており、絶縁基板の長手方向の両端面には対応する表電極と裏電極を橋絡する端面電極が設けられている。
絶縁基板1はセラミック等からなり、この絶縁基板1は大判の集合基板を縦横の分割溝に沿って分割して多数個取りしたものである。一対の表電極2,3はAgペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体4は酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させたものである。
導体パターン5は抵抗体4の導電率よりも高導電率の材料からなり、本実施形態例の場合、導体パターン5と一対の表電極2,3は同じ材料、すなわち、Agペーストをスクリーン印刷して乾燥・焼成させたものである。この導体パターン5は抵抗体4の中央部を図中の上下方向へ縦断するように帯状に延びており、導体パターン5の一部は抵抗体4の上辺4aから上方へ突出している。
トリミング溝6は抵抗体4の下辺4bから導体パターン5の延出方向に沿って上方へ直線状に延びるスリットであり、このトリミング溝6の溝幅は導体パターン5のパターン幅よりも広く設定されている。詳細については後述するが、トリミング溝6は、一対の表電極2,3に図示せぬプローブを当接させながら絶縁基板(集合基板)1の表面にレーザー光を照射し、このレーザー光を抵抗体4の内部方向に走査することにより形成される。
次に、上記の如く構成されたチップ抵抗器におけるトリミング方法について、図2を参照しながら説明する。なお、図2では1チップ相当分の絶縁基板1のみを図示しているが、実際には、多数個のチップ抵抗器を一括して製造するため、多数個取り用の集合基板に多数個分のチップ形成領域が設けられている。
まず、図2(a)に示すように、絶縁基板1の表面にAgペーストをスクリーン印刷した後、これを乾燥・焼成することにより、絶縁基板1に一対の表電極2,3と導体パターン5を同時に形成する。ここで、導体パターン5は一対の表電極2,3の中間位置に帯状に形成されており、そのパターン幅はW1に設定されている。
次に、導体パターン5の上から酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図2(b)に示すように、両端部を表電極2,3に重ね合わせた抵抗体4を形成する。このとき、導体パターン5の大部分は黒色系の抵抗体4によって覆われて目視しにくくなっているが、導体パターン5の両端部は抵抗体4の上辺4aと下辺4bから目視可能に突出している。
しかる後、一対の表電極2,3に図示せぬプローブを接触させて抵抗体4の抵抗値を測定しながら、絶縁基板1上の抵抗体4から離れた箇所(スタートポイント)にレーザー光を照射する。その際、導体パターン5の両端部が抵抗体4から外側へ突出しているため、導体パターン5の位置が認識しやすくなり、レーザー光のスタートポイントを適正箇所に位置合わせすることができる。そして、このレーザー光の照射位置をスタートポイントから抵抗体4の下辺4bに向けて図中の真上に走査した後、そのまま導体パターン5の延出方向に沿って上方へ延ばすことにより、図2(c)に示すように、抵抗体4の下辺4bから内部に向かって直線状に延びるトリミング溝6を形成する。
このトリミング溝6の溝幅W2は導体パターン5のパターン幅W1よりも広くなっており、レーザー光の照射によって導体パターン5と抵抗体4がW2の幅寸法で一緒に除去されるため、トリミング溝6の切込み量を延ばすことによって抵抗体4の抵抗値が次第に上昇していく。そして、目標抵抗値と一致するまで抵抗値を上昇させた時点でレーザー光の照射を停止すると、抵抗体4に直線状のトリミング溝6が形成されてトリミング工程は終了する。なお、図示省略されているが、抵抗体4はアンダーコート層(保護膜)によって覆われており、このアンダーコート層上にレーザー光を照射することでトリミング溝6が形成される。
以上説明したように、第1実施形態例に係るチップ抵抗器は、一対の表電極2,3間に抵抗体4と重畳するように導体パターン5が形成されており、この導体パターン5のパターン幅W1よりも広い溝幅W2でトリミング溝6が抵抗体4の一辺から導体パターン5の延出方向に沿って形成されているため、トリミング溝6の切込み量がどのように変化しても、確実にトリミング溝6の先端部に高導電率の材料からなる導体パターン5が位置することになる。したがって、トリミング溝6の先端部にマイクロクラックが発生したとしても、その近傍は抵抗値の非常に小さい高導電部であるため、マイクロクラックの影響を少なくすることができる。しかも、トリミング溝6の溝幅W2が導体パターン5のパターン幅W1よりも広くなっており、トリミング溝6の形成によって導体パターン5と一緒に抵抗体4も除去されるため、トリミング溝6の切込み量当たりの抵抗値変化を生じ、低抵抗の抵抗値のみならず、高抵抗の抵抗値であっても容易に抵抗値調整を行うことができる。
また、導体パターン5の両端部が抵抗体4の上辺4aと下辺4bから外側へ突出しているため、レーザー光を抵抗体4から離れたスタートポイントに位置合わせするとき、抵抗体4から突出する導体パターン5を認識することにより、レーザー光のスタートポイントを適正箇所に容易に位置合わせすることができる。
さらに、導体パターン5と一対の表電極2,3が同一材料からなるため、これら導体パターン5と表電極2,3を同時に形成することができる。ただし、導体パターン5は抵抗体4の導電率よりも高導電率の材料であれば、導体パターン5を表電極2,3と異なる材料で形成しても良い。
なお、上記第1実施形態例では、導体パターン5の上に抵抗体4を形成した場合について説明したが、これとは逆に導体パターン5を抵抗体4の上に形成するようにしても良い。このように黒色系の抵抗体4の上面に導体パターン5を形成すると、レーザー光の照射時に導体パターン5の位置を確認しやすくなるだけでなく、レーザー光で導体パターン5と抵抗体4を蒸散させて除去する際に、残留しやすい導体パターン5の下に抵抗体4があるため、導体パターン5を残留することなく抵抗体4と一緒に除去することができる。
また、トリミング溝6の本数や抵抗体4の全体形状等は第1実施形態例に限定されず、種々の変形例を採用することが可能である。例えば、導体パターン5は必ずしも抵抗体4から外側へ突出していなくても良く、図3に示す第2実施形態例のように、導体パターン5を抵抗体4の上辺4aに達する手前位置まで形成するようにしても良い。
図4に示す第3実施形態例では、電極間距離を長くして耐サージ特性を高めるために、抵抗体4を4ターン蛇行させた蛇行形状(サーペンタイン)とし、この抵抗体4の中央部分に形成した導体パターン5に沿って、該導体パターン5よりも幅広なトリミング溝6が施されている。
図5に示す第4実施形態例では、互いに平行な2本の導体パターン5a,5bを抵抗体4と重畳するように形成し、抵抗体4の上辺4aから一方の導体パターン5aよりも幅広なトリミング溝6aを施すと共に、抵抗体4の下辺4bから他方の導体パターン5bよりも幅広なトリミング溝6bを施すことにより、抵抗体4を蛇行形状としている。
図6に示す第5実施形態例では、高精度な抵抗値調整を可能にするために、互いに平行な2本の導体パターン5a,5bを抵抗体4と重畳するように形成し、一方の導体パターン5aよりも幅広な1本目のトリミング溝6aを施して抵抗値を目標値近傍まで上昇させた後(抵抗値の粗調整)、他方の導体パターン5bよりも幅広な2本目のトリミング溝6bを施すことにより、抵抗体4の抵抗値を目標抵抗値に一トリミング溝致させるようにしている(抵抗値の微調整)。
図7に示す第6実施形態例では、導体パターン5を抵抗体4の中央部に対して偏倚した位置に形成し、抵抗体4に導体パターン5よりも幅広なトリミング溝6aと、このトリミング溝6aよりも切込み量の少ないトリミング溝6bを施すことにより、高精度な抵抗値調整を可能にしている。
このようなダブルカット形状のトリミング溝6a,6bを形成する場合、図8(a)に示すように、導体パターン5を一方の表電極2寄りの位置で抵抗体4と重畳するように形成した後、図8(b)に示すように、抵抗体4の下辺4bから導体パターン5よりも幅広な1本目のトリミング溝6aを施して抵抗値を目標値近傍まで上昇させる(抵抗値の粗調整)。次に、図7に示すように、他方の表電極3寄りの位置で抵抗体4の下辺4bから2本目のトリミング溝6bを施し、このトリミング溝6bの切込み深さを1本目のトリミング溝6aを越えないようにすることで、抵抗体4の抵抗値を目標抵抗値に一致(抵抗値の微調整)させれば良い。この場合、2本目のトリミング溝6bの先端部にマイクロクラックは発生するが、このトリミング溝6bが形成される部分は抵抗値がほとんど変化しない(電流がほとんど流れない)領域であるため、マイクロクラックの影響を少なくすることができる。
図9に示す第7実施形態例では、抵抗体4にコ字状に連続するスリットを形成することにより、導体パターン5よりも幅広なトリミング溝6cが施されている。このような形状のトリミング溝6cを形成する場合、図10(a)に示すように、幅W1の導体パターン5を抵抗体4と重畳するように形成した後、図10(b)に示すように、抵抗体4の下辺4bから内部に切り込んだ幅狭なトリミング溝6cをコ字状に折り返すことにより、抵抗体4から導体パターン5の一部を島状の分離部5cに切り離す切込みを入れ、この切込みの幅寸法W2を導体パターン5のパターン幅W1よりも広くすれば良い。
1 絶縁基板
2,3 表電極
4 抵抗体
5,5a,5b 導体パターン
6,6a,6b トリミング溝

Claims (6)

  1. 絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら電極間を橋絡する抵抗体とを備え、前記抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器において、
    前記一対の電極間に前記抵抗体の導電率よりも高導電率の材料からなる導体パターンが該抵抗体と重畳するように形成されており、前記トリミング溝が前記導体パターンよりも広い溝幅で前記抵抗体の一辺から該導体パターンの延出方向に沿って形成されていることを特徴とするチップ抵抗器。
  2. 請求項1の記載において、前記導体パターンの端部が前記抵抗体から外方へ突出していることを特徴とするチップ抵抗器。
  3. 請求項1の記載において、前記導体パターンは前記抵抗体の上面に形成されていることを特徴とするチップ抵抗器。
  4. 請求項1の記載において、前記導体パターンと前記電極が同一材料からなることを特徴とするチップ抵抗器。
  5. 絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら電極間を橋絡する抵抗体とを備え、前記抵抗体にレーザー光を照射してトリミング溝を形成することで抵抗値が調整されるチップ抵抗器のトリミング方法において、
    前記一対の電極間に前記抵抗体の導電率よりも高導電率の材料からなる導体パターンを該抵抗体と重畳するように形成した後、前記レーザー光を前記抵抗体の一辺から前記導体パターンの延出方向に沿って照射することにより、前記導体パターンよりも溝幅が広い前記トリミング溝を形成することを特徴とするチップ抵抗器のトリミング方法。
  6. 請求項5の記載において、前記導体パターンを前記抵抗体の相対向する両辺からそれぞれ外方へ突出するように形成した後、前記レーザー光を前記導体パターンの一方の端部から前記抵抗体の内部に向けて照射するようにしたことを特徴とするチップ抵抗器のトリミング方法。
JP2016136281A 2016-07-08 2016-07-08 チップ抵抗器およびチップ抵抗器のトリミング方法 Active JP6756534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016136281A JP6756534B2 (ja) 2016-07-08 2016-07-08 チップ抵抗器およびチップ抵抗器のトリミング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016136281A JP6756534B2 (ja) 2016-07-08 2016-07-08 チップ抵抗器およびチップ抵抗器のトリミング方法

Publications (2)

Publication Number Publication Date
JP2018006711A JP2018006711A (ja) 2018-01-11
JP6756534B2 true JP6756534B2 (ja) 2020-09-16

Family

ID=60949891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016136281A Active JP6756534B2 (ja) 2016-07-08 2016-07-08 チップ抵抗器およびチップ抵抗器のトリミング方法

Country Status (1)

Country Link
JP (1) JP6756534B2 (ja)

Also Published As

Publication number Publication date
JP2018006711A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
JP6371187B2 (ja) 抵抗体のトリミング方法
JP2018010987A (ja) チップ抵抗器およびチップ抵抗器の製造方法
WO2019220811A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2008218621A (ja) チップ抵抗器、およびその製造方法
JP2018195637A (ja) チップ抵抗器の製造方法
CN111279443B (zh) 片式电阻器及片式电阻器的制造方法
JP6479361B2 (ja) チップ抵抗器
JP6371080B2 (ja) チップ抵抗器の製造方法
JP6756534B2 (ja) チップ抵抗器およびチップ抵抗器のトリミング方法
WO2018207455A1 (ja) チップ抵抗器の製造方法
JP4227821B2 (ja) チップ抵抗器の製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP6393484B2 (ja) チップ抵抗器
JP6498885B2 (ja) チップ抵抗器およびチップ抵抗器のトリミング方法
JP6792484B2 (ja) チップ抵抗器とその製造方法
JP2018190923A (ja) チップ抵抗器の製造方法
JP2017152431A (ja) チップ抵抗器
JP2019046879A (ja) チップ抵抗器の製造方法
WO2022153638A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2015060955A (ja) 厚膜抵抗器の製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP2016004870A (ja) 抵抗器のトリミング方法
JP7352436B2 (ja) チップ抵抗器の製造方法
JP2022178503A (ja) チップ抵抗器
JP2022159796A (ja) チップ抵抗器およびチップ抵抗器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200827

R150 Certificate of patent or registration of utility model

Ref document number: 6756534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250