JP4227821B2 - チップ抵抗器の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、大判のセラミック基板を格子状に延びる複数本の一次分割溝および二次分割溝に沿って分割することで多数個取りされるチップ抵抗器の製造方法に関する。
【０００２】
【従来の技術】
この種のチップ抵抗器の製造方法として知られている従来例を図５を参照して説明すると、まず、図５（ａ）に示すように、大判のセラミック基板２０の上面に縦横の格子状に延びる複数本の一次分割溝２１および二次分割溝２２を形成する。これらの分割溝２１，２２は、セラミック基板２０の焼成前に型押し等によって形成してもよいし、焼成後のセラミック基板２０にレーザスクライブやダイシング等によって形成してもよい。次に、図５（ｂ）に示すように、隣り合う二次分割溝２２どうしの間で一次分割溝２１を跨ぐ位置にそれぞれ上面電極（表面電極）２３を形成する。同様に、セラミック基板２０の下面で上面電極２３と対応する領域にそれぞれ図示せぬ下面電極（裏面電極）を形成する。次いで、図５（ｃ）に示すように、セラミック基板２０の上面で縦横の分割溝２１，２２に囲まれた各領域内に、両端部が上面電極２３と重なり合うように抵抗体２４を形成する。こうしてセラミック基板２０上に分散して配置された各抵抗体２４は、その両端の上面電極２３にプローブを接触させるなどして抵抗値を測定できるので、所望の抵抗値となるようにトリミングされる。この後、図５（ｄ）に示すように、各抵抗体２４をオーバーコート層２５によって被覆してから、セラミック基板２０を一次分割溝２１に沿ってブレイクして短冊状分割片２６となす。そして、短冊状分割片２６の長手方向に沿う両側面に図示せぬ端面電極を形成した後、この短冊状分割片２６を二次分割溝２２に沿ってブレイクして図示せぬ個々のチップ単体となし、これらチップ単体の電極部分をめっき処理することにより、完成品である図示せぬチップ抵抗器を多数個一括して製造することができる。
【０００３】
しかしながら、このようにして製造されるチップ抵抗器の小型化が促進されると、大判のセラミック基板２０上にそれぞれ異なるマスクを用いてスクリーン印刷される上面電極２３と抵抗体２４とが位置ずれを起こしやすくなるため、縦横の分割溝２１，２２に囲まれた各領域内で上面電極２３と抵抗体２４とが重なり合う面積が大きくばらついてしまい、それゆえ各抵抗体２４のトリミング作業が煩雑化して生産性が悪化するという問題が発生する。
【０００４】
そこで、他の従来例として、大判のセラミック基板上に、直線状に延びる縞状に配列された複数の帯状電極と、隣り合う帯状電極間を橋絡する複数の抵抗体とを形成した後に、縦横の格子状に延びる複数本の分割溝をダイシングやレーザスクライブで形成するというチップ抵抗器の製造方法が提案されている（例えば、特許文献１参照）。
【０００５】
この場合において、一次分割溝は各帯状電極の幅方向略中央を通過して長手方向に延びるように形成され、二次分割溝は複数の帯状電極を幅方向に沿って横断して各帯状電極を複数の上面電極に分割するように形成される。このようにすると、縦横の分割溝に囲まれた各領域の両側部には必ず上面電極が存在することになるので、上面電極と抵抗体とが多少の位置ずれを起こしたとしても、各領域内で上面電極と抵抗体とが重なり合う面積はほぼ一定となって抵抗値のばらつきが抑えられ、それゆえ各抵抗体のトリミング作業を効率よく行うことができて生産性の向上が期待できる。
【０００６】
【特許文献１】
特開平９−１１５７０６号公報（第２〜３頁、図１）
【０００７】
【発明が解決しようとする課題】
上述した従来例のように、大判のセラミック基板上に帯状電極と抵抗体とを形成した後に分割溝を形成するという手法を採用すると、チップ抵抗器の小型化が促進されても抵抗値のばらつきが抑えられるため、各抵抗体のトリミング作業が効率化されるという利点を有するが、その反面、帯状電極に縦横の分割溝を刻設する際に生じる残渣が該分割溝内に滞留して短絡要因となりやすいため、トリミングに先立つ抵抗値の測定を正確に行えなくなってしまう危険性があった。すなわち、ダイヤモンドブレード等を用いて行われるダイシングであれレーザ光を照射して行われるレーザスクライブであれ、帯状電極に分割溝を刻設する際には、電極材料である残渣が該分割溝内に若干量滞留するので、チップ抵抗器の小型化に伴って分割溝が幅狭になると、分割溝を介して絶縁されたはずの隣接する上面電極どうしが、導電性の残渣をブリッジとして短絡されてしまう可能性が高まる。そのため、製造されたチップ抵抗器の抵抗値に誤差が生じやすくなり、高信頼性が得にくいという問題があった。
【０００８】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、生産性が良好で高信頼性も確保しやすいチップ抵抗器の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上述した目的を達成するために、本発明によるチップ抵抗器の製造方法では、多数個分のチップ抵抗器に対応する大判のセラミック基板の表面に所定の間隔を存して直線状に延びる複数の一次分割溝を形成する一次分割溝形成工程と、前記セラミック基板の表面に幅方向中央を通過して長手方向に延びる二等分線が前記一次分割溝と略合致するように複数の帯状電極を形成する帯状電極形成工程と、前記各帯状電極を複数の上面電極に分割するように、前記セラミック基板の表面に前記一次分割溝と直交するように所定の間隔を存して直線状に延びる複数の二次分割溝を形成する二次分割溝形成工程と、前記一次分割溝と直交する方向に沿って隣り合う前記上面電極どうしを橋絡するように複数の抵抗体を形成する抵抗体形成工程と、前記各抵抗体の抵抗値を調整する抵抗体トリミング工程と、前記抵抗体トリミング工程の後に前記セラミック基板を前記一次分割溝および前記二次分割溝に沿って順次ブレイクするブレイク工程とを備え、前記二次分割溝形成工程において、１回目のレーザ光照射で刻設した分割溝に２回目のレーザ光照射を施して前記二次分割溝を形成するようになし、この２回目のレーザ光照射時に１回目のレーザ光照射時よりも幅広で浅い溝を形成することにより、該１回目のレーザ光照射で刻設した分割溝の開口端側に溝奥側よりも傾斜が緩やかな面取り部を形成するようにした。
【００１０】
このように各帯状電極を複数の上面電極に分割する二次分割溝を形成する際にレーザスクライブを２回行うという手法を採用すると、１回目のレーザ光照射によって刻設した分割溝内に導電性の残渣が滞留しても、２回目のレーザ光照射によって該残渣は除去されてしまうので、該残渣をブリッジとして上面電極どうしが短絡されてしまう心配がなくなり、トリミングに先立つ各抵抗体の抵抗値測定を常に正確に行うことができる。また、帯状電極を複数の上面電極に分割するという手法なので、縦横の分割溝に囲まれた各領域内で上面電極と抵抗体とが重なり合う面積はほぼ一定となって抵抗値のばらつきが抑えられ、各抵抗体のトリミング作業を効率よく行うことができる。しかも、２回目のレーザ光照射時には１回目のレーザ光照射時よりも幅広で浅い溝が形成されるように設定しておき、該２回目のレーザ光照射によって、該１回目のレーザ光照射で刻設した分割溝の開口端側に溝奥側よりも傾斜が緩やかな面取り部を形成するようにしたので、１回目のレーザ光照射によって分割溝に隣接する帯状電極やセラミック基板が若干脆くなったとしても、この脆弱部分を２回目のレーザ光照射によって除去することができ、製造されたチップ抵抗器のエッジ部分に欠けが生じにくくなる。それゆえ、抵抗値の誤差が少ない高信頼性のチップ抵抗器を効率よく製造することが可能となる。
【００１１】
かかる製造方法において、一次分割溝は二次分割溝と同様にレーザスクライブによって形成してもよいが、セラミック基板の焼成前に型押しを行うなどして形成してもよい。ただし、一次分割溝に沿ってブレイクして露出するセラミック基板の端面が上面電極と接続される端面電極の形成面であることを考慮すると、帯状電極形成工程は一次分割溝形成工程の後に行うことが好ましい。
【００１３】
【発明の実施の形態】
以下、発明の実施の形態について図面を参照して説明すると、図１，２は本実施形態例に係るチップ抵抗器の製造方法を工程順に示す説明図であり、図１は二次分割溝を形成するまでの工程を示し、図２は抵抗体を形成した後の工程を示している。また、図３は該チップ抵抗器の完成品の断面図、図４は図１（ｄ）のＡ−Ａ線に沿う要部断面図である。
【００１４】
まず、図３に示すチップ抵抗器１０の構成について説明する。このチップ抵抗器１０にあっては、アルミナ等からなるセラミック基体１１の上面に、抵抗体１２と該抵抗体１２の両端部に重なり合う一対の上面電極１３とが設けられていると共に、保護膜として、抵抗体１２を覆うガラスコート層１４と該ガラスコート層１４を覆うオーバーコート層１５とが設けられている。セラミック基体１１の下面には上面電極１３と対応する領域に一対の下面電極１６が設けられており、また、セラミック基体１１の長手方向両端面にはそれぞれ上面電極１３と下面電極１６とを橋絡する端面電極１７が設けられている。これら上面電極１３と下面電極１６および端面電極１７はチップ抵抗器１０の下地電極層を構成しており、この下地電極層はニッケルめっき層１８と半田めっき層（または錫めっき層）１９という２層のめっき層によって被覆されている。
【００１５】
このように構成されるチップ抵抗器１０の製造方法を図１および図２に基づいて説明すると、まず、アルミナ等からなるグリーンシートを焼成してセラミック基板１を形成する。このセラミック基板１は、後工程で多数個分のチップ抵抗器１０のセラミック基体１１に分割される大判基板である。そして、このセラミック基板１の上面にレーザ光を照射するレーザスクライブを行って、図１（ａ）に示すように、所定の間隔を存して直線状に延びる複数本の一次分割溝２を形成する（一次分割溝形成工程）。なお、セラミック基板１の焼成前に型押しを行うなどして一次分割溝２を形成してもよい。
【００１６】
次に、セラミック基板１の上面にＡｇやＡｇ−Ｐｄ等のペーストをスクリーン印刷して焼成することにより、図１（ｂ）に示すように、直線状に延びる縞状に配列された複数の帯状電極３を形成する（上面側帯状電極形成工程）。ここで、各帯状電極３は、その幅方向中央を通過して長手方向に延びる二等分線が一次分割溝２と略合致するように設定されている。同様に、セラミック基板１の下面にもＡｇやＡｇ−Ｐｄ等のペーストをスクリーン印刷して焼成することにより、帯状電極３と対応する領域に同形状の図示せぬ帯状電極を形成する（下面側帯状電極形成工程）。これら上下両面の帯状電極はいずれを先に形成してもよい。
【００１７】
この後、一次分割溝２に対して直交する向き（帯状電極３を幅方向に横切る向き）に１回目のレーザスクライブを行うことにより、図１（ｃ）に示すように、所定の間隔を存して直線状に延びる複数本の幅狭分割溝４ａを形成し、次いで各幅狭分割溝４ａをなぞるように２回目のレーザスクライブを行うことにより、図１（ｄ）に示すように、幅狭分割溝４ａをやや幅広な二次分割溝４に仕上げる（二次分割溝形成工程）。その際、レーザビームの焦点位置とセラミック基板１との間隔を適宜調整し、２回目のレーザスクライブ時には１回目のレーザスクライブ時よりも幅広で浅い溝が形成されるように設定しておくことにより、図４に示すように、二次分割溝４は開口端側に面取り部４ｂを有する断面形状となる。つまり、レーザスクライブを２回施すことにより、幅狭分割溝４ａの開口端側に溝奥側よりも傾斜が緩やかな面取り部４ｂが形成され、やや幅広な二次分割溝４に仕上げられる。こうして形成された二次分割溝４は帯状電極３を幅方向に横切って延びているので、この二次分割溝形成工程によって各帯状電極３は複数の上面電極１３に分割される。また、１回目のレーザスクライブで刻設した幅狭分割溝４ａ内には帯状電極３の残渣が滞留している可能性があるが、２回目のレーザスクライブによって該残渣は除去されてしまうので、該残渣をブリッジとして上面電極１３どうしが短絡されてしまう心配はない。
【００１８】
次に、セラミック基板１の上面に酸化ルテニウム等の抵抗ペーストをスクリーン印刷して焼成することにより、図２（ａ）に示すように、隣り合う二次分割溝４どうしの間に位置して両端部が上面電極１３と重なり合う抵抗体１２を複数形成する（抵抗体形成工程）。ただし、この抵抗体形成工程を二次分割溝形成工程や帯状電極形成工程よりも前に実施してもよく、二次分割溝形成工程の１回目のレーザスクライブと２回目のレーザスクライブの途中で抵抗体形成工程を実施することも可能である。
【００１９】
次に、セラミック基板１の上面に各抵抗体１２を被覆するガラスコート層１４をスクリーン印刷、焼成により形成した後、上面電極１３に図示せぬプローブを接触させて各抵抗体１２の抵抗値を測定し、その測定値に基づいて各抵抗体１２をレーザトリミングする。これにより、各抵抗体１２は図２（ｂ）に示すトリミング溝５によって抵抗値が調整される（抵抗体トリミング工程）。なお、前述したように、隣接する上面電極１３どうしを短絡するような導電性の残渣が二次分割溝４内に存在する可能性は極めて低いため、レーザトリミングに先立つ各抵抗体１２の抵抗値の測定は常に正確に行うことができる。
【００２０】
次に、セラミック基板１の上面にガラスコート層１４およびトリミング溝５を被覆するオーバーコート層１５をスクリーン印刷、焼成により形成した後、このセラミック基板１を一次分割溝２に沿ってブレイクすることにより、図２（ｃ）に示すような短冊状分割片６を得る（一次ブレイク工程）。なお、この一次ブレイク工程によって、セラミック基板１の下面側の帯状電極は一次分割溝２に沿って二等分される。しかる後、短冊状分割片６の長手方向に沿う側端面それぞれにＮｉ−Ｃｒ等をスパッタすることにより、該側端面に各上面電極１３と下面側の帯状電極とを橋絡する端面電極１７を形成する（端面電極形成工程）。
【００２１】
次に、各短冊状分割片６を二次分割溝４に沿ってブレイクすることにより、図２（ｄ）に示すようなチップ単体７が多数個得られる（二次ブレイク工程）。なお、この二次ブレイク工程によって、下面側の帯状電極が下面電極１６に分割されると共に、前記セラミック基体１１が形成される。そして、多数個のチップ単体７を一括してめっき処理することにより、前記下地電極層（上面電極１３と下面電極１６および端面電極１７）を被覆する２層構造のめっき層１８，１９を形成する（めっき層形成工程）。これにより、図３に示すような完成品のチップ抵抗器１０を多数個一括して製造することができる。
【００２２】
このようにチップ抵抗器１０の製造過程で、各帯状電極３を複数の上面電極１３に分割する二次分割溝４を形成する際にレーザスクライブを２回行うという手法を採用すると、１回目のレーザ光照射によって刻設した幅狭分割溝４ａ内に導電性の残渣が滞留しても、２回目のレーザ光照射によって該残渣は除去されてしまうので、該残渣をブリッジとして上面電極１３どうしが短絡されてしまう心配がなくなり、トリミングに先立つ各抵抗体１２の抵抗値測定を常に正確に行うことができる。そのため、製造されたチップ抵抗器１０の抵抗値に誤差が生じにくくなり、その信頼性が向上する。また、このように帯状電極３を二次分割溝４によって複数の上面電極１３に分割するという手法を採用すると、セラミック基板１の上面で縦横の分割溝２，４に囲まれた各領域の両側部には必ず上面電極１３が存在することになるので、上面電極１３と抵抗体１２とが多少の位置ずれを起こしたとしても、各領域内で上面電極１３と抵抗体１２とが重なり合う面積はほぼ一定となって抵抗値のばらつきが抑えられる。そのため、抵抗値を調整するトリミング作業を効率よく行うことができ、生産性の向上が期待できる。
【００２３】
また、本実施形態例においては、二次分割溝形成工程で行う２回目のレーザ光照射によって、１回目のレーザ光照射で刻設した幅狭分割溝４ａの開口端側に面取り部４ｂが形成されるので、１回目のレーザ光照射によって幅狭分割溝４ａに隣接する帯状電極３やセラミック基板１が若干脆くなったとしても、この脆弱部分を２回目のレーザ光照射によって除去することができる。そのため、製造されたチップ抵抗器１０のエッジ部分に欠けが生じにくくなり、自動実装等に支障をきたす心配がない。
【００２５】
また、上記実施形態例では、一次分割溝形成工程の後に帯状電極形成工程を実施した場合について説明したが、帯状電極３を形成した後にレーザスクライブ等によって一次分割溝２を形成することも可能である。ただしその場合、帯状電極３は一次分割溝２に隣接して後工程で端面電極１７と接続される部分が若干脆くなってしまうので、信頼性の低下を防止するために、一次分割溝形成工程においてもレーザスクライブを２回行って帯状電極３の該脆弱部分を除去しておくことが好ましい。
【００２６】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２７】
チップ抵抗器の製造過程で、各帯状電極を複数の上面電極に分割する二次分割溝を形成する際にレーザスクライブを２回行い、１回目のレーザ光照射によって刻設した分割溝内に導電性の残渣が滞留しても２回目のレーザ光照射によって該残渣が除去できるようにしてあるため、該残渣に起因する上面電極どうしの短絡が確実に防止されることとなり、よってトリミングに先立つ各抵抗体の抵抗値測定を常に正確に行うことができる。また、帯状電極を複数の上面電極に分割するという手法なので、縦横の分割溝に囲まれた各領域内で上面電極と抵抗体とが重なり合う面積はほぼ一定となって抵抗値のばらつきが抑えられ、各抵抗体のトリミング作業を効率よく行うことができる。しかも、２回目のレーザ光照射時には１回目のレーザ光照射時よりも幅広で浅い溝が形成されるように設定しておき、該２回目のレーザ光照射によって、該１回目のレーザ光照射で刻設した分割溝の開口端側に溝奥側よりも傾斜が緩やかな面取り部を形成するようにしたので、１回目のレーザ光照射によって分割溝に隣接する帯状電極やセラミック基板が若干脆くなったとしても、この脆弱部分を２回目のレーザ光照射によって除去することができ、製造されたチップ抵抗器のエッジ部分に欠けが生じにくくなる。それゆえ、抵抗値の誤差が少ない高信頼性のチップ抵抗器を効率よく製造することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係るチップ抵抗器の製造過程で二次分割溝を形成するまでの工程を示す説明図である。
【図２】該チップ抵抗器の製造過程で抵抗体を形成した後の工程を示す説明図である。
【図３】該チップ抵抗器の完成品の断面図である。
【図４】図１（ｄ）のＡ−Ａ線に沿う要部断面図である。
【図５】従来例に係るチップ抵抗器の製造方法を示す説明図である。
【符号の説明】
１ セラミック基板
２ 一次分割溝
３ 帯状電極
４ 二次分割溝
４ａ 幅狭分割溝
４ｂ 面取り部
５ トリミング溝
６ 短冊状分割片
７ チップ単体
１０ チップ抵抗器
１１ セラミック基体
１２ 抵抗体
１３ 上面電極
１４ ガラスコート層
１５ オーバーコート層
１６ 下面電極
１７ 端面電極
１８，１９ めっき層

Claims (2)

1. 多数個分のチップ抵抗器に対応する大判のセラミック基板の表面に所定の間隔を存して直線状に延びる複数の一次分割溝を形成する一次分割溝形成工程と、
   前記セラミック基板の表面に幅方向中央を通過して長手方向に延びる二等分線が前記一次分割溝と略合致するように複数の帯状電極を形成する帯状電極形成工程と、
   前記各帯状電極を複数の上面電極に分割するように、前記セラミック基板の表面に前記一次分割溝と直交するように所定の間隔を存して直線状に延びる複数の二次分割溝を形成する二次分割溝形成工程と、
   前記一次分割溝と直交する方向に沿って隣り合う前記上面電極どうしを橋絡するように複数の抵抗体を形成する抵抗体形成工程と、
   前記各抵抗体の抵抗値を調整する抵抗体トリミング工程と、
   前記抵抗体トリミング工程の後に前記セラミック基板を前記一次分割溝および前記二次分割溝に沿って順次ブレイクするブレイク工程とを備え、
   前記二次分割溝形成工程において、１回目のレーザ光照射で刻設した分割溝に２回目のレーザ光照射を施して前記二次分割溝を形成するようになし、この２回目のレーザ光照射時に１回目のレーザ光照射時よりも幅広で浅い溝を形成することにより、該１回目のレーザ光照射で刻設した分割溝の開口端側に溝奥側よりも傾斜が緩やかな面取り部を形成するようにしたことを特徴とするチップ抵抗器の製造方法。
2. 請求項１の記載において、前記帯状電極形成工程を前記一次分割溝形成工程の後に行うことを特徴とするチップ抵抗器の製造方法。

Images