JP6615637B2 - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP6615637B2
JP6615637B2 JP2016034609A JP2016034609A JP6615637B2 JP 6615637 B2 JP6615637 B2 JP 6615637B2 JP 2016034609 A JP2016034609 A JP 2016034609A JP 2016034609 A JP2016034609 A JP 2016034609A JP 6615637 B2 JP6615637 B2 JP 6615637B2
Authority
JP
Japan
Prior art keywords
resistor
substrate
large substrate
protective film
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016034609A
Other languages
English (en)
Other versions
JP2017152576A (ja
Inventor
健太郎 松本
淳一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2016034609A priority Critical patent/JP6615637B2/ja
Publication of JP2017152576A publication Critical patent/JP2017152576A/ja
Application granted granted Critical
Publication of JP6615637B2 publication Critical patent/JP6615637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、大判基板に複数組の電極や抵抗体等を形成した後、その大判基板を格子状に分割して個片化するようにしたチップ抵抗器の製造方法に関するものである。
チップ抵抗器は、セラミックスからなる直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う絶縁性の保護膜等によって主に構成されている。
一般的に、このようなチップ抵抗器を製造する場合、大判基板に対して多数個分の電極と抵抗体および保護膜等を一括して形成した後、この大判基板を格子状に延びる1次分割溝と2次分割溝に沿って分割(ブレイク)することにより、個片化されたチップ単体を多数個取りするようになっている。これら1次分割溝と2次分割溝は大判基板に予め形成されたものであり、その形成方法としては、焼成前の大判基板(グリーンシート)に断面V字状の金型を型押してから焼成するという方法や、焼成後の大判基板にレーザー光を照射するという方法(レーザースクライブ法)が知られている。
また、このような分割溝を用いたブレイク方法の代わりに、特許文献1に記載されているように、分割溝が設けられていない大判基板に対して多数個分の電極と抵抗体および保護膜等を一括して形成した後、この大判基板を支持台に固定した状態で、ダイシングブレードを用いて大判基板を格子状に切断することによって、個片化されたチップ単体を多数個取りするというダイシング方法も知られている。
特開2007−173281号公報
しかし、大判基板に予め設けられた分割溝をブレイクするという分割方法では、断面V字状の分割溝を開くような曲げ応力を大判基板に加えてブレイクするため、分割溝の底部と基板面との間に存するセラミックスが基板面に対して直角にブレイクされず、当該部分が基板面に対してランダムな斜め方向にブレイク(変形割れ)されてしまい、それに伴ってチップ抵抗器の外形寸法にバラツキが発生することがある。このようなバラツキは外形寸法の大きなチップ抵抗器では寸法誤差範囲に収まるが、0402mmサイズや0201mmサイズといった超小型のチップ抵抗器の場合においては無視できないものとなる。
一方、特許文献1等に開示されたダイシングによる分割方法では、高速回転するダイヤモンドブレード等を用いて大判基板を切断するようになっているため、形状については高い寸法精度で加工することができる。しかし、高速回転するブレードを大判基板の一辺から対向辺まで走査することで1本の切断線が形成され、このような切断工程を1次分割と2次分割のそれぞれについて複数回行う必要があるため、全ての切断工程を終了させるのに多くのタクト時間が掛かってしまいという難点がある。また、ダイシングによってブレードの厚みに相当する切断代が大判基板から切除され、このような切断代を1次分割と2次分割のダイシング本数に合わせて大判基板に確保しておく必要があるため、生産効率が非常に悪いという問題もある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、生産効率が良く小型化にも対応可能なチップ抵抗器の製造方法を提供することにある。
上記の目的を達成する第1手段として、本発明によるチップ抵抗器の製造方法は、格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第1分割予想ラインに重なる複数対の電極を形成すると共に、対をなす前記電極間に跨る複数の抵抗体を形成する工程と、前記電極および前記抵抗体が形成された前記大判基板の裏面を基台に貼り付ける工程と、前記大判基板の表面に前記第1分割予想ラインおよび前記第2分割予想ラインに沿ってレーザー光を照射して前記基台の途中まで達する貫通スリットを形成する工程と、前記貫通スリットの形成後に前記抵抗体を覆うように絶縁性樹脂からなる保護膜を形成する工程と、前記保護膜の形成後に前記大判基板を前記基台から剥離して多数のチップ単体に個片化する工程と、を含むことを特徴とする。
このように大判基板の表面に電極と抵抗体を形成した後、この大判基板の裏面を基台に貼り付けた状態で、大判基板の表面にレーザー光を照射して基台の途中まで達する貫通スリットを形成すれば、貫通スリットの形成後に大判基板の状態のまま一括で保護膜を形成できると共に、保護膜の材料である樹脂がレーザー光の熱によって損傷してしまうことを防止でき、保護膜の形成後に大判基板を基台から外すだけで個片化したチップ単体を多数個取りすることができる。また、1次分割方向と2次分割方向の分割が両方ともレーザースクライブで行われるため、レーザー光で切断した部分の基板分割を高い寸法精度にて行うことができると共に、当該部分の分割に伴う切断代はほとんど発生しなくなるため、生産効率が良く小型化にも好適なチップ抵抗器を提供することができる。
また、上記の目的を達成する第2手段として、本発明によるチップ抵抗器の製造方法は、格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第1分割予想ラインに重なる複数対の電極を形成すると共に、対をなす前記電極間に跨る複数の抵抗体を形成する工程と、前記電極および前記抵抗体が形成された前記大判基板の裏面を基台に貼り付ける工程と、前記大判基板の表面に前記第2分割予想ラインに沿ってレーザー光を照射して前記基台の途中まで達する貫通スリットを形成する工程と、前記貫通スリットの形成後に前記電極と前記抵抗体を覆うように絶縁性樹脂からなる保護膜を形成する工程と、前記大判基板を前記保護膜の上から前記第1分割予想ラインに沿ってダイシングすることにより、前記電極を2分して前記基台の途中まで達する分割溝を形成する工程と、前記貫通スリットと前記分割溝が形成された前記大判基板を前記基台から剥離して多数のチップ単体に個片化する工程と、を含むことを特徴とする。
この第2手段によるチップ抵抗器の製造方法では、基台に貼り付けた状態の大判基板を格子状に延びる分割ラインに沿って切断する際、一方向の分割をレーザースクライブで行い、他方向の分割をダイシングで行うようにしているため、前述した第1手段と比較すると、一方向の分割をダイシングで行う分だけタクト時間は幾分長くなるが、ダイシングによる平滑な切断面を確保することができ、第1手段とほぼ同様の効果を奏することができる。
上記の製造方法において、レーザースクライブによる貫通スリットの形成が抵抗体の抵抗値をトリミングする前に行われると、貫通スリットの形成時にレーザーの熱で抵抗体の抵抗値が変化してしまったとしても、その後の工程で抵抗値のトリミング調整が行われるため問題なくなる。
また、上記の製造方法において、保護膜が大判基板と同系色であると、貫通スリットの形成後に形成される保護膜が貫通スリット内に流れ込んだとしても、チップ抵抗器の分割面に露出する保護膜が目立ちにくくなるため、バルク実装に好適なチップ抵抗器を実現することができる。
本発明によれば、生産効率が良く小型化にも対応可能なチップ抵抗器の製造方法を提供することができる。
本発明の第1実施形態例に係るチップ抵抗器の平面図である。 図1のII−II線に沿う断面図である。 図1のIII−III線に沿う断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示す断面図である。 本発明の第2実施形態例に係るチップ抵抗器の断面図である。 該チップ抵抗器の製造工程を示す平面図である。 該チップ抵抗器の製造工程を示す断面図である。 該チップ抵抗器の製造工程を示す断面図である。
発明の実施の形態について図面を参照して説明する。図1〜図3に示すように、本発明の第1実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2の一部分と抵抗体3の全面を被覆する絶縁性の保護膜4と、絶縁基板1の裏面における長手方向両端部に設けられた一対の裏電極5と、絶縁基板1の長手方向両端部に設けられた一対の端面電極6と、これら端面電極6と表電極2および裏電極5の表面に被着された一対の外部電極7とによって主に構成されている。
絶縁基板1はセラミックスからなるアルミナ基板であり、この絶縁基板1は後述する大判基板を縦横に延びる1次分割予想ラインと2次分割予想ラインに沿ってレーザースクライブにより切断して多数個取りされたものである。
一対の表電極2と一対の裏電極5はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、抵抗体3は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものである。この抵抗体3の長手方向の両端部はそれぞれ表電極2に重なっており、図示省略されているが、抵抗体3には抵抗値を調整するためのトリミング溝が形成されている。
保護膜4はアンダーコート層とオーバーコート層の2層構造からなり、そのうちアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、オーバーコート層はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
一対の端面電極6はAgペーストを塗布して乾燥・焼成させたものであり、これら端面電極6は絶縁基板1の端面に形成されて表電極2と裏電極5を導通している。
一対の外部電極7はバリヤー層と外部接続層の2層構造からなり、そのうちバリヤー層は電解メッキによって形成されたNiメッキ層であり、外部接続層は電解メッキによって形成されたSnメッキ層である。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図4〜図6を参照しながら説明する。なお、図5は図4のX−X線に沿った断面図を示し、図6は図4のY−Y線に沿った断面図をそれぞれ示している。
まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板10を準備する。この大判基板10に1次分割溝や2次分割溝は形成されていないが、図4(d)に示す後工程で大判基板10は縦横方向に延びる第1分割予想ラインと第2分割予想ラインに沿ってレーザースクライブされ、これら両分割予想ラインによって区切られたマス目の1つ1つが1個分のチップ形成領域となる。
そして、このような大判基板10の表面にAg系ペーストを印刷して乾燥・焼成させることにより、図4,5,6(a)に示すように、大判基板10の表面に所定間隔を存して複数の表電極2を形成する。また、これに前後して大判基板10の裏面にAg系ペーストを印刷して乾燥・焼成させることにより、大判基板10の裏面に所定間隔を存して複数の裏電極5を形成する。
次に、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図4,5,6(b)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。なお、表電極2と抵抗体3の形成順序は上記と逆であっても良い。
次に、トリミング溝形成時の抵抗体3へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。
次に、図4,5,6(c)に示すように、大判基板10の裏面全体に接着剤11を塗布し、この接着剤11を介して固定基材12を大判基板10に貼り付けた後、接着剤11を熱硬化させる。接着剤11としては特定の溶剤によって洗浄可能なものが好ましく、本実施形態例の場合はアルコール系溶剤で溶けるシェラック樹脂が用いられている。また、固定基材12としては0.1mm以上の厚みを有するガラス等の硬質材料が好ましく、本実施形態例の場合は大判基板10の材料と同じセラミックス基板(厚みは0.3mm)が用いられている。
次に、大判基板10の表面側からレーザー光を照射し、このレーザー光を表電極2の中央部を通る1次分割予想ラインと抵抗体3を挟んで延びる2次分割予想ラインに沿ってそれぞれ走査することにより、図4,5,6(d)に示すように、大判基板10を貫通して固定基材12の途中まで達する平面視格子状の貫通スリット13を形成する。これら貫通スリット13はレーザー光で切断するレーザースクライブ法によって形成されたものであるため、大判基板10の所定位置(1次分割予想ラインと2次分割予想ライン)に短時間で多数本の貫通スリット13を高精度に形成することができる。
なお、図5,6(d)中には比較的傾斜角の大きなV字形状の貫通スリット13が示されているが、実際は傾斜角が非常に小さい直線状の貫通スリット13が形成される。
次に、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図4,5,6(e)に示すように、図の横方向(X−X方向)に延びる貫通スリット13を跨いで縦方向(Y−Y方向)に配列された各抵抗体3を帯状に覆う複数の保護膜4を形成する。この保護膜4の形成は固定基材12に貼り付けられた状態の大判基板10に対して行われるため、樹脂ペーストを加熱硬化する際の熱収縮によって大判基板10に反りが発生することを抑制できる。特に、貫通スリット13を形成した後の固定基材12の最薄部(貫通スリット13の先端から固定基材12の下面に至る部分)の厚みが0.08mm以上であれば、大判基板10の反りを確実に防止することができて好ましい。また、保護膜4の形成が固定基材12に貼り付けられた状態の大判基板10に対して行われるため、レーザースクライブ法によって大判基板10が個々のチップ形成領域毎に分断されていても、一括で保護膜4を形成することができる。
このように大判基板10にレーザースクライブによって格子状の貫通スリット13を形成した後、アルコール系溶剤で接着剤(シェラック樹脂)11を洗浄して固定基材12を大判基板10から剥離することにより、図4,5,6(f)に示すように、大判基板10からチップ抵抗器と同等の大きさの多数のチップ単体10Aを得る。
図示省略されているが、しかる後、個々のチップ単体10Aの端面にAgペーストを塗布して乾燥・焼成させることにより、チップ単体10Aの両端面に表電極2と裏電極5を導通する端面電極を形成する。最後に、個々のチップ単体10Aに対してNi,Sn等の電解メッキを施すことにより、端面電極と表電極2および裏電極5を被覆する外部電極を形成し、図1〜図3に示すようなチップ抵抗器が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器の製造方法では、大判基板10の表面に表電極2と抵抗体3を形成した後、この大判基板10の裏面を固定基材(基台)12に貼り付けた状態で、レーザー光を1次分割方向と2次分割方向に沿って照射することにより、大判基板10を貫通して固定基材12の途中まで達する貫通スリット13を形成するようにしたので、貫通スリット13の形成後に大判基板10の状態のまま一括で保護膜4を形成することができると共に、保護膜4の材料である樹脂がレーザー光の熱によって損傷してしまうことを防止でき、保護膜4の形成後に大判基板10を固定基材12から剥離するだけで個片化したチップ単体10Aを多数個取りすることができる。また、1次分割方向と2次分割方向の分割が両方ともレーザースクライブで行われるため、レーザー光で切断した部分の基板分割を高い寸法精度にて行うことができると共に、当該部分の分割に伴う切断代はほとんど発生しなくなり、生産効率が良く小型化にも好適なチップ抵抗器を提供することができる。
図7は本発明の第2実施形態例に係るチップ抵抗器の断面図であり、このチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面における長手方向両端部に設けられた一対の表電極2と、これら表電極2に接続するように設けられた長方形状の抵抗体3と、両表電極2と抵抗体3の全面を被覆する絶縁性の保護膜4と、絶縁基板1の裏面における長手方向両端部に設けられた一対の裏電極5と、絶縁基板1の端面から保護膜4の上面まで回り込むように設けられた一対の端面電極6と、これら端面電極6および裏電極5の表面に被着された一対の外部電極7とによって主に構成されている。
図7に示す第2実施形態例が前述した第1実施形態例と相違する点は、保護膜4が表電極2と抵抗体3の全面を被覆していることと、この保護膜4の上面まで回り込むように端面電極が断面L字状に形成されていることにあり、それ以外の構成は基本的に同様であるため、図1〜図3に対応する部分に同一符号を付すことで重複する説明は省略することとする。
次に、第2実施形態例に係るチップ抵抗器の製造方法について、図8〜図10を参照しながら説明する。なお、図9は図8のX−X線に沿った断面図を示し、図10は図8のY−Y線に沿った断面図をそれぞれ示している。
まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板10を準備する。この大判基板10に1次分割溝や2次分割溝は形成されていないが、図8(d),(g)に示す後工程で大判基板10は縦横方向に延びる第1分割予想ラインと第2分割予想ラインに沿って分割され、これら両分割予想ラインによって区切られたマス目の1つ1つが1個分のチップ形成領域となる。
そして、このような大判基板10の表面に第1分割予想ラインと重なるようにAg系ペーストを印刷して乾燥・焼成させることにより、図8,9,10(a)に示すように、大判基板10の表面に帯状に延びる複数対の表電極2を所定間隔を存して形成する。また、これに前後して大判基板10の裏面に第1分割予想ラインと重なるようにAg系ペーストを印刷して乾燥・焼成させることにより、大判基板10の裏面に帯状に延びる複数対の裏電極5を所定間隔を存して形成する。
次に、大判基板10の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図8,9,10(b)に示すように、対をなす表電極2間に跨る複数の抵抗体3を形成する。
次に、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体3を覆う図示せぬアンダーコート層を形成する。ただし、この時点ではアンダーコート層を形成するだけであり、抵抗体3のトリミング調整は行わない。
次に、図8,9,10(c)に示すように、大判基板10の裏面全体に接着剤11を塗布し、この接着剤11を介して固定基材12を大判基板10に貼り付けた後、接着剤11を熱硬化させる。これら接着剤11と固定基材12は第1実施形態例で用いられたものと同じである。
次に、大判基板10の表面側からレーザー光を照射し、このレーザー光を抵抗体3を挟んで1次分割予想ラインと直交方向へ延びる2次分割予想ラインに沿って走査することにより、図8,9,10(d)に示すように、大判基板10を貫通して固定基材12の途中まで達する貫通スリット14を形成する。
しかる後、前述したアンダーコート層の上から抵抗体3にトリミング溝を形成して抵抗値を調整する。このように抵抗体3の近傍を通る貫通スリット14を形成した後に抵抗値調整を行うと、貫通スリット14の形成時にレーザーの熱で抵抗体3の抵抗値が変化してしまったとしても、その後の工程で抵抗値のトリミング調整が行われるため問題はなくなる。
次に、図8,9,10(e)に示すように、大判基板10のチップ形成領域上にエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図8,9,10(e)に示すように、全ての表電極2と抵抗体3を覆う保護膜4を形成する。第1実施形態例と同様に、この保護膜4の形成は固定基材12に貼り付けられた状態の大判基板10に対して行われるため、保護膜4の樹脂ペーストを加熱硬化する際の熱収縮によって大判基板10に反りが発生することを抑制できると共に、レーザースクライブ法によって大判基板10が個々のチップ形成領域毎に分断されていても、一括で保護膜4を形成することができる。
次に、図8,9,10(f)に示すように、保護膜4の上から第1分割予想ラインと重なるようにマスク材料を印刷またはスパッタすることにより、保護膜4上に内部の抵抗体3とほぼ同一幅の帯状のマスキング材15を形成する。
次に、大判基板10の表面側から1次分割予想ラインに沿ってダイシングブレードで切断することにより、図8,9,10(g)に示すように、帯状の表電極2を長手方向に沿って2つに切断して固定基材12に達する分割溝16を形成する。
次に、大判基板10の表面側からニッケルクロム(Ni/Cr)をスパッタすることにより、図8,9,10(h)に示すように、分割溝16内に露出する表電極2と裏電極5の端面どうしを橋絡し、かつ保護膜4とマスキング材15上に回り込む端面スパッタ17を形成する。
しかる後、アルコール系溶剤で接着剤11を洗浄して固定基材12を大判基板10から剥離し、それと同時にマスキング材15を除去することにより、チップ抵抗器と同等の大きさの多数のチップ単体を得る。その結果、これらチップ単体に両端面から保護膜4の上面まで回り込む断面L字状の端面電極6が形成される。最後に、個々のチップに対してNi,Sn等の電解メッキを施すことにより、端面電極6と裏電極5を被覆する外部電極7を形成し、図7に示すようなチップ抵抗器が完成する。
以上説明したように、第2実施形態例に係るチップ抵抗器の製造方法では、大判基板10の表面に表電極2と抵抗体3を形成した後、この大判基板10の裏面を固定基材12に貼り付けた状態で、レーザー光を2次分割予想ラインに沿って照射することにより、大判基板10を貫通して固定基材12の途中まで達する貫通スリット14を形成するようにしたので、貫通スリット14の形成後に大判基板10の状態のまま保護膜4を形成することができると共に、保護膜4の形成後に大判基板10を固定基材12から剥離するだけで個片化したチップ単体10Aを多数個取りすることができる。
また、第2実施形態例では、レーザースクライブによって大判基板10に貫通スリット14を形成して2次分割方向の切断を行い、1次分割方向についてはダイシングブレードで大判基板10に分割溝16を形成するようにしたので、1次分割方向と2次分割方向の両方をレーザースクライブで行った第1実施形態例に比べると、1次分割方向をダイシングで行った分だけタクト時間は幾分長くなるが、生産効率が良好で小型化に好適なチップ抵抗器を提供することができる。しかも、ダイシングで切断される前の表電極2を帯状に形成することができるため、チップ抵抗器の小型化に伴って電極を微小パターン印刷する場合でも、電極間の直線性を高めて抵抗値を安定化することができると共に、ダイシングによる平滑な切断面が確保されるため、端面電極6の形成を上面からのスパッタにて形成することができる。
また、第2実施形態例においては、レーザースクライブによる貫通スリット14の形成工程を抵抗体3のトリミング調整前に行うようにしたので、貫通スリット14の形成時にレーザーの熱で抵抗体3の抵抗値が変化してしまったとしても、その後のトリミング工程で抵抗体3の抵抗値が目標値に調整されるため問題はなくなる。
なお、上記第1および第2実施形態例では、貫通スリット13,14の形成後に保護膜4を形成するようにしているため、保護膜4の材料である樹脂ペーストが貫通スリット13,14の内部に流れ込むと、大判基板10を固定基材12から外してチップ単体10Aに個片化したとき、貫通スリット13,14に沿った分割面に保護膜4の一部が露出してしまうことになる。その場合、保護膜4として大判基板10の材料(セラミックス)と同じような白色系の樹脂を用いれば、絶縁基板1の分割面に露出する保護膜4が目立ちにくくなるため、バルク実装に好適なチップ抵抗器を実現することができる。
1 絶縁基板
2 表電極
3 抵抗体
4 保護膜
5 裏電極
6 端面電極
7 外部電極
10 大判基板
10A チップ単体
11 接着剤
12 固定基材(基台)
15 マスキング材
13,14 貫通スリット
16 分割溝
17 端面スパッタ

Claims (4)

  1. 格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第1分割予想ラインに重なる複数対の電極を形成すると共に、対をなす前記電極間に跨る複数の抵抗体を形成する工程と、
    前記電極および前記抵抗体が形成された前記大判基板の裏面を基台に貼り付ける工程と、
    前記大判基板の表面に前記第1分割予想ラインおよび前記第2分割予想ラインに沿ってレーザー光を照射して前記基台の途中まで達する貫通スリットを形成する工程と、
    前記貫通スリットの形成後に前記抵抗体を覆うように絶縁性樹脂からなる保護膜を形成する工程と、
    前記保護膜の形成後に前記大判基板を前記基台から剥離して多数のチップ単体に個片化する工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
  2. 格子状に延びる第1分割予想ラインと第2分割予想ラインが設定された大判基板の表面に、前記第1分割予想ラインに重なる複数対の電極を形成すると共に、対をなす前記電極間に跨る複数の抵抗体を形成する工程と、
    前記電極および前記抵抗体が形成された前記大判基板の裏面を基台に貼り付ける工程と、
    前記大判基板の表面に前記第2分割予想ラインに沿ってレーザー光を照射して前記基台の途中まで達する貫通スリットを形成する工程と、
    前記貫通スリットの形成後に前記電極と前記抵抗体を覆うように絶縁性樹脂からなる保護膜を形成する工程と、
    前記大判基板を前記保護膜の上から前記第1分割予想ラインに沿ってダイシングすることにより、前記電極を2分して前記基台の途中まで達する分割溝を形成する工程と、
    前記貫通スリットと前記分割溝が形成された前記大判基板を前記基台から剥離して多数のチップ単体に個片化する工程と、
    を含むことを特徴とするチップ抵抗器の製造方法。
  3. 請求項1または2の記載において、前記貫通スリットは前記抵抗体の抵抗値をトリミングする前に形成されることを特徴とするチップ抵抗器の製造方法。
  4. 請求項1または2の記載において、前記保護膜は前記大判基板と同系色であることを特徴とするチップ抵抗器の製造方法。
JP2016034609A 2016-02-25 2016-02-25 チップ抵抗器の製造方法 Active JP6615637B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016034609A JP6615637B2 (ja) 2016-02-25 2016-02-25 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016034609A JP6615637B2 (ja) 2016-02-25 2016-02-25 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2017152576A JP2017152576A (ja) 2017-08-31
JP6615637B2 true JP6615637B2 (ja) 2019-12-04

Family

ID=59739208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016034609A Active JP6615637B2 (ja) 2016-02-25 2016-02-25 チップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP6615637B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108436283B (zh) * 2018-04-11 2020-10-16 大族激光科技产业集团股份有限公司 激光打标机及其打标方法
CN112935570A (zh) * 2021-03-22 2021-06-11 丽智电子(南通)有限公司 一种基于激光镭射制作合金电阻的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5042420B2 (ja) * 2001-09-11 2012-10-03 三菱マテリアル株式会社 チップ抵抗器の製造方法
JP2003133101A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 抵抗器
JP2003264101A (ja) * 2002-03-08 2003-09-19 Koa Corp 両面実装型チップ抵抗器
JP4167194B2 (ja) * 2004-03-10 2008-10-15 コーア株式会社 チップ部品の製造方法
JP6144136B2 (ja) * 2013-07-17 2017-06-07 Koa株式会社 チップ抵抗器の製造方法
JP6476417B2 (ja) * 2013-08-07 2019-03-06 パナソニックIpマネジメント株式会社 抵抗器の製造方法
JP6731246B2 (ja) * 2015-12-18 2020-07-29 Koa株式会社 チップ抵抗器の製造方法

Also Published As

Publication number Publication date
JP2017152576A (ja) 2017-08-31

Similar Documents

Publication Publication Date Title
JP6373723B2 (ja) チップ抵抗器
JP6499007B2 (ja) チップ抵抗器
JP6181500B2 (ja) チップ抵抗器およびその製造方法
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
WO2007029635A1 (ja) チップ抵抗器及びその製造方法
JP3846312B2 (ja) 多連チップ抵抗器の製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP6479361B2 (ja) チップ抵抗器
JP5255899B2 (ja) チップ抵抗器の製造方法及びチップ抵抗器
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4745027B2 (ja) チップ抵抗器の製造方法
JP6170726B2 (ja) チップ抵抗器の製造方法
JP4277633B2 (ja) チップ抵抗器の製造方法
JP6731246B2 (ja) チップ抵抗器の製造方法
JP6749752B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4227821B2 (ja) チップ抵抗器の製造方法
JP5256543B2 (ja) チップ部品用セラミック基板およびチップ部品の製造方法
JP2017069441A (ja) チップ抵抗器
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP2016225572A (ja) チップ抵抗器およびその製造方法
JPH0521204A (ja) 角形チツプ抵抗器およびその製造方法
JP2005268300A (ja) チップ抵抗器およびその製造方法
JP6393484B2 (ja) チップ抵抗器
JP2018195638A (ja) チップ抵抗器の製造方法
JP6688035B2 (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191106

R150 Certificate of patent or registration of utility model

Ref document number: 6615637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250