JP6741063B2 - 有機インターポーザ及び有機インターポーザの製造方法 - Google Patents

有機インターポーザ及び有機インターポーザの製造方法 Download PDF

Info

Publication number
JP6741063B2
JP6741063B2 JP2018507153A JP2018507153A JP6741063B2 JP 6741063 B2 JP6741063 B2 JP 6741063B2 JP 2018507153 A JP2018507153 A JP 2018507153A JP 2018507153 A JP2018507153 A JP 2018507153A JP 6741063 B2 JP6741063 B2 JP 6741063B2
Authority
JP
Japan
Prior art keywords
barrier metal
metal film
organic insulating
wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018507153A
Other languages
English (en)
Other versions
JPWO2017163743A1 (ja
Inventor
一行 満倉
一行 満倉
正也 鳥羽
正也 鳥羽
芳則 江尻
芳則 江尻
蔵渕　和彦
和彦 蔵渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2017163743A1 publication Critical patent/JPWO2017163743A1/ja
Application granted granted Critical
Publication of JP6741063B2 publication Critical patent/JP6741063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本開示は、有機インターポーザ及び有機インターポーザの製造方法に関する。
半導体パッケージの高密度化及び高性能化を目的に、異なる性能のチップを一つのパッケージに混載する実装形態が提案されている。この場合、コスト面に優れた、チップ間の高密度インターコネクト技術が重要になっている（例えば、特許文献１参照）。
非特許文献１及び非特許文献２には、パッケージ上に異なるパッケージをフリップチップ実装によって積層することで接続するパッケージ・オン・パッケージ（ＰｏＰ：Package on Package）の態様が記載されている。このＰｏＰは、スマートフォン、タブレット端末等に広く採用されている態様である。
さらに複数のチップを高密度で実装するための他の形態として、高密度配線を有する有機基板を用いたパッケージ技術（有機インターポーザ）、スルーモールドビア（ＴＭＶ：Through Mold Via）を有するファンアウト型のパッケージ技術（ＦＯ−ＷＬＰ：Fan Out-Wafer Level Package）、シリコン又はガラスインターポーザを用いたパッケージ技術、シリコン貫通電極（ＴＳＶ：Through Silicon Via）を用いたパッケージ技術、基板に埋め込まれたチップをチップ間伝送に用いるパッケージ技術等が提案されている。
特に有機インターポーザ及びＦＯ−ＷＬＰにおいて半導体チップ同士を搭載する場合、当該半導体チップ同士を高密度で導通させるための微細な配線層が必要となる（例えば、特許文献２参照）。
特表２０１２−５２９７７０号公報 米国特許出願公開第２０１１／０２２１０７１号明細書
Ｊｉｎｓｅｏｎｇ Ｋｉｍ ｅｔ ａｌ．， 「Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｔｈｒｏｕｇｈ Ｍｏｌｄ Ｖｉａ （ＴＭＶ） ａｓ ＰｏＰ Ｂａｓｅ Ｐａｃｋａｇｅ」， Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ （ＥＣＴＣ）， ｐ．１０８９−１０９２ （２００８） Ｓ．Ｗ． Ｙｏｏｎ ｅｔ ａｌ．， 「Ａｄｖａｎｃｅｄ Ｌｏｗ Ｐｒｏｆｉｌｅ ＰｏＰ Ｓｏｌｕｔｉｏｎ ｗｉｔｈ Ｅｍｂｅｄｄｅｄ Ｗａｆｅｒ Ｌｅｖｅｌ ＰｏＰ （ｅＷＬＢ−ＰｏＰ） Ｔｅｃｈｎｏｌｏｇｙ」， ＥＣＴＣ， ｐ．１２５０−１２５４ （２０１２）
ビルドアップ基板、ウェハレベルパッケージ（ＷＬＰ）、ファンアウト型のＰｏＰのボトムパッケージ等には、複数の有機絶縁層が積層されてなる積層体（有機絶縁積層体）を有する有機インターポーザが用いられることがある。例えば、この有機絶縁積層体内に１０μｍ以下のライン幅とスペース幅とを有する複数の微細な配線が配置される場合、当該配線は、トレンチ法を用いて形成される。トレンチ法とは、有機絶縁層の表面に形成したトレンチ（溝）に配線となる金属層をめっき法等によって形成する方法である。このため、有機絶縁層上に形成される配線の形状は、溝の形状に沿ったものとなる。
トレンチ法によって有機絶縁積層体内に微細な配線を形成する際には、低コスト化且つ配線抵抗の上昇抑制を図るために、例えば、銅等の高い導電性を有する金属材料を用いることがある。このような金属材料を用いて配線を形成した場合、当該金属材料が有機絶縁積層体内に拡散することがある。この場合、拡散した金属材料を介して配線同士が短絡するおそれがあり、有機インターポーザの絶縁信頼性に課題がある。
本発明は、絶縁信頼性を向上できる有機インターポーザ及びその製造方法を提供することを目的とする。
本発明の第１の態様に係る有機インターポーザは、複数の有機絶縁層を含んでなる有機絶縁積層体と、有機絶縁積層体内に配列された複数の配線と、を備え、配線と有機絶縁層とがバリア金属膜によって仕切られている。
この有機インターポーザでは、配線と有機絶縁層とがバリア金属膜によって仕切られている。このため、配線内における金属材料の有機絶縁積層体への拡散は、バリア金属膜によって抑制される。したがって、拡散した金属材料を介した複数の配線同士の短絡を抑制できるので、有機インターポーザの絶縁信頼性を向上できる。
有機絶縁積層体は、配線が配置された複数の溝部を有する第１の有機絶縁層と、配線を埋め込むように第１の有機絶縁層に積層された第２の有機絶縁層と、を含んでもよい。この場合、複数の配線のそれぞれは、第１の有機絶縁層の溝部に沿った形状を有する。このため、微細な幅及び間隔を有する複数の溝部を形成することによって、微細な配線を容易に形成できる。
バリア金属膜は、配線と溝部の内面との間に設けられた第１のバリア金属膜と、配線と第２の有機絶縁層との間に設けられた第２のバリア金属膜と、を含んでもよい。この場合、配線内における金属材料の第１の有機絶縁層への拡散は、第１のバリア金属膜によって良好に抑制される。また、上記金属材料の第２の有機絶縁層への拡散は、第２のバリア金属膜によって良好に抑制される。
第１のバリア金属膜は、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、及び金の少なくとも一つを含んでもよい。チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、及び金は、いずれも第１及び第２の有機絶縁層に拡散しにくいので、有機インターポーザの絶縁信頼性をさらに向上できる。
第２のバリア金属膜は、めっき膜であってもよい。この場合、溝部内の配線上に選択的に第２のバリア金属膜を形成できるので、有機インターポーザの製造工程を簡略化できる。
第２のバリア金属膜は、ニッケルめっき膜であってもよい。この場合、良好な平坦性を有する第２のバリア金属膜を容易に形成できる。加えて、ニッケルは第１及び第２の有機絶縁層に拡散しにくいので、有機インターポーザの絶縁信頼性を好適に向上できる。
第２のバリア金属膜は、パラジウムめっき膜であってもよい。この場合、第２のバリア金属膜を、容易に薄くできる。加えて、パラジウムは第１及び第２の有機絶縁層に拡散しにくいので、有機インターポーザの絶縁信頼性を好適に向上できる。
第２のバリア金属膜の厚さは、０．００１μｍ以上１μｍ以下であってもよい。この場合、配線内における金属材料の第２の有機絶縁層への拡散は、第２のバリア金属膜によって良好に抑制される。
第２のバリア金属膜の表面粗さは、０．０１μｍ以上１μｍ以下であってもよい。この場合、第２のバリア金属膜が第２の有機絶縁層に良好に密着できる。また、第２のバリア金属膜の表面粗さに起因した有機インターポーザ内の断線等を抑制できる。
第１の有機絶縁層の厚さは、１μｍ以上１０μｍ以下であってもよい。この場合、第１の有機絶縁層を用いて１０μｍ以下の幅及び間隔を有する複数の溝部を形成できる。
第１の有機絶縁層は、光酸発生剤、フェノール性水酸基を有する化合物、及び熱硬化性樹脂を含む感光性の有機絶縁樹脂が硬化してなる硬化膜であってもよい。この場合、微細な幅及び間隔を有する溝部を第１の有機絶縁層に容易に形成できる。加えて、第１の有機絶縁層に含まれる水分を低減できるので、当該第１の有機絶縁層に金属材料が拡散しにくくなる。したがって、有機インターポーザの絶縁信頼性を向上できる。
本発明の第２の態様に係る有機インターポーザの製造方法は、第１の有機絶縁層に複数の溝部を形成する第１工程と、溝部の内面を覆うように第１の有機絶縁層上に第１のバリア金属膜を形成する第２工程と、溝部を埋めるように第１のバリア金属膜上に配線層を形成する第３工程と、第１の有機絶縁層が露出するように配線層を薄化する第４工程と、溝部内の配線層を覆うように第２のバリア金属膜を形成する第５工程と、第１の有機絶縁層上及び第２のバリア金属膜上に第２の有機絶縁層を形成する第６工程と、を備える。
この有機インターポーザの製造方法では、第１〜第３工程を経ることにより、各溝部の内面と配線層との間に第１のバリア金属膜を形成できる。また、第４〜第６工程を経ることにより、有機絶縁層の積層方向において、配線層と第２の有機絶縁層との間に第２のバリア金属膜を形成できる。このため、配線層内における金属材料の第１及び第２の有機絶縁層への拡散は、第１及び第２のバリア金属膜によって抑制される。したがって、拡散した金属材料を介した複数の配線同士の短絡を抑制できるので、有機インターポーザの絶縁信頼性を向上できる。
第３工程では、第１のバリア金属膜をシード層としためっき法によって配線層を形成してもよい。この場合、第１の有機絶縁層と配線層との間に第１のバリア金属膜が挟持されるように当該配線層を形成できる。これにより、配線層内における金属材料の第１の有機絶縁層への拡散が良好に抑制される。
第５工程では、配線層をシード層としためっき法によって第２のバリア金属膜を形成してもよい。この場合、配線層上に選択的に第２のバリア金属膜を形成できるので、有機インターポーザの製造工程を簡略化できる。
第４工程では、溝部内の配線層の一部を除去し、第５工程では、溝部を埋めるように第２のバリア金属膜を形成してもよい。この場合、第２のバリア金属膜が溝部内に埋められて形成されるので、有機インターポーザにおいて第２のバリア金属膜に起因した段差の形成を抑制できる。これにより、有機インターポーザに半導体素子等を良好に搭載できる。
本発明によれば、良好な絶縁信頼性を有する有機インターポーザ及びその製造方法を提供できる。
図１は、本実施形態に係る有機インターポーザを有する半導体パッケージの模式断面図である。 図２は、本実施形態に係る有機インターポーザの模式断面図である。 図３（ａ）〜（ｃ）は、有機インターポーザの製造方法を説明する図である。 図４（ａ），（ｂ）は、有機インターポーザの製造方法を説明する図である。 図５（ａ），（ｂ）は、有機インターポーザの製造方法を説明する図である。 図６（ａ），（ｂ）は、有機インターポーザの製造方法を説明する図である。 図７（ａ），（ｂ）は、有機インターポーザの製造方法を説明する図である。 図８（ａ），（ｂ）は、有機インターポーザの製造方法を説明する図である。 図９（ａ），（ｂ）は、有機インターポーザの製造方法を説明する図である。 図１０（ａ），（ｂ）は、有機インターポーザの製造方法を説明する図である。 図１１（ａ）は、実施例の測定評価用試料を示す平面図であり、図１１（ｂ）は、図１１（ａ）のＸＩｂ−ＸＩｂ線に沿った断面図である。 図１２（ａ）は、比較例の測定評価用試料を示す平面図であり、図１２（ｂ）は、図１２（ａ）のＸＩＩｂ−ＸＩＩｂ線に沿った断面図である。 図１３（ａ）は、実施例２と比較例２との高加速度寿命試験の結果を示すグラフであり、図１３（ｂ）は、実施例３と比較例３との高加速度寿命試験の結果を示すグラフである。 図１４（ａ）は、実施例３の測定評価試料の断面サンプルにおけるＣｕのＥＤＸ解析結果であり、図１４（ｂ）は、上記断面サンプルにおけるＴｉのＥＤＸ解析結果であり、図１４（ｃ）は、上記断面サンプルにおけるＮｉのＥＤＸ解析結果である。
以下、図面を参照しながら本実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。
本実施形態の記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」、「第１」、「第２」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。また、「層」及び「膜」は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、「工程」との語は、独立した工程だけでなく、他の工程と明確に区別できない場合であっても、その工程の所期の目的が達成されれば、本用語に含まれる。また、本明細書中に段階的に記載されている数値範囲において、ある段階の数値範囲の上限値又は下限値は、他の段階の数値範囲の上限値又は下限値に置き換えてもよい。
図１は、本実施形態に係る有機インターポーザを有する半導体パッケージの模式断面図である。本開示の有機インターポーザは、異種チップを混載するインターポーザが必要なパッケージ形態に用いられることが好適である。
図１に示されるように、半導体パッケージ１００は、基板１上に設けられる有機インターポーザ１０上に半導体チップ２Ａ，２Ｂが搭載されてなる装置である。半導体チップ２Ａ，２Ｂは、対応するアンダーフィル３Ａ，３Ｂによって有機インターポーザ１０上にそれぞれ固定されており、有機インターポーザ１０内に設けられる表面配線１６（詳細は後述する）を介して互いに電気的接続されている。基板１は、半導体チップ２Ｃ，２Ｄと電極５Ａ，５Ｂとを絶縁材料４で封止して形成された封止体である。基板１内の半導体チップ２Ｃ，２Ｄは、絶縁材料４から露出した電極を介して外部装置と接続可能になっている。電極５Ａ，５Ｂは、例えば、有機インターポーザ１０と外部装置とが互いに電気的接続するための導電路として機能する。
半導体チップ２Ａ〜２Ｄのそれぞれは、例えば、グラフィック処理ユニット（ＧＰＵ：Graphic Processing Unit）、ＤＲＡＭ（Dynamic Random Access Memory）若しくはＳＲＡＭ（Static Random Access Memory）等の揮発性メモリ、フラッシュメモリ等の不揮発性メモリ、ＲＦチップ、シリコンフォトニクスチップ、ＭＥＭＳ（Micro Electro Mechanical Systems）、センサーチップなどである。半導体チップ２Ａ〜２Ｄは、ＴＳＶを有してもよい。半導体チップ２Ａ〜２Ｄのそれぞれは、例えば、半導体素子が積層されたものも用いることができる、この場合、ＴＳＶを用いて積層した半導体素子を使用できる。半導体チップ２Ａ，２Ｂの厚さは、例えば、２００μｍ以下である。半導体パッケージ１００を薄型化する観点から、半導体チップ２Ａ，２Ｂの厚さは、１００μｍ以下であることが好ましい。また、取り扱い性の観点から、半導体チップ２Ａ，２Ｂの厚さは、３０μｍ以上であることがより好ましい。
アンダーフィル３Ａ，３Ｂは、例えば、キャピラリーアンダーフィル（ＣＵＦ）、モールドアンダーフィル（ＭＵＦ）、ペーストアンダーフィル（ＮＣＰ）、フィルムアンダーフィル（ＮＣＦ）、又は感光性アンダーフィルである。アンダーフィル３Ａ，３Ｂは、それぞれ液状硬化型樹脂（例えば、エポキシ樹脂）を主成分として構成される。また、絶縁材料４は、例えば、絶縁性を有する硬化性樹脂である。
次に、図２を用いながら本実施形態に係る有機インターポーザ１０について詳細に説明する。本実施形態における有機インターポーザ１０は、半導体素子等を支持する有機基板であり、例えば、ガラスクロス若しくは炭素繊維に樹脂を含浸させた材料（プリプレグ）を積層したビルドアップ基板、ウェハレベルパッケージ用基板、コアレス基板、封止材料を熱硬化することによって作製される基板、チップが封止もしくは埋め込まれた基板である。有機インターポーザ１０の形状は、後述する基板１１の形状に応じており、ウェハ状（平面視にて略円形状）でもよいし、パネル状（平面視にて略矩形状）でもよい。なお、有機インターポーザ１０の熱膨張係数は、反り抑制の観点から、例えば、４０ｐｐｍ／℃以下であることが好ましい。有機インターポーザ１０の絶縁信頼性の観点から、当該熱膨張係数は、２０ｐｐｍ／℃以下であることが好ましい。
図２に示される基板１１上に設けられる有機インターポーザ１０は、複数の有機絶縁層を含んでなる有機絶縁積層体１２と、有機絶縁積層体１２内に配列された複数の配線１３と、配線１３を覆うバリア金属膜１４と、有機絶縁積層体１２を貫通するスルー配線１５と、有機絶縁積層体１２の表面及びその近傍に形成される表面配線１６とを備えている。
基板１１は、有機インターポーザ１０を支持する支持体である。基板１１の平面視における形状は、例えば、円形状又は矩形状である。円形状である場合、基板１１は、例えば、２００ｍｍ〜４５０ｍｍの直径を有する。矩形状である場合、基板１１の一辺は、例えば、３００ｍｍ〜７００ｍｍである。
基板１１は、例えば、シリコン基板、ガラス基板、又はピーラブル銅箔である。基板１１は、例えば、ビルドアップ基板、ウェハレベルパッケージ用基板、コアレス基板、封止材料を熱硬化することによって作製される基板、又はチップが封止もしくは埋め込まれた基板でもよい。基板１１としてシリコン基板又はガラス基板等が用いられる場合、有機インターポーザ１０と基板１１とを仮固定する図示しない仮固定層が設けられてもよい。この場合、仮固定層を除去することによって、有機インターポーザ１０から基板１１を容易に剥離できる。なお、ピーラブル銅箔とは、支持体、剥離層、及び銅箔が順に重なった積層体である。ピーラブル銅箔においては、支持体が基板１１に相当し、銅箔がスルー配線１５に含まれる一部の銅配線の材料に相当する。
有機絶縁積層体１２は、対応する配線１３が配置された複数の溝部２１ａを有する第１の有機絶縁層２１と、配線１３を埋め込むように第１の有機絶縁層２１に積層された第２の有機絶縁層２２とを備えている。また、有機絶縁積層体１２には、スルー配線１５が設けられる複数の開口部１２ａが設けられている。
複数の溝部２１ａは、第１の有機絶縁層２１において基板１１と反対側の表面に設けられている。溝部２１ａの延在方向に直交する方向に沿った断面において、溝部２１ａのそれぞれは略矩形状を有している。このため、溝部２１ａの内面は、側面及び底面を有している。また、複数の溝部２１ａは、所定のライン幅Ｌ及びスペース幅Ｓを有している。ライン幅Ｌ及びスペース幅Ｓのそれぞれは、例えば、０．５μｍ〜１０μｍであり、好ましくは０．５μｍ〜５μｍであり、より好ましくは２μｍ〜５μｍである。有機インターポーザ１０の高密度伝送を実現する観点から、ライン幅Ｌは１μｍ〜５μｍであることが好ましい。ライン幅Ｌとスペース幅Ｓとは、互いに同一になるように設定されてもよいし、互いに異なるように設定されてもよい。ライン幅Ｌは、平面視にて溝部２１ａの延在方向に直交する方向における溝部２１ａの幅に相当する。スペース幅Ｓは、隣り合う溝部２１ａ同士の距離に相当する。溝部２１ａの深さは、例えば、後述する第４の有機絶縁層２４の厚さに相当する。
溝部２１ａにおける内面の表面粗さは、０．０１μｍ〜０．１μｍであることが好ましい。この表面粗さが０．０１μｍ以上である場合、溝部２１ａ内において第１の有機絶縁層２１と密着する対象物の密着性、及び温度サイクル耐性が良好になる。上記表面粗さが０．１μｍ以下である場合、配線１３の短絡を抑制し、当該配線１３の高周波特性を向上できる傾向にある。溝部２１ａにおける内面の表面粗さは、例えば、溝部２１ａの断面を電子顕微鏡で観察することによって算出する。なお、上記表面粗さは、ＪＩＳ Ｂ ０６０１ ２００１で規定される算術平均粗さ（Ｒａ）であり、以下の「表面粗さ」は、全て「表面粗さＲａ」とする。温度サイクル耐性とは、温度変化に伴う体積変化、性能劣化、破損等に対する耐性である。
第１の有機絶縁層２１は、基板１１と第２の有機絶縁層２２との間に設けられている。第１の有機絶縁層２１の室温における貯蔵弾性率は、例えば、５００ＭＰａ〜１０ＧＰａである。当該貯蔵弾性率が５００ＭＰａ以上であることにより、第１の有機絶縁層２１の研削中の延伸を抑制できる。これにより、例えば、延伸した樹脂材料が溝部２１ａ内の配線１３を覆うことを防止できる。また、当該貯蔵弾性率が１０ＧＰａ以下であることにより、例えば、研削用の刃の破損を防ぎ、結果として第１の有機絶縁層２１等の表面粗さの拡大を抑制できる。なお、「室温」とは、２５℃程度を示す。
第１の有機絶縁層２１は、基板１１側に位置する第３の有機絶縁層２３と、第２の有機絶縁層２２側に位置する第４の有機絶縁層２４とを含んでいる。第４の有機絶縁層２４の一部には、溝部２１ａに対応する複数の開口部が設けられている。これらの開口部によって露出する第３の有機絶縁層２３の表面が、溝部２１ａの内面における底面を構成している。また、溝部２１ａの内面における各側面は、第４の有機絶縁層２４によって構成されている。
第３の有機絶縁層２３及び第４の有機絶縁層２４の厚さは、例えば、それぞれ０．５μｍ〜１０μｍである。このため、第１の有機絶縁層２１の厚さは、例えば、１μｍ〜２０μｍである。第１の有機絶縁層２１の厚さが１μｍ以上であることにより、第１の有機絶縁層２１が有機絶縁積層体１２の応力緩和に寄与し、当該有機絶縁積層体１２の温度サイクル耐性が向上し得る。第１の有機絶縁層２１の厚さが２０μｍ以下であることにより、有機絶縁積層体１２の反りを抑制し、例えば、有機絶縁積層体１２を研削した際に容易に配線等を露出できる。露光及び現像を行うことによって幅３μｍ以下の配線１３を形成する観点から、第１の有機絶縁層２１の厚さは、１５μｍ以下であることが好ましく、１０μｍ以下であることがより好ましい。
有機絶縁積層体１２における第１の有機絶縁層２１及び第２の有機絶縁層２２のそれぞれは、例えば、液状又はフィルム状であって、硬化性を有する絶縁材料を含んでいる。有機絶縁層の平坦性及び製造コストの観点から、フィルム状の材料（有機絶縁材料）が好ましい。この場合、例えば、基板１１の表面粗さが３００μｍ以上であっても、有機絶縁積層体１２の表面粗さを低減できる。また、フィルム状の有機絶縁材料は、４０℃〜１２０℃でラミネート可能であることが好ましい。ラミネート可能な温度を４０℃以上にすることで、室温における、有機絶縁材料のタック（粘着性）が強くなることを抑えると共に、良好な取り扱い性を維持することができる。ラミネート可能な温度を１２０℃以下にすることで、有機絶縁積層体１２における反りの発生を抑制できる。
硬化後の有機絶縁材料の熱膨張係数は、有機絶縁層（及び有機絶縁積層体１２）の反り抑制の観点から、例えば、８０ｐｐｍ／℃以下である。有機インターポーザ１０の絶縁信頼性の観点から、当該熱膨張係数は、７０ｐｐｍ／℃以下であることが好ましい。また、有機絶縁材料の応力緩和性、及び加工精度の観点から、当該熱膨張係数は、２０ｐｐｍ／℃以上であることがより好ましい。
有機絶縁材料は、加工容易性及び加工精度の観点から、感光性の有機絶縁材料（感光性絶縁樹脂）であることが好ましい。この感光性絶縁樹脂は、耐熱性及び取り扱い容易性の観点から、ネガ型感光性絶縁樹脂であることがより好ましい。光硬化する絶縁樹脂には光ラジカル開始材又は光酸発生剤が含まれ得るが、微細加工容易性の観点から、光酸発生剤が含まれることが好ましい。以上の観点から、有機絶縁層は、光酸発生剤を含有するネガ型感光性絶縁樹脂フィルムであることが最も好ましい。
光酸発生剤としては、光照射によって酸を発生する化合物であれば特に限定されない。効率的に酸が発生する観点から、光酸発生剤は、例えば、オニウム塩化合物又はスルホンイミド化合物であることが好ましい。オニウム塩化合物としては、例えば、ヨードニウム塩、又はスルホニウム塩が挙げられる。具体例としては、ジフェニルヨードニウムトリフルオロメタンスルホネート、ジフェニルヨードニウムｐ−トルエンスルホネート、ジフェニルヨードニウムヘキサフルオロアンチモネート、ジフェニルヨードニウムヘキサフルオロホスフェート、ジフェニルヨードニウムテトラフルオロボレート等のジアリールヨードニウム塩、トリフェニルスルホニウムトリフルオロメタンスルホネート、トリフェニルスルホニウムｐ−トルエンスルホネート、トリフェニルスルホニウムヘキサフルオロアンチモネート等のトリアリールスルホニウム塩、４−ｔｅｒｔ−ブチルフェニル−ジフェニルスルホニウムｐ−トルエンスルホネート、４，７−ジ−ｎ−ブトキシナフチルテトラヒドロチオフェニウムトリフルオロメタンスルホネート等が挙げられる。スルホンイミド化合物の具体例としては、Ｎ−（トリフルオロメチルスルホニルオキシ）スクシンイミド、Ｎ−（トリフルオロメチルスルホニルオキシ）フタルイミド、Ｎ−（トリフルオロメチルスルホニルオキシ）ジフェニルマレイミド、Ｎ−（トリフルオロメチルスルホニルオキシ）ビシクロ[２．２．１]ヘプト−５−エン−２，３−ジカルボキシイミド、Ｎ−（トリフルオロメチルスルホニルオキシ）ナフタルイミド、Ｎ−（ｐ−トルエンスルホニルオキシ）―１，８−ナフタルイミド、Ｎ−（１０−カンファースルホニルオキシ）―１，８−ナフタルイミド等が挙げられる。
解像性の観点から、光酸発生剤として、トリフルオロメタンスルホネート基、ヘキサフルオロアンチモネート基、ヘキサフルオロホスフェート基、又はテトラフルオロボレート基を有する化合物を用いてもよい。
感光性絶縁樹脂は、２．３８質量％のテトラメチルアンモニウム水溶液に可溶であることが好ましい。感光性絶縁樹脂の解像性、保存安定性、及び絶縁信頼性の観点から、感光性絶縁樹脂は、フェノール性水酸基を有する化合物を含有することが好ましい。フェノール性水酸基を有する化合物としては、フェノール／ホルムアルデヒド縮合ノボラック樹脂、クレゾール／ホルムアルデヒド縮合ノボラック樹脂、フェノール−ナフトール／ホルムアルデヒド縮合ノボラック樹脂、ポリヒドロキシスチレン及びその重合体、フェノール−キシリレングリコール縮合樹脂、クレゾール−キシリレングリコール縮合樹脂、フェノール−ジシクロペンタジエン縮合樹脂等が挙げられる。
感光性絶縁樹脂は、熱硬化性樹脂を含むことが好ましい。熱硬化性樹脂としては、例えば、アクリレート樹脂、エポキシ樹脂、シアネートエステル樹脂、マレイミド樹脂、アリルナジイミド樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、アルキド樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、シリコーン樹脂、レゾルシノールホルムアルデヒド樹脂、トリアリルシアヌレート樹脂、ポリイソシアネート樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含有する樹脂、トリアリルトリメリタートを含有する樹脂、シクロペンタジエンから合成された熱硬化性樹脂が挙げられる。感光性絶縁樹脂の解像性、絶縁信頼性、及び金属との密着性の観点から、熱硬化性樹脂は、メチロール基、アルコキシアルキル基、グリシジル基のいずれかを有する化合物であることがより好ましい。
以上の観点から、第１の有機絶縁層２１及び第２の有機絶縁層２２のそれぞれは、光酸発生剤、フェノール性水酸基を有する化合物、及び熱硬化性樹脂を含む感光性の有機絶縁樹脂が硬化してなる硬化膜であることが最も好ましい。なお、第１の有機絶縁層２１及び第２の有機絶縁層２２のそれぞれは、フィラを含んでもよい。加工容易性及び加工精度の観点から、フィラの平均粒径は、例えば、５００ｎｍ以下である。第１の有機絶縁層２１（又は第２の有機絶縁層２２）におけるフィラの含有量が１質量％未満であることが好ましい。また、第１の有機絶縁層２１及び第２の有機絶縁層２２は、フィラを含有しないことがより好ましい。
複数の配線１３は、上述したように対応する溝部２１ａ内に設けられ、有機インターポーザ１０内部における導電路として機能する。このため、配線１３の幅は、溝部２１ａのライン幅Ｌと略一致しており、隣り合う配線１３同士の間隔は、溝部２１ａのスペース幅Ｓと略一致している。導電路としての機能を良好に発揮する観点から、配線１３は、高い導電性を有する金属材料を含有している事が好ましい。高い導電性を有する金属材料は、例えば、銅、アルミニウム、又は銀である。これらの金属材料は、加熱により有機絶縁積層体１２内に拡散する傾向にある。導電性及びコストの観点から、配線１３に含まれる金属材料は、銅であることが好ましい。
バリア金属膜１４は、配線１３と第１の有機絶縁層２１及び第２の有機絶縁層２２とを仕切るように設けられる金属膜である。バリア金属膜１４は、配線１３と溝部２１ａの内面との間に設けられる第１のバリア金属膜３１、及び配線１３と第２の有機絶縁層２２との間に設けられる第２のバリア金属膜３２を含んでいる。このため、第１のバリア金属膜３１は、配線１３と溝部２１ａの内面（すなわち、第１の有機絶縁層２１）とを仕切るように設けられている。また、第２のバリア金属膜３２は、配線１３と第２の有機絶縁層２２とを仕切るように設けられている。
第１のバリア金属膜３１は、配線１３内における金属材料の第１の有機絶縁層２１への拡散を防止するための導電膜であり、溝部２１ａの内面に沿って形成されている。第１のバリア金属膜３１は、有機絶縁層へ拡散しにくい金属材料として、例えば、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、及び金の少なくとも一つを含んでいる。溝部２１ａの内面との密着性の観点から、第１のバリア金属膜３１は、チタン膜又はチタンを含む合金膜であることが好ましい。また、第１のバリア金属膜３１をスパッタリングで形成する観点から、第１のバリア金属膜３１は、チタン膜、タンタル膜、タングステン膜、クロム膜、又はチタン、タンタル、タングステン、及びクロムの少なくとも何れかを含む合金膜であることが好ましい。
第１のバリア金属膜３１の厚さは、溝部２１ａの幅の半分未満且つ溝部２１ａの深さ未満であり、例えば、０．００１μｍ〜０．５μｍである。配線１３内における金属材料の拡散を防止する観点から、第１のバリア金属膜３１の厚さは、０．０１μｍ〜０．５μｍであることが好ましい。また、第１のバリア金属膜３１の平坦性、及び配線１３に流れる電流量を大きくする観点から、第１のバリア金属膜３１の厚さは、０．００１μｍ〜０．３μｍであることが好ましい。以上から、第１のバリア金属膜３１の厚さは、０．０１μｍ〜０．３μｍであることが最も好ましい。
第２のバリア金属膜３２は、配線１３内における金属材料の第２の有機絶縁層２２への拡散を防止するための導電膜であり、配線１３を覆うように形成されている。第２のバリア金属膜３２は、有機絶縁層へ拡散しにくい金属材料として、例えば、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、コバルト、及び金の少なくとも一つを含んでいる。なお、第２のバリア金属膜３２は、異なる金属膜の積層体でもよい。
第２のバリア金属膜３２は、配線１３をシード層としためっき膜（例えば、無電解めっき膜）であることが好ましい。このため、第２のバリア金属膜３２は、ニッケルめっき膜、パラジウムめっき膜、コバルトめっき膜、金めっき膜、又はニッケル、パラジウム、コバルト、及び金の少なくとも一つを含む合金めっき膜であることが好ましい。配線１３との密着性、及び温度サイクル耐性の観点から、ニッケルめっき膜もしくはパラジウムめっき膜であることが好ましい。
ニッケルめっき膜としては、例えば、リンを含有した無電解ニッケル−リン合金めっき膜、ホウ素を含有した無電解ニッケル−ホウ素合金めっき膜、又は窒素を含有した無電解ニッケル−窒素合金めっき膜が挙げられる。ニッケルめっき膜のニッケル含有量は、８０質量％以上であることが好ましい。ニッケル含有量が８０質量％以上であることにより、第２のバリア金属膜３２による有機インターポーザ１０の絶縁信頼性向上の効果が良好に発揮される。ニッケルめっき膜は、絶縁信頼性の観点から、無電解ニッケル−リン合金めっき膜が好ましい。
第２のバリア金属膜３２は、０．１μｍ以下の厚さで良好な絶縁信頼性が得られる観点から、無電解パラジウムめっき膜であることが好ましい。無電解パラジウムめっき膜としては、例えば、置換パラジウムめっき膜、蟻酸化合物を還元剤として用いた無電解パラジウムめっき膜、次亜リン酸若しくは亜リン酸等を還元剤として用いたパラジウムーリン合金めっき膜、又はホウ素化合物を用いたパラジウムーホウ素合金めっき膜が挙げられる。
第２のバリア金属膜３２の厚さは、例えば、０．００１μｍ〜１μｍである。第２のバリア金属膜３２の歩留まりの観点から、第２のバリア金属膜３２の厚さは、０．０１μｍ〜１μｍであることが好ましい。また、第２のバリア金属膜３２の生産タクト向上、薄型化、及び温度サイクル耐性の観点から、０．００１μｍ〜０．５μｍであることがより好ましい。第２のバリア金属膜３２の薄型化、及び感光性絶縁樹脂の解像度の観点から、０．００１μｍ〜０．３μｍであることが更に好ましい。以上の観点から、第２のバリア金属膜３２の厚さは、０．０１μｍ〜０．３μｍであることが最も好ましい。
第２のバリア金属膜３２の表面粗さＲａは、配線１３の表面粗さの影響を受けており、例えば、０．０１μｍ〜１μｍである。第２のバリア金属膜３２の表面粗さＲａが０．０１μｍ以上である場合、第２のバリア金属膜３２と第２の有機絶縁層２２との密着性、及び温度サイクル耐性等の信頼性を確保可能になる。第２のバリア金属膜３２の表面粗さＲａが１μｍ以下である場合、第２の有機絶縁層２２の形成時に生じる凹凸に起因した有機インターポーザ１０内の断線等を抑制できると共に、有機絶縁積層体１２の解像度の低下を抑制できる。第２の有機絶縁層２２との密着性の観点から、第２のバリア金属膜３２の表面粗さＲａは、０．０３μｍ以上であることが好ましい。温度サイクル耐性の観点から、第２のバリア金属膜３２の表面粗さＲａは、０．５μｍ以下であることが好ましい。高周波特性の観点から、第２のバリア金属膜３２の表面粗さＲａは、０．１μｍ以下であることがより好ましい。以上の観点から、第２のバリア金属膜３２の表面粗さＲａは、０．０３μｍ〜０．１μｍであることが最も好ましい。
有機インターポーザ１０において、第１の有機絶縁層２１（すなわち、第４の有機絶縁層２４）と、第２のバリア金属膜３２とを併せた面の表面粗さＲａは、例えば、０．０１μｍ〜１μｍである。上記面の表面粗さＲａが０．０１μｍ以上であることにより、第１の有機絶縁層２１（及び第２のバリア金属膜３２）と、第２の有機絶縁層２２との密着性が良好になる。また、上記面の表面粗さが１μｍ以下であることにより、有機絶縁積層体１２の反りを抑制し、例えば、有機絶縁積層体１２を研削した際に容易に配線等を露出できる。上記面の表面粗さＲａは、例えば、レーザー顕微鏡（オリンパス株式会社製、「ＬＥＸＴ ＯＬＳ３０００」）を用いて、第１の有機絶縁層２１と第２のバリア金属膜３２との両方を含む１００×１００μｍの範囲をスキャンすることによって算出する。
第１の有機絶縁層２１と第２のバリア金属膜３２とを併せた上記面の表面粗さＲａは、配線１３と第１の有機絶縁層２１とを平坦化することによって制御できる。上記面に対する平坦化処理としては、例えば、化学機械研磨法（ＣＭＰ：Chemical Mechanical Polishing）又はフライカット法が挙げられる。配線１３に対するディッシングの発生を抑制する観点から、フライカット法を用いることが好ましい。なお、フライカット法とは、サーフェスプレーナー等の研削装置を用いて対象物を物理的に研削する方法である。
スルー配線１５は、有機絶縁積層体１２の開口部１２ａに埋め込まれる配線であり、外部装置への接続端子として機能する。スルー配線１５は、互いに積層された複数の配線層１５ａ〜１５ｃから構成されている。配線層１５ｂは、配線１３と同時に形成された配線層と、バリア金属膜１４と同時に形成された金属膜とを含んでいる。
表面配線１６は、有機インターポーザ１０に搭載される半導体チップ同士を電気的接続させるための配線である。このため、表面配線１６の両端部は、有機インターポーザ１０から露出しており、当該両端部以外の表面配線１６は、有機インターポーザ１０（より具体的には、第２の有機絶縁層２２）に埋め込まれている。このため、第２の有機絶縁層２２は、少なくとも２つの有機絶縁層を含む。
次に、図３〜図１０を参照しながら本実施形態に係る有機インターポーザ１０の製造方法を説明する。下記製造方法によって形成される有機インターポーザ１０は、例えば、微細化及び多ピン化が必要とされる形態において特に好適である。なお、図４（ｂ）は、図４（ａ）の一部の拡大図である。同様に、図５（ｂ）、図６（ｂ）、図７（ｂ）、図８（ｂ）、及び図９（ｂ）のそれぞれは、対応する図面の一部の拡大図である。
まず、第１ステップとして図３（ａ）に示されるように、基板１１上に配線層１５ａを形成する。配線層１５ａは、基板１１上に形成された金属膜をパターニングすることによって形成される。第１ステップでは、例えば、塗布法、真空蒸着若しくはスパッタリング等の物理気相蒸着法（ＰＶＤ法）、金属ペーストを用いた印刷法若しくはスプレー法、又は種々のめっき法によって、上記金属膜を形成する。本実施形態では、金属膜として銅箔が用いられる。
なお、基板１１と配線層１５ａとの間に仮固定層（図示しない）が設けられる場合、当該仮固定層は、例えば、ポリイミド、ポリベンゾオキサゾール、シリコン、フッ素等の非極性成分を含有した樹脂、加熱若しくはＵＶ（紫外線）によって体積膨張若しくは発泡する成分を含有した樹脂、加熱若しくはＵＶによって架橋反応が進行する成分を含有した樹脂、又は、光照射によって発熱する樹脂を含んでいる。仮固定層の形成方法としては、例えば、スピンコート、スプレーコート、又はラミネート加工が挙げられる。取り扱い性及びキャリア剥離性を高度に両立できる観点から、仮固定層は、光又は熱等の外部刺激によって剥離しやすくなることが好ましい。仮固定層が後に製造される有機インターポーザ１０に残存しないように剥離可能である観点から、仮固定層は、加熱処理によって体積膨張する樹脂を含有することが最も好ましい。
基板１１と配線層１５ａとの間に仮固定層が設けられる場合、配線層１５ａはピーラブル銅箔の銅箔から形成されてもよい。この場合、基板１１がピーラブル銅箔の支持体に相当し、仮固定層がピーラブル銅箔の剥離層に相当する。
次に、第２ステップとして図３（ｂ）に示されるように、配線層１５ａを覆うように、基板１１上に第３の有機絶縁層２３を形成する。第２ステップでは、ネガ型感光性絶縁樹脂を含むフィルム状の第３の有機絶縁層２３を基板１１に貼り付けることによって、配線層１５ａを覆う。そして、必要に応じて第３の有機絶縁層２３に露光処理、現像処理、又は硬化処理等を施す。
次に、第３ステップとして図３（ｃ）に示されるように、第３の有機絶縁層２３上に第４の有機絶縁層２４を形成することによって、第１の有機絶縁層２１を形成する。第３ステップでは、第２ステップと同様に、ネガ型感光性絶縁樹脂を含むフィルム状の第４の有機絶縁層２４を第３の有機絶縁層２３に貼り付ける。そして、必要に応じて第４の有機絶縁層２４に露光処理、現像処理、又は硬化処理等を施す。
次に、第４ステップとして図４（ａ），（ｂ）に示されるように、第１の有機絶縁層２１に複数の溝部２１ａ及び開口部２１ｂを形成する（第１工程とも呼称する）。第４ステップでは、例えば、レーザアブレーション、フォトリソグラフィー、又はインプリントによって複数の溝部２１ａ及び開口部２１ｂを形成する。溝部２１ａの微細化及び形成コストの観点から、フォトリソグラフィーを適用することが好ましい。このため、第１の有機絶縁層２１に露光処理及び現像処理を施すことによって、複数の溝部２１ａを形成する。また、開口部２１ｂは、配線層１５ａを露出するように形成される。なお、第１の有機絶縁層２１に感光性絶縁樹脂が用いられる場合、溝部２１ａのパターンを短時間且つ平滑に形成することができる。このため、後述する配線を高周波特性に優れたものとすることができる。
上記フォトリソグラフィーにおいて感光性絶縁樹脂を露光する方法としては、公知の投影露光方式、コンタクト露光方式、又は直描露光方式等を用いることができる。また、感光性絶縁樹脂を現像するために、例えば、炭酸ナトリウム又はＴＭＡＨ等のアルカリ性水溶液を用いてもよい。
上記第４ステップにおいては、複数の溝部２１ａ及び開口部２１ｂを形成した後、第１の有機絶縁層２１をさらに加熱硬化させてもよい。この場合、例えば、加熱温度を１００〜２００℃と設定し、加熱時間を３０分〜３時間と設定し、第１の有機絶縁層２１を加熱硬化する。
次に、第５ステップとして図５（ａ），（ｂ）に示されるように、溝部２１ａの内面を覆うように第１の有機絶縁層２１上に第１のバリア金属膜３１を形成する（第２工程とも呼称する）。第５ステップでは、例えば、塗布法、ＰＶＤ法、金属ペーストを用いた印刷法若しくはスプレー法、又は種々のめっき法によって第１のバリア金属膜３１を形成する。塗布法の場合、パラジウム又はニッケルの錯体を第１の有機絶縁層２１上に塗布した後に加熱することによって、第１のバリア金属膜３１を形成する。金属ペーストを用いる場合、ニッケル又はパラジウム等の金属粒子を含有するペーストを第１の有機絶縁層２１上に塗布した後に焼結することによって、第１のバリア金属膜３１を形成する。本実施形態では、ＰＶＤ法の一つであるスパッタリングによって第１のバリア金属膜３１を形成する。なお、第１のバリア金属膜３１は、開口部２１ｂの内面も覆うように形成される。
次に、第６ステップとして図６（ａ），（ｂ）に示されるように、溝部２１ａを埋めるように第１のバリア金属膜３１上に配線層１３Ａを形成する（第３工程とも呼称する）。第６ステップでは、例えば、金属ペーストを用いた方法、又は第１のバリア金属膜３１をシード層としためっき法によって配線層１３Ａを形成する。配線層１３Ａの厚さは、第１の有機絶縁層２１の厚さの０．５倍〜３倍であることが好ましい。配線層１３Ａの厚さが０．５倍以上である場合、後工程で形成される配線１３の表面粗さＲａの拡大を抑制できる傾向にある。また、配線層１３Ａの厚さが３倍以下である場合、配線層１３Ａの反りを抑え、第１の有機絶縁層２１に対して良好に密着する傾向にある。なお、配線層１３Ａは、開口部２１ｂも埋めるように形成される。
次に、第７ステップとして図７（ａ），（ｂ）に示されるように、第１の有機絶縁層２１が露出するように配線層１３Ａを薄化する（第４工程とも呼称する）。第７ステップでは、配線層１３Ａにおいて溝部２１ａ及び開口部２１ｂ外の部分と、第１のバリア金属膜３１において溝部２１ａ又は開口部２１ｂを覆わない部分とを除去することによって、第１の有機絶縁層２１を露出させると共に配線層１３Ａを薄化する。これにより、溝部２１ａ内に埋め込まれる配線１３を形成する。この薄化処理は、第１の有機絶縁層２１と配線１３とを併せた面の平坦化処理としてもよい。この場合、ＣＭＰ又はフライカット法によって配線層１３Ａ及び第１のバリア金属膜３１の対象部分を除去すると共に、第１の有機絶縁層２１の表面を研磨又は研削して平坦化する。
第７ステップにおいてＣＭＰを用いる場合、スラリとして例えば、一般的に樹脂の研磨に用いられるアルミナが配合されたスラリと、第１のバリア金属膜３１の研磨に用いられる過酸化水素及びシリカが配合されたスラリと、配線層１３Ａの研磨に用いられる過酸化水素及び過硫酸アンモニウムが配合されたスラリとを用いる。コストを低減すると共に表面粗さＲａを０．０１μｍ〜１μｍに制御する観点から、アルミナが配合されたスラリを用いて第１の有機絶縁層２１、第１のバリア金属膜３１、及び配線層１３Ａ（配線１３）を研削することが好ましい。ＣＭＰを用いた場合、高コストになる傾向がある。また、第１の有機絶縁層２１、第１のバリア金属膜３１、及び配線層１３Ａ（配線１３）を同時に平坦化する場合、研磨速度の違いによって配線１３にディッシングが生じ、結果として第１の有機絶縁層２１と配線１３とを併せた面の平坦性が大きく損なわれる傾向がある。このため、上記面の表面粗さＲａを０．０３μｍ〜０．１μｍにする観点から、サーフェスプレーナーを用いたフライカット法によって第１の有機絶縁層２１、第１のバリア金属膜３１、及び配線層１３Ａ（配線１３）を研削することがより好ましい。
次に、第８ステップとして図８（ａ），（ｂ）に示されるように、溝部２１ａ内の配線層１３Ａである配線１３を覆うように第２のバリア金属膜３２を形成する（第５工程とも呼称する）。第８ステップでは、例えば、ＰＶＤ法、金属ペーストを用いた方法、又は配線１３をシード層としためっき法によって第２のバリア金属膜３２を形成する。配線１３上に選択性よく第２のバリア金属膜３２を形成する観点から、配線１３をシード層としためっき法によって第２のバリア金属膜３２を形成することが好ましい。なお、めっき処理前に、露出した第１の有機絶縁層２１の酸によるクリーニング、又はベンゾトリアゾールなどによる保護処理を実施してもよい。なお、第８ステップを経ることによって、配線層１５ａ上に設けられる配線層１５ｂが完成する。
第８ステップにおいて、第２のバリア金属膜３２は、配線１３上に加え、第１のバリア金属膜３１において溝部２１ａの側面に接する部分上に形成されることが好ましい。この場合、第１のバリア金属膜３１及び第２のバリア金属膜３２によって配線１３を隙間なく覆うことができる。
次に、第９ステップとして図９（ａ），（ｂ）に示されるように、第１の有機絶縁層２１及び第２のバリア金属膜３２上に第２の有機絶縁層２２を形成する（第６工程とも呼称する）。第９ステップでは、ネガ型感光性絶縁樹脂を含むフィルム状の第２の有機絶縁層２２を第１の有機絶縁層２１及び第２のバリア金属膜３２に貼り付ける。第２の有機絶縁層２２は、第１の有機絶縁層２１と同一のフィルムでもよいし、異なる感光性絶縁樹脂を用いて形成されてもよい。配線１３を構成する金属の拡散防止の観点から、第２の有機絶縁層２２に対しては、現像処理を施さないことが好ましい。
次に、第１０ステップとして図１０（ａ）に示されるように、第２の有機絶縁層２２に開口部２２ａを形成する。第１０ステップでは、配線層１５ｂを露出するように開口部２２ａを形成する。開口部２２ａは、例えば、フォトリソグラフィー等によって形成される。
次に、第１１ステップとして図１０（ｂ）に示されるように、開口部２２ａに金属材料を充填して配線層１５ｃを形成することによって、スルー配線１５を形成する。第１１ステップでは、例えば、ＰＶＤ法又は種々のめっき法によって配線層１５ｃを形成する。金属材料は、例えば、銅、ニッケル、スズなどが挙げられる。第１１ステップ後、表面配線１６等を形成することによって、図２に示される有機インターポーザ１０を製造する。なお仮固定層が設けられている場合、基板１１から有機インターポーザ１０を剥離してもよい。
以上に説明した構成を有する有機インターポーザ１０によれば、配線１３と第１の有機絶縁層２１及び第２の有機絶縁層２２とがバリア金属膜１４によって仕切られている。このため、配線１３内における金属材料の有機絶縁積層体への拡散は、バリア金属膜１４によって抑制される。したがって、拡散した金属材料を介した複数の配線１３同士の短絡を抑制できるので、有機インターポーザ１０の絶縁信頼性を向上できる。
有機絶縁積層体１２は、配線１３が配置された複数の溝部２１ａを有する第１の有機絶縁層２１と、配線１３を埋め込むように第１の有機絶縁層２１に積層された第２の有機絶縁層２２とを含んでいる。このため、複数の配線１３のそれぞれは、第１の有機絶縁層２１の溝部２１ａに沿った形状を有する。このため、微細な幅及び間隔を有する複数の溝部２１ａを形成することによって、微細な配線１３を容易に形成できる。
バリア金属膜１４は、配線１３と溝部２１ａの内面との間に設けられた第１のバリア金属膜３１と、配線１３と第２の有機絶縁層２２との間に設けられた第２のバリア金属膜３２とを含んでいる。このため、配線１３内における金属材料の第１の有機絶縁層２１への拡散は、第１のバリア金属膜３１によって良好に抑制される。また、上記金属材料の第２の有機絶縁層２２への拡散は、第２のバリア金属膜３２によって良好に抑制される。
第１のバリア金属膜３１は、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、及び金の少なくとも一つを含んでいる。チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、及び金は、いずれも第１の有機絶縁層２１及び第２の有機絶縁層２２に拡散しにくいので、有機インターポーザ１０の絶縁信頼性をさらに向上できる。
第２のバリア金属膜３２は、めっき膜であってもよい。この場合、溝部２１ａ内の配線１３上に選択的に第２のバリア金属膜３２を形成できるので、有機インターポーザ１０の製造工程を簡略化できる。例えば、第２のバリア金属膜３２を形成するためのレジスト塗布工程、スパッタリング工程、及びレジスト除去工程等を省略できる。
第２のバリア金属膜３２は、ニッケルめっき膜であってもよい。この場合、良好な平坦性を有する第２のバリア金属膜３２を容易に形成できる。加えて、ニッケルは第１の有機絶縁層２１及び第２の有機絶縁層２２に拡散しにくいので、有機インターポーザ１０の絶縁信頼性を好適に向上できる。
第２のバリア金属膜３２は、パラジウムめっき膜であってもよい。この場合、第２のバリア金属膜３２を、薄く形成できる。加えて、パラジウムは第１の有機絶縁層２１及び第２の有機絶縁層２２に拡散しにくいので、有機インターポーザ１０の絶縁信頼性を好適に向上できる。
第２のバリア金属膜３２の厚さは、０．００１μｍ以上１μｍ以下であってもよい。この場合、配線１３内における金属材料の第２の有機絶縁層２２への拡散は、第２のバリア金属膜３２によって良好に抑制される。
第２のバリア金属膜３２の表面粗さＲａは、０．０１μｍ以上１μｍ以下であってもよい。この場合、第２のバリア金属膜３２が第２の有機絶縁層２２に良好に密着できる。また、第２のバリア金属膜３２の表面粗さに起因した有機インターポーザ１０内の断線等を抑制できる。
第１の有機絶縁層２１の厚さは、１μｍ以上１０μｍ以下であってもよい。この場合、第１の有機絶縁層２１を用いて１０μｍ以下の幅及び間隔を有する複数の溝部２１ａを形成できる。
第１の有機絶縁層２１は、光酸発生剤、フェノール性水酸基を有する化合物、及び熱硬化性樹脂を含む感光性の有機絶縁樹脂が硬化してなる硬化膜でってもよい。この場合、微細な幅及び間隔を有する溝部２１ａを第１の有機絶縁層２１に容易に形成できる。加えて、第１の有機絶縁層２１に含まれる水分を低減できるので、当該第１の有機絶縁層２１に金属材料が拡散しにくくなる。したがって、有機インターポーザ１０の絶縁信頼性を向上できる。
本実施形態に係る有機インターポーザ１０の製造方法によれば、第４ステップ〜第６ステップを経ることにより、各溝部２１ａの内面と配線層１３Ａとの間に第１のバリア金属膜３１を形成できる。また、第７ステップ〜第９ステップを経ることにより、有機絶縁層の積層方向において、配線１３と第２の有機絶縁層２２との間に第２のバリア金属膜３２を形成できる。このため、配線１３内における金属材料の第１の有機絶縁層２１及び第２の有機絶縁層２２への拡散は、第１のバリア金属膜３１及び第２のバリア金属膜３２によって抑制される。したがって、拡散した金属材料を介した複数の配線１３同士の短絡を抑制できるので、有機インターポーザ１０の絶縁信頼性を向上できる。
第６ステップでは、第１のバリア金属膜３１をシード層としためっき法によって配線層１３Ａを形成してもよい。この場合、第１の有機絶縁層２１と配線層１３Ａとの間に第１のバリア金属膜３１が挟持されるように配線層１３Ａを形成できる。これにより、配線層１３Ａ内における金属材料の第１の有機絶縁層２１への拡散が良好に抑制される。
第８ステップでは、配線１３をシード層としためっき法によって第２のバリア金属膜３２を形成してもよい。この場合、例えばレジスト等を用いずに配線１３上に選択的に第２のバリア金属膜３２を形成できる。これにより、第２のバリア金属膜３２の形成時にレジスト形成工程及びレジスト除去工程等の工程を省略できるので、有機インターポーザ１０の製造工程を簡略化できる。
なお、有機インターポーザ１０内の配線１３は、例えば、セミアディティブ法によって形成されることも考えられる。セミアディティブ法とは、シード層を形成し、所望のパターンを有するレジストをシード層上に形成し、シード層における露出した部分を電解めっき法等により厚膜化し、レジストを除去した後、薄いシード層をエッチングして所望の配線を得る方法である。しかしながら、セミアディティブ法を適用した場合、薄いシード層をエッチングする際に配線に加わるダメージが大きい。加えて、配線の有機絶縁層に対する密着強度の確保が困難である。このため、セミアディティブ法を用いて例えば、５μｍ以下のライン幅とスペース幅とを有する微細な配線を形成する場合、有機インターポーザの歩留まりが大きく低下する傾向にある。したがって本実施形態では、この歩留まり低下を抑制するために、第４工程にて第１の有機絶縁層２１に溝部２１ａを設け、当該溝部２１ａ内に配線１３を形成するトレンチ法が採用されている。
以上、本開示の一実施形態に係る有機インターポーザ及びその製造方法について説明したが、本開示は上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。例えば、第１の有機絶縁層２１に形成される溝部２１ａの断面形状は、略矩形状に限らず、略台形状、略半円状等の他の形状でもよい。
上記実施形態において、配線１３、配線層１５ａ〜１５ｃ、第１のバリア金属膜３１、第２のバリア金属膜３２、及び表面配線１６等は、それぞれ単層構造を有してもよく、複数の導電層からなる多層構造を有してもよい。
上記実施形態では、第１の有機絶縁層２１は第３の有機絶縁層２３及び第４の有機絶縁層２４の両方を含んでいるが、これに限られない。例えば、第１の有機絶縁層２１は、単層構造でもよい。この場合、上記製造方法における第２ステップ及び第３ステップをまとめた１ステップにでき、有機インターポーザ１０の製造工程を簡略化できる。
上記実施形態における製造方法の第７ステップでは溝部２１ａ内の配線層１３Ａ（配線１３）の一部を除去し、続く第８ステップにて、溝部２１ａを埋めるように第２のバリア金属膜３２を形成してもよい。この場合、第２のバリア金属膜３２が溝部２１ａ内に埋められて形成されるので、有機インターポーザ１０において第２のバリア金属膜３２に起因した段差の形成を抑制できる。すなわち、第２の有機絶縁層２２と第２のバリア金属膜３２とを併せた面の表面粗さＲａを低減できる。これにより、有機インターポーザ１０に半導体素子等を良好に搭載できる。なお、溝部２１ａ内の配線１３の一部の除去は、例えば、ＣＭＰを行う際に発生するディッシングを利用する。また、溝部２１ａ内の配線１３の一部は、例えば、溝部２１ａにおける上半分に位置する配線１３の少なくとも一部である。
上記実施形態において、有機絶縁積層体１２に含まれる有機絶縁層には、密着助剤が含まれてもよい。密着助剤としては、例えば、シランカップリング剤、トリアゾールもしくはテトラゾール系化合物が挙げられる。
シランカップリング剤としては、金属との密着性を向上させるため、窒素原子を有する化合物が好ましく用いられる。具体的には、Ｎ−２−（アミノエチル）−３−アミノプロピルメチルジメトキシシラン、Ｎ−２−（アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリエトキシシラン、３−トリエトキシシリル−Ｎ−（１，３−ジメチルーブチリデン）プロピルアミン、Ｎ−フェニル−３−アミノプロピルトリメトキシシラン、トリス−（トリメトキシシリルプロピル）イソシアヌレート、３−ウレイドプロピルトリアルコキシシラン、３−イソシアネートプロピルトリエトキシシラン、などが挙げられる。上記シランカップリング剤の使用量は、添加による効果、耐熱性及び製造コスト等の観点から、フェノール性水酸基を有する化合物１００質量部に対して、０．１質量部〜２０質量部であることが好ましい。
トリアゾール化合物としては、２−（２'−ヒドロキシ−５'−メチルフェニル）ベンゾトリアゾール、２−（２'−ヒドロキシ−３'−ｔｅｒｔ−ブチル−５'−メチルフェニル）−５−クロロベンゾトリアゾール、２−（２'−ヒドロキシ−３'，５'−ジ−ｔｅｒｔ−アミルフェニル）ベンゾトリアゾール、２−（２'−ヒドロキシ−５'−ｔｅｒｔ−オクチルフェニル）ベンゾトリアゾール、２，２’−メチレンビス［６−（２Ｈ−ベンゾトリアゾール−２−イル）−４−ｔｅｒｔ−オクチルフェノール］、６−（２−ベンゾトリアゾリル）−４−ｔｅｒｔ−オクチル−６'−ｔｅｒｔ−ブチル−４'−メチル−２，２'−メチレンビスフェノール、１，２，３−ベンゾトリアゾール、１−［Ｎ，Ｎ−ビス（２−エチルヘキシル）アミノメチル］ベンゾトリアゾール、カルボキシベンゾトリアゾール、１−［Ｎ，Ｎ−ビス（２−エチルヘキシル）アミノメチル］メチルベンゾトリアゾール、２，２’−［［（メチル−１Ｈ−ベンゾトリアゾール−１−イル）メチル］イミノ］ビスエタノール、などが挙げられる。
テトラゾール化合物としては、１Ｈ−テトラゾール、５−アミノ−１Ｈ−テトラゾール、５−メチル−１Ｈ−テトラゾール、５−フェニル−１Ｈ−テトラゾール、１−メチル−５−エチル−１Ｈ−テトラゾール、１−メチル−５−メルカプト−１Ｈ−テトラゾール、１−フェニル−５−メルカプト−１Ｈ−テトラゾール、１−（２−ジメチルアミノエチル）−５−メルカプト−１Ｈ−テトラゾール、２−メトキシ−５−（５−トリフルオロメチル−１Ｈ−テトラゾール−１−イル）−ベンズアルデヒド、４，５−ジ（５−テトラゾリル）−［１，２，３］トリアゾール、１−メチル−５−ベンゾイル−１Ｈ−テトラゾール、などが挙げられる。上記トリアゾールもしくはテトラゾール系化合物の使用量は、添加による効果、耐熱性及び製造コストの観点から、フェノール性水酸基を有する化合物１００質量部に対して、０．１質量部〜２０質量部であることが好ましい。
上記シランカップリング剤、トリアゾール系化合物、及びテトラゾール系化合物は、それぞれ単独で使用してもよいし、併用してもよい。
更に、有機絶縁層にはイオン捕捉剤が添加されてもよい。上記イオン捕捉剤によって有機絶縁層中のイオン性不純物を吸着することにより、吸湿時の絶縁信頼性を向上できる。このようなイオン捕捉剤としては、例えば、トリアジンチオール化合物及びフェノール系還元剤等の銅がイオン化して溶け出すのを防止するための銅害防止剤として知られる化合物、粉末状のビスマス系、アンチモン系、マグネシウム系、アルミニウム系、ジルコニウム系、カルシウム系、チタン系、及びスズ系、並びに、これらの混合系等の無機化合物が挙げられる。
上記イオン捕捉剤としては、例えば、東亜合成株式会社製の無機イオン捕捉剤（商品名：ＩＸＥ−３００（アンチモン系）、ＩＸＥ−５００（ビスマス系）、ＩＸＥ−６００（アンチモン、ビスマス混合系）、ＩＸＥ−７００（マグネシウム、アルミニウム混合系）、ＩＸＥ−８００（ジルコニウム系）、及びＩＸＥ−１１００（カルシウム系））が挙げられる。これらは１種を単独で用いてもよいし、２種以上を混合して用いてもよい。上記イオン捕捉剤の使用量は、添加による効果、耐熱性及び製造コスト等の観点から、フェノール性水酸基を有する化合物１００質量部に対して、０．０１質量部〜１０質量部であることが好ましい。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。
（実施例１）
図１１（ａ），（ｂ）に示される測定評価用試料を以下のようにして作製した。まず、厚さ１５０ｍｍのシリコンウェハ５１に厚さ５μｍの感光性絶縁樹脂フィルム５２を貼り付けた。この感光性絶縁樹脂フィルム５２は、以下のようにして形成した。まず、クレゾールノボラック樹脂（旭有機材工業株式会社製、商品名：ＴＲ−４０２０Ｇ、１００質量部）と、１，３，４，６−テトラキス（メトキシメチル）グリコールウリル（３０質量部）と、トリメチロールプロパントリグリシジルエーテル（４０質量部）と、トリアリールスルホニウム塩（サンアプロ株式会社製、商品名：ＣＰＩ−３１０Ｂ、８質量部）と、メチルエチルケトン（１００質量部）とを配合し、感光性絶縁組成物を得た。次に、得られた感光性絶縁組成物をポリエチレンテレフタレートフィルム（帝人デュポンフィルム株式会社製、商品名：Ａ−５３）に塗布し、９０℃のオーブンで１０分間乾燥することによって、厚さ５μｍの感光性絶縁樹脂フィルム５２を得た。
次に、シリコンウェハ５１に貼り付けた感光性絶縁樹脂フィルム５２を露光処理、加熱処理、現像処理及び熱硬化処理を順番に施した。次に、感光性絶縁樹脂フィルム５２に、当該フィルム５２と同様にして形成した厚さ５μｍの感光性絶縁樹脂フィルム５３を貼り付けた。次に、貼り付けた感光性絶縁樹脂フィルム５３を、フォトマスクを介して露光処理した後、加熱処理、現像処理、及び熱硬化処理を順番に施した。これにより感光性絶縁樹脂フィルム５３をパターニングし、互いにかみ合うように櫛歯状になっている第１の溝部５３ａ及び第２の溝部５３ｂと、第１の溝部５３ａ同士を結ぶ第１の接続部５３ｃと、第２の溝部５３ｂ同士を結ぶ第２の接続部５３ｄとを形成した。第１の溝部５３ａの幅と第２の溝部５３ｂの幅とをそれぞれ１０μｍに設定した。これらの幅は、後述する配線のライン幅Ｌに相当する。また、隣り合う第１の溝部５３ａと第２の溝部５３ｂとの距離（スペース幅Ｓ）を１０μｍに設定し、それぞれの溝の長さを１ｍｍに設定した。
次に、スパッタリングによって、感光性絶縁樹脂フィルム５３上に厚さ０．０５μｍのチタンを含むバリア金属膜５４を形成した。次に、バリア金属膜５４をシード層とした電解めっき法によって、第１の溝部５３ａ、第２の溝部５３ｂ、第１の接続部５３ｃ、及び第２の接続部５３ｄを埋めるように銅層を形成した。次に、サーフェスプレーナーを用いたフライカット法によって、銅層の一部と、バリア金属膜５４において第１の溝部５３ａ、第２の溝部５３ｂ、第１の接続部５３ｃ、及び第２の接続部５３ｄの内面を覆わない部分を研削した。これにより、第１の溝部５３ａに埋められる第１の配線５５ａと、第２の溝部５３ｂに埋められる第２の配線５５ｂと、第１の接続部５３ｃに埋められる第１の接続配線５５ｃと、第２の接続部５３ｄに埋められる第２の接続配線５５ｄとを形成した。サーフェスプレーナーとして、オートマチックサーフェスプレーナー（株式会社ディスコ製、商品名「ＤＡＳ８９３０」）を用いた。また、フライカット法による研削では、送り速度を１ｍｍ／ｓに設定し、スピンドル回転数を２０００ｍｉｎ−１に設定した。
次に、第１の配線５５ａと、第２の配線５５ｂと、第１の接続配線５５ｃと、第２の接続配線５５ｄとのそれぞれをシード層とした無電解めっき法によって、厚さ０．２μｍのニッケル−リン合金を含むバリア金属膜５６を形成した。次に、第１の接続配線５５ｃの一部と、第２の接続配線５５ｄの一部とを少なくとも露出させるように、感光性絶縁樹脂フィルム５２と同様にして形成した厚さ５μｍの感光性絶縁樹脂フィルム５７を貼り付けた。次に、貼り付けた感光性絶縁樹脂フィルム５７に対して露光処理、加熱処理、現像処理及び熱硬化処理を順番に施した。これにより、図１１（ａ），（ｂ）に示される測定評価用試料５０を形成した。この測定評価用試料５０においては、第１の配線５５ａと第１の接続配線５５ｃとは、互いに接続されていると共にバリア金属膜５４，５６によって覆われている。同様に、第２の配線５５ｂと第２の接続配線５５ｄとは、互いに接続されていると共にバリア金属膜５４，５６によって覆われている。また、第１の配線５５ａ及び第１の接続配線５５ｃと、第２の配線５５ｂ及び第２の接続配線５５ｄとは、互いに感光性絶縁樹脂フィルム５２，５３，５７によって絶縁されている。
上述した測定評価用試料５０の絶縁信頼性を確認するため、以下に説明する高加速度寿命試験（ＨＡＳＴ：Highly Accelerated Stress Test）を行った。この試験では、湿度８５％、１３０℃の条件下において第１の接続配線５５ｃと第２の接続配線５５ｄとに３．３Ｖの電圧を印加し、所定の時間にわたって静置した。これにより、時間経過に伴う第１の配線５５ａと、第２の配線５５ｂとの絶縁性の変化を測定した。この試験では、第１の配線５５ａと第２の配線５５ｂとの間の抵抗値が、試験開始から２００時間経過時に１×１０６Ω以上であれば評価Ａとし、試験開始から２００時間経過前に１×１０６Ω未満となれば評価Ｂとした。実施例１の高加速度寿命試験の結果を、下記表１に示す。
（実施例２）
ライン幅Ｌ及びスペース幅Ｓを５μｍに設定したこと以外は実施例１と同様にして測定評価用試料５０を形成し、上述した高加速度寿命試験を行った。実施例２の高加速度寿命試験の結果を、下記表１に示す。
（実施例３）
ライン幅Ｌ及びスペース幅Ｓを２μｍに設定したこと以外は実施例１と同様にして測定評価用試料５０を形成し、上述した高加速度寿命試験を行った。実施例３の高加速度寿命試験の結果を、下記表１に示す。
（実施例４）
感光性絶縁樹脂フィルム５７として、ソルダーレジストフィルム（日立化成株式会社製、商品名：ＦＺ−２７００ＧＡ、厚さ３０μｍ）としたこと以外は実施例２と同様にして測定評価用試料５０を形成した。この測定評価用試料５０に対して上述した高加速度寿命試験を行った。実施例４の高加速度寿命試験の結果を、下記表１に示す。
（実施例５）
感光性絶縁樹脂フィルム５７として、ソルダーレジストフィルム（日立化成株式会社製、商品名：ＦＺ−２７００ＧＡ、厚さ３０μｍ）としたこと以外は実施例３と同様にして測定評価用試料５０を形成した。この測定評価用試料５０に対して上述した高加速度寿命試験を行った。実施例５の高加速度寿命試験の結果を、下記表１に示す。
（比較例１）
図１２（ａ），（ｂ）に示されるように、バリア金属膜５６を第１の配線５５ａ上、第２の配線５５ｂ上、第１の接続配線５５ｃ上、及び第２の接続配線５５ｄ上に設けなかったこと以外は実施例１と同様にして測定評価用試料５０Ａを形成した。すなわち、第１の配線５５ａ、第２の配線５５ｂ、第１の接続配線５５ｃ、及び第２の接続配線５５ｄが感光性絶縁樹脂フィルム５７に接するように測定評価用試料５０Ａを形成した。この測定評価用試料５０Ａに対して上述した高加速度寿命試験を行った。比較例１の高加速度寿命試験の結果を、下記表１に示す。
（比較例２）
バリア金属膜５６を第１の配線５５ａ上、第２の配線５５ｂ上、第１の接続配線５５ｃ上、及び第２の接続配線５５ｄ上に設けなかったこと以外は実施例２と同様にして測定評価用試料５０Ａを形成した。この測定評価用試料５０Ａに対して上述した高加速度寿命試験を行った。比較例２の高加速度寿命試験の結果を、下記表１に示す。
（比較例３）
バリア金属膜５６を第１の配線５５ａ上、第２の配線５５ｂ上、第１の接続配線５５ｃ上、及び第２の接続配線５５ｄ上に設けなかったこと以外は実施例３と同様にして測定評価用試料５０Ａを形成した。この測定評価用試料５０Ａに対して上述した高加速度寿命試験を行った。比較例３の高加速度寿命試験の結果を、下記表１に示す。
（比較例４）
バリア金属膜５６を第１の配線５５ａ上、第２の配線５５ｂ上、第１の接続配線５５ｃ上、及び第２の接続配線５５ｄ上に設けなかったこと以外は実施例４と同様にして測定評価用試料５０Ａを形成した。この測定評価用試料５０Ａに対して上述した高加速度寿命試験を行った。比較例４の高加速度寿命試験の結果を、下記表１に示す。
（比較例５）
バリア金属膜５６を第１の配線５５ａ上、第２の配線５５ｂ上、第１の接続配線５５ｃ上、及び第２の接続配線５５ｄ上に設けなかったこと以外は実施例５と同様にして測定評価用試料５０Ａを形成した。この測定評価用試料５０Ａに対して上述した高加速度寿命試験を行った。比較例５の高加速度寿命試験の結果を、下記表１に示す。
上記表１においては、バリア金属膜５６が設けられている場合「Ｙ」と示され、バリア金属膜５６が設けられていない場合「Ｎ」と示される。また上記表１において、感光性絶縁樹脂フィルム５７が感光性絶縁樹脂フィルム５２と同様にして形成された場合「α」と示され、感光性絶縁樹脂フィルム５７がソルダーレジストフィルムを用いて形成された場合「β」と示される。表１より、実施例１〜５の高加速度寿命試験の結果は全て評価Ａであった一方で、比較例１〜５の高加速度寿命試験の結果は全て評価Ｂであった。これらの結果より、バリア金属膜５６の有無によって、測定評価用試料の絶縁信頼性が大きく異なることがわかった。
図１３（ａ）は、実施例２と比較例２との高加速度寿命試験の結果を示すグラフであり、図１３（ｂ）は、実施例３と比較例３との高加速度寿命試験の結果を示すグラフである。図１３（ａ）及び図１３（ｂ）において、横軸は時間を示し、縦軸は第１の配線５５ａと第２の配線５５ｂとの間の抵抗値を示す。図１３（ａ）において、データ６１は実施例２の試験結果であり、データ６２は比較例２の試験結果である。図１３（ｂ）において、データ６３は実施例３の試験結果であり、データ６４は比較例３の試験結果である。
図１３（ａ）に示されるように、実施例２では試験開始から３００時間経過時であっても、第１の配線５５ａと第２の配線５５ｂとの間の抵抗値が１×１０６Ω以上を示した。一方、比較例２では試験開始から２０時間程度の時点で急激に抵抗値が減少し、１×１０６Ω未満になった。同様に、図１３（ｂ）に示されるように、実施例３では試験開始から２００時間経過時であっても、第１の配線５５ａと第２の配線５５ｂとの間の抵抗値が１×１０６Ω以上を示した一方で、比較例３では試験開始から数時間の時点で急激に抵抗値が減少し、１×１０６Ω未満になった。
図１４（ａ）〜（ｃ）は、実施例３の硬化速度寿命試験を２５０時間経過した後の測定評価用試料５０の断面サンプルをＴＥＭ（透過電子顕微鏡）／ＥＤＸ（エネルギー分散形Ｘ線分析装置）にて銅、チタン、及びニッケルの成分を解析した結果を示す。図１４（ａ）は、測定評価用試料５０の断面サンプルにおけるＣｕ（銅）の解析結果であり、図１４（ｂ）は、当該断面サンプルにおけるＴｉ（チタン）の解析結果であり、図１４（ｃ）は、当該断面サンプルにおけるＮｉ（ニッケル）の解析結果である。ＴＥＭとして日本電子株式会社製 ＪＥＭ−２１００Ｆを用い、ＥＤＸとして日本電子株式会社製 ＪＥＤ−２３００を用い、加速電圧を２００ｋＶと設定し、上記解析を実施した。実施例３においては、ＥＤＸ解析試験後に、配線及びバリア金属の感光性絶縁樹脂フィルムへの溶出は観測されなかった。具体的には、バリア金属膜５４，５６に囲まれる銅層を構成する銅の感光性絶縁樹脂フィルムへの拡散、バリア金属膜５４を構成するチタンの感光性絶縁樹脂フィルムへの拡散、及びバリア金属膜５６を構成するニッケルの感光性絶縁樹脂フィルムへの拡散は、いずれも確認されなかった。
上記高加速度寿命試験後の比較例２，３の測定評価用試料５０Ａを目視したところ、比較例２，３においては、少なくとも感光性絶縁樹脂フィルム５７が何らかの要因にて汚染されていることが確認された。一方、上記高加速度寿命試験後の実施例２，３の測定評価用試料５０を目視したところ、感光性絶縁樹脂フィルム５２，５３，５７の汚染は確認されなかった。
以上より、比較例２，３における急激な抵抗値の減少は、第１の配線５５ａ及び第２の配線５５ｂ内における金属材料が感光性絶縁樹脂フィルム５７に拡散し、拡散した金属材料を介して第１の配線５５ａと第２の配線５５ｂとが短絡したからであると推察される。一方で実施例２，３においては、第１の配線５５ａ又は第２の配線５５ｂ内における金属材料の感光性絶縁樹脂フィルム５２，５３，５７への拡散がバリア金属膜５４，５６によって防止され、第１の配線５５ａと第２の配線５５ｂとが短絡しなかったと推察される。
１…基板、２Ａ〜２Ｄ…半導体チップ、３Ａ，３Ｂ…アンダーフィル、４…絶縁材料、１０…有機インターポーザ、１１…基板、１２…有機絶縁積層体、１３…配線、１３Ａ…配線層、１４…バリア金属膜、１５…スルー配線、２１…第１の有機絶縁層、２１ａ…溝部、２１ｂ…開口部、２２…第２の有機絶縁層、３１…第１のバリア金属膜、３２…第２のバリア金属膜、１００…半導体パッケージ、Ｌ…ライン幅、Ｓ…スペース幅。

Claims (15)

  1. 複数の有機絶縁層を含んでなる有機絶縁積層体と、
    前記有機絶縁積層体内に配置される第１配線層、及び前記第１配線層上に位置する第２配線層と、を備え、
    前記第１配線層と前記有機絶縁層とがバリア金属膜によって仕切られており、
    前記バリア金属膜は、前記第１配線層と前記有機絶縁層との間に設けられる第１のバリア金属膜と、前記第１配線層上に設けられる第２のバリア金属膜とを含み、
    前記第２配線層は、前記第１のバリア金属膜と前記第２のバリア金属膜との両方に接触する、
    有機インターポーザ。
  2. 前記有機絶縁積層体内に配列され、別のバリア金属膜によって前記有機絶縁層と仕切られる複数の配線をさらに備え、
    前記有機絶縁積層体は、
    前記配線が配置された複数の溝部を有する第１の有機絶縁層と、
    前記配線を埋め込むように前記第１の有機絶縁層に積層された第２の有機絶縁層と、を含む、請求項１記載の有機インターポーザ。
  3. 前記別のバリア金属膜は、
    前記配線と前記溝部の内面との間に設けられた第３のバリア金属膜と、
    前記配線と前記第２の有機絶縁層との間に設けられた第４のバリア金属膜と、を含む、請求項２記載の有機インターポーザ。
  4. 前記第３のバリア金属膜は、チタン、ニッケル、パラジウム、クロム、タンタル、タングステン、及び金の少なくとも一つを含む、請求項３記載の有機インターポーザ。
  5. 前記第４のバリア金属膜は、めっき膜である、請求項３又は４記載の有機インターポーザ。
  6. 前記第２のバリア金属膜は、ニッケルめっき膜である、請求項５記載の有機インターポーザ。
  7. 前記第２のバリア金属膜は、パラジウムめっき膜である、請求項５記載の有機インターポーザ。
  8. 前記第２のバリア金属膜の厚さは、０．００１μｍ以上１μｍ以下である、請求項３〜７のいずれか一項記載の有機インターポーザ。
  9. 前記第２のバリア金属膜の表面粗さは、０．０１μｍ以上１μｍ以下である、請求項３〜８のいずれか一項記載の有機インターポーザ。
  10. 前記第１の有機絶縁層の厚さは、１μｍ以上１０μｍ以下である、請求項２〜９のいずれか一項記載の有機インターポーザ。
  11. 前記第１の有機絶縁層は、光酸発生剤、フェノール性水酸基を有する化合物、及び熱硬化性樹脂を含む感光性の有機絶縁樹脂が硬化してなる硬化膜である、請求項２〜１０のいずれか一項記載の有機インターポーザ。
  12. 第１の有機絶縁層に複数の溝部を形成する第１工程と、
    前記溝部の内面を覆うように前記第１の有機絶縁層上に第１のバリア金属膜を形成する第２工程と、
    前記溝部を埋めるように前記第１のバリア金属膜上に配線層を形成する第３工程と、
    前記第１の有機絶縁層が露出するように前記配線層を薄化する第４工程と、
    前記溝部内の前記配線層を覆うように第２のバリア金属膜を形成する第５工程と、
    前記第１の有機絶縁層上及び前記第２のバリア金属膜上に第２の有機絶縁層を形成する第６工程と、を備え、
    前記第４工程では、前記第１の有機絶縁層の表面を研磨又は研削する、
    有機インターポーザの製造方法。
  13. 前記第３工程では、前記第１のバリア金属膜をシード層としためっき法によって前記配線層を形成する、請求項１２記載の有機インターポーザの製造方法。
  14. 前記第５工程では、前記配線層をシード層としためっき法によって前記第２のバリア金属膜を形成する、請求項１２又は１３記載の有機インターポーザの製造方法。
  15. 前記第４工程では、前記溝部内の前記配線層の一部を除去し、
    前記第５工程では、前記溝部を埋めるように前記第２のバリア金属膜を形成する、請求項１４記載の有機インターポーザの製造方法。
JP2018507153A 2016-03-25 2017-02-23 有機インターポーザ及び有機インターポーザの製造方法 Active JP6741063B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016061899 2016-03-25
JP2016061899 2016-03-25
PCT/JP2017/006840 WO2017163743A1 (ja) 2016-03-25 2017-02-23 有機インターポーザ及び有機インターポーザの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020124359A Division JP7020515B2 (ja) 2016-03-25 2020-07-21 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017163743A1 JPWO2017163743A1 (ja) 2019-01-24
JP6741063B2 true JP6741063B2 (ja) 2020-08-19

Family

ID=59899986

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018507153A Active JP6741063B2 (ja) 2016-03-25 2017-02-23 有機インターポーザ及び有機インターポーザの製造方法
JP2020124359A Active JP7020515B2 (ja) 2016-03-25 2020-07-21 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法
JP2022015441A Active JP7380724B2 (ja) 2016-03-25 2022-02-03 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法
JP2023188810A Pending JP2024014891A (ja) 2016-03-25 2023-11-02 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020124359A Active JP7020515B2 (ja) 2016-03-25 2020-07-21 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法
JP2022015441A Active JP7380724B2 (ja) 2016-03-25 2022-02-03 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法
JP2023188810A Pending JP2024014891A (ja) 2016-03-25 2023-11-02 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法

Country Status (6)

Country Link
US (3) US10756008B2 (ja)
JP (4) JP6741063B2 (ja)
KR (2) KR102334181B1 (ja)
CN (2) CN117577592A (ja)
TW (3) TW202331985A (ja)
WO (1) WO2017163743A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197423A (ja) * 2018-05-10 2019-11-14 シャープ株式会社 基板の製造方法及び表示装置の製造方法
KR20210143999A (ko) * 2020-05-21 2021-11-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US20220359323A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
JPH10163192A (ja) * 1996-10-03 1998-06-19 Fujitsu Ltd 半導体装置およびその製造方法
US6190834B1 (en) * 1997-05-15 2001-02-20 Hitachi, Ltd. Photosensitive resin composition, and multilayer printed circuit board using the same
JPH1149847A (ja) * 1997-05-15 1999-02-23 Hitachi Ltd 感光性樹脂組成物とそれを用いた絶縁フィルム及び多層配線板
JPH11354637A (ja) * 1998-06-11 1999-12-24 Oki Electric Ind Co Ltd 配線の接続構造及び配線の接続部の形成方法
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
KR100367734B1 (ko) 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법
JP2001351918A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
JP4106048B2 (ja) 2004-10-25 2008-06-25 松下電器産業株式会社 半導体装置の製造方法及び半導体装置
JP2007035734A (ja) * 2005-07-25 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
JP2007053133A (ja) * 2005-08-15 2007-03-01 Toshiba Corp 半導体装置及びその製造方法
US7276796B1 (en) * 2006-03-15 2007-10-02 International Business Machines Corporation Formation of oxidation-resistant seed layer for interconnect applications
JP4921945B2 (ja) 2006-12-13 2012-04-25 株式会社東芝 半導体装置の製造方法及び半導体装置
US7745282B2 (en) * 2007-02-16 2010-06-29 International Business Machines Corporation Interconnect structure with bi-layer metal cap
JP2009026989A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2010037617A (ja) * 2008-08-07 2010-02-18 Panasonic Corp 半導体装置の製造方法、半導体装置及び半導体装置の製造装置
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
JP2011192726A (ja) 2010-03-12 2011-09-29 Renesas Electronics Corp 電子装置および電子装置の製造方法
JP5824808B2 (ja) * 2011-01-07 2015-12-02 富士通株式会社 半導体装置及びその製造方法
US9661763B2 (en) * 2011-10-11 2017-05-23 Hitachi Chemical Company, Ltd. Structure containing conductor circuit, method for manufacturing same, and heat-curable resin composition
JP5816127B2 (ja) * 2012-04-27 2015-11-18 株式会社東芝 半導体発光装置およびその製造方法
TWI489658B (zh) * 2012-05-25 2015-06-21 Toshiba Kk 半導體發光裝置及光源單元
JP5989420B2 (ja) * 2012-06-28 2016-09-07 株式会社東芝 半導体発光装置
WO2014069662A1 (ja) * 2012-11-05 2014-05-08 大日本印刷株式会社 配線構造体
JP2014139999A (ja) * 2013-01-21 2014-07-31 Toshiba Corp 半導体発光装置
JP5942867B2 (ja) * 2013-01-22 2016-06-29 富士通株式会社 半導体装置の製造方法
JP6186780B2 (ja) * 2013-03-18 2017-08-30 富士通株式会社 半導体装置およびその製造方法
JP2015079850A (ja) * 2013-10-17 2015-04-23 富士通株式会社 配線構造及びその形成方法
JP2015082606A (ja) * 2013-10-23 2015-04-27 日東電工株式会社 半導体パッケージの製造方法
JP2015126035A (ja) * 2013-12-25 2015-07-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9418924B2 (en) * 2014-03-20 2016-08-16 Invensas Corporation Stacked die integrated circuit
WO2015151512A1 (ja) * 2014-03-31 2015-10-08 凸版印刷株式会社 インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
KR102321209B1 (ko) * 2014-11-03 2021-11-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device

Also Published As

Publication number Publication date
WO2017163743A1 (ja) 2017-09-28
CN108886028A (zh) 2018-11-23
JP2020178140A (ja) 2020-10-29
TWI731040B (zh) 2021-06-21
US20190109082A1 (en) 2019-04-11
KR102334181B1 (ko) 2021-12-03
CN117577592A (zh) 2024-02-20
TW201801258A (zh) 2018-01-01
TWI793625B (zh) 2023-02-21
KR20210150593A (ko) 2021-12-10
US11990396B2 (en) 2024-05-21
JPWO2017163743A1 (ja) 2019-01-24
US10756008B2 (en) 2020-08-25
TW202331985A (zh) 2023-08-01
KR20180113591A (ko) 2018-10-16
US20230118368A1 (en) 2023-04-20
TW202137474A (zh) 2021-10-01
JP7020515B2 (ja) 2022-02-16
JP2024014891A (ja) 2024-02-01
US11562951B2 (en) 2023-01-24
JP2022058869A (ja) 2022-04-12
US20200365501A1 (en) 2020-11-19
JP7380724B2 (ja) 2023-11-15

Similar Documents

Publication Publication Date Title
JP7380724B2 (ja) 半導体パッケージ用基板及び半導体パッケージ用基板の製造方法
JP6911982B2 (ja) 半導体装置及びその製造方法
US20140102768A1 (en) Wiring board and method for manufacturing the same
EP3211661A2 (en) Method for manufacturing a flip-chip type semiconductor apparatus using a photosensitive adhesive layer and corresponding flip-chip type semiconductor apparatus
JP2022164707A (ja) 配線層の製造方法
JP2017069328A (ja) 配線パターン及びその製造方法
EP4328963A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2017211617A (ja) 感光性樹脂組成物、感光性樹脂膜、および電子装置
JP2017188532A (ja) 異方導電部材及びその製造方法、並びに、半導体装置
JP7315062B2 (ja) 半導体装置製造用部材の製造方法
JP2019212653A (ja) 配線基板の製造方法
JP2019029452A (ja) 半導体装置製造用部材の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180913

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200706

R151 Written notification of patent or utility model registration

Ref document number: 6741063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350