KR100367734B1 - 반도체 소자의 배선형성 방법 - Google Patents

반도체 소자의 배선형성 방법 Download PDF

Info

Publication number
KR100367734B1
KR100367734B1 KR10-2000-0003937A KR20000003937A KR100367734B1 KR 100367734 B1 KR100367734 B1 KR 100367734B1 KR 20000003937 A KR20000003937 A KR 20000003937A KR 100367734 B1 KR100367734 B1 KR 100367734B1
Authority
KR
South Korea
Prior art keywords
forming
contact hole
insulating film
wiring
barrier film
Prior art date
Application number
KR10-2000-0003937A
Other languages
English (en)
Other versions
KR20010076659A (ko
Inventor
김규현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0003937A priority Critical patent/KR100367734B1/ko
Priority to US09/749,775 priority patent/US20010016418A1/en
Priority to JP2001009244A priority patent/JP2001237311A/ja
Publication of KR20010076659A publication Critical patent/KR20010076659A/ko
Application granted granted Critical
Publication of KR100367734B1 publication Critical patent/KR100367734B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본발명은 반도체 소자의 배선형성방법에 관한 것으로, 상부 구리배선 형성전의 크리닝 공정시, 구리 이온이 절연막내로 확산하는 것을 방지하여 반도체 소자의 제조 신뢰성을 높일 수 있는 반도체 소자의 배선형성방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체 소자의 배선 제조방법은, 반도체 기판상에 제1 절연막을 형성하는 공정과, 상기 절연막을 부분식각하여 트렌치를 형성하는 공정과, 상기 트렌치의 내벽 및 저면에 제1배리어막을 형성하는 공정과, 상기 트렌치 내부에 하부 구리배선을 형성하는 공정과, 상기 하부 구리배선 상면에 제2배리어막을 형성하는 공정과, 상기 제2배리어막 및 상기 제1 절연막 상면에 제2절연막을 형성하는 공정과, 상기 제2절연막을 선택적으로 식각하여 상기 하부 구리배선 상면 소정 부위에 콘택홀을 형성하여 상기 제2 배리어막을 노출시키는 공정과, 상기 콘택홀 내부를 아르곤 이온으로 스퍼터링하여 크리닝하는 공정과, 상기 콘택홀 내벽 및 저면에 제3배리어막을 형성하는 공정과, 상기 콘택홀 내부에 상부 구리배선을 형성하는 공정을 포함한다.

Description

반도체 소자의 배선형성 방법{METHOD FOR FABRICATING AN INTERCONNECTION LAYER FOR SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 배선형성 방법에 관한 것으로, 특히 구리 배선의 형성방법에 관한 것이다.
종래에는 반도체 소자의 배선으로써 낮은 접촉 저항과 공정의 용이함이라는 잇점 때문에 알루미늄(Al)을 이용하였다. 그러나 최근 반도체 소자의 집적도가 높아 짐에 따라 배선폭은 0.25um 이하로 줄어들고, 배선 길이는 늘어나고 있다. 그로 인하여 배선 저항이 증가하고 기생 용량(parasitic capacitance)이 증가되는 문제가 대두되고 있으며, 그러한 문제를 해결하기 위하여, 알루미늄 배선에 비해 저항이 낮고, 전자이동도(electromigration)특성이 우수한 금속들로 종래의 알루미늄 배선재료를 대체해가는 경향이 있다. 그와 같은 이유로, 특히 비저항이 낮고(약 1.6μΩ·㎝) 전자이동 특성이 우수한 구리가 주요 관심사가 되고 있으며 다양한 구리 배선의 제조방법이 제안되고 있다.
종래의 구리 배선의 제조방법에 대해 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저 도1a에 도시한 바와 같이, 반도체 기판(100)의 상면에 제1층간 절연막(101)을 형성한 후, 상기 제1층간절연막(101)을 선택적으로 식각하여 구리 배선을 형성할 영역에 트렌치(102)를 형성한다.
다음으로, 도1b에 도시한 바와 같이, 상기 트렌치(102)의 내벽 및 저면과 상기 제1층간절연막(101)의 상면에 구리 이온이 상기 제1층간절연막(101)내로 확산되는 것을 방지하는 역할을 하는 제1배리어막(103)을 형성한다. 상기 제1배리어막(103)으로서는 질화텅스텐(WNx), 질화티타늄(TiN), 질화탄탈륨(TaN)등을 이용하며 물리적인 증착법(PVD; physical vapor deposition)으로 형성한다.
다음으로, 도1c에 도시한 바와 같이, 상기 제1배리어막(103)의 상면 전체에 구리층(104)을 형성한다. 상기 구리층(104)은 트렌치(102)를 완전히 메우게 된다.
다음으로 도1d에 도시한 바와 같이 상기 제1층간절연막(101)의 상면이 드러날 때까지 상기 도1c의 구조에 대해 화학기계연마 공정을 실시하여, 상기 제1 층간절연막(101) 상면의 구리층(104) 및 확산방지층(103)을 제거하고, 상기 트렌치(102) 내부에만 구리층(104)을 남김으로써 하부 구리배선(104a)을 형성한다.
다음으로, 상기 도1e에 도시한 바와 같이, 상기 하부 구리배선(104a)의 상면 및 상기 제1층간절연막(101)의 상면 전체에 실리콘질화막(Si3N4)(105)을 저압화학기상증착법(LPCVD; Low Pressure Chemical Vapor Deposition)으로 형성한다.
다음으로, 도1f에 도시한 바와 같이 상기 실리콘질화막(105) 위에 제2층간 절연막(106)으로서 실리콘 산화막을 형성한다.
다음으로 도1g에 도시한 바와 같이, 상기 하부 구리 배선(104a)과 상부 구리배선을 연결하기 위해, 상기 제2층간절연막(106)을 선택적으로 식각하여 상기 하부 구리배선(104a)의 소정부위에 콘택홀(107)을 형성한다. 이때 상기 콘택홀(107)을 통하여 상기 하층 구리배선(104a)의 상면이 노출된다.
다음으로, 도1h에 도시한 바와 같이 상기 콘택홀(107)내에 구리를 채우기 전에 상기 하층 구리배선(104a) 표면에 형성된 자연산화막을 제거하기 위해 크리닝 공정을 실시한다. 상기 크리닝 공정은 아르곤 이온을 상기 콘택홀(107)내에 스퍼터링하는 방법으로 실시된다.
다음으로, 도1i와 같이 상기 콘택홀(107)내벽 및 상기 제2층간 절연막(106)의 상면에 제2배리어막(108)을 증착한 후, 상기 콘택홀(107) 내부를 구리층으로 채워 상기 콘택홀(107)내에 상부 구리 배선(109)을 형성한다.
상기와 같은 종래의 구리 배선 제조방법은 다음과 같은 문제점이 있었다. 즉 도1h에 관련하여 설명한 크리닝 공정에서, 아르곤 이온이 상기 하부 구리 배선(104a) 상면의 자연산화막을 스퍼터링하여 제거할 때 구리 이온이 튕겨져 나와 상기 제2층간절연막(106)의 측벽에 퇴적된 후 제2층간절연막(106)내로 확산되고 그로인하여 반도체 소자의 신뢰성에 치명적인 손상이 발생하는 문제점이 있었다.
또한, 종래의 방법에 따르면 콘택홀의 종횡비(aspect ratio)가 높을 경우, 콘택홀내에 금속층을 스퍼터링하여 퇴적하는 공정에서, 콘택홀 저부에 보이드가 형성되어 상하부 배선간 접촉 신뢰성이 떨어지는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 상부 구리배선 형성전의 크리닝 공정시, 구리 이온이 절연막내로 확산하는 것을 방지하여 반도체 소자의 제조 신뢰성을 높일 수 있는 반도체 소자의 배선형성방법을 제공하는 것을 목적으로 한다.
본 발명은 또한 스텝커버리지 특성을 향상시킬 수 있어 상하부 배선간 접촉 신뢰성을 향상시킨 반도체 소자의 배선 제조방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본발명의 반도체 소자의 배선형성방법은, 반도체 기판상에 제1 절연막을 형성하는 공정과, 상기 절연막을 부분식각하여 트렌치를 형성하는 공정과, 상기 트렌치의 내벽 및 저면에 제1배리어막을 형성하는 공정과, 상기 트렌치 내부에 하부 구리배선을 형성하는 공정과, 상기 하부 구리배선 상면에 제2배리어막을 형성하는 공정과, 상기 제2배리어막 및 상기 제1 절연막 상면에 제2절연막을 형성하는 공정과, 상기 제2절연막을 선택적으로 식각하여 상기 하부 구리배선 상면 소정 부위에 콘택홀을 형성하여 상기 제2 배리어막을 노출시키는 공정과, 상기 콘택홀 내부를 아르곤 이온으로 스퍼터링하여 크리닝하는 공정과, 상기 콘택홀 내벽 및 저면에 제3배리어막을 형성하는 공정과, 상기 콘택홀 내부에 상부 구리배선을 형성하는 공정을 포함한다.
본 발명의 목적을 달성하기 위하여, 상기 크리닝 하는 공정동안 상기 제2배리어막의 재료가 콘택홀의 내측벽에 부분적으로 퇴적되도록 하는 것을 특징으로 하는 반도체 소자의 배선형성방법을 제공한다.
본 발명의 목적을 달성하기 위하여, 상기 제1 내지 제3 배리어막의 재료는 질화텅스텐, 질화티타늄, 질화탄탈륨중의 어느 하나인 것을 특징으로 하는 반도체 소자의 배선형성방법을 제공한다.
도 1a 내지 도1h는 종래 종래 반도체 소자의 배선 형성 공정 순서도.
도 2a 내지 도 2l는 본발명의 반도체 소자의 배선 형성 공정 순서도.
***** 도면 번호에 대한 설명 *****
100 : 반도체 기판 101 : 제1층간 절연막
102 : 트렌치 103 : 제1 배리어막
104 : 구리층 104a : 하부 구리 배선
105 : 실리콘질화막 106 : 제2층간 절연막
107 : 콘택홀 108 : 제2 배리어막
109 : 상부 구리 배선 200 : 반도체 기판
201 : 제1층간절연막 202 : 트렌치
203 : 제1배리어막 204 : 구리층
204a : 하부 구리 배선 205 : 제2 배리어막
206 : 포토레지스트 패턴 207 : 제2 층간절연막
208 : 콘택홀 209 : 제3 배리어막
210 : 제4 배리어막 211 : 상부 구리 배선
본 발명의 반도체 소자의 배선 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
먼저 도2a에 도시한 바와 같이, 반도체 기판(200)위에 제1 층간절연막(201)으로써 실리콘 산화막(SiO2)을 형성하고, 상기 제1 층간 절연막(201)을 부분적으로 식각하여, 이후 형성될 하부 구리 배선의 형상에 상응하도록 트렌치(202)를 형성한다.
다음으로 도2b에 도시된 바와 같이 상기 제1층간 절연막(201)의 상면, 트렌치(202)의 내벽면 및 저면에 제1 배리어막(203)을 형성한다. 상기 제1 배리어막(203)의 재료는 질화텅스텐(WNx), 질화티타늄(TiN), 질화탄탈륨(TaN)등이 바람직하며 물리적인 증착법으로 증착한다. 다음으로, 상기 제1배리어막(203)의 상면에 전기도금법을 이용하여 구리층(204)을 형성한다. 이때 상기 구리층(204)이 상기 트렌치(202) 내부를 모두 메꾸도록 형성한다.
다음으로, 도2d에 도시한 바와 같이, 화학기계연마 공정을 실시하여 상기 제1층간 절연막(201) 상면의 구리층(204) 및 제1배리어막(203)을 제거하여 상기 트렌치(202)내에만 상기 구리층(204)을 남긴다. 상기 트렌치(202)내에 남은 구리층(204)이 하부 구리 배선(204a)이 된다.
다음으로, 도2e에 도시한 바와 같이, 상기 도2d의 구조 전면에 제2배리어막(205)을 형성한다. 상기 제2배리어막(205)은 질화텅스텐(WNx)인 것이 바람직하다.
다음으로 도2f에 도시한 바와 같이 하부 구리 배선(204a)이 형성된 위치의 상기 제2배리어막(205)의 상면에 상기 하부 구리 배선(204a)에 상응하는 형상의 포토레지스트 패턴(206)을 형성한다.
다음으로, 상기 포토레지스트 패턴(206)을 식각마스크로하여 상기 제1층간 절연막(201) 상면의 제2배리어막(205)을 식각 제거한 후, 상기 포토레지스트 패턴(206)을 제거한다. 결과적으로, 상기 하부 구리배선(204a)은 그 측면 및 저면에는 제1배리어막(203)이 둘러싸고 있고, 그 상면에는 제2배리어막(205)이 형성되어 있어서, 상기 하부 구리배선(204a)은 배리어막에 완전히 감싸이게 된다. 따라서 상기 하부 구리배선(204a)으로부터 구리 이온이 절연막내로 확산될 가능성은 거의 없다.
다음으로 도2h에 도시한 바와 같이 상기 도2g의 구조 전면에 제2층간 절연막(207)으로써 실리콘산화막을 형성한다.
다음으로, 도2i와 같이, 상기 제2층간 절연막(207)을 선택적으로 식각하여 상기 하부 구리 배선(204a)의 상면 소정 부위인 상기 제2배리어막(205)에 콘택홀(208)을 형성한다. 이때, 상기 콘택홀(208)을 통해 상기 제2배리어막(205)의 상면이 노출된다.
다음으로, 도2j와 같이 콘택홀(208)내부의 자연산화막을 제거하기 위해 아르곤 스퍼터링법으로 크리닝 공정을 실시한다. 이때, 상기 콘택홀(208)의 저면은 제2배리어막(205)인 질화텅스텐으로 덮여 있기 때문에, 상기 크리닝 공정동안 하부 구리 배선(204a)으로부터 구리 이온이 튀어나와 콘택홀(208)의 측벽인 제2층간절연막(207)으로 확산되는 현상이 발생하지 않는다. 오히려, 상기 질화텅스텐막이 아르곤 이온에 의해 스퍼터링되어 상기 콘택홀(208)내의 상기 제2층간 절연막(207)의 벽멱에 재증착되어 제3배리어막(209)을 형성한다. 따라서 크리닝 공정동안 하부 구리 배선(204a)층의 구리이온이 상기 제2층간 절연막(207)의 벽면을 통해 확산되는 것은 거의 불가능하다.
다음으로, 도2k와 같이 상기 콘택홀(208)내부에 제4 배리어막(210)으로서 질화텅스텐막을 스터터링법으로 증착한다. 또한, 상기 콘택홀(208) 저부의 상기 제2층간 절연막(207)의 측벽에 제3배리어막(209)이 퇴적됨으로써 또한 다음과 같은 잇점이 있다. 즉 상기 제3배리어막(209)은 후속하는 제4배리어막(210)의 형성공정 또는 그 이후에 형성될 구리층 형성공정시 시드층으로 작용하므로 콘택홀 저부에서 상기 제4배리어층 또는 구리층의 증착 속도가 높아져 종래 콘택홀 저부에 금속층이 잘 증착되지 않아 보이드가 발생하고, 그로인하여 층간 배선의 접촉 불량이 발생하는 문제가 있었으나, 본 발명에서는 그와 같은 문제를 방지할 수 있다.
다음으로, 도2l에 도시한 바와 같이, 상기 콘택홀(208) 내부에 구리를 전기도금법 또는 스퍼터링법으로 채워 상부 구리 배선(211)을 형성함으로써 본 발명에 따른 반도체 소자의 배선 제조방법을 완료한다.
상기 본발명에서 이용된 제1 내지 제4 배리어막은 질화텅스텐막 이외에 질화티타늄막 또는 질화탄탈륨막을 이용해도 좋다.
본 발명에 따른 반도체 소자의 배선방법은, 하부 구리 배선의 상면, 측면, 하면을 모두 배리어막이 감싸도록 하여 구리이온이 층간 절연막 내로 확산될 가능성을 줄였다.
또한, 본 발명에 따르면, 콘택홀 크리닝 공정시, 콘택홀 저부의 절연막 측벽에 배리어막이 증착되므로, 높은 종횡비를 갖는 콘택홀에 배선재료를 메꿀 때 콘택홀 저부에서 흔히 발생하는 보이드의 발생을 억제하여, 배선간 접촉 불량 문제가 줄어드는 효과가 있다.

Claims (5)

  1. 반도체 기판상에 제1 절연막을 형성하는 공정과,
    상기 절연막을 부분식각하여 트렌치를 형성하는 공정과,
    상기 트렌치의 내벽 및 저면에 제1배리어막을 형성하는 공정과,
    상기 트렌치 내부에 하부 구리배선을 형성하는 공정과,
    상기 하부 구리배선 상면에 제2배리어막을 형성하는 공정과,
    상기 제2배리어막 및 상기 제1 절연막 상면에 제2절연막을 형성하는 공정과,
    상기 제2절연막을 선택적으로 식각하여 상기 하부 구리배선 상면 소정 부위에 콘택홀을 형성하여 상기 제2 배리어막을 노출시키는 공정과,
    상기 콘택홀 내부를 아르곤 이온으로 스퍼터링하여, 상기 제2 배리어막의 재료가 그 콘택홀의 내측벽에 부분적으로 퇴적되도록 크리닝하는 공정과,
    상기 콘택홀 내벽 및 저면에 제3배리어막을 형성하는 공정과,
    상기 콘택홀 내부에 상부 구리배선을 형성하는 공정을 포함하는 반도체 소자의 배선형성 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 제1 내지 제3 배리어막의 재료는 질화텅스텐, 질화티타늄, 질화탄탈륨중의 어느 하나인 것을 특징으로 하는 반도체 소자의 배선형성방법.
  5. 제1항에 있어서, 상기 트렌치내에 하부 구리 배선을 형성하는 공정은,
    전기도금법으로 구리층을 상기 제1배리어막의 상면에 형성하는 공정과,
    상기 제1층간 절연막 상면의 상기 제1배리어막 및 상기 구리층을 화학기계연마 공정을 실시하여 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 배선형성방법.
KR10-2000-0003937A 2000-01-27 2000-01-27 반도체 소자의 배선형성 방법 KR100367734B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0003937A KR100367734B1 (ko) 2000-01-27 2000-01-27 반도체 소자의 배선형성 방법
US09/749,775 US20010016418A1 (en) 2000-01-27 2000-12-28 Method for forming interconnection of semiconductor device
JP2001009244A JP2001237311A (ja) 2000-01-27 2001-01-17 半導体素子の配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0003937A KR100367734B1 (ko) 2000-01-27 2000-01-27 반도체 소자의 배선형성 방법

Publications (2)

Publication Number Publication Date
KR20010076659A KR20010076659A (ko) 2001-08-16
KR100367734B1 true KR100367734B1 (ko) 2003-01-10

Family

ID=19641982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0003937A KR100367734B1 (ko) 2000-01-27 2000-01-27 반도체 소자의 배선형성 방법

Country Status (3)

Country Link
US (1) US20010016418A1 (ko)
JP (1) JP2001237311A (ko)
KR (1) KR100367734B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407998B1 (ko) * 2001-10-09 2003-12-01 주식회사 하이닉스반도체 금속 배선의 콘택 영역 세정 방법
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
KR100799118B1 (ko) * 2001-12-19 2008-01-29 주식회사 하이닉스반도체 다층 구리 배선의 형성 방법
KR100431742B1 (ko) * 2001-12-19 2004-05-17 주식회사 하이닉스반도체 반도체소자의 구리 배선 형성 방법
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100800136B1 (ko) * 2002-06-28 2008-02-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100854898B1 (ko) * 2002-06-29 2008-08-28 매그나칩 반도체 유한회사 반도체 소자의 다층 배선 형성 방법
KR100475931B1 (ko) * 2002-07-02 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 다층 배선 형성방법
KR100819667B1 (ko) * 2002-07-18 2008-04-04 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성 방법
US7241696B2 (en) * 2002-12-11 2007-07-10 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
JP2004247337A (ja) 2003-02-10 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
KR100571406B1 (ko) 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 금속배선 제조 방법
US7846832B2 (en) * 2005-07-07 2010-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
KR100880233B1 (ko) * 2007-08-29 2009-01-28 주식회사 동부하이텍 금속배선 형성 방법
KR101044497B1 (ko) * 2009-04-17 2011-06-27 한희철 제수변의 이물질 유입 방지구조
CN117577592A (zh) 2016-03-25 2024-02-20 株式会社力森诺科 有机***体及有机***体的制造方法
KR102635828B1 (ko) * 2018-09-20 2024-02-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189592A (ja) * 1996-12-25 1998-07-21 Nippon Steel Corp 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
JPH10256372A (ja) * 1997-03-17 1998-09-25 Sony Corp 半導体装置の製造方法
JPH11354522A (ja) * 1998-06-10 1999-12-24 Sony Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189592A (ja) * 1996-12-25 1998-07-21 Nippon Steel Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20010076659A (ko) 2001-08-16
US20010016418A1 (en) 2001-08-23
JP2001237311A (ja) 2001-08-31

Similar Documents

Publication Publication Date Title
KR100442863B1 (ko) 금속-절연체-금속 커패시터 및 다마신 배선 구조를 갖는반도체 소자의 제조 방법
KR100367734B1 (ko) 반도체 소자의 배선형성 방법
US6245670B1 (en) Method for filling a dual damascene opening having high aspect ratio to minimize electromigration failure
US20080203579A1 (en) Sacrificial metal spacer dual damascene
US20090250429A1 (en) Methods of Forming Dual-Damascene Metal Wiring Patterns for Integrated Circuit Devices and Wiring Patterns Formed Thereby
US6083842A (en) Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug
KR20050015190A (ko) 보이드 발생이 방지되는 금속배선구조 및 금속배선방법
KR100653997B1 (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
US6339029B1 (en) Method to form copper interconnects
US8053359B2 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US6255192B1 (en) Methods for barrier layer formation
US20020127849A1 (en) Method of manufacturing dual damascene structure
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
KR100503312B1 (ko) 반도체 소자의 콘택 전극 제조 방법
KR100458594B1 (ko) 반도체 소자 제조 방법
KR100640407B1 (ko) 반도체 소자의 다마신 구조 형성 방법
KR100191708B1 (ko) 반도체 소자의 금속 배선 형성방법
US7326632B2 (en) Method for fabricating metal wirings of semiconductor device
KR20020058430A (ko) 반도체소자의 배선 형성방법
KR20010061583A (ko) 반도체 소자의 대머신 금속배선 형성방법
KR20050069598A (ko) 반도체 소자의 배선 제조 방법
KR100954685B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100357194B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100621228B1 (ko) 반도체 소자의 배선 및 배선연결부 제조방법
KR100571386B1 (ko) 반도체 소자의 구리 배선 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081125

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee