JP2014139999A - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP2014139999A
JP2014139999A JP2013008809A JP2013008809A JP2014139999A JP 2014139999 A JP2014139999 A JP 2014139999A JP 2013008809 A JP2013008809 A JP 2013008809A JP 2013008809 A JP2013008809 A JP 2013008809A JP 2014139999 A JP2014139999 A JP 2014139999A
Authority
JP
Japan
Prior art keywords
light emitting
layer
semiconductor
light
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013008809A
Other languages
English (en)
Inventor
Hideyuki Tomizawa
英之 富澤
Akihiro Kojima
章弘 小島
Miyoko Shimada
美代子 島田
Yosuke Akimoto
陽介 秋元
Yoshiaki Sugizaki
吉昭 杉崎
Hideto Furuyama
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013008809A priority Critical patent/JP2014139999A/ja
Priority to TW102108629A priority patent/TWI499096B/zh
Priority to EP13160133.8A priority patent/EP2757602A2/en
Priority to US13/847,643 priority patent/US8937331B2/en
Publication of JP2014139999A publication Critical patent/JP2014139999A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】実施形態は、交流駆動時の色ムラを抑制できる半導体発光装置を提供する。
【解決手段】実施形態に係る半導体発光装置は、複数の配線が設けられた実装面を有する実装基板と、前記実装面上に配置された半導体発光素子と、前記半導体発光素子の周りを覆う第１の樹脂と、前記第１の樹脂および前記半導体発光素子の上に設けられた第２の樹脂と、を備える。前記半導体発光素子は、発光層を有する半導体層と、前記半導体層に接続されたｐ側電極と、前記ｐ側電極と前記複数の配線のうちの１つとを接続するｐ側配線部と、前記半導体層に接続されたｎ側電極と、前記ｎ側電極と前記複数の配線のうちの他の１つとを接続するｎ側配線部と、を有する。前記第１の樹脂は、前記発光層の放射光により励起されるリン光材を含み、前記第２の樹脂は、前記発光層の放射光により励起され、前記発光層の放射光とはピーク波長が異なる光を放射する蛍光体を含む。
【選択図】図１

Description

実施形態は、半導体発光装置に関する。
半導体発光素子と、蛍光体と、を組み合わせ、白色光などの可視光やその他の波長帯の光を放射する半導体発光装置は、小型で扱い易い光源としてその用途が広がりつつある。このような半導体発光装置の駆動には、一般的に直流電源が用いられる。しかしながら、その製造コストを下げるために整流回路を省き、交流電源を用いて直接駆動する場合もある。
特開２０１２−６０１８１号公報
実施形態は、交流駆動時の色ムラを抑制できる半導体発光装置を提供する。
実施形態に係る半導体発光装置は、複数の配線が設けられた実装面を有する実装基板と、前記実装面上に配置された半導体発光素子と、前記実装面上において前記半導体発光素子の周りを覆う第１の樹脂と、前記第１の樹脂および前記半導体発光素子の上に設けられた第２の樹脂と、を備える。前記半導体発光素子は、発光層を有する半導体層と、前記半導体層に接続されたｐ側電極と、前記ｐ側電極と前記複数の配線のうちの１つとを接続するｐ側配線部と、前記半導体層に接続されたｎ側電極と、前記ｎ側電極と前記複数の配線のうちの他の１つとを接続するｎ側配線部と、を有する。前記第１の樹脂は、前記発光層の放射光により励起されるリン光材を含み、前記第２の樹脂は、前記発光層の放射光により励起され、前記発光層の放射光とはピーク波長が異なる光を放射する蛍光体を含む。
実施形態に係る半導体発光装置を表す模式図。 実施形態に係る半導体発光素子を表す模式図。 実施形態に係る半導体発光装置の製造過程を表す模式断面図。 図３に続く製造過程を表す模式断面図。 実施形態に係る半導体発光装置を表す回路図。 実施形態の変形例に係る半導体発光装置を表す模式断面図。 実施形態の変形例に係る半導体発光装置を模式的に表す平面図。 実施形態に係る半導体発光装置の製造過程を表す模式図。 図８に続く製造過程を表す模式図。 図９に続く製造過程を表す模式図。 図１０に続く製造過程を表す模式図。 図１１に続く製造過程を表す模式図。 図１２に続く製造過程を表す模式図。 図１３に続く製造過程を表す模式図。 図１４に続く製造過程を表す模式図。 図１５に続く製造過程を表す模式図。
以下、実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。
図１は、実施形態に係る半導体発光装置１００を表す模式図である。半導体発光装置１００は、実装面１５０ａを有する実装基板１５０と、実装面１５０ａの上に配置された半導体発光素子１と、を備える。実装面１５０ａには、複数の配線１０３が設けられる。
半導体発光素子１は、発光層１３（図２参照）を有する半導体層１５を含む。そして、半導体層１５に設けられたｐ側電極１６（図２参照）と、ｐ側電極１６と複数の配線１０３のうちの１つを接続するｐ側配線部４１と、を有する。また、半導体層１５に設けられたｎ側電極１７（図２参照）と、ｎ側電極１７と複数の配線１０３のうちの他の１つを接続するｎ側配線部４３と、を有する。
半導体層１５は、発光層１３の放射光を放出する第１の面１５ａと、第１の面１５ａとは反対側の第２の面１５ｂと、を有する。ｐ側配線部４１およびｎ側配線部４３は、第２の面側に設けられる。そして、半導体発光素子１は、第２の面側を実装面１５０ａに向けてマウントされ、第１の面１５ａから発光層１３の放射光を放出する。
半導体発光装置１００は、実装面１５０ａの上において半導体発光素子１の周りを覆う第１の樹脂（以下、樹脂層１９０）と、第１の樹脂層および半導体発光素子１の上に設けられた第２の樹脂（以下、樹脂層１７０）と、を備える。
樹脂層１９０は、発光層１３の放射光により励起されるリン光材を含む。樹脂層１７０は、蛍光体１７１を含む。蛍光体１７１は、発光層１３から放射される光により励起され、発光層１３の放射光とはピーク波長の異なる光を放射する。
樹脂層１９０に含まれるリン光材は、蛍光体１７１よりも長い発光時間を有する。例えば、蛍光体１７１の発光は、励起光が消えた後、５０〜６０ナノ秒（ｎｓ）で消失する。（例えば、１／ｅの強度となる。ｅ：ネイピア数）一方、リン光材の発光は、蛍光体１７１の発光が消えた後も継続する。これにより、半導体発光装置１００の経時的な発光強度の変化を抑制することができる。例えば、半導体発光装置１００を交流電源を用いて駆動した場合、発光のちらつきを抑え、また、放射光の色ムラを抑制することができる。
また、樹脂層１９０に含まれるリン光材の放射光のピーク波長は、発光層１３の放射光のピーク波長よりも長い。好ましくは、リン光材の放射光のピーク波長は、蛍光体１７１の放射光のピーク波長と同じである。ここで、リン光材の放射光のピーク波長が蛍光体１７１の放射光のピーク波長と同じということは、厳密な一致に限らず、蛍光体１７１の放射光のピーク波長に近い波長である場合も含む。
次に、図２を参照して、半導体発光素子１の構造を説明する。図２は、実施形態に係る半導体発光素子１を表す模式断面図である。
半導体発光素子１は、発光層１３を含む半導体層１５を備える。半導体層１５は、第１の面１５ａと、その反対側の第２の面１５ｂ（図９（ａ）参照）と、を有する。また、半導体層１５は、発光層１３を含む部分１５ｅと、発光層１３を含まない部分１５ｆと、を有する。
半導体層１５は、第１の半導体層１１と、第２の半導体層１２と、発光層１３と、を有する。発光層１３は、第１の半導体層１１と、第２の半導体層１２と、の間に設けられる。第１の半導体層１１および第２の半導体層１２は、例えば、窒化ガリウムを含む。
発光層１３を含む部分１５ｅは、半導体層１５のうちで、発光層１３が積層されている部分である。発光層１３を含まない部分１５ｆは、半導体層１５のうちで、発光層１３が積層されていない部分である。
第１の半導体層１１は、例えば、下地バッファ層、ｎ型ＧａＮ層を含む。第２の半導体層１２は、例えば、ｐ型ＧａＮ層である。発光層１３は、青、紫、青紫、紫外光などを発光する材料を含む。
半導体層１５の第２の面１５ｂは、凹凸形状に加工される。その凸部は、発光層１３を含む部分１５ｅであり、凹部は、発光層１３を含まない部分１５ｆである。発光層１３を含む部分１５ｅの第２の面は、第２の半導体層１２の表面であり、その上にｐ側電極１６が設けられる。発光層１３を含まない部分１５ｆの第２の面は、第１の半導体層１１の表面であり、その上にｎ側電極１７が設けられる。
発光層１３は、ｐ側電極１６とｎ側電極１７との間に電流を流すことにより発光する。そして、発光層１３の放射光は、第１の面１５ａから外部に放出される。
例えば、半導体層１５の第２の面１５ｂにおいて、発光層１３を含む部分１５ｅの面積は、発光層１３を含まない部分１５ｆの面積よりも広く設けられる。また、発光層１３を含む部分１５ｅの上に設けられるｐ側電極１６の面積は、発光層１３を含まない部分の上に設けられるｎ側電極１７の面積よりも広い。これにより、広い発光面が得られ、光出力を高くできる。
半導体層１５の第２の面側には、第１の絶縁膜（以下、絶縁膜１８）が設けられる。絶縁膜１８は、半導体層１５、ｐ側電極１６およびｎ側電極１７を覆う。絶縁膜１８は、半導体層１５の第１の面１５ａの上には設けられない。
絶縁膜１８には、例えば、シリコン酸化膜、シリコン窒化膜等の無機膜を用いる。あるいは、微細開口のパターニング性に優れたポリイミド等の樹脂を用いても良い。なお、絶縁膜１８として樹脂を用いる場合、絶縁膜１８と半導体層１５との間に、例えば、シリコン酸化膜などの無機膜を設けても良い。無機膜は、発光層１３および第２の半導体層１２の側面を覆い保護する。
なお、本明細書において、「覆う」とは、覆うものが覆われるものに直接接する場合に限らず、他のものを介して覆う場合も含む。
絶縁膜１８の半導体層１５とは反対側の面上には、ｐ側配線層２１とｎ側配線層２２とが互いに離隔して設けられる。絶縁膜１８は、ｐ側電極１６に連通した第１の開口（以下、開口１８ａ）、および、ｎ側電極１７に連通した第２の開口（以下、開口１８ｂ）を含む。図１に示す例では、絶縁膜１８は複数の開口１８ａを含むが、１つの開口を含む形態でも良い。
ｐ側配線層２１は、絶縁膜１８の上、および、開口１８ａの内部にも設けられる。すなわち、ｐ側配線層２１は、開口１８ａを介してｐ側電極１６と電気的に接続される。ｎ側配線層２２は、絶縁膜１８の上、および、開口１８ｂの内部内にも設けられ、ｎ側電極１７と電気的に接続される。
ｐ側配線層２１のｐ側電極１６とは反対側の面上には、ｐ側金属ピラー２３が設けられる。ｐ側配線部４１は、ｐ側配線層２１およびｐ側金属ピラー２３を含む。
ｎ側配線層２２のｎ側電極１７とは反対側の面上には、ｎ側金属ピラー２４が設けられる。ｎ側配線部４３は、ｎ側配線層２２およびｎ側金属ピラー２４を含む。
ｐ側配線部４１とｎ側配線部４３との間には、第２の絶縁膜（以下、絶縁膜２５）が設けられる。すなわち、絶縁膜２５は、ｐ側金属ピラー２３とｎ側金属ピラー２４との間に充填され、絶縁膜１８およびｐ側配線部４１の側面、ｎ側配線部４３の側面を覆う。
図１に表すように、絶縁膜２５は、ｐ側金属ピラー２３の側面およびｎ側金属ピラー２４の側面を覆う。一方、ｐ側金属ピラー２３のｐ側配線層２１とは反対側の面は、絶縁膜２５から露出し、ｐ側外部端子２３ａとして機能する。ｎ側金属ピラー２４のｎ側配線層２２とは反対側の面は、絶縁膜２５から露出し、ｎ側外部端子２４ａとして機能する。
このように、ｐ側外部端子２３ａおよびｎ側外部端子２４ａは、絶縁膜２５の同じ面（図１における下面）に露出する。そして、その間隔は、絶縁膜１８上におけるｐ側配線層２１とｎ側配線層２２との間隔よりも広くすることが好ましい。すなわち、ｐ側外部端子２３ａとｎ側外部端子２４ａとの間隔は、例えば、実装時のはんだの広がりよりも大きくする。これにより、ｐ側外部端子２３ａおよびｎ側外部端子２４ａの間の短絡を防ぐことができる。
これに対し、ｐ側配線層２１と、ｎ側配線層２２と、の間隔は、プロセス上の限界まで狭くすることができる。そして、ｐ側配線層２１の面積を拡大し、ｐ側配線層２１とｐ側金属ピラー２３との接触面積を広くする。これにより、発光層１３の熱放散を促進する。
また、複数の開口１８ａを通じてｐ側配線層２１がｐ側電極１６と接する面積は、開口１８ｂを通じてｎ側配線層２２がｎ側電極１７と接する面積よりも大きくする。これにより、発光層１３に流れる電流の分布を均一化できる。
さらに、絶縁膜１８上に設けられるｎ側配線層２２の面積は、ｎ側電極１７の面積よりも広くすることが可能である。そして、ｎ側配線層２２の上に設けられるｎ側金属ピラー２４の面積（すなわち、ｎ側外部端子２４ａの面積）をｎ側電極１７よりも広くできる。これにより、実装に要するｎ側外部端子２４ａの面積を維持しながら、ｎ側電極１７の面積を小さくすることが可能となる。例えば、半導体層１５における発光層１３を含まない部分１５ｆの面積を縮小し、発光層１３を含む部分１５ｅの面積を拡大して光出力を向上させることが可能となる。
第１の半導体層１１は、ｎ側電極１７およびｎ側配線層２２を介してｎ側金属ピラー２４と電気的に接続される。第２の半導体層１２は、ｐ側電極１６およびｐ側配線層２１を介してｐ側金属ピラー２３と電気的に接続される。
例えば、ｐ側金属ピラー２３はｐ側配線層２１よりも厚く、ｎ側金属ピラー２４はｎ側配線層２２よりも厚い。ｐ側金属ピラー２３、ｎ側金属ピラー２４および絶縁膜２５の厚さは、それぞれ半導体層１５よりも厚くすることができる。なお、ここで言う「厚さ」とは、図２における上下方向の各層の幅である。
また、ｐ側金属ピラー２３およびｎ側金属ピラー２４のそれぞれの厚さは、半導体層１５、ｐ側電極１６、ｎ側電極１７および絶縁膜１８を含む積層体の厚さよりも厚くすることができる。
各金属ピラー２３、２４のアスペクト比（平面サイズに対する厚みの比）は任意であり、例えば、１以上であっても良いし、１より小さくても良い。すなわち、金属ピラー２３、２４は、その平面サイズより厚くても良いし、薄くても良い。
実施形態によれば、半導体層１５を形成するために使用する基板１０（図８参照）が除去されても、半導体層１５は、ｐ側金属ピラー２３、ｎ側金属ピラー２４および絶縁膜２５により安定して支持される。このため、半導体発光素子１の機械的強度は、基板１０を除去した後の処理に耐えるレベルに保持することができる。
ｐ側配線層２１、ｎ側配線層２２、ｐ側金属ピラー２３およびｎ側金属ピラー２４の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうちの銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。
絶縁膜２５は、ｐ側金属ピラー２３およびｎ側金属ピラー２４を補強する。絶縁膜２５は、実装基板と熱膨張率が同じもしくは近いものを用いるのが望ましい。そのような絶縁膜２５として、例えば、エポキシ樹脂、シリコーン樹脂、フッ素樹脂などを挙げることができる。
半導体発光素子１の実装過程では、ｐ側外部端子２３ａおよびｎ側外部端子２４ａを実装基板に接続するはんだ等の部材に起因する応力が半導体層１５に加わるが、ｐ側金属ピラー２３およびｎ側金属ピラー２４は、この応力を吸収し緩和する。
本実施形態では、ｐ側配線層２１およびｐ側金属ピラー２３を含むｐ側配線部４１は、複数の開口１８ａの内部に設けられ相互に離隔された複数のビア２１ａを介して、ｐ側電極１６に接続される。例えば、複数のビア２１ａの接触面積を合わせた面積を有する１つのビアを介してｐ側配線部４１をｐ側電極１６に接続する場合よりも、半導体層１５に加わる応力を低減できる。
一方、ｐ側配線層２１は、１つの大きな開口の内部に設けられビア２１ａよりも平面サイズの大きなポストを介してｐ側電極１６に接続させても良い。これにより、ｐ側電極１６、ｐ側配線層２１およびｐ側金属ピラー２３を介した放熱性の向上を図ることができる。
後述するように、半導体層１５の形成に用いた基板１０は、半導体層１５から除去される。これにより、半導体発光素子１は低背化される。さらに、基板１０を除去した半導体層１５の第１の面１５ａには、微小な凹凸を形成する。例えば、第１の面１５ａに対して、アルカリ系溶液を使ったウェットエッチング（フロスト処理）を行い凹凸を形成する。これにより、発光層１３の放射光を全反射させることなく、第１の面１５ａから外側に取り出すことが可能となる。
半導体発光素子１は、第１の面１５ａの側において、半導体層１５および絶縁膜１８の上に設けられ、発光層１３の放射光を透過する絶縁層３６をさらに備える。絶縁層３６は、例えば、シリコン酸化膜またはシリコン窒化膜などの無機膜である。また、絶縁層３６は、シリコーン樹脂またはエポキシ樹脂などの樹脂層であっても良い。
次に、図３および図４を参照して、半導体発光装置１００の製造過程を説明する。図３（ａ）〜図４（ｂ）は、実施形態に係る半導体発光装置１００の製造過程を表す模式断面図である。
まず、図３（ａ）に表すように、実装基板１５０の実装面１５０ａの上に複数の半導体発光素子１をマウントする。実装基板１５０は、例えば、金属ベース１０１と、金属ベース１０１の上に設けられた絶縁層１０２と、絶縁層１０２の上に設けられた複数の配線１０３と、を有する。実装基板１５０は、配線１０３と、絶縁層１０２と、を覆うソルダーレジスト１０７を含む。
半導体発光素子１は、ｐ側配線部４１およびｎ側配線部４３を露出させた絶縁膜２５の面を実装面１５０ａに向けてマウントされる。そして、ｐ側配線部４１およびｎ側配線部４３を、例えば、ハンダ１０５を介して配線１０３に接続する。本実施形態では、例えば、複数の半導体発光素子１が配線１０３を介して直列接続される。すなわち、隣り合う半導体発光素子１の間において、一方のｐ側配線部４１が、共通する配線１０３を介して他方のｎ側配線部４３に接続される。
次に、図３（ｂ）に表すように、実装基板１５０の上にマウントされた複数の半導体発光素子１、および、隣り合う半導体発光素子１の間の実装面１５０ａを覆う樹脂層１９０を形成する。樹脂層１９０は、例えば、シリコーン樹脂であり、リン光材を含む。リン光材には、例えば、イリジウムなどの金属錯体を用いることができる。
次に、図４（ａ）に表すように、樹脂層１９０の半導体発光素子１の上に形成された部分を除去し、隣り合う半導体発光素子１の間に樹脂層１９０を残す。例えば、半導体発光素子１の上に形成された樹脂層１９０を研削により除去する。
次に、図４（ｂ）に表すように、半導体発光素子１および樹脂層１９０の上に樹脂層１７０を形成し、半導体発光装置１００を完成する。樹脂層１７０は、例えば、蛍光体１７１が分散されたシリコーン樹脂である。発光層１３が青色光を放射する場合、蛍光体１７１には、例えば、黄色の蛍光を放射するＹＡＧ蛍光体もしくはαサイアロン系蛍光体を用いる。また、緑色および赤色の蛍光を放射する窒化物系蛍光体を混合しても良い。
図５は、実施形態に係る半導体発光装置１００を表す回路図である。半導体発光装置１００は、例えば、半導体発光素子１ａが直列に接続された第１の発光素子群と、半導体発光素子１ｂが直列に接続された第２の発光素子群を含む。
第１の発光素子群および第２の発光素子群は、それぞれ交流電源２０１に並列に接続される。そして、第１の発光素子群は、交流電源２０１に対し、第２の発光素子群とは逆方向に接続される。すなわち、交流電源２０１により半導体発光装置１００を駆動する場合、第１の発光素子群と第２の発光素子群は、交互に発光する。
このような駆動方式を用いた場合、例えば、第１の発光素子群が消灯され第２の発光素子群が点灯される間に輝度が低下する時間が生じる。これがちらつきや色ムラとなって視認される。本実施形態では、半導体発光素子１の輝度が低下し消灯しても、隣り合う半導体発光素子１の間に設けられた樹脂層１９０に含まれるリン光材の発光が継続する。これにより、半導体発光装置１００では、発光のちらつきや色ムラを抑制することができる。
図６（ａ）および図６（ｂ）は、実施形態の変形例に係る半導体発光装置２００および３００を表す模式断面図である。
図６（ａ）に示す半導体発光装置２００は、実装基板１５０と、実装面１５０ａの上に配置された半導体発光素子１と、を備える。そして、実装面１５０ａにマウントされた半導体発光素子１の全体を覆う樹脂層１９０と、樹脂層１９０の上に設けられた樹脂層１７０と、をさらに備える。
すなわち、樹脂層１９０は、半導体発光素子１の周りに設けられた部分１９０ａと、絶縁層３６の上に設けられた部分１９０ｂと、を有する。そして、樹脂層１９０は、発光層１３の放射光により励起されるリン光材を含む。樹脂層１７０は、発光層１３から放射される光により励起され、励起光とは波長の異なる光を放射する蛍光体１７１を含む。
例えば、図４（ａ）に表すように絶縁層３６の上に形成された樹脂層１９０を完全に除去する必要はなく、絶縁層３６の上に薄い樹脂層１９０ｂが残っても良い。樹脂層１９０に含まれるリン光材の発光効率が蛍光体１７１の発光効率よりも低い場合には、樹脂層１９０ｂの厚さは薄いほど良い。
図６（ｂ）に示す半導体発光装置３００は、実装基板１５０と、実装面１５０ａの上に配置された半導体発光素子２と、を備える。そして、半導体発光素子２の周りを覆う樹脂層１９０と、半導体発光素子２および樹脂層１９０の上に設けられた樹脂層１７０と、をさらに備える。
半導体発光素子２は、半導体層１５と、その第２の面１５ｂの側に設けられたｐ側配線部４１と、ｎ側配線部４３と、を備える。ｐ側配線部４１は、半導体層１５の発光層１３を含む部分１５ｅの上に設けられたｐ側電極１６に電気的に接続される。ｎ側配線部４３は、半導体層１５の発光層１３を含まない部分１５ｆの上に設けられたｎ側電極１７に電気的に接続される。
さらに、半導体発光素子２は、半導体層１５の第１の面１５ａの側に設けられた絶縁層５６を有する。絶縁層５６は、発光層１３の放射光を散乱する散乱材５７を含む。散乱材５７には、例えば、シリカの微粒子を用いることができる。そして、散乱材５７は、半導体層１５の第１の面１５ａから放射される光の分布を均一化し、半導体発光素子１の配光角を広げる。これにより、半導体発光装置３００の輝度分布の均一性を向上させることができる。
図７（ａ）および図７（ｂ）は、実施形態の変形例に係る半導体発光装置４００および５００を模式的に表す平面図である。
図７（ａ）に表す半導体発光装置４００は、実装基板１５０の上に千鳥状に配置された複数の半導体発光素子１を含む。すなわち、半導体発光素子１は、Ｘ方向に等間隔に並設される。そして、Ｙ方向において、Ｘ方向の配列の位相が交互にシフトするように配置される。複数の半導体発光素子１をこのように配置することにより、発光点の並びの規則性が乱され、面光源としての発光ムラを抑制することができる。また、半導体発光素子１から横方向に放射される光の相互干渉を抑制することもできる。
図７（ｂ）に示す半導体発光装置５００では、実装基板１５０の上に千鳥状に配置された複数の半導体発光素子２を含む。半導体発光素子２は、半導体層１５の第１の面側に散乱材５７を含む絶縁層５６を有し、その配光角が広げられる。このため、実装基板１５０の上における配置間隔を広げることが可能となる。
図７（ｂ）に示す例では、Ｘ方向およびＹ方向における配置間隔を、それぞれの方向の半導体発光素子２のサイズよりも広くする。すなわち、隣り合う半導体発光素子２の間隔は、任意の方向において同じ方向の半導体発光素子２のサイズよりも広い。これにより、半導体発光素子１の熱を実装基板１５０を介して効率よく放散させることができる。
次に、図８（ａ）〜図１６（ｂ）を参照して、実施形態に係る半導体発光素子１の製造方法について説明する。図８（ａ）〜図１６（ｂ）は、実施形態に係る半導体発光素子１の製造過程を表す模式図である。
図８（ａ）は、基板１０の主面上に形成された第１の半導体層１１、第２の半導体層１２および発光層１３を表す断面図である。例えば、ＭＯＣＶＤ（metal organic chemical vapor deposition）法を用いて、基板１０の上に第１の半導体層１１、発光層１３および第２の半導体層１２を順に成長させる。基板１０は、例えば、シリコン基板である。また、基板１０としてサファイア基板を用いても良い。第１の半導体層１１、発光層１３および第２の半導体層１２は、例えば、窒化物半導体であり、窒化ガリウム（ＧａＮ）を含む。
第１の半導体層１１は、例えば、ｎ形ＧａＮ層である。また、第１の半導体層１１は、基板１０の上に設けられたバッファ層と、バッファ層の上に設けられたｎ形ＧａＮ層と、を含む積層構造を有しても良い。第２の半導体層１２は、例えば、発光層１３の上に設けられたｐ形ＡｌＧａＮ層と、その上に設けられたｐ形ＧａＮ層と、を含む。
図８（ｂ）および図８（ｃ）は、第２の半導体層１２および発光層１３を選択的に除去した状態を表している。図８（ｂ）は断面図であり、図８（ｃ）は、基板１０の上面側を表す平面図である。
図８（ｂ）に示すように、例えば、ＲＩＥ（Reactive Ion Etching）法を用いて、第２の半導体層１２および発光層１３を選択的にエッチングし、第１の半導体層１１を露出させる。
図８（ｃ）に示すように、半導体層１２および発光層１３は島状にパターニングされ、基板１０の上に複数の発光領域（発光層１３を含む部分１５ｅ）が形成される。
次に、図９（ａ）および図９（ｂ）に表すように、第１の半導体層１１を選択的に除去し、基板１０の上に複数の半導体層１５を形成する。
図９（ａ）は、基板１０およびその上に形成された半導体層１５の断面を表している。例えば、第２の半導体層１２および発光層１３を覆うエッチングマスク（図示しない）を第１の半導体層１１の上に設ける。続いて、ＲＩＥ法を用いて第１の半導体層１１をエッチングし、基板１０に至る深さの溝８０を形成する。
図９（ｂ）は、半導体層１５が設けられた基板１０の上面を表している。溝８０は、基板１０の上に格子状に設けられ、第２の半導体層１１を複数の半導体層１５に分離する。
半導体層１５の第１の面１５ａは、基板１０に接する面であり、第２の面１５ｂは、第１の半導体層１１および第２の半導体層１２の表面である。また、溝８０は、基板１０の上面をエッチングし、第１の面１５ａよりも深い位置に設けられる。
溝８０は、ｐ側電極１６およびｎ側電極１７を形成した後（図１０参照）に形成しても良い。
次に、図１０（ａ）および図１０（ｂ）に表すように、半導体層１５の第２の面１５ｂにｐ側電極１６とｎ側電極１７とを形成する。図１０（ａ）は断面図であり、図１０（ｂ）は、基板１０の上面を表す平面図である。
ｐ側電極１６は、第２の半導体層１２の上に形成する。ｎ側電極１７は、第１の半導体層１１の上に形成する。ｐ側電極１６は、ｎ側電極よりも広い面積を有する。
ｐ側電極１６およびｎ側電極１７は、例えば、スパッタ法、蒸着法等で形成する。ｐ側電極１６とｎ側電極１７は、どちらを先に形成してもよいし、同じ材料で同時に形成してもよい。ｐ側電極１６は、発光層１３の放射光を反射するように形成する。例えば、ｐ側電極１６は、銀、銀合金、アルミニウム、アルミニウム合金等を含む。また、ｐ側電極１６の硫化、酸化防止のため、金属保護膜（バリアメタル）を含む構成であってもよい。また、各電極と半導体層との間のオーミックコンタクトを形成するために、熱処理を必要に応じて実施する。
次に、図１１（ａ）に表すように、基板１０の上面に絶縁膜１８を形成する。図１１（ａ）は、基板１０および半導体層１５の断面を表す模式図である。
絶縁膜１８は、基板１０の上に設けられた構造を覆い、第１の開口（以下、開口１８ａ）および第２の開口（以下、１８ｂ）を有する。
絶縁膜１８は、例えば、シリコン酸化膜またはシリコン窒化膜であり、ＣＶＤ（Chemical Vapor Deposition）法を用いて形成することができる。開口１８ａおよび１８ｂは、例えば、レジストマスクを用いたウェットエッチングにより形成する。開口１８ａは、ｐ側電極１６に連通する。開口１８ｂは、ｎ側電極１７に連通する。本実施形態では、絶縁膜１８は、複数の開口１８ａと、１つの開口１８ｂと、を含む。
絶縁膜１８として、例えば、ポリイミドなどの有機膜を用いても良い。また、絶縁膜１８に感光性ポリイミド、ベンゾシクロブテン（Benzocyclobutene）などの有機膜を用いると、直接露光および現像ができる。このため、開口１８ａおよび１８ｂのパターニングが容易になる。
次に、図１１（ｂ）〜図１２（ｂ）は、ｐ側配線層２１およびｎ側配線層２２の形成過程を表している。図１１（ｂ）〜図１２（ａ）は、基板１０および半導体層１５の断面を表す模式図であり、図１２（ａ）は、基板１０の上面を表す平面図である。
図１１（ｂ）に表すように、絶縁膜１８の表面、第１の開口１８ａの内面（側壁および底面）、および第２の開口１８ｂの内面（側壁および底面）に、金属膜１９を形成する。金属膜１９は、メッキ工程におけるシードメタルとして機能する。
金属膜１９は、例えば、絶縁膜１８の側から順にチタン（Ｔｉ）および銅（Ｃｕ）を含むように、スパッタ法を用いて形成する。チタンの代わりにアルミニウムを用いても良い。
次に、図１１（ｃ）に示すように、金属膜１９上にレジストマスク９１を形成する。レジストマスク９１は、開口９１ａと開口９２ｂとを含む。開口９１ａは、ｐ側電極１６の上に設けられ、開口９２ｂは、ｎ側電極１７の上に設けられる。
続いて、図１２（ａ）および図１２（ｂ）に表すように、電界銅メッキを用いてｐ側配線層２１およびｎ側配線層２２を形成する。すなわち、金属膜１９を電流経路として、レジストマスク９１の開口９１ａおよび９１ｂの内部に銅（Ｃｕ）層を選択的に形成する。
図１２（ａ）に表すように、ｐ側配線層２１は、絶縁膜１８の上、および、開口１８ａの内部にも形成される。ｐ側配線層２１は、ｐ側電極１６に電気的に接続される。ｎ側配線層２２は、絶縁膜１８の上、および、開口１８ｂの内部にも形成される。ｎ側配線層２２は、ｎ側電極１７に電気的に接続される。
図１２（ｂ）に表すように、ｐ側配線層２１とｎ側配線層２２は、レジストマスク９１ｇを挟んで向き合う。すなわち、ｐ側配線層２１とｎ側配線層２２の間隔は、フォトリソグラフィの限界まで狭く設けることができる。
次に、図１３（ａ）〜図１３（ｃ）は、ｐ側配線層２１およびｎ側配線層２２の形成過程を表している。図１３（ａ）および図１３（ｂ）は、基板１０および半導体層１５の断面を表す模式図であり、図１３（ｃ）は、基板１０の上面を表す平面図である。
図１３（ａ）に表すように、開口９２ａと開口９２ｂとを有するレジストマスク９２を形成する。例えば、レジストマスク９１を溶剤もしくは酸素プラズマを使って除去した後、フォトリソグラフィを用いて新たにレジストマスク９１を形成する。また、レジストマスク９１の上に、レジストマスク９２を重ねて形成しても良い。
続いて、図１３（ｂ）に示すように、開口９２ａおよび９２ｂの内部にそれぞれｐ側金属ピラー２３およびｎ側金属ピラー２４を形成する。ｐ側金属ピラー２３およびｎ側金属ピラー２４は、例えば、電界Ｃｕメッキを用いて形成する。
図１３（ｃ）に示すように、ｐ側金属ピラー２３とｎ側金属ピラー２４は、レジストマスク９２ｇを挟んで向き合う。ｐ側金属ピラー２３とｎ側金属ピラー２４の間隔は、実装時の短絡を防ぐために、ｐ側配線層２１とｎ側配線層２２の間隔よりも広く形成する。
図１４（ａ）〜図１４（ｃ）は、図１３（ｃ）に続く工程を表す模式断面図である。 図１４（ａ）に表すように、レジストマスク９２を、例えば、溶剤もしくは酸素プラズマを用いて除去する。続いて、図１４（ｂ）に表すように、金属ピラー２３、ｎ側金属ピラー２４、ｐ側配線層２１およびｎ側配線層２２をマスクとして、金属膜１９の露出部分をウェットエッチングにより除去する。これにより、ｐ側配線層２１とｎ側配線層２２との間の電気的な接続が分断される。
次に、図１４（ｃ）に表すように、絶縁膜１８の上に第２の絶縁膜（以下、絶縁膜２５）を積層する。絶縁膜２５は、ｐ側配線層２１、ｎ側配線層２２、ｐ側金属ピラー２３およびｎ側金属ピラー２４を覆う。
絶縁膜２５は、ｐ側配線部４１からｎ側配線部４３を絶縁する。絶縁膜２５は、例えば、カーボンブラックを含有し、発光層１３の放射光を遮光する。また、絶縁膜２５は、例えば、酸化チタンなど、発光層１３の放射光を反射する部材を含有しても良い。
次に、図１５（ａ）〜図１５（ｃ）に示すように、半導体層１５の第１の面１５ａの側の処理を行う。図１５（ａ）〜図１５（ｃ）は、各工程を表す模式断面図である。
図１５（ａ）に示すように、半導体層１５から基板１０を除去する。基板１０がシリコン基板の場合、例えば、ウェットエッチングにより基板１０を選択的に除去することができる。基板１０がサファイア基板の場合には、例えば、レーザーリフトオフ法を用いて基板１０を除去する。
基板１０の上に形成した構造体は、基板１０を除去した後も絶縁膜２５により支持され、ウェーハ状態を保つ。半導体層１５は、ｐ側金属ピラー２３、ｎ側金属ピラー２４および絶縁膜２５により支持される。これらは、半導体層１５に比べて柔軟な材料であり、その応力を緩和する。例えば、基板１０の上にエピタキシャル成長された半導体層は、大きな内部応力を含む。そして、その応力が基板１０の剥離時に一気に開放されたとしても、ｐ側金属ピラー２３、ｎ側金属ピラー２４および絶縁膜２５は、その応力を吸収する。このため、基板１０を除去する過程における半導体層１５の破損を回避することができる。
次に、半導体層１５の第１の面１５ａに微細な凹凸を形成する。例えば、ＫＯＨ（水酸化カリウム）水溶液やＴＭＡＨ（水酸化テトラメチルアンモニウム）等で、第１の半導体層１１をウェットエッチングする。このエッチングでは、結晶面方位に依存したエッチング速度の違いが生じる。このため、図１５（ａ）に表すように、第１の面１５ａに凹凸を形成することができる。また、第１の面１５ａの上にレジストマスクを形成し、第１の半導体層１１の表面を選択的にエッチングしても良い。このように、第１の面１５ａに凹凸を形成することにより、発光層１３の放射光の取り出し効率を向上させることができる。
次に、図１５（ｂ）に表すように、第１の面１５ａの上に絶縁層３６を形成する。絶縁層３６は、例えば、シリコーン樹脂またはエポキシ樹脂を含み、第１の面１５ａに設けられた凹凸を被覆する。
隣り合う半導体層１５の間の絶縁膜１８は、溝８０の底面に形成された部分である。したがって、図１５（ｂ）における絶縁膜１８の上面１８ｃは、第１の面１５ａよりも上方に突出する。このため、絶縁層３６は、絶縁膜１８の上に設けられる部分が第１の面１５ａの上に設けられる部分よりも薄くなる。
また、絶縁層３６は、例えば、シリコン酸化膜またはシリコン窒化膜などの無機膜であっても良い。
続いて、半導体層１５の第２の面１５ｂの側において、絶縁膜２５の表面を研削し、ｐ側金属ピラー２３およびｎ側金属ピラー２４を露出させる。ｐ側金属ピラー２３の露出面は、ｐ側外部端子２３ａであり、ｎ側金属ピラー２４の露出面は、ｎ側外部端子２４ａである。
次に、図１６（ａ）および図１６（ｂ）に示すように、隣り合う半導体層１５の間において、絶縁層３６、絶縁膜１８および絶縁膜２５を切断する。これにより、半導体層１５を含む半導体発光素子１を個片化する。図１６（ａ）は、半導体発光素子１の断面を表し、図１６（ｂ）は、ｐ側外部端子２３ａおよびｎ側外部端子２４ａが露出した絶縁膜２５の表面を表している。
絶縁層３６、絶縁膜１８および絶縁膜２５の切断は、例えば、ダイシングブレードを用いて行う。また、レーザ照射により切断しても良い。
半導体層１５は、溝８０に存在しないためダイシングによるダメージを受けることがない。また、個片化された時点で、半導体層１５の端部（側面）が絶縁膜１８で覆われ保護された構造が得られる。
ダイシングする前の工程は、ウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線およびパッケージングを行う必要がなく、大幅なコストの低減が可能になる。すなわち、個片化された状態で、すでに配線およびパッケージングが施されている。このため、本実施形態によれば、生産性を高めることが可能であり、製造コストを低減できる。
上記の実施形態では、実装基板１５０の上に半導体発光素子１を配置する例を示したが、これに限定される訳ではない。例えば、ｐ側電極およびｎ側電極を実装面とは反対側に有する半導体発光素子でも良い。また、ｐ側電極およびｎ側電極が半導体層の第１の面側および第２の面側にそれぞれ設けられた縦型構造を有する半導体発光素子であっても良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、１ａ、１ｂ、２・・・半導体発光素子、 １０・・・基板、 １１・・・第１の半導体層、 １２・・・第２の半導体層、 １３・・・発光層、 １５・・・半導体層、 １５ａ・・・第１の面、 １５ｂ・・・第２の面、 １６・・・ｐ側電極、 １７・・・ｎ側電極、 １８、２５・・・絶縁膜、 １８ａ、１８ｂ、９１ａ、９１ｂ、９２ａ、９２ｂ・・・開口、 １８ｃ・・・上面、 １９・・・金属膜、 ２１・・・ｐ側配線層、 ２１ａ・・・ビア、 ２２・・・ｎ側配線層、 ２３・・・ｐ側金属ピラー、 ２３ａ・・・ｐ側外部端子、 ２４・・・ｎ側金属ピラー、 ２４ａ・・・ｎ側外部端子、 ３６、５６・・・絶縁層、 ４１・・・ｐ側配線部、 ４３・・・ｎ側配線部、 ５７・・・散乱材、 ８０・・・溝、 ９１、９１ｇ、９２、９２ｇ・・・レジストマスク、 １００、２００、３００、４００、５００・・・半導体発光装置、 １０１・・・金属ベース、 １０２・・・絶縁層、 １０３・・・配線、 １０５・・・ハンダ、 １０７・・・ソルダーレジスト、 １５０・・・実装基板、 １５０ａ・・・実装面、 １７０・・・樹脂層、 １７１・・・蛍光体、 １９０・・・樹脂層、 ２０１・・・交流電源

Claims (9)

  1. 複数の配線が設けられた実装面を有する実装基板と、
    前記実装面上に配置された半導体発光素子であって、
    発光層を有する半導体層と、
    前記半導体層に接続されたｐ側電極と、
    前記ｐ側電極と前記複数の配線のうちの１つとを接続するｐ側配線部と、
    前記半導体層に接続されたｎ側電極と、
    前記ｎ側電極と前記複数の配線のうちの他の１つとを接続するｎ側配線部と、
    前記ｐ側配線部と前記ｎ側配線部との間に設けられ、前記ｐ側配線部の側面および前記ｎ側配線部の側面に接する絶縁膜と、
    を有する半導体発光素子と、
    前記実装面上において前記半導体発光素子の周りを覆い、前記発光層の放射光により励起されるリン光材を含む第１の樹脂と、
    前記第１の樹脂および前記半導体発光素子の上に設けられた第２の樹脂であって、前記発光層の放射光により励起され、前記発光層の放射光とはピーク波長が異なる光を放射する蛍光体を含む第２の樹脂と、
    を備え、
    前記ｐ側配線部は、前記ｐ側電極に電気的に接続されたｐ側配線層と、前記複数の配線のうちの１つに接続されたｐ側金属ピラーと、を含み、
    前記ｎ側配線部は、前記ｎ側電極に電気的に接続されたｎ側配線層と、前記複数の配線のうちの他の１つに接続されたｎ側金属ピラーと、を含む半導体発光装置。
  2. 複数の配線が設けられた実装面を有する実装基板と、
    前記実装面上に配置された半導体発光素子であって、
    発光層を有する半導体層と、
    前記半導体層に接続されたｐ側電極と、
    前記ｐ側電極と前記複数の配線のうちの１つとを接続するｐ側配線部と、
    前記半導体層に接続されたｎ側電極と、
    前記ｎ側電極と前記複数の配線のうちの他の１つとを接続するｎ側配線部と、
    を有する半導体発光素子と、
    前記実装面上において前記半導体発光素子の周りを覆い、前記発光層の放射光により励起されるリン光材を含む第１の樹脂と、
    前記第１の樹脂および前記半導体発光素子の上に設けられた第２の樹脂であって、前記発光層の放射光により励起され、前記発光層の放射光とはピーク波長が異なる光を放射する蛍光体を含む第２の樹脂と、
    を備えた半導体発光装置。
  3. 前記リン光材の発光時間は、前記蛍光体の発光時間よりも長い請求項２記載の半導体発光装置。
  4. 前記リン光材の放射光のピーク波長は、前記発光層の放射光のピーク波長よりも長い請求項２または３に記載の半導体発光装置。
  5. 前記リン光材の放射光のピーク波長は、前記蛍光体の放射光のピーク波長と同じである請求項４記載の半導体発光装置。
  6. 前記第１の樹脂は、前記実装面にマウントされた前記半導体発光素子の全体を覆う請求項２〜５のいずれか１つに記載の半導体発光装置。
  7. 前記半導体層は、前記発光層の放射光を放出する第１の面と、前記第１の面とは反対側の第２の面と、を有し、
    前記ｐ側配線部および前記ｎ側配線部は、前記第２の面側に設けられ、
    前記半導体素子は、前記第２の面を前記実装面に向けてマウントされた請求項２〜６のいずれか１つに記載の半導体発光装置。
  8. 前記第１の樹脂は、前記半導体層の前記第１の面を覆う請求項７記載の半導体発光装置。
  9. 前記半導体発光素子は、前記第１の面の上に設けられ前記発光層の放射光を透過する層を有し、
    前記発光層の放射光を透過する層は、前記発光層の放射光を散乱する散乱材を含む請求項７または８に記載の半導体発光装置。
JP2013008809A 2013-01-21 2013-01-21 半導体発光装置 Pending JP2014139999A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013008809A JP2014139999A (ja) 2013-01-21 2013-01-21 半導体発光装置
TW102108629A TWI499096B (zh) 2013-01-21 2013-03-12 半導體發光裝置
EP13160133.8A EP2757602A2 (en) 2013-01-21 2013-03-20 Semiconductor light emitting device
US13/847,643 US8937331B2 (en) 2013-01-21 2013-03-20 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013008809A JP2014139999A (ja) 2013-01-21 2013-01-21 半導体発光装置

Publications (1)

Publication Number Publication Date
JP2014139999A true JP2014139999A (ja) 2014-07-31

Family

ID=47891545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013008809A Pending JP2014139999A (ja) 2013-01-21 2013-01-21 半導体発光装置

Country Status (4)

Country Link
US (1) US8937331B2 (ja)
EP (1) EP2757602A2 (ja)
JP (1) JP2014139999A (ja)
TW (1) TWI499096B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055006A (ja) * 2015-09-11 2017-03-16 株式会社東芝 発光装置
JP2018110253A (ja) * 2018-02-19 2018-07-12 アルパッド株式会社 発光ユニット及び半導体発光装置
JP2019012816A (ja) * 2017-06-30 2019-01-24 日亜化学工業株式会社 発光装置及びその製造方法
JP2019096902A (ja) * 2015-01-30 2019-06-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体部品を製造するための方法および半導体部品

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779339B (zh) * 2015-01-15 2017-08-25 大连德豪光电科技有限公司 倒装高压led芯片及其制备方法
KR20210150593A (ko) * 2016-03-25 2021-12-10 쇼와덴코머티리얼즈가부시끼가이샤 유기 인터포저 및 유기 인터포저의 제조 방법
CN106384733A (zh) * 2016-10-31 2017-02-08 广东晶科电子股份有限公司 一种360度透光led灯丝及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062274A (ja) * 2008-09-03 2010-03-18 Toshiba Corp 半導体発光素子及びその製造方法
JP2011529621A (ja) * 2008-07-29 2011-12-08 ソウル セミコンダクター カンパニー リミテッド ウォームホワイト発光装置及びそれを備えるバックライトモジュール
JP2012099605A (ja) * 2010-11-01 2012-05-24 Citizen Electronics Co Ltd 半導体発光装置
JP2012195345A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体発光装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60325851D1 (de) 2002-06-13 2009-03-05 Cree Inc Halbleiter-strahlungsquelle mit gesättigtem phosphor
CA2517009A1 (en) 2003-02-26 2004-09-10 Cree, Inc. White light source using emitting diode and phosphor and method of fabrication
US9159888B2 (en) 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
WO2010002221A2 (ko) * 2008-07-03 2010-01-07 삼성엘이디 주식회사 파장변환형 발광다이오드 칩 및 이를 구비한 발광장치
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP5050045B2 (ja) * 2009-12-22 2012-10-17 株式会社東芝 発光装置
JP5101650B2 (ja) * 2010-03-25 2012-12-19 株式会社東芝 半導体発光装置及びその製造方法
JP2011253925A (ja) * 2010-06-02 2011-12-15 Toshiba Corp 発光装置の製造方法
TW201145614A (en) 2010-06-03 2011-12-16 Toshiba Kk Method for manufacturing light-emitting device and light-emitting device manufactured by the same
JP4875185B2 (ja) * 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
JP5759790B2 (ja) 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
EP2613371B1 (en) * 2010-08-31 2019-04-24 Nichia Corporation Light emitting device and method for manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011529621A (ja) * 2008-07-29 2011-12-08 ソウル セミコンダクター カンパニー リミテッド ウォームホワイト発光装置及びそれを備えるバックライトモジュール
JP2010062274A (ja) * 2008-09-03 2010-03-18 Toshiba Corp 半導体発光素子及びその製造方法
JP2012099605A (ja) * 2010-11-01 2012-05-24 Citizen Electronics Co Ltd 半導体発光装置
JP2012195345A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019096902A (ja) * 2015-01-30 2019-06-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体部品を製造するための方法および半導体部品
JP2017055006A (ja) * 2015-09-11 2017-03-16 株式会社東芝 発光装置
JP2019012816A (ja) * 2017-06-30 2019-01-24 日亜化学工業株式会社 発光装置及びその製造方法
JP2018110253A (ja) * 2018-02-19 2018-07-12 アルパッド株式会社 発光ユニット及び半導体発光装置

Also Published As

Publication number Publication date
US20140203313A1 (en) 2014-07-24
US8937331B2 (en) 2015-01-20
EP2757602A2 (en) 2014-07-23
TW201431134A (zh) 2014-08-01
TWI499096B (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
JP5816127B2 (ja) 半導体発光装置およびその製造方法
US9006764B2 (en) Semiconductor light emitting device and light emitting device
TWI515927B (zh) 半導體發光裝置及其製造方法
TWI429108B (zh) 半導體發光裝置
TWI514631B (zh) Semiconductor light emitting device and manufacturing method thereof
JP5710532B2 (ja) 半導体発光装置及びその製造方法
JP5855194B2 (ja) 半導体発光装置及びその製造方法
JP2014139999A (ja) 半導体発光装置
JP2011249425A (ja) 半導体発光装置
JP2014003283A (ja) 半導体発光装置および光源ユニット
JP2008544540A (ja) 発光素子及びその製造方法
JP2011129861A (ja) 半導体発光装置及びその製造方法
TW201434181A (zh) 半導體發光裝置及其製造方法
JP2014150196A (ja) 半導体発光装置およびその製造方法
JP2014157991A (ja) 半導体発光装置及びその製造方法
TW201234664A (en) Semiconductor light emitting device and method for manufacturing same
US8648375B2 (en) Semiconductor light emitting device and light emitting module
JP2015176963A (ja) 半導体発光装置
JP2016001750A (ja) 半導体発光装置
TWI505499B (zh) 半導體發光裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329