JP6737118B2 - 薄膜コンデンサ - Google Patents

薄膜コンデンサ Download PDF

Info

Publication number
JP6737118B2
JP6737118B2 JP2016199915A JP2016199915A JP6737118B2 JP 6737118 B2 JP6737118 B2 JP 6737118B2 JP 2016199915 A JP2016199915 A JP 2016199915A JP 2016199915 A JP2016199915 A JP 2016199915A JP 6737118 B2 JP6737118 B2 JP 6737118B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
dielectric
inclined surface
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016199915A
Other languages
English (en)
Other versions
JP2018063979A (ja
Inventor
熊谷　道広
道広 熊谷
上島　聡史
聡史 上島
則彦 松坂
則彦 松坂
淳己 中本
淳己 中本
吉川　和弘
吉川　　和弘
吉田　健一
健一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016199915A priority Critical patent/JP6737118B2/ja
Priority to US15/725,860 priority patent/US10153092B2/en
Publication of JP2018063979A publication Critical patent/JP2018063979A/ja
Application granted granted Critical
Publication of JP6737118B2 publication Critical patent/JP6737118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、薄膜コンデンサに関する。
下部電極層上に誘電体層と電極層とが交互に積層され、その上に上部電極層が形成された多層の薄膜コンデンサが知られている。このような薄膜コンデンサでは、誘電体層及び電極層を保護するために、誘電体層及び電極層の側面を覆う絶縁性のカバー層が設けられることが一般的である（例えば、特許文献１参照）。
特表２０００−５１４２４３号公報
しかしながら、薄膜コンデンサにおいては、誘電体層及び電極層が積層された積層体に対してカバー層が剥離することによる破損等が発生する可能性がある。
本発明は上記を鑑みてなされたものであり、カバー層と積層体との剥離が抑制された薄膜コンデンサを提供することを目的とする。
上記目的を達成するため、本発明の一形態に係る薄膜コンデンサは、下部電極層と、前記下部電極上に積層方向に沿って積層された１以上の誘電体層と、前記１以上の誘電体層のいずれかの誘電体層上に当該積層方向に沿って積層する１以上の内部電極層と、を含む積層体を有する薄膜コンデンサであって、前記積層体は、前記下部電極層又は前記１以上の内部電極層から選ばれる１の電極層を底面とし、当該底面の電極層よりも積層方向に沿って上方に開口すると共に、前記底面の電極層よりも上方の誘電体層及び電極層による傾斜面を含む側面が形成される開口部を有し、前記積層体の前記開口部の前記傾斜面は、カバー層で覆われており、前記傾斜面では、前記傾斜面を形成する誘電体層とその上方に積層された前記傾斜面を形成する電極層とによるペア層毎に、所定の形状の曲面が形成されている。
上記の薄膜コンデンサによれば、積層体の開口部の傾斜面において、誘電体層とその上方に積層された電極層とによるペア層毎に、所定の形状の曲面が形成されている。このため、開口部の傾斜面において、電極層と誘電体層との積層体とカバー層との密着性が向上する。したがって、薄膜コンデンサにおいては、カバー層と積層体との剥離が抑制される。
ここで、前記所定の形状は、凹型又は凸型である態様とすることができる。
上記のように、傾斜面の形状を凹型又は凸型とした場合、当該形状をより簡便に製造することができる。
また、前記所定の形状の曲面は、前記ペア層により形成される前記傾斜面の全面にわたって形成されている態様とすることができる。
上記のように、ペア層により形成される傾斜面の全面にわたって所定の形状の曲面が形成されていることで、カバー層との密着性が更に向上し、カバー層と積層体との剥離が効果的に抑制される。
本発明によれば、カバー層と積層体との剥離が抑制された薄膜コンデンサが提供される。
本発明の一形態に係る薄膜コンデンサの概略断面図である。 薄膜コンデンサの傾斜面について説明する図である。 薄膜コンデンサの製造方法について説明する図である。 変形例に係る薄膜コンデンサの傾斜面について説明する図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
図１は、本実施形態に係る薄膜コンデンサを示す概略断面図である。本実施形態に係る薄膜コンデンサ１００は、図１に示すように、下部電極層１と、下部電極層１上に積層された３層の誘電体層２，４，６と、誘電体層２と誘電体層４との間に積層された内部電極層３と、誘電体層４と誘電体層６との間に積層された内部電極層５と、誘電体層２，４，６及び内部電極層３，５を挟んで下部電極層１の反対側に積層された上部電極層７と、を備える。下部電極層１と、下部電極層１上に順次積層された誘電体層２、内部電極層３、誘電体層４、内部電極層５、誘電体層６及び上部電極層７と、をまとめて積層体１０という。なお、以下では、下部電極層１、誘電体層２、内部電極層３、というように下部電極層１から上部電極層７に向けて誘電体層と内部電極層とが順次重なる方向を「積層方向」という。また、積層方向に沿って上側（上方）とは上部電極層７側をいい、積層方向に沿って下側（下方）とは下部電極層１側という。
薄膜コンデンサ１００は、誘電体層２，４，６及び内部電極層３，５、及び上部電極層７を挟んで下部電極層１の反対側に、一対の端子電極１１、１２を備える。端子電極１１は、ビア１３を介して下部電極層１と電気的に接続されると共に、ビア１４を介して内部電極層５と電気的に接続される。また、端子電極１２は、ビア１５を介して内部電極層３と電気的に接続されると共に、ビア１６を介して上部電極層７と電気的に接続される。また、一対の端子電極１１，１２は互いに電気的に絶縁されている。
薄膜コンデンサ１００において、下部電極層１、誘電体層２，４，６、内部電極層３，５、及び上部電極層７から構成される積層体の側面及び上面を覆うカバー層１８を有する。カバー層１８は、少なくとも積層体の側面のみを覆っていればよく、積層体の上面は露出していてもよい。さらに、薄膜コンデンサ１００は、端子電極１１，１２とカバー層１８との間を覆う保護層２０を備える。以下、薄膜コンデンサ１００を構成する各部について説明する。
下部電極層１は導電性材料から形成される。具体的には、下部電極層１を形成する導電性材料としては、主成分としてニッケル（Ｎｉ）や白金（Ｐｔ）を含有する合金が好ましく、特に、主成分としてＮｉを含有する合金が好適に用いられる。下部電極層１を構成するＮｉの純度は高いほど好ましく、９９．９９重量％以上であることが好ましい。なお、下部電極層１に微量の不純物が含まれていても良い。主成分としてＮｉを含有する合金からなる下部電極層１に含まれ得る不純物としては、例えば、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ケイ素（Ｓｉ）またはクロム（Ｃｒ）、バナジウム（Ｖ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セシウム（Ｃｅ）等の遷移金属元素あるいは希土類元素等、塩素（Ｃｌ）、硫黄（Ｓ）、リン（Ｐ）等が挙げられる。
下部電極層１の厚さは、１０ｎｍ〜１００μｍであることが好ましく、１μｍ〜７０μｍであることがより好ましく、１０μｍ〜３０μｍ程度であることが更に好ましい。下部電極層１の厚さが薄過ぎる場合、薄膜コンデンサ１００の製造時に下部電極層１をハンドリンクし難くなる傾向があり、下部電極層１の厚さが厚過ぎる場合、リーク電流を抑制する効果が小さくなる傾向がある。なお、下部電極層１の面積は、例えば、１×０．５ｍｍ２程度である。また、上述の下部電極層１は金属箔からなることが好ましく、基板と電極とを兼用している。このように、本実施形態に係る下部電極層１は基板としても兼用する構成であることが好ましいが、Ｓｉやアルミナなどからなる基板上に下部電極層１を設けた基板／電極膜構造を採用しても良い。
誘電体層２，４，６は、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ＸＳｒＸ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ＸＣａＸ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒＸＴｉ１−Ｘ）Ｏ３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（Ｓｒ１−ＸＢａＸ）Ｎｂ２Ｏ６、ＰｂＮｂ２Ｏ６等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、ＡサイトとＢサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしても良い。なお、誘電体層２，４，６の特性制御のため、誘電体層２，４，６に適宜、副成分として添加物質が含有されていてもよい。
誘電体層２，４，６の各厚さは、例えば、１０ｎｍ〜１０００ｎｍである。また、誘電体層２，４，６の各面積は、例えば、０．９×０．５ｍｍ２程度である。
上述の誘電体層２，４，６に挟まれて設けられる内部電極層３，５は導電性材料から形成される。具体的には、主成分としてニッケル（Ｎｉ）や白金（Ｐｔ）を含有する材料が内部電極層３，５として好適に用いられ、Ｎｉが特に好適に用いられる。内部電極層３，５に主成分としてＮｉを含有する材料を用いる場合、その含有量は、内部電極層３，５全体に対して、５０ｍｏｌ％以上であることが好ましい。また、内部電極層３，５の主成分がＮｉである場合、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）及び銀（Ａｇ）からなる群より選ばれる少なくとも一種（以下、「添加元素」と記す。）を更に含有する。内部電極層３，５が添加元素を含有することによって、内部電極層３，５の途切れが防止される。なお、内部電極層３，５は複数種の添加元素を含有してもよい。
内部電極層３，５の厚さは、例えば、１０ｎｍ〜１０００ｎｍ程度である。また、内部電極層３，５の面積は、例えば、０．９×０．４ｍｍ２程度である。
上部電極層７はＮｉを主成分として含有する合金からなることが好ましい。なお、上部電極層７には微量の不純物が含まれていても良い。上部電極層７に含まれ得る不純物としては、例えば、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ケイ素（Ｓｉ）またはクロム（Ｃｒ）、バナジウム（Ｖ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セシウム（Ｃｅ）等の遷移金属元素あるいは希土類元素等、塩素（Ｃｌ）、硫黄（Ｓ）、リン（Ｐ）等が挙げられる。なお、上部電極層７として、Ｎｉを主成分として含有する合金のほかに、Ｓｉ半導体やディスプレイパネル等の配線で用いられるアルミニウム（Ａｌ）、動（Ｃｕ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）等のほか、白金（Ｐｔ）、鉛（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、チタン（Ｔｉ）、マンガン（Ｍｎ）及び銀（Ａｇ）等も用いることもできる。
なお、誘電体層２，４，６は、図１に示す薄膜コンデンサ１００の断面において途切れているが、それぞれ積層方向に垂直な面内において連続している。同様に、内部電極層３，５及び上部電極層７も、それぞれ積層方向に垂直な面内において連続している。
端子電極１１，１２は、例えば銅（Ｃｕ）等の導電性材料から構成される。また、端子電極１１，１２に対して接続するビア１３，１４，１５，１６についても、例えば銅（Ｃｕ）等の導電性材料から構成される。
また、カバー層１８は、誘電体層２，４，６と同じ材料からなる構成とすることができる。すなわち、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ＸＳｒＸ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ＸＣａＸ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒＸＴｉ１−Ｘ）Ｏ３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（Ｓｒ１−ＸＢａＸ）Ｎｂ２Ｏ６、ＰｂＮｂ２Ｏ６等に代表されるタングステンブロンズ型強誘電体材料等が誘電体層２，４，６として好適に用いられる。誘電体層２，４，６と同じ材料によりカバー層１８を形成することにより、カバー層１８に接する他の層（特に誘電体層２，４，６等）との間で応力が発生することを抑制することができることから、剥離が抑制され、その結果、静電容量の増加やリーク電流の抑制という効果が奏される。なお、カバー層１８の材料は上記に限定されず、例えば、ＳｉＯ２、アルミナ、ＳｉＮ（シリコンナイトライド）等の無機材料、ポリイミド等の有機材料、あるいはこれらを混合、または積層させた絶縁材料を用いることもできる。
また、端子電極１１，１２とカバー層１８との間に設けられる絶縁性の保護層２０は、例えばポリイミド等により構成される。保護層２０でカバー層１８を覆うことにより、カバー層１８と端子電極１１，１２との間のリーク電流が抑制される。なお、リーク電流の点から端子電極１１，１２とカバー層１８との間に保護層２０を設けることが好ましいが、保護層２０を設けなくてもよい。
上記の薄膜コンデンサ１００では、端子電極１１と下部電極層１とを接続するビア１３の周囲には、積層体１０に開口部１０Ａが設けられている。開口部１０Ａの底面は、ビア１３と電気的に接続する下部電極層１が露出している。開口部１０Ａは、底面を下部電極層１として、積層方向に沿って上方（上部電極層７側）に開口している。また、開口部１０Ａの側面では、積層体１０においてビア１３と電気的に接続する下部電極層１よりも積層方向に沿った上方の誘電体層２、内部電極層３、誘電体層４、内部電極層５、誘電体層６、及び、上部電極層７が傾斜面を形成している。
また、端子電極１１と内部電極層５とを接続するビア１４の周囲には、積層体１０に開口部１０Ｂが設けられている。開口部１０Ｂの底面は、ビア１４と電気的に接続する内部電極層５が露出している。開口部１０Ｂは、底面を内部電極層５として、積層方向に沿って上方（上部電極層７側）に開口している。また、開口部１０Ｂの側面では、積層体１０においてビア１４と電気的に接続する内部電極層５よりも積層方向に沿った上方の誘電体層６及び上部電極層７が傾斜面を形成している。
同様に、端子電極１２と内部電極層３とを接続するビア１５の周囲には、積層体１０に開口部１０Ｃが設けられている。開口部１０Ｃの底面は、ビア１５と電気的に接続する内部電極層３が露出している。開口部１０Ｃは、底面を内部電極層３として、積層方向に沿って上方（上部電極層７側）に開口している。また、開口部１０Ｃの側面では、積層体１０においてビア１５と電気的に接続する内部電極層３よりも積層方向に沿った上方の誘電体層４、内部電極層５、誘電体層６、及び、上部電極層７が傾斜面を形成している。
上記のように、開口部１０Ａ〜１０Ｃの底面は、下部電極層１又は内部電極層３，５から選ばれる１の電極層により構成される。また、底面よりも上方の誘電体層及び電極層（内部電極層及び上部電極層）により傾斜面が形成される。
開口部１０Ａについて、図２を参照しながらさらに説明する。図２（Ａ）は、開口部１０Ａにおける積層体１０について模式的に示した図である。また、図２（Ｂ）は、開口部１０Ａにおける積層体１０のうちの誘電体層２及び内部電極層３について拡大して示した図である。
図２（Ａ）に示すように、開口部１０Ａの側面は、誘電体層２、内部電極層３、誘電体層４、内部電極層５、誘電体層６、及び、上部電極層７により傾斜面が形成されている。傾斜面は所定のパターンの曲面が繰り返されることで形成されている。より詳細には、誘電体層とその上方に積層された電極層（内部電極層又は上部電極）とによるペア層毎に、所定のパターンの曲面が形成されている。開口部１０Ａの場合、誘電体層２とその上方の内部電極層３とによりペア層３１が形成されている。また、誘電体層４とその上方の内部電極層５とによりペア層３２が形成されている。また、誘電体層６とその上方の上部電極層７とによりペア層３３が形成されている。
ペア層３１，３２，３３毎に見た場合、図２（Ａ）及び図２（Ｂ）に示すように、開口部１０Ａの傾斜面は凹型の曲面を呈している。凹型の曲面とは、積層方向に沿って傾斜面を見た場合に凹型となっている曲面のことをいう。なお、図２では、開口部１０Ａの一方側の傾斜面のみを示しているが、図１に示すように、開口部１０Ｂ、開口部１０Ｃを形成する傾斜面についても、同様にペア層毎に凹型の曲面を呈している。
本実施形態に係る薄膜コンデンサ１００では、開口部１０Ａ，１０Ｂ，１０Ｃの傾斜面において、ペア層毎に凹型の曲面が形成されていることで、傾斜面のアンカー効果によって、傾斜面を覆うカバー層１８との密着性が向上する。この結果、傾斜面を有する積層体１０とカバー層１８との剥離が抑制されるという効果を奏する。
開口部１０Ａの傾斜面について、更に説明する。図２（Ａ）に示すように、誘電体層２，４，６と、内部電極層３，５及び上部電極層７と、の厚さ（積層方向の長さ）がいずれもＷ１であるとし、誘電体層２，４，６の幅（積層方向に対して垂直な面に沿った長さ）をＷ２とし、内部電極層３，５及び上部電極層７の幅をＷ３とする。このとき、傾斜面が凹型である場合は、図２（Ａ）に示すように、Ｗ２＞Ｗ３の関係となる。また、図２（Ａ）に示すように、凹型の傾斜面の長さＬ１は、ペア層３１，３２，３３の積層方向の端部同士を結んだ線を基準線Ｌ０としたときに、この基準線Ｌ０に対して長くなる。基準線Ｌ０は、傾斜面の端部同士を結んだ線にも相当する。
ペア層３１，３２，３３毎に凹型の傾斜面を形成した場合、図２（Ｂ）に示すように、ペア層３１における下側の誘電体層２の傾斜面の角度（上端と下端とを結ぶ直線と水平面とのなす角度）を傾斜角Ａ１とし、上側の内部電極層３の傾斜面の角度を傾斜角Ａ２としたときに、Ａ１＜Ａ２の関係を満たす。また、傾斜面の基準線Ｌ０と水平面とのなす角度を傾斜角Ａ０とすると、Ａ１＜Ａ０＜Ａ２の関係となる。また、傾斜角Ａ０は、１０°〜４５°の範囲であることが好ましい。傾斜角Ａ０が１０°未満では傾斜面がより緩やかになるため、開口部が大型化する。開口部の大型化は容量の低下にもつながるため、所望の容量を確保するためには薄膜コンデンサ１００を大型化につながる。一方、傾斜角Ａ０を４５°よりも大きくした場合、傾斜面は鋭角となるため開口部の小型化が可能となる一方で、誘電体層を挟んで隣接する電極層の端部同士が近くなるため、加工時等に電極層同士が短絡する可能性が上昇する。したがって、傾斜角Ａ０を上記の範囲とすることで、開口部の大型化を抑制しながら、電極層同士の短絡を防ぐことができる。
また、図２（Ｂ）に示すように、凹型の傾斜面表面の基準線Ｌ０との最大距離（傾斜面の深さ）Ｗ４は、１０ｎｍ〜５００ｎｍであることが好ましい。傾斜面表面の基準線Ｌ０との最大距離Ｗ４を１０ｎｍ以上とすることで、傾斜面が曲面であることによるアンカー効果が好適に奏される。一方、最大距離Ｗ４を５００ｎｍよりも大きくしようとすると、図２（Ｂ）に示すように誘電体層が大きく削られることになり、薄膜コンデンサ１００としての容量低下につながる可能性があるため、容量を確保しようとすると薄膜コンデンサ１００を大型化する必要がある。また、誘電体層を挟んで隣接する電極層同士の距離が近くなるため、短絡が発生する可能性がある。すなわち、最大距離Ｗ４を５００ｎｍ以下とすることで、所望の容量を確保しつつ且つ電極層同士の短絡を防ぐことが可能となる。
なお、開口部１０Ａの傾斜面が複数のペア層３１，３２，３３により構成されている場合、ペア層（基準線）の傾斜角、及び、ペア層を構成する各層（誘電体層及び電極層）の傾斜角は、図２（Ａ）等に示すように、ペア層毎で同じであってもよいし、ペア層毎に異なっていてもよい。また、複数のペア層のうちの一部のペア層のみについて傾斜面が曲面を呈していてもよい。また、薄膜コンデンサ１００では、開口部はビアの周囲を囲むように形成されるため、実際には、各ペア層の端面（傾斜面を形成する領域）はそれぞれ略環状もしくは環状の一部の領域が除去された形状となることが考えられる。これに対して、ペア層単位で曲面が形成される領域は、開口部の傾斜面を形成するペア層の端面全面であってもよいが、一部の領域のみに曲面が形成されていてもよい。開口部の傾斜面を形成するペア層の端面が全面にわたって曲面が形成されている場合には、カバー層との密着性が更に向上し、積層体とカバー層との剥離が更に抑制される。
上記の薄膜コンデンサ１００の製造方法について、図３を参照しながら説明する。薄膜コンデンサ１００の製造方法は、開口部を有する積層体を形成する工程と、カバー層を形成する工程と、焼成工程と、端子電極の形成・接続工程と、を含む。
まず、積層体を形成する工程では、下部電極層１となる金属箔を準備する。この金属箔は必要に応じてその表面が所定の算術平均粗さＲａとなるように研磨される。この研磨はＣＭＰ（Chemical Mechanical Polishing）、電解研磨、バフ研磨等の方法により行うことができる。次に、下部電極層１ａ上に誘電体層となる誘電体膜２ａ，４ａ，６ａと内部電極層となる内部電極層３ａ，５ａとを交互に形成する。
誘電体膜２ａ，４ａ，６ａの組成は、完成後の薄膜コンデンサ１００の誘電体層２，４，６に応じて選択される。また、誘電体膜２ａ，４ａ，６ａの形成方法としては、溶液法、スパッタリング法等のＰＶＤ（Physical Vapor Deposition）法又はＣＶＤ（Chemical Vapor Deposition）法等の成膜技術を用いることができるが、スパッタリング法がより好ましい方法である。
内部電極層３ａ，５ａの組成は、完成後の薄膜コンデンサ１００が備える内部電極層３，５に応じて選択される。また、内部電極層３ａ，５ａの形成方法としては、ＤＣスパッタリング等が挙げられる。
図３（Ａ）に示すように誘電体膜２ａ，４ａ，６ａと内部電極層３ａ，５ａとを交互に積層した後に、誘電体膜６ａの表面に、Ｎｉ合金からなる上部電極層７ａを形成する。
これにより、下部電極層１、誘電体膜２ａ、内部電極層３ａ、誘電体膜４ａ、内部電極層５ａ、誘電体膜６ａ及び上部電極層７ａを順次積層してなる積層体１０１を得る。なお、上部電極層７ａの形成方法としては、ＤＣスパッタリング等が挙げられる。
次に、この積層体１０１に対して開口部を形成する。開口部の形成については、上部の電極層（上部電極層もしくは内部電極層）及び電極層の下に積層された誘電体膜をペアとしたペア層単位でのドライエッチングにより行われる。このペア層は、薄膜コンデンサ１００におけるペア層に対応するものである。所定部分に貫通孔が形成されたレジストパターンを積層体１０１上に形成する。その後、レジストパターンを介して、最上位の１ペア層分のエッチング加工をＲＩＥ加工（Reactive Ion Etching：反応性イオンエッチング）やイオンミリング等の方法で実施する。１層分のエッチング加工が終わった後、残ったエッチングパターンを除去する。
薄膜コンデンサ１００のように、ペア層の端面が凹型となるようにエッチング加工を行うためには、電極層のエッチングレートに対して誘電体層のエッチングレートが小さくなるように制御される。制御の方法は特に限定されないが、例えば、金属層の材料をＮｉとし、誘電体膜の材料をＢａＴｉＯ３とした場合、反応性ガスの種類と混合比を適宜調整することで、上記の関係を実現することができる。その他、バイアス電圧やガス圧力あるいは基板温度の調整をすることで、電極層と誘電体層との間でのエッチングレートの差を設けることができる。また、エッチング加工条件を、例えば、ハロゲン系反応性ガスの混合比率が少なく、バイアス電圧が高い条件とすることで、本実施形態に係る薄膜コンデンサ１００における好ましい構造（傾斜角、凹型の傾斜面の深さ）を実現することができる。
その後、レジストパターンの形成、エッチングレートの制御を行いながらの１ペア層分のエッチング加工、レジストパターンの除去を繰り返すことで、図３（Ｂ）に示すように、開口部１０Ａ〜１０Ｃに相当する開口部１０２〜１０４を形成することができる。１ペア層分のエッチング加工を繰り返すことで、開口部１０２，１０４のように、ペア層単位で複数の凹型の曲面が繰り返される傾斜面を形成することができる。
その後、下部電極層１ａ、誘電体膜２ａ，４ａ，６ａ、内部電極層３ａ，５ａ、及び上部電極層７ａの表面を覆うようにカバー膜１８ａを形成する。カバー膜１８ａの材料は、カバー層１８の材料に応じて選択される。図３（Ｃ）に示すように、カバー膜１８ａによって、積層体１０１の開口部１０２〜１０４及び上部電極層７ａの表面が覆われる。
その後、このカバー膜１８ａによって覆われた積層体１０１を焼成する。焼成時の温度は、誘電体膜２ａ，４ａ，６ａが焼結（結晶化）する温度とすることが好ましく、具体的には５００〜１０００℃であることが好ましい。また、焼成時間は５分〜２時間程度とすればよい。また、焼成時の雰囲気は、特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気の何れでも良いが、少なくとも、電極層（下部電極層１ａ、内部電極層３ａ，５ａ、上部電極層７ａ）が酸化しない程度の酸素分圧下で焼成することが好ましい。これにより、誘電体層２，４，６、及びカバー層１８が形成される。カバー膜１８ａを形成した後に誘電体膜の焼成を行うことにより、電極層と誘電体層との界面及び電極層とカバー層との界面における酸化膜の形成が抑制される。
次に、焼成後の積層体に対して、保護層及び端子電極の形成・接続を行う。具体的には、焼成後の積層体のカバー層１８の上方に保護層を積層する。その後、保護層及びカバー層を貫通するビア１３，１４，１５，１６（図１参照）を形成する。そして、保護層上のビアと電気的に接続するように端子電極１１，１２（図１参照）を形成する。なお、端子電極が配置された積層体に対してアニール処理を施してもよい。アニール処理は、減圧雰囲気下、温度が２００〜４００℃である雰囲気下で行えばよい。ここで、減圧雰囲気とは、１気圧（＝１０１３２５Ｐａ）より低い圧力を有する雰囲気を意味する。アニール処理を行うことにより、電気特性を安定化することができる。これにより、図１に示す本実施形態に係る薄膜コンデンサ１００が得られる。
このように、本実施形態に係る薄膜コンデンサ１００では、積層体１０の開口部１０Ａ〜１０Ｃの周囲の傾斜面において、誘電体層とその上方に積層された電極層（内部電極層又は上部電極）とによるペア層３１，３２，３３（図２参照）毎に、所定のパターンの曲面が形成されている。このため、開口部の傾斜面において、電極層と誘電体層との積層体１０とカバー層１８との密着性が向上する。したがって、薄膜コンデンサ１００においては、カバー層１８と積層体１０との剥離が抑制されるため、歩留まりの向上や破損の防止という効果が奏される。
また、薄膜コンデンサ１００では、ペア層３１，３２，３３の曲面のパターンは凹型となっている。凹型となっている場合には、図２（Ａ）等に示したように、誘電体層２，４，６の幅（積層方向に対して垂直な面に沿った長さ）をＷ２とし、内部電極層３，５及び上部電極層７の幅をＷ３としたときに、Ｗ２＞Ｗ３の関係が得られる。すなわち、傾斜面において、内部電極層３，５及び上部電極層７と比べて誘電体層２，４，６が占める割合が高くなる。このような構成であると、例えば、カバー層１８が誘電体層２，４，６と同じ材料から構成されていると、密着性が更に向上する。したがって、積層体１０とカバー層１８との密着性がさらに向上する。
また、ペア層３１，３２，３３の曲面パターンを凹型とするには、焼成前の積層体１０１において開口部１０２〜１０４を形成する際のエッチングレートの制御により形成することができる。したがって、例えば傾斜面の表面加工のような新たな加工作業等を増やすことなく、積層体１０とカバー層１８との密着性が向上した薄膜コンデンサ１００を製造することができる。
また、開口部の傾斜面を形成するペア層の端面の全面にわたって曲面が形成されている場合、積層体１０とカバー層１８との密着性がさらに向上する。
なお、上記実施形態では、ペア層３１，３２，３３の曲面のパターンが凹型である場合について説明したが、曲面のパターンは凹型に限定されない。上記実施形態で説明したように、傾斜面のアンカー効果により積層体とカバー層との密着性が向上する構造であれば、ペア層単位の曲面の形状は適宜変更することができる。
図４は、変形例として開口部の傾斜面の曲面を凸型（積層方向に沿って見たときに凸型である形状）としたものを示している。図４は、図２に対応する図である。図４（Ａ）に示す例では、図２と同様に誘電体層２とその上方の内部電極層３とによりペア層３１が形成されている。また、誘電体層４とその上方の内部電極層５とによりペア層３２が形成されている。また、誘電体層６とその上方の上部電極層７とによりペア層３３が形成されている。図４に示す変形例では、ペア層３１，３２，３３それぞれにより形成される曲面が凸型である。
図４（Ａ）に示すように、誘電体層２，４，６と、内部電極層３，５及び上部電極層７と、の厚さ（積層方向の長さ）がいずれもＷ１であるとし、誘電体層２，４，６の幅（積層方向に対して垂直な面に沿った長さ）をＷ２とし、内部電極層３，５及び上部電極層７の幅をＷ３とする。傾斜面が凸型である場合は、図４（Ａ）に示すように、Ｗ２＜Ｗ３の関係となる。また、図４（Ａ）に示すように、凸型の傾斜面の長さＬ２は、ペア層３１，３２，３３の積層方向の端部同士を結んだ線を基準線Ｌ０としたときに、この基準線Ｌ０に対して長くなる。基準線Ｌ０は、傾斜面の端部同士を結んだ線にも相当する。
ペア層３１，３２，３３毎に凸型の傾斜面を形成した場合、図４（Ｂ）に示すように、ペア層３１における下側の誘電体層２の傾斜面の角度（上端と下端とを結ぶ直線と水平面とのなす角度）を傾斜角Ａ３とし、上側の内部電極層３の傾斜面の角度を傾斜角Ａ４としたときに、Ａ３＞Ａ４の関係を満たす。また、傾斜面の基準線Ｌ０と水平面とのなす角度を傾斜角Ａ０とすると、Ａ３＞Ａ０＞Ａ４の関係となる。また、傾斜角Ａ０は、１０°〜４５°の範囲であることが好ましい。傾斜角Ａ０が１０°未満では傾斜面がより緩やかになるため、開口部が大型化する。開口部の大型化は容量の低下にもつながるため、所望の容量を確保するためには薄膜コンデンサ１００を大型化につながる。一方、傾斜角Ａ０を４５°よりも大きくした場合、傾斜面は鋭角となるため開口部の小型化が可能となる一方で、誘電体層を挟んで隣接する電極層の端部同士が近くなるため、加工時等に電極層同士が短絡する可能性が上昇する。したがって、傾斜角Ａ０を上記の範囲とすることで、開口部の大型化を抑制しながら、電極層同士の短絡を防ぐことができる。
また、図４（Ｂ）に示すように、凸型の傾斜面表面の基準線Ｌ０との最大距離（傾斜面の高さ）Ｗ５は、１０ｎｍ〜５００ｎｍであることが好ましい。傾斜面表面の基準線Ｌ０との最大距離Ｗ５を１０ｎｍ以上とすることで、傾斜面が曲面であることによるアンカー効果が好適に奏される。一方、最大距離Ｗ５を５００ｎｍよりも大きくしようとすると、電極層に対して誘電体層が大きく残す必要があるため、薄膜コンデンサ１００を大型化する必要がある。すなわち、薄膜コンデンサ１００の大型化を防ぐためには、最大距離Ｗ５を５００ｎｍ以下とすることが好ましい。
上記のように薄膜コンデンサ１００における開口部の傾斜面をペア層単位で凸型の曲面とする方法の一つとして、凹型とする場合と同様にエッチングレートの制御が挙げられる。薄膜コンデンサにおける開口部の傾斜面をペア層単位で凸型となるようにエッチング加工を行うためには、電極層のエッチングレートに対して誘電体層のエッチングレートが大きくなるように制御される。制御の方法は特に限定されないが、例えば、金属層の材料をＮｉとし、誘電体膜の材料をＢａＴｉＯ３とした場合、反応性ガスの種類と混合比を適宜調整することで、上記の関係を実現することができる。その他、バイアス電圧やガス圧力あるいは基板温度の調整をすることで、電極層と誘電体層との間でのエッチングレートの差を設けることができる。また、エッチング加工条件を、例えば、ハロゲン系反応性ガスの混合比率が多く、バイアス電圧が低い条件とすることで、本実施形態に係る薄膜コンデンサ１００における好ましい構造（傾斜角、凸型の傾斜面の深さ）を実現することができる。
開口部の傾斜面をペア層単位で凸型の曲面とする場合には、レジストパターンの形成、１ペア層分のエッチング加工、レジストパターンの除去を数回（ペア層の積層数に応じた回数）繰り返す際の最後の回の際にエッチングレートを制御することが好ましい。少なくとも最後の回にエッチングレートの制御を行い、電極層のエッチングレートに対して誘電体層のエッチングレートが大きい状態でエッチングを行うことで、ペア層が複数積層されていても各ペア層の誘電体層のエッチングが促進されて、図４に示すような凸型の曲面が積層方向に繰り返される傾斜面が形成される。
図４に示す変形例のように、ペア層単位で凸型の曲面が形成されている場合であっても、凹型の曲面である場合と同様に、アンカー効果により、傾斜面のアンカー効果により積層体とカバー層との密着性が向上する。なお、凸型の曲面の場合には、傾斜面において、誘電体層２、４、６及び上部電極層７と比べて内部電極層３，５が占める割合が高くなる。したがって、カバー層１８の材料を無機材料とした場合に、特に密着性が高くなると考えられる。また、凹型の曲面の場合には、傾斜面において、内部電極層３，５及び上部電極層７と比べて誘電体層２，４，６が占める割合が高くなる。したがって、カバー層１８の材料を誘電体材料とした場合に、特に密着性が高くなると考えられる。
以上、本発明の実施形態について説明したが、本発明に係る薄膜コンデンサは上記実施形態に限られず、種々の変更を行うことができる。
例えば、上記実施形態では、下部電極層１の上部に複数の誘電体層２，４，６が積層され、この誘電体層２，４，６の間に内部電極層３，５が設けられた構成について説明しているが、下部電極層１の上部に積層される誘電体層が２層である（すなわち、内部電極層が１層である）薄膜コンデンサであってもよい。また、誘電体層の数は３層以上であってもよい。誘電体層の数に応じて内部電極層の数は変更される。また、下部電極層、内部電極層の数に応じて、開口部が設けられる数も変更される。
また、薄膜コンデンサは、内部電極層が設けられない構成、すなわち、下部電極層の上部に１層の誘電体層が積層され、その上部に上部電極層が積層されている構成であってもよい。この場合、上部電極層は、少なくとも誘電体層上に積層されている「内部電極層」に相当する。誘電体層が１層である場合でも、下部電極層が開口部の底面となり、誘電体層とその上部の電極層（上部電極層）がペア層として所定の形状の曲面を呈していることで、傾斜面を覆うカバー層１８との密着性が向上する。このように、本発明に係る薄膜コンデンサは、下部電極層上に積層される１以上の誘電体層と、誘電体層上に積層される１以上の内部電極層（上部電極層であってもよい）と、を含んでいればよい。
また、端子電極１１，１２の配置及びビアの配置についても適宜変更することができる。また、ビアの配置に応じて開口部の配置は適宜変更される。また、開口部の配置に応じて、傾斜面の傾斜角等も適宜変更することができる。
また、薄膜コンデンサの製造方法についても、上記実施形態で説明したものに限定されない。上記実施形態では、下部電極層１の上部に積層された複数の誘電体層２，４，６及びカバー層１８は一度にまとめて焼成される態様について説明しているが、焼成を何度も行う（誘電体層毎に行う）態様であってもよく、焼成後に開口部を形成する態様でもよい。
また、傾斜面をペア層単位で曲面とする際の加工方法については、上記のようなドライエッチングのエッチングレートの制御に限定されない。例えば、ペア層毎の所定の形状がペア層毎に異なっていてもよい。具体的には、曲面が凸型のペア層と凹型のペア層とが混在していてもよい。このような実施態様は、ペア毎にエッチング条件を適宜選択することによって、実現することができる。
１００…薄膜コンデンサ、１…下部電極層、２，４，６…誘電体層、３，５…内部電極層、７…上部電極層、１０…積層体、１１，１２…端子電極、１８…カバー層、２０…保護層、３１〜３３…ペア層。

Claims (3)

  1. 下部電極層と、前記下部電極上に積層方向に沿って積層された１以上の誘電体層と、前記１以上の誘電体層のいずれかの誘電体層上に当該積層方向に沿って積層する１以上の内部電極層と、を含む積層体を有する薄膜コンデンサであって、
    前記積層体は、前記下部電極層又は前記１以上の内部電極層から選ばれる１の電極層を底面とし、当該底面の電極層よりも積層方向に沿って上方に開口すると共に、前記底面の電極層よりも上方の誘電体層及び電極層による傾斜面を含む側面が形成される開口部を有し、
    前記積層体の前記開口部の前記傾斜面は、カバー層で覆われており、
    前記傾斜面では、前記傾斜面を形成する前記１以上の誘電体層のうちのいずれかの誘電体層と当該誘電体層上に積層された前記傾斜面を形成する電極層とによるペア層毎に、積層方向に沿って所定の形状の曲面が形成されていて、前記ペア層を形成する前記誘電体層及び前記電極層のいずれも積層方向に沿った形状が曲線であり、
    前記ペア層における下方の前記誘電体層の傾斜面の角度と、上方の前記電極層の傾斜面の角度とは互いに異なり、いずれか一方が、傾斜面の基準線と水平面とのなす角度よりも大きい、薄膜コンデンサ。
  2. 前記所定の形状は、凹型又は凸型である請求項１に記載の薄膜コンデンサ。
  3. 前記所定の形状の曲面は、前記ペア層により形成される前記傾斜面の全面にわたって形成されている請求項１又は２に記載の薄膜コンデンサ。
JP2016199915A 2016-10-11 2016-10-11 薄膜コンデンサ Active JP6737118B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016199915A JP6737118B2 (ja) 2016-10-11 2016-10-11 薄膜コンデンサ
US15/725,860 US10153092B2 (en) 2016-10-11 2017-10-05 Thin-film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016199915A JP6737118B2 (ja) 2016-10-11 2016-10-11 薄膜コンデンサ

Publications (2)

Publication Number Publication Date
JP2018063979A JP2018063979A (ja) 2018-04-19
JP6737118B2 true JP6737118B2 (ja) 2020-08-05

Family

ID=61830224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016199915A Active JP6737118B2 (ja) 2016-10-11 2016-10-11 薄膜コンデンサ

Country Status (2)

Country Link
US (1) US10153092B2 (ja)
JP (1) JP6737118B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063324A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Chip assemblies employing solder bonds to back-side lands including an electrolytic nickel layer
JP7063019B2 (ja) * 2018-03-09 2022-05-09 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP6954208B2 (ja) * 2018-03-30 2021-10-27 Tdk株式会社 薄膜キャパシタ
US20210020587A1 (en) * 2019-06-11 2021-01-21 Skyworks Solutions, Inc. Moisture barrier for metal insulator metal capacitors and integrated circuit having the same
JP7379899B2 (ja) * 2019-07-22 2023-11-15 Tdk株式会社 セラミック電子部品
JP7471861B2 (ja) * 2020-02-27 2024-04-22 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板
US11869725B2 (en) * 2021-11-30 2024-01-09 Texas Instruments Incorporated Multi-stacked capacitor

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5591112A (en) 1978-12-28 1980-07-10 Fujitsu Ltd Multilayer thin film capacitor
US5032461A (en) 1983-12-19 1991-07-16 Spectrum Control, Inc. Method of making a multi-layered article
EP0147696B1 (en) 1983-12-19 1991-07-10 SPECTRUM CONTROL, INC. (a Pennsylvania corporation) Miniaturized monolithic multi-layer capacitor and apparatus and method for making
US5018048A (en) 1983-12-19 1991-05-21 Spectrum Control, Inc. Miniaturized monolithic multi-layer capacitor and apparatus and method for making
US4842893A (en) 1983-12-19 1989-06-27 Spectrum Control, Inc. High speed process for coating substrates
US5125138A (en) 1983-12-19 1992-06-30 Spectrum Control, Inc. Miniaturized monolithic multi-layer capacitor and apparatus and method for making same
US5097800A (en) 1983-12-19 1992-03-24 Spectrum Control, Inc. High speed apparatus for forming capacitors
JPS63310156A (ja) 1987-06-12 1988-12-19 Nec Corp 集積回路
JPH01120858A (ja) 1987-11-04 1989-05-12 Mitsubishi Electric Corp 集積回路装置
JP2630421B2 (ja) 1988-04-30 1997-07-16 富士通株式会社 集積回路装置の製造方法
JPH0334580A (ja) 1989-06-30 1991-02-14 Toshiba Corp 電子部品
JPH04111462A (ja) 1990-08-31 1992-04-13 Fujitsu Ltd 半導体装置
JPH0878283A (ja) 1994-09-06 1996-03-22 Toshiba Corp 薄膜キャパシタ
US5745335A (en) 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
US6549395B1 (en) 1997-11-14 2003-04-15 Murata Manufacturing Co., Ltd Multilayer capacitor
US6034864A (en) 1997-11-14 2000-03-07 Murata Manufacturing Co., Ltd. Multilayer capacitor
JP3233090B2 (ja) 1998-02-06 2001-11-26 株式会社村田製作所 高圧用積層コンデンサ
US6724611B1 (en) 2000-03-29 2004-04-20 Intel Corporation Multi-layer chip capacitor
US6411494B1 (en) 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6756628B2 (en) 2001-05-30 2004-06-29 Matsushita Electric Industrial Co., Ltd. Capacitor sheet with built in capacitors
JP4548571B2 (ja) 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
US20040099999A1 (en) 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US20050063135A1 (en) 2003-09-18 2005-03-24 Borland William J. High tolerance embedded capacitors
US20040108134A1 (en) 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
KR100713731B1 (ko) 2002-12-13 2007-05-04 이 아이 듀폰 디 네모아 앤드 캄파니 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
DE10260352A1 (de) 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
US20040231885A1 (en) 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US8569142B2 (en) 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
EP1538640B1 (en) 2003-12-05 2016-11-16 NGK Spark Plug Co., Ltd. Capacitor and method for manufacturing the same
JP4597585B2 (ja) 2004-06-04 2010-12-15 日本特殊陶業株式会社 積層電子部品及びその製造方法
CN100536046C (zh) 2005-02-25 2009-09-02 京瓷株式会社 复合生片的加工方法
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
US7981759B2 (en) 2007-07-11 2011-07-19 Paratek Microwave, Inc. Local oxidation of silicon planarization for polysilicon layers under thin film structures
JP4930602B2 (ja) 2007-12-14 2012-05-16 株式会社村田製作所 薄膜積層キャパシタの製造方法
JP2009277770A (ja) 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8680649B2 (en) 2008-08-22 2014-03-25 Stmicroelectronics (Tours) Sas Multi-layer film capacitor with tapered film sidewalls
JP5267268B2 (ja) 2009-03-26 2013-08-21 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
JP2013545291A (ja) 2010-10-12 2013-12-19 アプリコット マテリアルズ テクノロジーズ，エル．エル．シー． セラミックコンデンサー及び製造方法
JP2013207123A (ja) 2012-03-29 2013-10-07 Toshiba Corp 半導体装置
JP6430686B2 (ja) 2012-10-30 2018-11-28 株式会社村田製作所 薄膜キャパシタおよびその製造方法
CN104919905B (zh) 2013-01-15 2017-09-01 日本精工株式会社 电动助力转向装置用控制装置
FR3022072B1 (fr) 2014-06-10 2017-08-25 Commissariat Energie Atomique Dispositif electrique multicouches
US10460877B2 (en) 2016-05-27 2019-10-29 Tdk Corporation Thin-film capacitor including groove portions

Also Published As

Publication number Publication date
JP2018063979A (ja) 2018-04-19
US20180102219A1 (en) 2018-04-12
US10153092B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
JP6737118B2 (ja) 薄膜コンデンサ
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5158061B2 (ja) 薄膜コンデンサ
JP5267251B2 (ja) 薄膜コンデンサ、及び薄膜コンデンサの製造方法
US11942278B2 (en) Thin film capacitor
JP2018063989A (ja) 薄膜キャパシタ
JP2018137311A (ja) 薄膜キャパシタ
US10319524B2 (en) Thin-film capacitor
JP6805703B2 (ja) 薄膜コンデンサ
US11114248B2 (en) Thin film capacitor and manufacturing method thereof
JP7019969B2 (ja) 薄膜コンデンサ
JP7027990B2 (ja) 薄膜コンデンサおよび薄膜コンデンサの製造方法
US11114249B2 (en) Thin-film capacitor
JP2019071336A (ja) 薄膜コンデンサおよびその製造方法
JP2020087992A (ja) 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを内蔵する回路基板
JP7218554B2 (ja) 薄膜コンデンサ及びその製造方法
JP2019071388A (ja) 薄膜コンデンサおよびその製造方法
JP2019186285A (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200629

R150 Certificate of patent or registration of utility model

Ref document number: 6737118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250