JP3233090B2 - 高圧用積層コンデンサ - Google Patents
高圧用積層コンデンサInfo
- Publication number
- JP3233090B2 JP3233090B2 JP02594298A JP2594298A JP3233090B2 JP 3233090 B2 JP3233090 B2 JP 3233090B2 JP 02594298 A JP02594298 A JP 02594298A JP 2594298 A JP2594298 A JP 2594298A JP 3233090 B2 JP3233090 B2 JP 3233090B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrodes
- electrodes
- sintered body
- ceramic sintered
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＡＣ２５０
Ｖ、ＤＣ５００Ｖ以上の高電圧が印加される用途に好適
に用いられる高圧用積層コンデンサに関し、より詳細に
は、セラミック焼結体及び内部電極を改良することによ
り耐電圧向上及び所望でないフラッシュオーバーを抑制
することが可能とされた高圧用積層コンデンサに関す
る。
Ｖ、ＤＣ５００Ｖ以上の高電圧が印加される用途に好適
に用いられる高圧用積層コンデンサに関し、より詳細に
は、セラミック焼結体及び内部電極を改良することによ
り耐電圧向上及び所望でないフラッシュオーバーを抑制
することが可能とされた高圧用積層コンデンサに関す
る。
【０００２】
【従来の技術】高電圧が印加される用途に用いるコンデ
ンサでは、その耐電圧が高いこと、並びに外表面におけ
るフラッシュオーバーを抑制することが強く求められ
る。
ンサでは、その耐電圧が高いこと、並びに外表面におけ
るフラッシュオーバーを抑制することが強く求められ
る。
【０００３】そこで、従来より、高電圧に耐え得る積層
コンデンサとして、種々の構造のものが提案されている
（例えば、実開昭６０−７６０２８号公報、実開昭６２
−１２０３３３号公報、特開昭６２−２１０６１２号公
報、実開昭５８−５６４３１号公報など）。
コンデンサとして、種々の構造のものが提案されている
（例えば、実開昭６０−７６０２８号公報、実開昭６２
−１２０３３３号公報、特開昭６２−２１０６１２号公
報、実開昭５８−５６４３１号公報など）。
【０００４】図３及び図４は、従来の高圧用積層コンデ
ンサの一例を説明するための正面断面図及び平面断面図
である。積層コンデンサ３１は、誘電体セラミックスよ
りなるセラミック焼結体３２を用いて構成されている。
セラミック焼結体３２の端面３２ａには、第１の外部電
極３３が、端面３２ｂには第２の外部電極３４が形成さ
れている。第１，第２の外部電極３３，３４で容量が取
り出されるが、セラミック焼結体３２内には、第１の端
面３２ａから第２の端面３２ｂに向かって複数の容量取
出し部が互いに直列に接続されるように構成されてい
る。
ンサの一例を説明するための正面断面図及び平面断面図
である。積層コンデンサ３１は、誘電体セラミックスよ
りなるセラミック焼結体３２を用いて構成されている。
セラミック焼結体３２の端面３２ａには、第１の外部電
極３３が、端面３２ｂには第２の外部電極３４が形成さ
れている。第１，第２の外部電極３３，３４で容量が取
り出されるが、セラミック焼結体３２内には、第１の端
面３２ａから第２の端面３２ｂに向かって複数の容量取
出し部が互いに直列に接続されるように構成されてい
る。
【０００５】すなわち、端面３２ａに引き出された第１
の内部電極３５ａ〜３５ｃが異なる高さ位置に形成され
ている。また、端面３２ｂに引き出された第２の内部電
極３６ａ，３６ｂ，３６ｃが、異なる高さ位置に形成さ
れている。そして、第１，第２の内部電極３５ａ，３６
ａ間、第１，第２の内部電極３５ｂ，３６ｂ間及び第
１，第２の内部電極３５ｃ，３６ｃ間に、それぞれ、非
接続型内部電極３７ａ〜３７ｃ、３８ａ〜３８ｃ、３９
ａ〜３９ｃが形成されている。
の内部電極３５ａ〜３５ｃが異なる高さ位置に形成され
ている。また、端面３２ｂに引き出された第２の内部電
極３６ａ，３６ｂ，３６ｃが、異なる高さ位置に形成さ
れている。そして、第１，第２の内部電極３５ａ，３６
ａ間、第１，第２の内部電極３５ｂ，３６ｂ間及び第
１，第２の内部電極３５ｃ，３６ｃ間に、それぞれ、非
接続型内部電極３７ａ〜３７ｃ、３８ａ〜３８ｃ、３９
ａ〜３９ｃが形成されている。
【０００６】さらに、これらの内部電極のうち、隣接す
る２つの内部電極に対し、セラミック層を介して厚み方
向に重なり合うように、非接続型内部電極４０ａ〜４０
ｄ，４１ａ〜４１ｄが形成されている。
る２つの内部電極に対し、セラミック層を介して厚み方
向に重なり合うように、非接続型内部電極４０ａ〜４０
ｄ，４１ａ〜４１ｄが形成されている。
【０００７】従って、第１，第２の外部電極３３，３４
間においては、上述した内部電極構造により、端面３２
ａから端面３２ｂに向かって８個の容量取出し部が直列
に接続された構造が並列に接続されている。
間においては、上述した内部電極構造により、端面３２
ａから端面３２ｂに向かって８個の容量取出し部が直列
に接続された構造が並列に接続されている。
【０００８】すなわち、積層コンデンサ３１では、上記
のように８個の容量取出し部を直列に接続した構造とす
ることにより、耐電圧の向上が図られている。他方、特
開昭６２−２１０６１２号公報には、積層コンデンサに
おいて、内部電極による容量取出し部分の上下に相対的
に誘電率が低いセラミック層を配置することにより、焼
結体の上面及び下面におけるフラッシュオーバーを抑制
した構造が開示されている。
のように８個の容量取出し部を直列に接続した構造とす
ることにより、耐電圧の向上が図られている。他方、特
開昭６２−２１０６１２号公報には、積層コンデンサに
おいて、内部電極による容量取出し部分の上下に相対的
に誘電率が低いセラミック層を配置することにより、焼
結体の上面及び下面におけるフラッシュオーバーを抑制
した構造が開示されている。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た従来の積層コンデンサ３１においては、複数の容量取
出し部を第１，第２の外部電極３３，３４間に直列に配
置することにより耐電圧が高められているものの、セラ
ミック焼結体３２表面におけるフラッシュオーバーを防
止することはできなかった。
た従来の積層コンデンサ３１においては、複数の容量取
出し部を第１，第２の外部電極３３，３４間に直列に配
置することにより耐電圧が高められているものの、セラ
ミック焼結体３２表面におけるフラッシュオーバーを防
止することはできなかった。
【００１０】他方、特開昭６２−２１０６１２号公報に
は、上記のように相対的に低い誘電率の層を内部電極が
設けられている部分の上下に配置することによりセラミ
ック焼結体の上面及び下面におけるフラッシュオーバー
の抑制が図られているものの、この構造では、セラミッ
ク焼結体の側面におけるフラッシュオーバーを効果的に
抑制することはできなかった。加えて、単に相対的に低
い誘電率層を設けただけであるため、耐電圧を高めるこ
とができなかった。
は、上記のように相対的に低い誘電率の層を内部電極が
設けられている部分の上下に配置することによりセラミ
ック焼結体の上面及び下面におけるフラッシュオーバー
の抑制が図られているものの、この構造では、セラミッ
ク焼結体の側面におけるフラッシュオーバーを効果的に
抑制することはできなかった。加えて、単に相対的に低
い誘電率層を設けただけであるため、耐電圧を高めるこ
とができなかった。
【００１１】従って、本発明の目的は、上述した従来技
術の欠点を解消し、耐電圧性に優れ、かつ外表面におけ
るフラッシュオーバーを確実に防止することが可能であ
り、高圧用途に適した積層コンデンサを提供することに
ある。
術の欠点を解消し、耐電圧性に優れ、かつ外表面におけ
るフラッシュオーバーを確実に防止することが可能であ
り、高圧用途に適した積層コンデンサを提供することに
ある。
【００１２】
【課題を解決するための手段】請求項１に記載の発明に
係る高圧用積層コンデンサは、対向し合う第１，第２の
端面を有するセラミック焼結体と、前記セラミック焼結
体内に配置されており、第１，第２の端面にそれぞれ引
き出された第１，第２の内部電極と、第１，第２の内部
電極間において、第１の内部電極から第２内部電極に向
かって、互いに直列に接続された複数の容量取出し部を
構成するように配置された複数の第３の内部電極と、前
記第１，第２の端面において第１，第２の内部電極に接
続されるように形成された第１，第２の外部電極とを備
え、前記複数の第３の内部電極が、第１，第２の内部電
極間において、互いに直列に接続された少なくとも４個
の容量取出し部を構成するように配置されており、前記
セラミック焼結体の第１〜第３の内部電極が構成されて
いる部分の上方及び下方に、比誘電率が第１〜第３の内
部電極が構成されている部分のセラミックスの比誘電率
よりも低いセラミックスからなる低誘電率層が形成され
ており、前記第３の内部電極のうち、第１，第２の端面
を結ぶ方向において第１，第２の内部電極に対向されて
いる内部電極の該対向されている側のコーナー部分が丸
められていることを特徴とする。
係る高圧用積層コンデンサは、対向し合う第１，第２の
端面を有するセラミック焼結体と、前記セラミック焼結
体内に配置されており、第１，第２の端面にそれぞれ引
き出された第１，第２の内部電極と、第１，第２の内部
電極間において、第１の内部電極から第２内部電極に向
かって、互いに直列に接続された複数の容量取出し部を
構成するように配置された複数の第３の内部電極と、前
記第１，第２の端面において第１，第２の内部電極に接
続されるように形成された第１，第２の外部電極とを備
え、前記複数の第３の内部電極が、第１，第２の内部電
極間において、互いに直列に接続された少なくとも４個
の容量取出し部を構成するように配置されており、前記
セラミック焼結体の第１〜第３の内部電極が構成されて
いる部分の上方及び下方に、比誘電率が第１〜第３の内
部電極が構成されている部分のセラミックスの比誘電率
よりも低いセラミックスからなる低誘電率層が形成され
ており、前記第３の内部電極のうち、第１，第２の端面
を結ぶ方向において第１，第２の内部電極に対向されて
いる内部電極の該対向されている側のコーナー部分が丸
められていることを特徴とする。
【００１３】請求項２に記載の発明では、前記第１〜第
３の内部電極で構成される少なくとも４個の容量取出し
部を直列に接続してなる構造が、前記セラミック焼結体
内において、厚み方向に複数形成されている。
３の内部電極で構成される少なくとも４個の容量取出し
部を直列に接続してなる構造が、前記セラミック焼結体
内において、厚み方向に複数形成されている。
【００１４】請求項３に記載の発明では、前記低誘電率
層が、前記セラミック焼結体の上下方向において最外層
に配置されている。請求項４に記載の発明では、前記複
数の第３の内部電極が、第１，第２の内部電極と同一高
さ位置において第１，第２の端面を結ぶ方向において互
いに隔てられた複数の第１の非接続型内部電極と、第１
の内部電極、複数の第１の非接続型内部電極及び第２の
内部電極のうち、隣接する２つの電極に対してセラミッ
ク焼結体層を介して厚み方向に重なり合うように配置さ
れた複数の第２の非接続型内部電極とを有する。
層が、前記セラミック焼結体の上下方向において最外層
に配置されている。請求項４に記載の発明では、前記複
数の第３の内部電極が、第１，第２の内部電極と同一高
さ位置において第１，第２の端面を結ぶ方向において互
いに隔てられた複数の第１の非接続型内部電極と、第１
の内部電極、複数の第１の非接続型内部電極及び第２の
内部電極のうち、隣接する２つの電極に対してセラミッ
ク焼結体層を介して厚み方向に重なり合うように配置さ
れた複数の第２の非接続型内部電極とを有する。
【００１５】
【発明の実施の形態】以下、本発明の非限定的な実施例
を挙げることにより、本発明をより詳細に説明する。
を挙げることにより、本発明をより詳細に説明する。
【００１６】図１は、本発明の一実施例に係る高圧用積
層コンデンサを示す正面断面図であり、図２はその平面
断面図である。積層コンデンサ１は、直方体状のセラミ
ック焼結体２を用いて構成されている。セラミック焼結
体２は、適宜の誘電体セラミックスを用いて構成され得
るが、最外層、すなわち、最上部及び最下部に、中央部
分２ａよりも相対的に比誘電率が低い低誘電率層２ｂ、
２ｃを有する。
層コンデンサを示す正面断面図であり、図２はその平面
断面図である。積層コンデンサ１は、直方体状のセラミ
ック焼結体２を用いて構成されている。セラミック焼結
体２は、適宜の誘電体セラミックスを用いて構成され得
るが、最外層、すなわち、最上部及び最下部に、中央部
分２ａよりも相対的に比誘電率が低い低誘電率層２ｂ、
２ｃを有する。
【００１７】上記中央部分２ａ及び低誘電率層２ｂ，２
ｃを構成するに際しては、後述のセラミック積層一体焼
成技術によりセラミック焼結体２を得るにあたり、中央
部分２ａを構成するのに、相対的に比誘電率の高いセラ
ミック粉末を用いたセラミックグリーンシートを用い、
低誘電率層２ｂ，２ｃを構成するのに、相対的に比誘電
率の小さいセラミック粉末を含むセラミックグリーンシ
ートを用いることにより果たすことができる。
ｃを構成するに際しては、後述のセラミック積層一体焼
成技術によりセラミック焼結体２を得るにあたり、中央
部分２ａを構成するのに、相対的に比誘電率の高いセラ
ミック粉末を用いたセラミックグリーンシートを用い、
低誘電率層２ｂ，２ｃを構成するのに、相対的に比誘電
率の小さいセラミック粉末を含むセラミックグリーンシ
ートを用いることにより果たすことができる。
【００１８】セラミック焼結体２は、対向し合う第１，
第２の端面２ｄ，２ｅを有する。端面２ｄを覆うよう
に、並びにセラミック焼結体２の上面２ｆ、下面２ｇ及
び側面２ｈ，２ｉに至るように第１の外部電極３が形成
されている。同様に、第２の端面２ｅを覆うように、か
つ上面２ｆ，下面２ｇ及び側面２ｈ，２ｉに至るように
第２の外部電極４が形成されている。
第２の端面２ｄ，２ｅを有する。端面２ｄを覆うよう
に、並びにセラミック焼結体２の上面２ｆ、下面２ｇ及
び側面２ｈ，２ｉに至るように第１の外部電極３が形成
されている。同様に、第２の端面２ｅを覆うように、か
つ上面２ｆ，下面２ｇ及び側面２ｈ，２ｉに至るように
第２の外部電極４が形成されている。
【００１９】第１，第２の外部電極３，４は、セラミッ
ク焼結体２にＡｇ−Ｐｄ、Ａｇ、Ｃｕペーストのような
導電ペーストを塗布し、焼き付けることにより形成され
ている。もっとも、外部電極３，４は、例えば、蒸着・
メッキ・スパッタリングなどの薄膜形成法により形成さ
れてもよい。
ク焼結体２にＡｇ−Ｐｄ、Ａｇ、Ｃｕペーストのような
導電ペーストを塗布し、焼き付けることにより形成され
ている。もっとも、外部電極３，４は、例えば、蒸着・
メッキ・スパッタリングなどの薄膜形成法により形成さ
れてもよい。
【００２０】セラミック焼結体２内においては、外部電
極３，４間で互いに直列に接続された８個の容量取出し
部を構成するように複数の内部電極が配置されている。
この内部電極構造では、第１の端面２ｄに露出するよう
に、第１の内部電極５ａ，５ｂ，５ｃが異なる高さ位置
に形成されている。また、第２の端面２ｅに露出するよ
うに第２の内部電極６ａ，６ｂ，６ｃが異なる高さ位置
に形成されている。
極３，４間で互いに直列に接続された８個の容量取出し
部を構成するように複数の内部電極が配置されている。
この内部電極構造では、第１の端面２ｄに露出するよう
に、第１の内部電極５ａ，５ｂ，５ｃが異なる高さ位置
に形成されている。また、第２の端面２ｅに露出するよ
うに第２の内部電極６ａ，６ｂ，６ｃが異なる高さ位置
に形成されている。
【００２１】第１の内部電極５ａと第２の内部電極６
ａ、第１の内部電極５ｂと、第２の内部電極６ｂ、並び
に第１の内部電極５ｃと第２の内部電極６ｃとは、それ
ぞれ同一平面上に配置されている。
ａ、第１の内部電極５ｂと、第２の内部電極６ｂ、並び
に第１の内部電極５ｃと第２の内部電極６ｃとは、それ
ぞれ同一平面上に配置されている。
【００２２】第１，第２の内部電極５ａ，６ａが形成さ
れている高さ位置では、第１，第２の内部電極５ａ，６
ａ間に、第１の非接続型内部電極７ａ，７ｂ，７ｃが配
置されている。同様に、第１，第２の内部電極５ｂ，６
ｂが形成されている高さ位置では、第１の非接続型内部
電極８ａ〜８ｃが配置されている。また、第１，第２の
内部電極５ｃ，６ｃ間には、第１の非接続型内部電極９
ａ〜９ｃが配置されている。
れている高さ位置では、第１，第２の内部電極５ａ，６
ａ間に、第１の非接続型内部電極７ａ，７ｂ，７ｃが配
置されている。同様に、第１，第２の内部電極５ｂ，６
ｂが形成されている高さ位置では、第１の非接続型内部
電極８ａ〜８ｃが配置されている。また、第１，第２の
内部電極５ｃ，６ｃ間には、第１の非接続型内部電極９
ａ〜９ｃが配置されている。
【００２３】さらに、第１，第２の内部電極５ａ，６ａ
及び非接続型内部電極７ａ〜７ｃが配置されている高さ
位置と、第１，第２の内部電極５ｂ，６ｂ及び非接続型
内部電極８ａ〜８ｃが形成されている高さ位置との間の
高さ位置に第２の非接続型内部電極１０ａ〜１０ｄが配
置されている。第２の非接続型内部電極１０ａ〜１０ｄ
は、第１の内部電極５ａ、第１の非接続型内部電極７ａ
〜７ｃ及び第２の内部電極６ａのうち、隣り合う２個の
電極にセラミック層を介して重なり合うように配置され
ている。
及び非接続型内部電極７ａ〜７ｃが配置されている高さ
位置と、第１，第２の内部電極５ｂ，６ｂ及び非接続型
内部電極８ａ〜８ｃが形成されている高さ位置との間の
高さ位置に第２の非接続型内部電極１０ａ〜１０ｄが配
置されている。第２の非接続型内部電極１０ａ〜１０ｄ
は、第１の内部電極５ａ、第１の非接続型内部電極７ａ
〜７ｃ及び第２の内部電極６ａのうち、隣り合う２個の
電極にセラミック層を介して重なり合うように配置され
ている。
【００２４】例えば、非接続型内部電極１０ａを例に取
ると、この非接続型内部電極１０ａは、第１の内部電極
５ａと、非接続型内部電極７ａとにセラミック層を介し
て対向するように配置されている。同様に、非接続型内
部電極１０ｂは、非接続型内部電極７ａ，７ｂにセラミ
ック層を介して重なり合うように配置されている。従っ
て、第１，第２の内部電極５ａ，６ａ間においては、第
１の内部電極５ａ−非接続型内部電極１０ａ間、非接続
型内部電極１０ａ−非接続型内部電極７ａ間、非接続型
内部電極７ａ，１０ａ間、非接続型内部電極１０ａ，７
ｂ間、非接続型内部電極７ｂ、１０ｃ間、非接続型内部
電極１０ｃ，７ｃ間、非接続型内部電極７ｃ，１０ｄ
間、非接続型内部電極１０ｄ−第２の内部電極６ａ間に
おいて、それぞれ、容量取出し部が構成されている。す
なわち、第１，第２の内部電極５ａ，６ａ間において
は、互いに直列に８個の容量取出し部が接続されてい
る。
ると、この非接続型内部電極１０ａは、第１の内部電極
５ａと、非接続型内部電極７ａとにセラミック層を介し
て対向するように配置されている。同様に、非接続型内
部電極１０ｂは、非接続型内部電極７ａ，７ｂにセラミ
ック層を介して重なり合うように配置されている。従っ
て、第１，第２の内部電極５ａ，６ａ間においては、第
１の内部電極５ａ−非接続型内部電極１０ａ間、非接続
型内部電極１０ａ−非接続型内部電極７ａ間、非接続型
内部電極７ａ，１０ａ間、非接続型内部電極１０ａ，７
ｂ間、非接続型内部電極７ｂ、１０ｃ間、非接続型内部
電極１０ｃ，７ｃ間、非接続型内部電極７ｃ，１０ｄ
間、非接続型内部電極１０ｄ−第２の内部電極６ａ間に
おいて、それぞれ、容量取出し部が構成されている。す
なわち、第１，第２の内部電極５ａ，６ａ間において
は、互いに直列に８個の容量取出し部が接続されてい
る。
【００２５】同様に、第２の非接続型内部電極１０ａ〜
１０ｄは、第１の内部電極５ｂ、第１の接続型内部電極
８ａ〜８ｃ及び第２の内部電極６ｂに対しても、同様の
関係で配置されており、やはり、８個の容量取出し部を
構成している。
１０ｄは、第１の内部電極５ｂ、第１の接続型内部電極
８ａ〜８ｃ及び第２の内部電極６ｂに対しても、同様の
関係で配置されており、やはり、８個の容量取出し部を
構成している。
【００２６】また、第１，第２の内部電極５ｂ，６ｂ及
び第１の非接続型内部電極８ａ〜８ｃが形成されている
高さ位置と、第１の内部電極５ｃ、第２の内部電極６ｃ
及び第１の非接続型内部電極９ａ〜９ｃが形成されてい
る高さ位置との間にも、第２の非接続型内部電極１１ａ
〜１１ｄが形成されている。非接続型内部電極１１ａ〜
１１ｄも、非接続型内部電極１０ａ〜１０ｄと同様に、
第１，第２の内部電極５ｂ，６ｂ及び第１の非接続型内
部電極８ａ〜８ｃとの間で８個の互いに直列に接続され
た容量取出し部を、第１，第２の内部電極５ｃ，６ｃ及
び第１の非接続型内部電極９ａ〜９ｃとの間で同じく互
いに直列に接続された８個の容量取出し部を構成するよ
うに配置されている。
び第１の非接続型内部電極８ａ〜８ｃが形成されている
高さ位置と、第１の内部電極５ｃ、第２の内部電極６ｃ
及び第１の非接続型内部電極９ａ〜９ｃが形成されてい
る高さ位置との間にも、第２の非接続型内部電極１１ａ
〜１１ｄが形成されている。非接続型内部電極１１ａ〜
１１ｄも、非接続型内部電極１０ａ〜１０ｄと同様に、
第１，第２の内部電極５ｂ，６ｂ及び第１の非接続型内
部電極８ａ〜８ｃとの間で８個の互いに直列に接続され
た容量取出し部を、第１，第２の内部電極５ｃ，６ｃ及
び第１の非接続型内部電極９ａ〜９ｃとの間で同じく互
いに直列に接続された８個の容量取出し部を構成するよ
うに配置されている。
【００２７】従って、第１，第２の外部電極３，４間に
は、８個の容量取出し部が直列に接続された構造が並列
に接続されており、それによって耐電圧が効果的に高め
られている。
は、８個の容量取出し部が直列に接続された構造が並列
に接続されており、それによって耐電圧が効果的に高め
られている。
【００２８】なお、本発明においては、上記のように互
いに直列に接続された容量取出し部は４個以上構成され
ておればよく、それによって耐電圧を効果的に高め得
る。また、内部電極５ａ〜１１ｄを構成する材料につい
ては、特に限定されず、Ａｇ、Ａｇ−Ｐｄ、Ｃｕ、Ｎｉ
などの適宜の金属もしくは合金を用いて構成することが
できる。
いに直列に接続された容量取出し部は４個以上構成され
ておればよく、それによって耐電圧を効果的に高め得
る。また、内部電極５ａ〜１１ｄを構成する材料につい
ては、特に限定されず、Ａｇ、Ａｇ−Ｐｄ、Ｃｕ、Ｎｉ
などの適宜の金属もしくは合金を用いて構成することが
できる。
【００２９】本実施例では、上記複数の容量取出し部を
直列に接続したことにより耐電圧が高められているだけ
でなく、前述した低誘電率層２ｂ，２ｃを設けたことに
より、並びに非接続型内部電極７ａ，７ｃ，８ａ，８
ｃ，９ａ，９ｃの形状を改良したことにより、フラッシ
ュオーバーを効果的に抑制することが可能とされてい
る。
直列に接続したことにより耐電圧が高められているだけ
でなく、前述した低誘電率層２ｂ，２ｃを設けたことに
より、並びに非接続型内部電極７ａ，７ｃ，８ａ，８
ｃ，９ａ，９ｃの形状を改良したことにより、フラッシ
ュオーバーを効果的に抑制することが可能とされてい
る。
【００３０】すなわち、セラミック焼結体２の外表面に
おけるフラッシュオーバーは、異なる電位に接続される
電極間の放電により生じる現象であり、フラッシュオー
バーが生じるとセラミック焼結体２の外表面にクラック
等が生じ、特性が低下したり、甚だしき場合には、素子
の破壊を引き起こす。
おけるフラッシュオーバーは、異なる電位に接続される
電極間の放電により生じる現象であり、フラッシュオー
バーが生じるとセラミック焼結体２の外表面にクラック
等が生じ、特性が低下したり、甚だしき場合には、素子
の破壊を引き起こす。
【００３１】ところで、セラミック焼結体２の側面２
ｈ，２ｉにおけるフラッシュオーバーは、主として、外
部電極３，４の側面２ｈ，２ｉに至っている部分の端部
３ａ，４ａと、該端部３ａ，４ａに最も近い異なる電位
に接続される内部電極７ａ，７ｃ，９ａ，９ｃとの間で
生じる。
ｈ，２ｉにおけるフラッシュオーバーは、主として、外
部電極３，４の側面２ｈ，２ｉに至っている部分の端部
３ａ，４ａと、該端部３ａ，４ａに最も近い異なる電位
に接続される内部電極７ａ，７ｃ，９ａ，９ｃとの間で
生じる。
【００３２】本実施例の積層コンデンサ１では、このフ
ラッシュオーバーを抑制するために、図２に示されてい
るように、非接続型内部電極７ａ，７ｃ、すなわち第
１，第２の内部電極５ａ，６ａと端面２ｄ，２ｅを結ぶ
方向において対向されている非接続型内部電極７ａ，７
ｃの対向されている端縁のコーナー部分において、矢印
Ａで示すように丸みが付けられている。従って、丸みが
付けられている部分Ａを有するため、内部電極７ａ，７
ｃと、外部電極３，４のセラミック焼結体２の側面２
ｈ，２ｉに至っている部分の端部３ａ，４ａとの間の距
離が大きくされ、それによってこれらの間における電界
集中が緩和され、フラッシュオーバーが効果的に抑制さ
れる。
ラッシュオーバーを抑制するために、図２に示されてい
るように、非接続型内部電極７ａ，７ｃ、すなわち第
１，第２の内部電極５ａ，６ａと端面２ｄ，２ｅを結ぶ
方向において対向されている非接続型内部電極７ａ，７
ｃの対向されている端縁のコーナー部分において、矢印
Ａで示すように丸みが付けられている。従って、丸みが
付けられている部分Ａを有するため、内部電極７ａ，７
ｃと、外部電極３，４のセラミック焼結体２の側面２
ｈ，２ｉに至っている部分の端部３ａ，４ａとの間の距
離が大きくされ、それによってこれらの間における電界
集中が緩和され、フラッシュオーバーが効果的に抑制さ
れる。
【００３３】特に図示はしないが、非接続型内部電極８
ａ，８ｃ，９ａ，９ｃにおいても、同様に、それぞれ、
第１，第２の内部電極５ｂ，５ｃ，６ｂ，６ｃに対向さ
れている側の端縁の両側のコーナー部分が丸められてお
り、それによってセラミック焼結体２の側面２ｈ，２ｉ
におけるフラッシュオーバーが効果的に抑制される。
ａ，８ｃ，９ａ，９ｃにおいても、同様に、それぞれ、
第１，第２の内部電極５ｂ，５ｃ，６ｂ，６ｃに対向さ
れている側の端縁の両側のコーナー部分が丸められてお
り、それによってセラミック焼結体２の側面２ｈ，２ｉ
におけるフラッシュオーバーが効果的に抑制される。
【００３４】また、積層コンデンサ１においては、低誘
電率層２ｂ，２ｃが設けられているため、セラミック焼
結体２の上面２ｆ及び下面２ｇにおけるフラッシュオー
バーを抑制することができる。すなわち、セラミック焼
結体２の上面２ｆ及び下面２ｇにおけるフラッシュオー
バーは、外部電極３，４の上面２ｆ及び下面２ｇに至っ
ている部分の端部３ｂ，４ｂと、非接続型内部電極７
ａ，７ｃ，９ａ，９ｃとの間で生じる。
電率層２ｂ，２ｃが設けられているため、セラミック焼
結体２の上面２ｆ及び下面２ｇにおけるフラッシュオー
バーを抑制することができる。すなわち、セラミック焼
結体２の上面２ｆ及び下面２ｇにおけるフラッシュオー
バーは、外部電極３，４の上面２ｆ及び下面２ｇに至っ
ている部分の端部３ｂ，４ｂと、非接続型内部電極７
ａ，７ｃ，９ａ，９ｃとの間で生じる。
【００３５】ところが、本実施例では、これらの間に低
誘電率層２ｂ，２ｃが配置されているため、例えば、外
部電極３の端部３ｂ，３ｂと非接続型内部電極７ａ，９
ａとの間における電界集中が緩和され、それによって焼
結体２の上面２ｆ及び下面２ｇにおけるフラッシュオー
バーが効果的に抑制される。同様に、外部電極４の端部
４ｂ，４ｂと非接続型内部電極７ｃ，９ｃとの間にも、
それぞれ、低誘電率層２ｂ，２ｃが配置されているの
で、電界集中が緩和されて、上面２ｆ及び下面２ｇにお
けるフラッシュオーバーが抑制される。
誘電率層２ｂ，２ｃが配置されているため、例えば、外
部電極３の端部３ｂ，３ｂと非接続型内部電極７ａ，９
ａとの間における電界集中が緩和され、それによって焼
結体２の上面２ｆ及び下面２ｇにおけるフラッシュオー
バーが効果的に抑制される。同様に、外部電極４の端部
４ｂ，４ｂと非接続型内部電極７ｃ，９ｃとの間にも、
それぞれ、低誘電率層２ｂ，２ｃが配置されているの
で、電界集中が緩和されて、上面２ｆ及び下面２ｇにお
けるフラッシュオーバーが抑制される。
【００３６】従って、本実施例の積層コンデンサ１で
は、上記非接続型内部電極７ａ，７ｃ，８ａ，８ｃ，９
ａ，９ｃにおいて丸められた部分Ａをコーナー部分に設
けることにより、セラミック焼結体２の側面２ｈ，２ｉ
におけるフラッシュオーバーを抑制することができると
共に、低誘電率層２ｂ，２ｃを配置したことにより上面
２ｆ及び下面２ｇにおけるフラッシュオーバーも抑制さ
れる。
は、上記非接続型内部電極７ａ，７ｃ，８ａ，８ｃ，９
ａ，９ｃにおいて丸められた部分Ａをコーナー部分に設
けることにより、セラミック焼結体２の側面２ｈ，２ｉ
におけるフラッシュオーバーを抑制することができると
共に、低誘電率層２ｂ，２ｃを配置したことにより上面
２ｆ及び下面２ｇにおけるフラッシュオーバーも抑制さ
れる。
【００３７】次に、具体的な実験例に基づき、積層コン
デンサ１により、耐電圧が高められること、フラッシュ
オーバーが低められることを具体的に説明する。相対的
に誘電率の高いＢａＴｉＯ3 粉末を主体とするスラリー
を用い、矩形のセラミックグリーンシートを成形し、該
セラミックグリーンシート上に、上述した内部電極パタ
ーンを適宜形成し、積層し、上下に複数枚の無地の同じ
セラミックグリーンシートを積層し、さらに上下に相対
的に誘電率の低いＳｒＴｉＯ3 粉末よりなるスラリーを
用いて形成された矩形のセラミックグリーンシートを積
層し、厚み方向に加圧して積層体を得た。この積層体を
焼成し、それによって図１に示したセラミック焼結体２
を得た。得られた焼結体２の寸法は、５．７ｍｍ（Ｌ）
×５．０ｍｍ（Ｗ）×１．８ｍｍ（Ｔ）であり、中央部
分２ａの比誘電率は２３００、低誘電率層２ｂ，２ｃの
比誘電率は３００とした。また、低誘電率層２ｂ，２ｃ
の厚みは１００μｍ、中央部分２ａの厚みは１．６ｍｍ
（但し、内部電極積層部分の厚みは１．２ｍｍ）とし
た。
デンサ１により、耐電圧が高められること、フラッシュ
オーバーが低められることを具体的に説明する。相対的
に誘電率の高いＢａＴｉＯ3 粉末を主体とするスラリー
を用い、矩形のセラミックグリーンシートを成形し、該
セラミックグリーンシート上に、上述した内部電極パタ
ーンを適宜形成し、積層し、上下に複数枚の無地の同じ
セラミックグリーンシートを積層し、さらに上下に相対
的に誘電率の低いＳｒＴｉＯ3 粉末よりなるスラリーを
用いて形成された矩形のセラミックグリーンシートを積
層し、厚み方向に加圧して積層体を得た。この積層体を
焼成し、それによって図１に示したセラミック焼結体２
を得た。得られた焼結体２の寸法は、５．７ｍｍ（Ｌ）
×５．０ｍｍ（Ｗ）×１．８ｍｍ（Ｔ）であり、中央部
分２ａの比誘電率は２３００、低誘電率層２ｂ，２ｃの
比誘電率は３００とした。また、低誘電率層２ｂ，２ｃ
の厚みは１００μｍ、中央部分２ａの厚みは１．６ｍｍ
（但し、内部電極積層部分の厚みは１．２ｍｍ）とし
た。
【００３８】上記のようにして得たセラミック焼結体２
の端面２ｄ，２ｅに、Ａｇペーストを塗布し、焼き付け
ることにより、外部電極３，４を形成し、実施例の積層
コンデンサ１を得た。
の端面２ｄ，２ｅに、Ａｇペーストを塗布し、焼き付け
ることにより、外部電極３，４を形成し、実施例の積層
コンデンサ１を得た。
【００３９】比較のために比較例１として、低誘電率層
２ｂ，２ｃを形成しておらず、かつ非接続型内部電極７
ａ，７ｃ，８ａ，８ｃ，９ａ，９ｃのコーナー部分を丸
めなかったことを除いては、上記実施例と同様にして比
較例１の積層コンデンサを作製した。
２ｂ，２ｃを形成しておらず、かつ非接続型内部電極７
ａ，７ｃ，８ａ，８ｃ，９ａ，９ｃのコーナー部分を丸
めなかったことを除いては、上記実施例と同様にして比
較例１の積層コンデンサを作製した。
【００４０】また、さらに、上記非接続型内部電極７
ａ，７ｃ，８ａ，８ｃ，９ａ，９ｃの上記コーナー部分
を丸めなかったことを除いては、上記実施例と同様にし
て作製した積層コンデンサを比較例２とした。
ａ，７ｃ，８ａ，８ｃ，９ａ，９ｃの上記コーナー部分
を丸めなかったことを除いては、上記実施例と同様にし
て作製した積層コンデンサを比較例２とした。
【００４１】上記実施例及び比較例１，２の積層コンデ
ンサについて、空気中及びシリコーンオイル中における
ＡＣ−ＢＤＶ試験により交流による破壊電圧を測定し
た。結果を、試験数２０個の場合の該破壊電圧のばらつ
きＸ3CV と共に、下記の表１に示す。また、各積層コン
デンサについて、フラッシュオーバー発生率を下記の表
１に併せて示す。
ンサについて、空気中及びシリコーンオイル中における
ＡＣ−ＢＤＶ試験により交流による破壊電圧を測定し
た。結果を、試験数２０個の場合の該破壊電圧のばらつ
きＸ3CV と共に、下記の表１に示す。また、各積層コン
デンサについて、フラッシュオーバー発生率を下記の表
１に併せて示す。
【００４２】
【表１】
【００４３】表１から明らかなように、比較例１の積層
コンデンサでは、空気中における破壊電圧が２．５ｋＶ
AC、シリコーンオイル中における破壊電圧が４．５ｋＶ
ACであり、空気中においてはフラッシュオーバー発生率
が１００％になったのに対し、比較例２では、低誘電率
層を設けたためか、空気中において破壊電圧が３．３ｋ
ＶACと高めれ、ばらつきＸ3CV も２０％と低められた。
しかしながら、比較例２においても、フラッシュオーバ
ー発生率は１００％であった。
コンデンサでは、空気中における破壊電圧が２．５ｋＶ
AC、シリコーンオイル中における破壊電圧が４．５ｋＶ
ACであり、空気中においてはフラッシュオーバー発生率
が１００％になったのに対し、比較例２では、低誘電率
層を設けたためか、空気中において破壊電圧が３．３ｋ
ＶACと高めれ、ばらつきＸ3CV も２０％と低められた。
しかしながら、比較例２においても、フラッシュオーバ
ー発生率は１００％であった。
【００４４】これに対して、実施例の積層コンデンサで
は、空気中における破壊電圧が４．５ｋＶACとかなり高
められ、ばらつきＸ3CV も１４％と低められた。しか
も、フラッシュオーバーが空気中において発生しなかっ
た。
は、空気中における破壊電圧が４．５ｋＶACとかなり高
められ、ばらつきＸ3CV も１４％と低められた。しか
も、フラッシュオーバーが空気中において発生しなかっ
た。
【００４５】
【発明の効果】請求項１に記載の発明に係る高圧用積層
コンデンサでは、複数の第３の内部電極が、第１，第２
の内部電極において、互いに直列に接続された少なくと
も４個の容量取出し部を構成するように配置されている
ので、耐電圧が効果的に高められる。また、第１〜第３
の内部電極が構成されている部分の上方及び下方に、具
体的に比誘電率の低い低誘電率層が形成されているの
で、セラミック焼結体の上面及び下面におけるフラッシ
ュオーバーを効果的に抑制することができ、さらに、第
１，第２の端面を結ぶ方向において第１，第２の内部電
極に対向されている第３の内部電極の該対向されている
側のコーナー部分が丸められているので、焼結体の両側
面におけるフラッシュオーバーも確実に抑制される。
コンデンサでは、複数の第３の内部電極が、第１，第２
の内部電極において、互いに直列に接続された少なくと
も４個の容量取出し部を構成するように配置されている
ので、耐電圧が効果的に高められる。また、第１〜第３
の内部電極が構成されている部分の上方及び下方に、具
体的に比誘電率の低い低誘電率層が形成されているの
で、セラミック焼結体の上面及び下面におけるフラッシ
ュオーバーを効果的に抑制することができ、さらに、第
１，第２の端面を結ぶ方向において第１，第２の内部電
極に対向されている第３の内部電極の該対向されている
側のコーナー部分が丸められているので、焼結体の両側
面におけるフラッシュオーバーも確実に抑制される。
【００４６】よって、高圧用途に適した信頼性に優れた
高圧用積層コンデンサを提供することが可能となる。請
求項２に記載の発明では、第１〜第３の内部電極で構成
される、少なくとも４個の容量取出し部を直列に接続し
てなる構造が、セラミック焼結体内において厚み方向に
複数形成されているので、より大きな容量を有し、かつ
耐電圧性に優れ、フラッシュオーバーが生じ難い高圧用
積層コンデンサを提供することができる。
高圧用積層コンデンサを提供することが可能となる。請
求項２に記載の発明では、第１〜第３の内部電極で構成
される、少なくとも４個の容量取出し部を直列に接続し
てなる構造が、セラミック焼結体内において厚み方向に
複数形成されているので、より大きな容量を有し、かつ
耐電圧性に優れ、フラッシュオーバーが生じ難い高圧用
積層コンデンサを提供することができる。
【００４７】請求項３に記載の発明よれば、低誘電率層
が、セラミック焼結体の上下方向において最外層に配置
されているので、セラミック焼結体の上面及び下面にお
けるフラッシュオーバーをより確実に防止することがで
きる。
が、セラミック焼結体の上下方向において最外層に配置
されているので、セラミック焼結体の上面及び下面にお
けるフラッシュオーバーをより確実に防止することがで
きる。
【００４８】請求項４に記載の発明によれば、第１，第
２の内部電極と同一高さ位置において、第１の非接続型
内部電極が配置されており、第１の内部電極、複数の第
１の非接続型内部電極及び第２の内部電極のうち、隣接
する２つの電極に対してセラミック焼結体層を介して厚
み方向に重なり合うように第２の非接続型内部電極が配
置されているので、セラミックグリーンシートを用いた
積層セラミック一体焼成技術を用いて積層コンデンサを
製造するにあたり、第１，第２の内部電極と、第１の非
接続型内部電極とを同一セラミックグリーンシート上に
形成することができるため、製造工程の簡略化を図るこ
とができる。
２の内部電極と同一高さ位置において、第１の非接続型
内部電極が配置されており、第１の内部電極、複数の第
１の非接続型内部電極及び第２の内部電極のうち、隣接
する２つの電極に対してセラミック焼結体層を介して厚
み方向に重なり合うように第２の非接続型内部電極が配
置されているので、セラミックグリーンシートを用いた
積層セラミック一体焼成技術を用いて積層コンデンサを
製造するにあたり、第１，第２の内部電極と、第１の非
接続型内部電極とを同一セラミックグリーンシート上に
形成することができるため、製造工程の簡略化を図るこ
とができる。
【図１】本発明の一実施例に係る高圧用積層コンデンサ
を示す正面断面図。
を示す正面断面図。
【図２】図１に示した高圧用積層コンデンサの平面断面
図。
図。
【図３】従来の高圧用積層コンデンサの一例を示す正面
断面図。
断面図。
【図４】図３に示した高圧用積層コンデンサの平面断面
図。
図。
１…積層コンデンサ ２…セラミック焼結体 ２ｄ，２ｅ…第１，第２の端面 ２ａ…中央部分 ２ｂ，２ｃ…低誘電率層 ３…第１の外部電極 ４…第２の外部電極 ５ａ，５ｂ，５ｃ…第１の内部電極 ６ａ，６ｂ，６ｃ…第２の内部電極 ７ａ〜７ｃ，８ａ〜８ｃ，９ａ〜９ｃ…第１の非接続型
内部電極 １０ａ〜１０ｄ，１１ａ〜１１ｄ…第２の非接続型内部
電極
内部電極 １０ａ〜１０ｄ，１１ａ〜１１ｄ…第２の非接続型内部
電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01G 4/00 - 4/40
Claims (4)
- 【請求項１】 対向し合う第１，第２の端面を有するセ
ラミック焼結体と、 前記セラミック焼結体内に配置されており、第１，第２
の端面にそれぞれ引き出された第１，第２の内部電極
と、 第１，第２の内部電極間において、第１の内部電極から
第２内部電極に向かって、互いに直列に接続された複数
の容量取出し部を構成するように配置された複数の第３
の内部電極と、 前記第１，第２の端面において第１，第２の内部電極に
接続されるように形成された第１，第２の外部電極とを
備え、 前記複数の第３の内部電極が、第１，第２の内部電極間
において、互いに直列に接続された少なくとも４個の容
量取出し部を構成するように配置されており、 前記セラミック焼結体の第１〜第３の内部電極が構成さ
れている部分の上方及び下方に、比誘電率が第１〜第３
の内部電極が構成されている部分のセラミックスの比誘
電率よりも低いセラミックスからなる低誘電率層が形成
されており、 前記第３の内部電極のうち、第１，第２の端面を結ぶ方
向において第１，第２の内部電極に対向されている内部
電極の該対向されている側のコーナー部分が丸められて
いることを特徴とする、高圧用積層コンデンサ。 - 【請求項２】 前記第１〜第３の内部電極で構成される
少なくとも４個の容量取出し部を直列に接続してなる構
造が、前記セラミック焼結体内において、厚み方向に複
数形成されている、請求項１に記載の高圧用積層コンデ
ンサ。 - 【請求項３】 前記低誘電率層が、前記セラミック焼結
体の上下方向において最外層に配置されている、請求項
１または２に記載の高圧用積層コンデンサ。 - 【請求項４】 前記複数の第３の内部電極が、第１，第
２の内部電極と同一高さ位置において第１，第２の端面
を結ぶ方向において互いに隔てられた複数の第１の非接
続型内部電極と、第１の内部電極、複数の第１の非接続
型内部電極及び第２の内部電極のうち、隣接する２つの
電極に対してセラミック焼結体層を介して厚み方向に重
なり合うように配置された複数の第２の非接続型内部電
極とを有することを特徴とする、請求項１〜３のいずれ
かに記載の高圧用積層コンデンサ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02594298A JP3233090B2 (ja) | 1998-02-06 | 1998-02-06 | 高圧用積層コンデンサ |
| GB9900306A GB2334147B (en) | 1998-02-06 | 1999-01-07 | High voltage multilayer capacitor |
| US09/243,847 US6134098A (en) | 1998-02-06 | 1999-02-03 | High voltage multilayer capacitor |
| DE19904725A DE19904725A1 (de) | 1998-02-06 | 1999-02-05 | Hochspannungsmehrschichtkondensator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02594298A JP3233090B2 (ja) | 1998-02-06 | 1998-02-06 | 高圧用積層コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11224829A JPH11224829A (ja) | 1999-08-17 |
| JP3233090B2 true JP3233090B2 (ja) | 2001-11-26 |
Family
ID=12179819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02594298A Expired - Fee Related JP3233090B2 (ja) | 1998-02-06 | 1998-02-06 | 高圧用積層コンデンサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6134098A (ja) |
| JP (1) | JP3233090B2 (ja) |
| DE (1) | DE19904725A1 (ja) |
| GB (1) | GB2334147B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7313090B1 (ja) | 2022-05-16 | 2023-07-24 | 有限会社ハウジングトラスト | フレキシブルドア |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001185437A (ja) * | 1999-12-24 | 2001-07-06 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
| JP3734662B2 (ja) * | 2000-02-16 | 2006-01-11 | 太陽誘電株式会社 | 積層セラミックコンデンサとその製造方法 |
| JP3502988B2 (ja) * | 2001-07-16 | 2004-03-02 | Ｔｄｋ株式会社 | 多端子型の積層セラミック電子部品 |
| JP4548571B2 (ja) * | 2002-10-08 | 2010-09-22 | 日本特殊陶業株式会社 | 積層コンデンサの製造方法 |
| JP2004336014A (ja) * | 2003-04-16 | 2004-11-25 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ，積層セラミックコンデンサの実装構造及びコンデンサモジュール |
| US7133274B2 (en) * | 2005-01-20 | 2006-11-07 | Matsushita Electric Industrial Co., Ltd. | Multilayer capacitor and mold capacitor |
| WO2011002982A2 (en) | 2009-07-01 | 2011-01-06 | Kemet Electronics Corporation | High capacitance multilayer with high voltage capability |
| JP5459487B2 (ja) * | 2010-02-05 | 2014-04-02 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| CN106158367A (zh) * | 2011-03-03 | 2016-11-23 | 株式会社村田制作所 | 陶瓷电容器组件的制造方法 |
| DE102011014967B4 (de) * | 2011-03-24 | 2015-04-16 | Epcos Ag | Elektrisches Vielschichtbauelement |
| DE112013001679B4 (de) | 2012-03-26 | 2023-03-09 | Kemet Electronics Corporation | Asymmetrischer Hochspannungskondensator |
| DE102012104033A1 (de) | 2012-05-08 | 2013-11-14 | Epcos Ag | Keramischer Vielschichtkondensator |
| KR101823246B1 (ko) * | 2016-06-21 | 2018-01-29 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
| JP6805702B2 (ja) | 2016-10-11 | 2020-12-23 | Tdk株式会社 | 薄膜コンデンサ |
| JP6737118B2 (ja) | 2016-10-11 | 2020-08-05 | Tdk株式会社 | 薄膜コンデンサ |
| JP2018063989A (ja) | 2016-10-11 | 2018-04-19 | Tdk株式会社 | 薄膜キャパシタ |
| SG11202007528VA (en) | 2018-03-05 | 2020-09-29 | Avx Corp | Cascade varistor having improved energy handling capabilities |
| US11031183B2 (en) | 2018-03-06 | 2021-06-08 | Avx Corporation | Multilayer ceramic capacitor having ultra-broadband performance |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617834A (en) * | 1970-08-31 | 1971-11-02 | Illinois Tool Works | Monolithic capacitor components and process for producing same |
| JPS5856431A (ja) * | 1981-09-30 | 1983-04-04 | Adamando Kogyo Kk | キヤピラリ−チツプ |
| JPS6016411A (ja) * | 1983-07-08 | 1985-01-28 | 株式会社村田製作所 | 積層磁器コンデンサ |
| JPS6076028A (ja) * | 1983-09-30 | 1985-04-30 | Toshiba Corp | 光学的情報記録再生装置 |
| JPH0669978B2 (ja) * | 1985-11-19 | 1994-09-07 | 住友化学工業株式会社 | シクロアルカノ−ルの製造方法 |
| JPS62210612A (ja) * | 1986-03-11 | 1987-09-16 | 株式会社村田製作所 | 積層コンデンサ |
| JP3401338B2 (ja) * | 1994-10-27 | 2003-04-28 | ローム株式会社 | 積層セラミックコンデンサアレイ |
| JPH1064703A (ja) * | 1996-08-21 | 1998-03-06 | Sumitomo Metal Ind Ltd | 積層チップ型電子部品 |
| JP3882954B2 (ja) * | 1997-03-19 | 2007-02-21 | Ｔｄｋ株式会社 | チップ型積層セラミックコンデンサ |
| EP0917165B1 (en) * | 1997-11-14 | 2007-04-11 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
-
1998
- 1998-02-06 JP JP02594298A patent/JP3233090B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-07 GB GB9900306A patent/GB2334147B/en not_active Expired - Fee Related
- 1999-02-03 US US09/243,847 patent/US6134098A/en not_active Expired - Fee Related
- 1999-02-05 DE DE19904725A patent/DE19904725A1/de not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7313090B1 (ja) | 2022-05-16 | 2023-07-24 | 有限会社ハウジングトラスト | フレキシブルドア |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2334147A (en) | 1999-08-11 |
| US6134098A (en) | 2000-10-17 |
| DE19904725A1 (de) | 1999-08-19 |
| GB2334147B (en) | 2000-01-12 |
| JPH11224829A (ja) | 1999-08-17 |
| GB9900306D0 (en) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3233090B2 (ja) | 高圧用積層コンデンサ | |
| US10347421B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| JP6780215B2 (ja) | 積層セラミックコンデンサ | |
| JP7116139B2 (ja) | 積層セラミックキャパシター及びその実装基板 | |
| JP5653886B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP6103744B2 (ja) | 積層セラミックコンデンサ | |
| JP4374041B2 (ja) | 積層コンデンサ | |
| JP3275818B2 (ja) | 積層コンデンサ | |
| JP4305808B2 (ja) | 積層コンデンサ | |
| KR20140078935A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판 | |
| JP6747057B2 (ja) | 積層セラミックコンデンサ | |
| JP2005259772A (ja) | 積層セラミックコンデンサ | |
| JP6302456B2 (ja) | 積層セラミックコンデンサ | |
| JP7476652B2 (ja) | 積層セラミックキャパシタ | |
| KR20180070866A (ko) | 적층 세라믹 커패시터 | |
| JP2020077815A (ja) | 積層セラミックコンデンサ | |
| KR101761938B1 (ko) | 적층 세라믹 전자 부품 | |
| KR20190116134A (ko) | 적층 세라믹 전자 부품 | |
| JP5414940B1 (ja) | 積層セラミックコンデンサ | |
| JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JPH1012475A (ja) | 積層型セラミック電子部品 | |
| TWI325141B (en) | Multilayer capacitor | |
| JP7379790B2 (ja) | 積層セラミックキャパシタ | |
| JP6380065B2 (ja) | 積層セラミックコンデンサ | |
| JP7359595B2 (ja) | 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |