JP6731571B2 - ＳｉＣ−ＭＯＳＦＥＴの製造方法 - Google Patents

ＳｉＣ−ＭＯＳＦＥＴの製造方法 Download PDF

Info

Publication number
JP6731571B2
JP6731571B2 JP2016254046A JP2016254046A JP6731571B2 JP 6731571 B2 JP6731571 B2 JP 6731571B2 JP 2016254046 A JP2016254046 A JP 2016254046A JP 2016254046 A JP2016254046 A JP 2016254046A JP 6731571 B2 JP6731571 B2 JP 6731571B2
Authority
JP
Japan
Prior art keywords
region
body region
contact
type
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016254046A
Other languages
English (en)
Other versions
JP2018107342A (ja
Inventor
秀史 高谷
秀史 高谷
泰 浦上
泰 浦上
渡辺　行彦
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2016254046A priority Critical patent/JP6731571B2/ja
Priority to US15/816,697 priority patent/US10770579B2/en
Priority to CN201711431619.8A priority patent/CN108335965B/zh
Publication of JP2018107342A publication Critical patent/JP2018107342A/ja
Application granted granted Critical
Publication of JP6731571B2 publication Critical patent/JP6731571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本明細書で開示する技術は、半導体材料としてＳｉＣ（炭化ケイ素）を用いたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の製造方法に関する。
特許文献１に、ＭＯＳＦＥＴが開示されている。このＭＯＳＦＥＴは、半導体基板と、半導体基板に形成されたトレンチ内に位置する絶縁型のゲート電極とを備える。半導体基板は、ｎ＋型のドレイン領域と、ドレイン領域上に位置するｎ−型のドリフト領域と、ドリフト領域上に位置するｐ−型のボディ領域と、ボディ領域上に位置するとともに半導体基板の表面に露出するｎ＋型のソース領域と、ボディ領域上に位置するとともに半導体基板の表面に露出するｐ＋型のコンタクト領域とを有する。トレンチは、半導体基板の表面からボディ領域を通過してドリフト領域まで伸びている。ソース領域は、トレンチの内面に露出しており、ゲート絶縁膜を介してゲート電極に対向している。コンタクト領域の一部は、ソース領域の下側に位置している。
特開２００１−３３９０６４号公報
上記したＭＯＳＦＥＴでは、コンタクト領域の一部が、ソース領域の下側に位置しており、ソース領域とボディ領域との間に介在している。このような構造によると、ＭＯＳＦＥＴのボディダイオードに順電流が流れるときに、抵抗の低い電流経路が広く形成されるので、ボディダイオードの順電圧が低下する。ボディダイオードの順電圧が低下すると、ボディダイオードを例えばフリーホイールダイオードとして利用したときに、ボディダイオードで生じるエネルギ損失を削減することができる。
近年、半導体材料としてＳｉＣを用いたＭＯＳＦＥＴ（以下、ＳｉＣ−ＭＯＳＦＥＴという）の実用化に向けた開発が進められている。ＳｉＣ−ＭＯＳＦＥＴでは、Ｓｉ（ケイ素）を用いたＭＯＳＦＥＴ（Ｓｉ−ＭＯＳＦＥＴという）と比較して、ボディダイオードの順電圧が高くなりやすい。そのことから、上述したコンタクト領域に関する構造は、ＳｉＣ−ＭＯＳＦＥＴに対して特に有用と考えられる。しかしながら、従来の構造をＳｉＣ−ＭＯＳＦＥＴへ単に適用しても、ボディダイオードの順電圧が十分に低下しないことが判明した。これは、コンタクト領域を形成する方法に起因する。従来の構造では、ソース領域の下側に位置するコンタクト領域が、ｐ型不純物のイオン注入と熱拡散によって形成されている。イオン注入と熱拡散による形成では、コンタクト領域におけるｐ型不純物の濃度が、コンタクト領域の外側に向かうほど低くなり、コンタクト領域の境界を明確に形成することができない。ボディダイオードの順電圧を低下させるためには、ゲート電極によってチャネルが形成される領域（即ち、トレンチ近傍の領域）を除いて、コンタクト領域をできる限り大きく形成することが考えられる。しかしながら、イオン注入と熱拡散では、十分なｐ型不純物の濃度を有するコンタクト領域を、チャネルが形成される範囲の近くまで正確に形成することが難しい。このことは、Ｓｉ−ＭＯＳＦＥＴでは問題にならないとしても、ボディダイオードの順電圧が本来的に高いＳｉＣ−ＭＯＳＦＥＴでは、大きな問題となる。
従って、本開示は、ＳｉＣ−ＭＯＳＦＥＴにおいて、ボディダイオードの順電圧を低下し得る技術を提供する。
本明細書は、ＳｉＣ−ＭＯＳＦＥＴの製造方法を開示する。この製造方法は、ｎ型のＳｉＣ基板を用意する工程と、ＳｉＣ基板上に、ＳｉＣ基板よりもｎ型不純物の濃度が低いｎ型のドリフト領域をエピタキシャル成長によって形成する工程と、ドリフト領域上に、ｐ型の第１ボディ領域をエピタキシャル成長によって形成する工程と、第１ボディ領域上に、第１ボディ領域よりもｐ型不純物の濃度が高いｐ型のコンタクト領域をエピタキシャル成長によって形成する工程と、コンタクト領域に、第１ボディ領域を露出させる開口をエッチングによって形成する工程と、開口内に露出する第１ボディ領域上に、コンタクト領域よりもｐ型不純物の濃度が低い第２ボディ領域をエピタキシャル成長によって形成する工程と、コンタクト領域上及び開口内の第２ボディ領域上に、ドリフト領域よりもｎ型不純物の濃度が高いｎ型のソース領域をエピタキシャル成長によって形成する工程と、ソース領域のコンタクト領域上に位置する範囲の一部に、コンタクト領域を露出させる開口をエッチングによって形成する工程と、ソース領域からコンタクト領域の開口内を通ってドリフト領域まで伸びるトレンチをエッチングによって形成する工程と、トレンチ内にゲート絶縁膜及びゲート電極を形成する工程とを備える。
上記した製造方法によると、次の構造を有するＳｉＣ−ＭＯＳＦＥＴを製造することができる。即ち、ＳｉＣ−ＭＯＳＦＥＴは、ＳｉＣ基板と、ＳｉＣ基板に形成されたトレンチ内に位置するゲート電極とを備える。ＳｉＣ基板は、ｎ型のドレイン領域と、ドレイン領域上に位置するとともにドレイン領域よりもｎ型不純物の濃度が低いｎ型のドリフト領域と、ドリフト領域上に位置するｐ型のボディ領域と、ボディ領域上に位置するとともにＳｉＣ基板の表面に露出しており、ボディ領域よりもｐ型不純物の濃度が高いｐ型のコンタクト領域と、ボディ領域上に位置するとともにＳｉＣ基板の表面に露出しており、ドリフト領域よりもｎ型不純物の濃度が高いｎ型のソース領域とを備える。トレンチは、ＳｉＣ基板の表面からボディ領域を通過してドリフト領域まで伸びており、ゲート電極は、ゲート酸化膜を介してソース領域、ボディ領域及びドリフト領域に対向している。コンタクト領域は、エピタキシャル成長層であり、コンタクト領域の一部は、トレンチから離れた位置でソース領域とボディ領域との間に介在する。ボディ領域は、第１ボディ領域と第２ボディ領域とを含む。第２ボディ領域におけるｐ型不純物の濃度は、第１ボディ領域におけるｐ型不純物の濃度よりも低い。第２ボディ領域は、トレンチに隣接する部分であって、コンタクト領域とトレンチとの間に介在する。
上記したＳｉＣ−ＭＯＳＦＥＴでは、コンタクト領域の一部が、ソース領域とボディ領域との間に介在する。このような構成によると、前述したように、ボディダイオードの順電圧を低下させることができる。加えて、コンタクト領域は、エピタキシャル成長によって形成されている。エピタキシャル成長よると、ｐ型不純物の濃度が全体的に均一であって、明確な境界を有するコンタクト領域を形成することができる。従って、ｐ型不純物を十分な濃度で含むコンタクト領域を、チャネルが形成される領域の近くまで、正確に形成することができる。これにより、ボディダイオードに順電流が流れるときに、抵抗の低い電流経路がより広く形成され、ボディダイオードの順電圧が有意に低下する。
実施例のＭＯＳＦＥＴ１０の構造を示す断面図。 ＭＯＳＦＥＴ１０の製造方法の流れを示すフローチャート。 ＭＯＳＦＥＴ１０の製造方法における一工程を説明する図。 ＭＯＳＦＥＴ１０の製造方法における一工程を説明する図。 ＭＯＳＦＥＴ１０の製造方法における一工程を説明する図。 ＭＯＳＦＥＴ１０の製造方法における一工程を説明する図。 ＭＯＳＦＥＴ１０の製造方法における一工程を説明する図。 ＭＯＳＦＥＴ１０の製造方法における一工程を説明する図。 ＭＯＳＦＥＴ１０の製造方法における一工程を説明する図。 ＭＯＳＦＥＴ１０の製造方法における一工程を説明する図。
本技術の一実施形態では、第２ボディ領域をエピタキシャル成長によって形成する工程が、第１ボディ領域上に加えて、コンタクト領域上にも第２ボディ領域をエピタキシャル成長によって形成する工程と、コンタクト領域上に形成された第２ボディ領域を除去して、コンタクト領域を露出させる工程とを備えてもよい。このような形態によると、第２ボディ領域のエピタキシャル成長を、ｉＣ基板の全体に亘って行うことができ、マスク等を用意する必要がない。但し、他の実施形態として、第２ボディ領域のエピタキシャル成長は、マスク等を利用することによって、第１ボディ領域上のみに対して選択的に行われてもよい。
本技術の一実施形態では、第２ボディ領域におけるｐ型不純物の濃度が、第１ボディ領域におけるｐ型不純物の濃度よりも低くてもよい。第２ボディ領域は、トレンチに隣接する部分であって、チャネルが形成される部分の少なくとも一部を含む。そのことから、第２ボディ領域におけるｐ型不純物の濃度が、第１ボディ領域におけるｐ型不純物の濃度よりも低くければ、チャネルにおける抵抗が低下することによって、ＭＯＳＦＥＴのオン抵抗を低減することができる。
図面を参照して、実施例のＭＯＳＦＥＴ１０とその製造方法について説明する。本実施例のＭＯＳＦＥＴ１０は、特に限定されないが、例えばハイブリッド車、燃料電池車又は電気自動車といった電動型の自動車において、コンバータやインバータといった電力変換回路のスイッチング素子に用いることができる。以下では、先ずＭＯＳＦＥＴ１０の構成について説明し、次いでＭＯＳＦＥＴ１０の製造方法について説明する。但し、下記するＭＯＳＦＥＴ１０及びその製造方法は一例であり、本明細書で開示する複数の技術要素は、単独又はいくつかの組み合わせによって、様々な半導体装置及びその製造方法に適用することができる。
図１は、本実施例のＭＯＳＦＥＴ１０の構造を示す断面図である。図１には、ＭＯＳＦＥＴ１０の一部の断面のみが示されており、ＭＯＳＦＥＴ１０には、図１に示される単位構造が繰り返し形成されている。図１に示すように、本実施例のＭＯＳＦＥＴ１０は、ＳｉＣ（炭化ケイ素）で構成されたＳｉＣ基板１２と、ＳｉＣ基板１２の上面１２ａに形成されたトレンチ１２ｔ内に位置するゲート電極１４とを備える。トレンチ１２ｔの内面には、ゲート絶縁膜１４ａが形成されている。ゲート電極１４は、ゲート絶縁膜１４ａを介してトレンチ１２ｔに対向する。ゲート電極１４は、例えばポリシリコンといった導電性材料で形成されることができる。ゲート絶縁膜１４ａは、ＳｉＯ２（酸化シリコン）といった絶縁性材料で形成されることができる。ゲート電極１４及びゲート絶縁膜１４ａをそれぞれ構成する具体的な材料については特に限定されない。
ＭＯＳＦＥＴ１０はさらに、ＳｉＣ基板１２の上面１２ａに設けられたソース電極１６と、ＳｉＣ基板１２の下面１２ｂに設けられたドレイン電極１８とを備える。ソース電極１６は、ＳｉＣ基板１２の上面１２ａにオーミック接触しており、ドレイン電極１８は、ＳｉＣ基板１２の下面１２ｂにオーミック接触している。ソース電極１６及びドレイン電極１８は、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｕ（金）といった導電性材料を用いて形成されることができる。ソース電極１６及びドレイン電極１８をそれぞれ構成する具体的な材料については特に限定されない。
ここで、ＳｉＣ基板１２の上面１２ａとは、ＳｉＣ基板１２の一つの表面を意味し、ＳｉＣ基板１２の下面１２ｂとは、ＳｉＣ基板１２の他の一つの表面であって、上面１２ａとは反対側に位置する表面を意味する。本明細書において、「上面」及び「下面」という表現は、互いに反対側に位置する二つの表面を便宜的に区別するものであり、例えばＳｉＣ基板１２の上面１２ａが常に鉛直上方に位置すること意味しない。ＳｉＣ基板１２の姿勢によっては、上面１２ａが鉛直下方に位置し、下面１２ｂが鉛直上方に位置することもある。
ＳｉＣ基板１２は、ドレイン領域３２、ドリフト領域３４、ボディ領域３６、コンタクト領域３８、及び、ソース領域４０を備える。ドレイン領域３２は、ＳｉＣ基板１２の下面１２ｂに沿って位置しており、下面１２ｂに露出している。ドレイン領域３２は、ｎ型の領域である。ｎ型不純物は、例えばリンといったＶ族元素（第１５族元素）であってよい。前述したドレイン電極１８は、ドレイン領域３２にオーミック接触している。
ドリフト領域３４は、ドレイン領域３２上に位置しており、ドレイン領域３２と隣接している。ドリフト領域３４は、ｎ型の領域である。ドリフト領域３４におけるｎ型不純物の濃度は、ドレイン領域３２におけるｎ型不純物の濃度よりも低い。ｎ型不純物は、例えばリンといったＶ族元素（第１５族元素）であってよい。
ボディ領域３６は、ドリフト領域３４上に位置しており、ドリフト領域３４と隣接している。ボディ領域３６は、少なくともドリフト領域３４によって、ドレイン領域３２から隔てられている。ボディ領域３６は、ｐ型の領域である。ｐ型不純物は、例えばＢ（ホウ素）又はＡｌ（アルミニウム）といったＩＩＩ族元素（第１３族元素）であってよい。
コンタクト領域３８は、ボディ領域３６上に位置するとともに、ＳｉＣ基板１２の上面１２ａに露出している。コンタクト領域３８は、ｐ型の領域である。コンタクト領域３８におけるｐ型不純物の濃度は、ボディ領域３６におけるｐ型不純物の濃度よりも高い。ｐ型不純物は、例えばＢ（ホウ素）又はＡｌ（アルミニウム）といったＩＩＩ族元素（第１３族元素）であってよい。前述したソース電極１６は、コンタクト領域３８にオーミック接触している。
ソース領域４０は、ボディ領域３６上に位置するとともに、ＳｉＣ基板１２の上面１２ａに露出している。ソース領域４０は、少なくともボディ領域３６を介して、ドリフト領域３４から隔てられている。ソース領域４０は、ｎ型の領域である。ソース領域４０におけるｎ型不純物の濃度は、ドリフト領域３４におけるｎ型不純物の濃度よりも高い。ｎ型不純物は、例えばリンといったＶ族元素（第１５族元素）であってよい。前述したソース電極１６は、ソース領域４０にもオーミック接触している。
トレンチ１２ｔは、ＳｉＣ基板１２の上面１２ａから、ソース領域４０及びボディ領域３６を通過して、ドリフト領域３４まで伸びている。ソース領域４０は、トレンチ１２ｔの両側に位置しており、トレンチ１２ｔに隣接している。トレンチ１２ｔ内のゲート電極１４は、ゲート絶縁膜１４ａを介して、ソース領域４０、ボディ領域３６及びドリフト領域３４に対向している。ボディ領域３６のトレンチ１２ｔに隣接する領域（図中のＡ）は、ゲート電極１４によってチャネルが形成される領域である。即ち、ソース電極１６に対してゲート電極１４に正電圧が印加されると、ボディ領域３６のトレンチ１２ｔに隣接する領域Ａがｎ型に反転する。これにより、ソース領域４０とドリフト領域３４との間を接続するｎ型のチャネルが、トレンチ１２ｔに沿って形成される。以下では、当該チャネルが形成される領域を、チャネル形成領域Ａと称する。チャネル形成領域Ａは、通常、トレンチ１２ｔから数十ｎｍの厚みを有する領域である。
ＭＯＳＦＥＴ１０は、ボディダイオードを内蔵する。このボディダイオードは、ｐｎ接合型のダイオードであり、コンタクト領域３８及びボディ領域３６を含むｐ型の領域と、ドリフト領域３４及びドレイン領域３２を含むｎ型の領域とによって構成される。ＭＯＳＦＥＴ１０のボディダイオードは、例えばフリーホイールダイオードとして利用することができる。しかしながら、本実施例のＭＯＳＦＥＴ１０は、半導体材料としてＳｉＣを用いたＳｉＣ−ＭＯＳＦＥＴである。ＳｉＣ−ＭＯＳＦＥＴでは、Ｓｉ−ＭＯＳＦＥＴと比較して、ボディダイオードの順電圧が高くなりやすい。ここでいうボディダイオードの順電圧とは、ボディダイオードに順電流が流れたときにボディダイオードで生じる電圧降下であり、ボディダイオードの抵抗に対応する。また、順電流とは、コンタクト領域３８からドレイン領域３２に向かって流れる電流を意味する。
上記の点に関して、本実施例のＭＯＳＦＥＴ１０では、コンタクト領域３８の一部が、ソース領域４０の下側（下面１２ｂ側）に位置しており、ソース領域４０とボディ領域３６との間に介在する。このような構造によると、ＭＯＳＦＥＴ１０のボディダイオードに順電流が流れるときに、抵抗の低い電流経路が広く形成されることから、ボディダイオードの順電圧が低下する。ボディダイオードの順電圧が低下すると、ボディダイオードに順電流が流れたときに、ボディダイオードで生じるエネルギ損失を削減することができる。
ここで、ソース領域４０とボディ領域３６との間に介在するコンタクト領域３８は、トレンチ１２ｔから離れて位置しており、トレンチ１２ｔとコンタクト領域３８との間には、チャネル形成領域Ａが維持されている。チャネル形成領域Ａが維持されていることで、ゲート電極１４によるチャネルの形成には影響が及ばず、ＭＯＳＦＥＴ１０のオン抵抗が上昇することもない。言い換えると、チャネル形成領域Ａを除いた範囲内で、コンタクト領域３８をできる限り広く形成することによって、ＭＯＳＦＥＴ１０のオン抵抗を上昇させることなく、ボディダイオードの順電圧を大きく低下させることができる。
詳しくは後述するが、本実施例のＭＯＳＦＥＴ１０では、コンタクト領域３８がエピタキシャル成長によって形成されている。エピタキシャル成長によると、ｐ型不純物の濃度が均一であって、明確な境界を有するコンタクト領域３８を形成することができる。そのことから、ｐ型不純物を十分な濃度で含むコンタクト領域３８を、チャネル形成領域Ａの近くまで、正確に形成することができる。これにより、ボディダイオードに順電流が流れるときに、抵抗の低い電流経路が広く形成されることから、ボディダイオードの順電圧が有意に低下する。また、ｐ型不純物を十分な濃度で含むコンタクト領域３８が広く形成されることで、ＭＯＳＦＥＴ１０のアバランシェ耐量も向上する。
エピタキシャル成長によってコンタクト領域３８を形成することで、ＭＯＳＦＥＴ１０のリーク電流を低減することもできる。仮に、コンタクト領域３８をイオン注入及び熱拡散によって形成すると、コンタクト領域３８が意図しない範囲まで広がることがあり、それがリーク電流の要因となり得る。それに対して、エピタキシャル成長によると、コンタクト領域３８を所望の範囲へ正確に形成することができるので、リーク電流の発生を避けることができる。
本実施例のＭＯＳＦＥＴ１０では、コンタクト領域３８に対してソース領域４０が突出して設けられており、ＳｉＣ基板１２の上面１２ａとソース電極１６との間にトレンチコンタクト構造が形成されている。トレンチコンタクト構造とは、半導体基板の表面とそれに接触する電極との間の接触面に凹凸が形成され、それによって接触面の面積を大きくするための構造である。トレンチコンタクト構造によると、トレンチ１２ｔの間隔を狭く設計することによって、ＭＯＳＦＥＴ１０の小型化を図ることができる。
本実施例のＭＯＳＦＥＴ１０では、ソース領域４０もエピタキシャル成長によって形成されている。エピタキシャル成長によってソース領域４０を形成すると、ソース領域４０内に欠陥が生じにくい。それによって、ＭＯＳＦＥＴ１０のリーク電流を低減することができる。また、エピタキシャル成長によると、ソース領域４０を広く形成することができる。
本実施例のＭＯＳＦＥＴ１０では、ボディ領域３６もエピタキシャル成長によって形成されている。特に、ボディ領域３６には、第１ボディ領域３６ａと第２ボディ領域３６ｂとが含まれている。詳しくは後述するが、第１ボディ領域３６ａと第２ボディ領域３６ｂは、互いに異なる工程において、それぞれエピタキシャル成長によって形成される。従って、第１ボディ領域３６ａと第２ボディ領域３６ｂとの間で、ｐ型不純物の濃度を互いに相違させることができる。第２ボディ領域３６ｂは、トレンチ１２ｔに隣接する部分であって、チャネル形成領域Ａの少なくとも一部を含む。そのことから、一実施形態として、第２ボディ領域３６ｂにおけるｐ型不純物の濃度は、第１ボディ領域３６ａにおけるｐ型不純物の濃度よりも、低くするとよい。このような構成によると、チャネルにおける抵抗が低下することから、ＭＯＳＦＥＴ１０のオン抵抗を低減することができる。なお、他の実施形態として、第１ボディ領域３６ａと第２ボディ領域３６ｂとにおいて、ｐ型不純物の濃度が同じであってもよい。
次に、ＭＯＳＦＥＴ１０の製造方法について説明する。図２、図３に示すように、先ず工程Ｓ１２において、ｎ型のＳｉＣ基板３２を用意する。このＳｉＣ基板３２は、図１に示すドレイン領域３２となることから、説明の便宜上、ドレイン領域３２と同じ符号が付されている。次に、工程Ｓ１４では、ＳｉＣ基板３２上に、ｎ型のドリフト領域３４をＳｉＣのエピタキシャル成長によって形成する。前述したように、ドリフト領域３４におけるｎ型不純物の濃度は、ドレイン領域３２におけるｎ型不純物の濃度よりも低くする。次に、工程Ｓ１６では、ドリフト領域３４上に、ｐ型の第１ボディ領域３６ａをＳｉＣのエピタキシャル成長によって形成する。以上の工程により、図３に示すように、ドレイン領域３２、ドリフト領域３４及び第１ボディ領域３６ａの三層を有するＳｉＣ基板１２が製造される。
次に、図２、図４に示すように、工程Ｓ１８では、第１ボディ領域３６ａ上に、ｐ型のコンタクト領域３８をＳｉＣのエピタキシャル成長によって形成する。前述したように、コンタクト領域３８におけるｐ型不純物の濃度は、第１ボディ領域３６ａにおけるｎ型不純物の濃度よりも高くする。この段階では、コンタクト領域３８が、第１ボディ領域３６ａの全体に亘って形成される。
次に、図２、図５に示すように、工程Ｓ２０では、コンタクト領域３８に、第１ボディ領域３６ａを露出させる開口３８ａを、エッチングによって形成する。このとき、コンタクト領域３８だけでなく、第１ボディ領域３６ａの一部についても、エッチングによって除去されてもよい。図示省略するが、この工程Ｓ１８では、コンタクト領域３８の一部を選択的に除去するために、必要に応じて一又は複数のマスクが使用される。
次に、図２、図６に示すように、工程Ｓ２２では、上記した工程Ｓ２２後のＳｉＣ基板１２の上面１２ａ（図５参照）に、ｐ型の第２ボディ領域３６ｂをＳｉＣのエピタキシャル成長によって形成する。これにより、第２ボディ領域３６ｂは、コンタクト領域３８上、及び、コンタクト領域３８の開口３８ａ内に露出する第１ボディ領域３６ａ上に亘って形成される。前述したように、第２ボディ領域３６ｂにおけるｐ型不純物の濃度は、コンタクト領域３８におけるｐ型不純物の濃度よりも低くする。また、第２ボディ領域３６ｂにおけるｐ型不純物の濃度を、工程Ｓ１６で形成した第１ボディ領域３６ａにおける型不純物の濃度よりも低くすると、ＭＯＳＦＥＴ１０のオン抵抗を低減することができる。
次に、図２、図７に示すように、工程Ｓ２４では、コンタクト領域３８が露出するまで、第２ボディ領域３６ｂに対してエッチングを行う。これにより、コンタクト領域３８上に形成された第２ボディ領域３６ｂが除去される。この段階で、第１ボディ領域３６ａと第２ボディ領域３６ｂとを含むボディ領域３６（図１参照）が、ＳｉＣ基板１２内に形成される。なお、前述した工程Ｓ２２では、必要なマスクを用いることによって、コンタクト領域３８の開口３８ａ内に露出する第１ボディ領域３６ａ上のみに、第２ボディ領域３６ｂをエピタキシャル成長によって形成してもよい。この場合、第２ボディ領域３６ｂをエッチングによって除去する工程Ｓ２４を省略することができる。
次に、図２、図８に示すように、工程Ｓ２６では、上記した工程Ｓ２６後のＳｉＣ基板１２の上面１２ａ（図７参照）に、ｎ型のソース領域４０をＳｉＣのエピタキシャル成長によって形成する。これにより、ソース領域４０は、コンタクト領域３８上、及び、コンタクト領域３８の開口３８ａ内に露出する第２ボディ領域３６ｂ上に亘って形成される。前述したように、ソース領域４０ｂにおけるｎ型不純物の濃度は、ドリフト領域３４におけるｎ型不純物の濃度よりも高くする。
次に、図２、図９に示すように、工程Ｓ２８では、ソース領域４０に、コンタクト領域３８を露出させる開口４０ａを、エッチングによって形成する。この開口４０ａは、コンタクト領域３８の一部が、ソース領域４０と第１ボディ領域３６ａとの間に残存するように、ソース領域４０のコンタクト領域３８上に位置する範囲の一部に形成される。これにより、前述したトレンチコンタクト構造が形成される。
次に、図２、図１０に示すように、工程Ｓ３０では、ＳｉＣ基板１２の上面１２ａに、トレンチ１２ｔをエッチングによって形成する。このトレンチ１２ｔは、ソース領域４０からコンタクト領域３８の開口３８ａ内を通ってドリフト領域３４まで伸びる。トレンチ１２ｔがコンタクト領域３８の開口３８ａ内を通ることで、トレンチ１２ｔとコンタクト領域３８との間に第２ボディ領域３６ｂが介在し、トレンチ１２ｔに沿ってチャネル形成領域Ａが形成される。
次に、工程Ｓ３２では、トレンチ１２ｔ内にゲート絶縁膜１４ａ及びゲート電極１４を形成する。次に、工程Ｓ３４では、ＳｉＣ基板１２の上面１２ａにソース電極１６（図１参照）を形成し、工程Ｓ３６では、ＳｉＣ基板１２の下面１２ｂにドレイン電極１８（図１参照）を形成する。以上により、ＭＯＳＦＥＴ１０が製造される。なお、ＭＯＳＦＥＴ１０の製造方法は、必要に応じて他の付加的な工程をさらに備えてもよい。
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：ＭＯＳＦＥＴ
１２：ＳｉＣ基板
１２ａ：ＳｉＣ基板１２の上面
１２ｂ：ＳｉＣ基板１２の下面
１２ｔ：ＳｉＣ基板１２のトレンチ
１４：ゲート電極
１４ａ：ゲート絶縁膜
１６：ソース電極
１８：ドレイン電極
３２：ドレイン領域
３４：ドリフト領域
３６：ボディ領域
３６ａ：第１ボディ領域
３６ｂ：第２ボディ領域
３８：コンタクト領域
３８ａ：コンタクト領域の開口
４０：ソース領域
４０ａ：ソース領域の開口
４０ｂ：ソース領域
Ａ：チャネル形成領域

Claims (3)

  1. ＳｉＣ−ＭＯＳＦＥＴの製造方法であって、
    ｎ型のＳｉＣ基板を用意する工程と、
    前記ＳｉＣ基板上に、前記ＳｉＣ基板よりもｎ型不純物の濃度が低いｎ型のドリフト領域を、エピタキシャル成長によって形成する工程と、
    前記ドリフト領域上に、ｐ型の第１ボディ領域を、エピタキシャル成長によって形成する工程と、
    前記第１ボディ領域上に、前記第１ボディ領域よりもｐ型不純物の濃度が高いｐ型のコンタクト領域を、エピタキシャル成長によって形成する工程と、
    前記コンタクト領域に、前記第１ボディ領域を露出させる開口を、エッチングによって形成する工程と、
    前記開口内に露出する前記第１ボディ領域上に、前記コンタクト領域よりもｐ型不純物の濃度が低い第２ボディ領域を、エピタキシャル成長によって形成する工程と、
    前記コンタクト領域上及び前記開口内の第２ボディ領域上に、前記ドリフト領域よりもｎ型不純物の濃度が高いｎ型のソース領域を、エピタキシャル成長によって形成する工程と、
    前記ソース領域の前記コンタクト領域上に位置する範囲の一部に、前記コンタクト領域を露出させる開口を、エッチングによって形成する工程と、
    前記ソース領域から前記コンタクト領域の前記開口内を通って前記ドリフト領域まで伸びるトレンチを、エッチングによって形成する工程と、
    前記トレンチ内にゲート絶縁膜及びゲート電極を形成する工程と、
    を備える製造方法。
  2. 前記第２ボディ領域をエピタキシャル成長によって形成する工程は、
    前記第１ボディ領域上に加えて、前記コンタクト領域上にも前記第２ボディ領域をエピタキシャル成長によって形成する工程と、
    前記コンタクト領域上に形成された前記第２ボディ領域を除去して、前記コンタクト領域を露出させる工程とを備える、請求項１に記載の製造方法。
  3. 前記第２ボディ領域におけるｐ型不純物の濃度は、前記第１ボディ領域におけるｐ型不純物の濃度よりも低い、請求項１又は２に記載の製造方法。
JP2016254046A 2016-12-27 2016-12-27 ＳｉＣ−ＭＯＳＦＥＴの製造方法 Active JP6731571B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016254046A JP6731571B2 (ja) 2016-12-27 2016-12-27 ＳｉＣ−ＭＯＳＦＥＴの製造方法
US15/816,697 US10770579B2 (en) 2016-12-27 2017-11-17 SiC-MOSFET and method of manufacturing the same
CN201711431619.8A CN108335965B (zh) 2016-12-27 2017-12-26 SiC-MOSFET的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016254046A JP6731571B2 (ja) 2016-12-27 2016-12-27 ＳｉＣ−ＭＯＳＦＥＴの製造方法

Publications (2)

Publication Number Publication Date
JP2018107342A JP2018107342A (ja) 2018-07-05
JP6731571B2 true JP6731571B2 (ja) 2020-07-29

Family

ID=62630046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016254046A Active JP6731571B2 (ja) 2016-12-27 2016-12-27 ＳｉＣ−ＭＯＳＦＥＴの製造方法

Country Status (3)

Country Link
US (1) US10770579B2 (ja)
JP (1) JP6731571B2 (ja)
CN (1) CN108335965B (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19908809B4 (de) * 1999-03-01 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
JP3552208B2 (ja) 2000-05-26 2004-08-11 株式会社東芝 半導体装置
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP4793437B2 (ja) 2008-12-18 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2009283540A (ja) 2008-05-20 2009-12-03 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
JP5676923B2 (ja) * 2010-06-02 2015-02-25 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
JP6048317B2 (ja) * 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置
JP6179409B2 (ja) * 2014-01-24 2017-08-16 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6279927B2 (ja) * 2014-02-17 2018-02-14 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子を製造する方法及び絶縁ゲート型スイッチング素子
JP2016054181A (ja) * 2014-09-03 2016-04-14 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子
JP6625938B2 (ja) * 2016-07-22 2019-12-25 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2018082114A (ja) * 2016-11-18 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20180182889A1 (en) 2018-06-28
US10770579B2 (en) 2020-09-08
CN108335965A (zh) 2018-07-27
CN108335965B (zh) 2021-12-17
JP2018107342A (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
JP4900662B2 (ja) ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP6996082B2 (ja) 半導体装置および半導体装置の製造方法
US9087911B2 (en) Trench shield connected JFET
US8421148B2 (en) Grid-UMOSFET with electric field shielding of gate oxide
US8772788B2 (en) Semiconductor element and method of manufacturing thereof
JP6844163B2 (ja) 炭化珪素半導体装置
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6911486B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JP2005183563A (ja) 半導体装置
JP6010773B2 (ja) 半導体素子及びその製造方法
US20140014971A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2018110164A (ja) 半導体装置
US20150279983A1 (en) Semiconductor device
JP2018082055A (ja) 半導体装置および半導体装置の製造方法
JP5324157B2 (ja) 半導体装置およびその製造方法
JP4948784B2 (ja) 半導体装置及びその製造方法
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
JP3975992B2 (ja) 半導体装置及びその製造方法
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
JP6731571B2 (ja) ＳｉＣ−ＭＯＳＦＥＴの製造方法
WO2017183375A1 (ja) 半導体装置
JP6029330B2 (ja) 半導体装置およびその製造方法
JP7106882B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200423

R150 Certificate of patent or registration of utility model

Ref document number: 6731571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250