JP6704718B2 - 撮像装置、その制御方法、および制御プログラム - Google Patents

Description

本発明は、撮像装置、その制御方法、および制御プログラムに関し、特に、被写体からの光の光量変化を検知する撮像装置に関する。

一般に、撮影の際に外光の所定周期の光量変化（フリッカー）があると、所謂露光ムラが生じることがある。例えば、撮像素子にＣＭＯＳイメージセンサを用いて、撮像素子のラインごとに蓄積期間をずらしながら撮像する場合、蓄積期間に重なる外光の光量の状態がラインごとに異なる。そのため、蓄積期間における外光の光量の積分値が大きいラインは明るく、蓄積期間における外光の光量の積分値が小さいラインは暗くなり、得られる画像は露光ムラが生じた画像となる。

なお、各ラインの蓄積期間の長さ（蓄積時間）が光量変化の周期以上の長さであれば、１つの蓄積期間内に光量が最大の状態と光量が最小の状態が含まれるため画像内の露光ムラは目立たない。一方、各ラインの蓄積時間が光量変化の周期よりも短ければ、蓄積期間が光量の大きい状態と重なるラインと蓄積期間が光量の小さい状態と重なるラインとが別々にできるため、蓄積時間が短いほど画像内の露光ムラは顕著になる。

そこで、特許文献１では、露光ムラが顕著となる蓄積時間を用いて取得した画像Ａと露光ムラが生じない蓄積時間を用いて取得した画像Ｂとを比較して、画像Ａ内に生じている明暗の周期からフリッカーの周期を検知する技術を提案している。

特開２０１５―８８９１７号公報

しかしながら、特許文献１で提案された技術のように、画像Ａ内に明暗を繰り返し生じさせるためには、撮像素子の最初のラインの蓄積を開始してから最後のラインの蓄積を終了するまでの長さが、光源の光量変化の周期の２周期分程度必要である。

そのため、画像を取得する周期（フレームレート）を所定の周期よりも速くすると画像内に明暗が繰り返し生じなくなり、特許文献１で提案された技術ではフリッカーの周期を検知するのが困難となる。

そこで、本発明の目的は、画像を取得する周期が所定の周期よりも速い場合でも、被写体からの光の光量変化を検知することができる撮像装置、その制御方法、および制御プログラムを提供することにある。

上記の目的を達成するため、本発明による撮像装置は、被写体を予め定められた第１のタイミングで撮像して第１の画像を得るとともに、前記第１のタイミングと異なる第２のタイミングで被写体を撮像して第２の画像を得る画像取得手段と、前記第１の画像および前記第２の画像に応じてフリッカーの存在を検知する際、前記第１の画像および前記第２の画像を得る際のフレームレートが予め設定されたフレームレートを超えると、前記第１の画像、前記第２の画像、および前記第１の画像と前記第２の画像とを加算処理した結果得られた第３の画像に基づいて前記フリッカーの周期を検知する検知手段と、を有することを特徴とする。

本発明による制御方法は、被写体を予め定められた第１のタイミングで撮像して第１の画像を得るとともに、前記第１のタイミングと異なる第２のタイミングで被写体を撮像して第２の画像を得る画像取得ステップと、前記第１の画像および前記第２の画像に応じてフリッカーの存在を検出する際、前記第１の画像および前記第２の画像を得る際のフレームレートが予め設定されたフレームレートを超えると、前記第１の画像、前記第２の画像、および前記第１の画像と前記第２の画像とを加算処理した結果得られた第３の画像に基づいて前記フリッカーの周期を検知する検知ステップと、を有することを特徴とする。

本発明によるプログラムは、撮像装置で用いられる制御プログラムであって、前記撮像装置が備えるコンピュータに、被写体を予め定められた第１のタイミングで撮像して第１の画像を得るとともに、前記第１のタイミングと異なる第２のタイミングで被写体を撮像して第２の画像を得る画像取得ステップと、前記第１の画像および前記第２の画像に応じてフリッカーの存在を検出する際、前記第１の画像および前記第２の画像を得る際のフレームレートが予め設定されたフレームレートを超えると、前記第１の画像、前記第２の画像、および前記第１の画像と前記第２の画像とを加算処理した結果得られた第３の画像に基づいて前記フリッカーの周期を検知する検知ステップと、を実行させることを特徴とする。

本発明によれば、画像を取得する周期が所定の周期よりも速い場合でも、被写体からの光の光量変化を検知することができる。

本発明の実施の形態による撮像装置の一例であるデジタル一眼レフカメラの構成を示す図である。 図１に示すカメラで行われるフリッカー検知処理を説明するためのフローチャートである。 図１に示すカメラにおいて、蓄積および読み出しが高フレームレートで行われない場合のフリッカー波形、シャッター駆動、および画像の一例を示す図である。 図２に示す通常フリッカー検知処理を説明するためのフローチャートである。 図４に示す通常フリッカー検知処理においてフリッカーの影響を受けた２枚の画像を用いて生成された別の画像の一例を示す図である。 図４に示すピークタイミングの時間差の算出の一例を示す図である。 図１に示すカメラにおいて、蓄積および読み出しを高フレームレートで行った場合のフリッカー波形、シャッター駆動、および画像の一例を示す図である。 図２に示す高フレームレート用のフリッカー検知処理を説明するためのフローチャートである。 図８に示す高フレームレート用のフリッカー検知処理においてフリッカーの影響を受けた２枚の画像を用いて生成された別の画像の一例を示す図である。 図８に示すピークタイミングの時間差の算出の一例を示す図である。 蓄積時間に応じたフリッカー波形の相違を説明するための図であり、（ａ）は蓄積時間が長秒である場合のフリッカー波形を示す図、（ｂ）は蓄積時間が短秒である場合のフリッカー波形を示す図である。 蓄積時間に応じた連続する２フレームで得られるフリッカー波形を加算した波形の相違を説明するための図であり、（ａ）はフリッカー成分を打ち消した波形を示す図、（ｂ）はフリッカー成分が残存する波形を示す図である。

以下に、本発明の実施の形態による撮像装置の一例について説明する。なお、以下の説明では、撮像装置としてデジタル一眼レフカメラを例に挙げて説明する。

図１は、本発明の実施の形態による撮像装置の一例であるデジタル一眼レフカメラの構成を示す図である。

図示のデジタル一眼レフカメラ（以下単にカメラと呼ぶ）は、カメラ本体（撮像装置本体）１０１および撮影レンズユニット（以下単に撮影レンズと呼ぶ）１０２を備えている。そして、カメラ本体１０１と撮影レンズ１０２とは互いにが機械的および電気的に接続されている。撮影レンズ１０２はフォーカシングレンズ（フォーカスレンズ）１０３および絞り１０４を有しており、これらフォーカスレンズ１０３および絞り１０４はレンズマウント接点群１０５を介してカメラ本体１０１によって制御される。

カメラ本体１０１にはメインミラー１０６が備えられており、このメインミラー１０６はハーフミラーである。そして、メインミラー１０６の背面側にはサブミラー１０７が配置されている。図１においては、メインミラー１０６がミラーアップされていない状態が示されており、この状態では、撮影レンズ１０２を介して入射した光の一部がメインミラー１０６で反射されて上方に位置するファインダースクリーン１０９に送られる。一方、メインミラー１０６で反射されずに透過した光はサブミラー１０７で反射されて下方に配置されたＡＦ装置１０８に入射する。

ＡＦ装置１０８は、所謂位相差検出方式によってＡＦを行うため、撮影レンズ１０２を介して入射した光を集光して、焦点検出ラインセンサ（図示せず）の結像面に当該集光した光（つまり、光学像）を結像する。そして、ＡＦ装置１０８は位相差検出によってデフォーカス量および焦点方向を検出結果として検出する。ＣＰＵ１１６は当該検出結果に応じてフォーカスレンズ１０３を光軸に沿って駆動して焦点調整を行う。ファインダースクリーン１０９には光学像（被写体像）が結像され、当該光学像はペンタプリズム１１１および接眼レンズ１１０を介して撮影者の目に導かれる。これによって、撮影者は光学像を視認することができる。また、ファインダースクリーン１０９上に結像された光学像は、ペンタプリズム１１１を介してＡＥ装置１１２に導かれる。

ＡＥ装置１１２は、被写体の明るさを観測するため測光センサによって光学像（つまり、光学ファインダー像）を測光用画像に変換する。そして、ＡＥ装置１１２は測光用画像に基づいて被写体の明るさを検出するとともに、露出演算および被写体の検出を行う。

メインミラー１０６の後段には撮像素子１１３が配置されている。当該撮像素子１１３は、例えば、ＣＭＯＳイメージセンサ又はＣＣＤイメージセンサであり、光電変換素子を有する画素が複数２次元マトリックス状に配列されている。

撮影を行う際には、メインミラー１０６およびサブミラー１０７が撮影光路から移動する。そして、撮像素子１１３の前面側に配置されたフォーカルプレーンシャッター１１４が開かれて撮像素子１１３が露光される。つまり、撮像素子１１３に光学像が結像する。撮像素子１１３は光学像に応じた電気信号（アナログ信号）を出力する。そして、当該アナログ信号はＡ／Ｄ変換によってデジタル信号に変換されてＣＰＵ１１６に送られる。

ＣＰＵ１１６は当該デジタル信号に対して所定の画像処理を施して画像データを生成する。そして、ＣＰＵ１１６は画像データに応じた画像をディスプレイ１１５などの表示部に表示する。

前述のように、ＡＥ装置１１２は測光センサを備えており、測光用画像に基づいて露出演算を行って、露出演算結果をＣＰＵ１１６に出力する。ＣＰＵ１１６は当該露出演算結果に基づいて撮影レンズ１０２の絞り１０４を制御して、撮影レンズ１０２を介して入射する光量を調節する。なお、ＩＣＰＵ１１７は、ＡＥ装置１１２の駆動制御および画像処理を行って、後述するように、フリッカー検知、測光、および被写体の追尾などを行う。

図２は、図１に示すカメラで行われるフリッカー検知処理を説明するためのフローチャートである。なお、図示のフローチャートに係る処理は、ＣＰＵ１１６の制御下で行われる。

フリッカー検知処理が開始されると、ＣＰＵ１１６はＩＣＰＵ１１７によってＡＥ装置１１２を制御して光学像、つまり、電荷の蓄積および読み出しを行う（ステップＳ２０１）。そして、ＣＰＵ１１６は、ステップＳ２０１の処理で行った蓄積および読み出しが２回目であるか否かを確認する（ステップＳ２０２）。

蓄積および読み出しが１回目である場合（ステップＳ２０２において、ＮＯ）、ＣＰＵ１１６はステップＳ２０１の処理に戻って２回目の蓄積および読み出しを行う。２回目の蓄積および読み出しにおいては、ＣＰＵ１１６は１回目の蓄積および読み出しの際に受けるフリッカーの影響と略逆位相の影響を受ける画像を得るため、蓄積および読み出しのタイミングを調整する。例えば、２回目の蓄積および読み出しでは、１回目の蓄積および読み出しとの時間差が光源の光量変化周期（フリッカー周期）の略（Ｎ＋１／２）倍となるようにする。これによって、１回目の蓄積および読み出しで得られる画像と２回目の蓄積および読み出しで得られる画像におけるフリッカーの影響は略逆位相の関係となる。

ここで得られた２つの画像を加算することで、フリッカーの影響を低減した画像を取得することができる。なお、この段階では、以前にフリッカー検知処理を行いフリッカー周期がわかっている場合もあるが、電源がオンされてから初めてフリッカー検知処理を行う場合にはフリッカー周期は不明である。そこで、フリッカー周期が不明の場合、代表的なフリッカー周期である１／１００秒、１／１２０秒に対して略（Ｎ＋１／２）倍の関係を満たす時間、例えば１／２２秒を、１回目の蓄積および読み出しと２回目の蓄積および読み出しとの時間差に設定すればよい。フリッカー周期がわかっている場合は、フリッカー周期の（Ｎ＋１／２）倍の関係を満たす時間を設定すればよい。また、連続する２フレームの画像の加算からフリッカーの影響を低減した画像を得るためには、蓄積時間に応じて画像が受けるフリッカーの影響が異なることを考慮する必要がある。

図１１は蓄積時間に応じたフリッカー波形の相違を説明するための図である。そして、図１１（ａ）は蓄積時間が長秒である場合のフリッカー波形を示す図であり、図１１（ｂ）は蓄積時間が短秒である場合のフリッカー波形を示す図である。

図１１（ａ）に示すように長秒で蓄積を行った場合と図１１（ｂ）のように短秒で蓄積を行った場合とでは画像が受けるフリッカーの影響は変化する。蓄積時間が長いほど光源の光量が小さい状態も大きい状態も蓄積期間に重なりやすく、ライン間の明暗差がはっきりしなくなる。一方、蓄積時間が短い程ライン毎に蓄積期間と重なる光源の光量の状態が明確となり、ライン間の明暗差がはっきりする。

そのため、前述のように連続する２フレームで受けるフリッカーの影響が半位相ずれるように蓄積・読み出しの周期を設定した場合でも、フリッカーの影響が残存する画像が得られる場合がある。

図１２は蓄積時間に応じた連続する２フレームで得られるフリッカー波形を加算した波形の相違を説明するための図である。そして、図１２（ａ）はフリッカー成分を打ち消した波形を示す図であり、図１２（ｂ）はフリッカー成分が残存する波形を示す図である。

例えば、フリッカー周期が１／１００秒の時に、蓄積・読み出しの時間差を１５ｍｓ、蓄積時間を１／２００秒に設定した場合、連続する２フレームで得られた画像の加算を行うと図１２（ａ）のようにフリッカー成分を打ち消した画像を得ることができる。一方、蓄積時間を１／４０００秒に設定した場合、図１２（ｂ）のように、フリッカー成分が残存する画像が取得されてしまう。そこで、蓄積・読み出しの時間差を前述の時間に設定した上で、蓄積時間をフリッカー周期の略１／２倍に設定することで、連続する２フレームの加算によりフリッカーの影響を低減した画像を得られるようにする。

なお、この段階では、以前にフリッカー検知処理を行いフリッカー周期が分かっている場合もあるが、電源がオンされてから初めてフリッカー検知処理を行う場合にはフリッカー周期は不明である。そこで、フリッカー周期が不明の場合、代表的なフリッカー周期である１／１００秒、１／１２０秒に対して略（１／２）倍の関係を満たす時間、すなわち１／２００秒と１／２４０秒の間（例えば１／２２０秒）の時間を、蓄積時間に設定すればよい。フリッカー周期がわかっている場合は、両方ともフリッカー周期の１／２倍の蓄積時間に設定すればよい。

以上のように、フリッカーの周期がわかっていれば蓄積・読み出しの時間差をフリッカー周期の（Ｎ＋１／２）倍にし、両方の蓄積時間をフリッカー周期の１／２倍になるよう制御する。フリッカーの周期が不明の場合は、代表的なフリッカー周期である１／１００秒、１／１２０秒のいずれに対しても、略（Ｎ＋１／２）倍となる時間差、略１／２倍となる蓄積時間になるように制御する。

蓄積および読み出しが２回目である場合（ステップＳ２０２において、ＹＥＳ）、ＣＰＵ１１６は２回の蓄積および読み出しによってフリッカーの影響を受けた２枚の画像を取得する。そして、ＣＰＵ１１６は蓄積および読み出しが高フレームレートで行われたか否かを判定する（ステップＳ２０３）。

ステップＳ２０３の処理においては、ＣＰＵ１１６は蓄積および読み出しの周期に基づいて所定のフレームレートよりも高フレームレートであるか否かを判定する。例えば、蓄積および読み出しの周期においてフリッカーのピークが２回以上あれば、ＣＰＵ１１６は高フレームレートでないと判定する。一方、蓄積および読み出しの周期においてフリッカーのピークが２回未満である場合には、ＣＰＵ１１６は高フレームレートであると判定する。このとき、蓄積および読み出しの周期においてフリッカーのピークが２回となるフレームレートが所定のフレームレートである。

高フレームレートでないと（ステップＳ２０３において、ＮＯ）、ＣＰＵ１１６は、蓄積および読み出しが高フレームレートでない場合のフリッカー検知処理（通常フリッカー検知処理と呼ぶ）を行う（ステップＳ２０４）。一方、高フレームレートであると（ステップＳ２０３において、ＹＥＳ）、ＣＰＵ１１６は、蓄積および読み出しが高フレームレートであるフリッカー検知処理を行う（ステップＳ２０５）。

ステップＳ２０４又はＳ２０５の処理の後、ＣＰＵ１１６は、後述するフリッカー検知処理以外の処理を行って（ステップＳ２０６）、フリッカー検知処理を終了する。

ここで、図２に示す通常フリッカー検知処理について説明する。

図３は、図１に示すカメラにおいて、蓄積および読み出しが高フレームレートで行われない場合のフリッカー波形、シャッター駆動、および画像の一例を示す図である。

図３においては、読み出しおよび蓄積の際に、フリッカーのピークが２回以上となるようにシャッターを駆動して、画像Ａおよび画像Ｂを得る。ここでは、画像Ａは１回目の蓄積および読み出しにおいて取得した画像であり、画像Ｂは画像Ａに続いて２回目の蓄積および読み出しにおいて取得した画像である。そして、画像Ａおよび画像Ｂにおけるフリッカーの影響は略逆位相の関係にあることが分かる。

図４は、図２に示す通常フリッカー検知処理を説明するためのフローチャートである。また、図５は、図４に示す通常フリッカー検知処理においてフリッカーの影響を受けた２枚の画像を用いて生成された別の画像の一例を示す図である。

図４および図５を参照して、通常フリッカー検知処理を開始すると、ＣＰＵ１１６は画像Ａと画像Ｂとの比率を求める（ステップＳ４０１）。そして、ＣＰＵ１１６は当該比率に基づいて、フリッカー成分のみが抽出された画像Ｃを生成する。つまり、ＣＰＵ１１６は画像Ａを画像Ｂで除算処理して画像Ｃ得る。続いて、ＣＰＵ１１６は、抽出したフリッカー成分に応じてそのピークタイミングを検出する（ステップＳ４０２）。なお、フリッカーのピークタイミングの検出手法については、例えば、上述の特許文献１に記載されているので、ここでは説明を省略する。

次に、ＣＰＵ１１６はフリッカーのピークタイミングを用いて、ピークタイミングの時間差に基づいてフリッカーの周期を求める（ステップＳ４０３）。このようにして、ＣＰＵ１１６は画像Ａおよび画像Ｂに応じてフリッカーの存在を検知することになる。

図６は、図４に示すピークタイミングの時間差の算出の一例を示す図である。なお、図６において、横軸は垂直同期信号（ＶＤ）を示し、縦軸はフリッカーレベルを示す。

ステップＳ４０３の処理では、画像Ｃに基づいて得られたフリッカーのピークタイミングに応じてピークタイミング間の時間差を求める。そして、ＣＰＵ１１６は当該時間差に基づいてフリッカーの周期を算出する。

続いて、ＣＰＵ１１６は、画像Ａと画像Ｂとを加算処理して、図５に示す画像Ｄを得る（ステップＳ４０４）。そして、ＣＰＵ１１６は通常フリッカー検知処理を終了する。画像Ａおよび画像Ｂは、フリッカーの影響が略逆位相の関係にあるので、加算処理の結果、図５に示す画像Ｄにおいてはフリッカーの影響が低減される。そして、この画像Ｄは、図２に示すステップＳ２０６の処理で用いられる。

次に、図２に示す高フレームレート用のフリッカー検知処理について説明する。

図７は、図１に示すカメラにおいて、蓄積および読み出しを高フレームレートで行った場合のフリッカー波形、シャッター駆動、および画像の一例を示す図である。

図７においては、読み出しおよび蓄積の際に、フリッカーのピークが２回未満となるようにシャッターを駆動して、画像Ａ１および画像Ｂ１を得る。ここでは、画像Ａ１は１回目の蓄積および読み出しにおいて取得した画像であり、画像Ｂ１は画像Ａ１に続いて２回目の蓄積および読み出しにおいて取得した画像である。そして、画像Ａ１および画像Ｂ１におけるフリッカーの影響は略逆位相の関係にあることが分かる。

図８は、図２に示す高フレームレート用のフリッカー検知処理を説明するためのフローチャートである。また、図９は、図８に示す高フレームレート用のフリッカー検知処理においてフリッカーの影響を受けた２枚の画像を用いて生成された別の画像の一例を示す図である。

図８および図９を参照して、高フレームレート用のフリッカー検知処理を開始すると、ＣＰＵ１１６は画像Ａ１と画像Ｂ１とを加算処理して、図９に示す画像Ｄ１を得る（ステップＳ８０１）。画像Ａ１および画像Ｂ１は、フリッカーの影響が略逆位相の関係にあるので、加算処理の結果、図９に示す画像Ｄ１においてはフリッカーの影響が低減される。そして、この画像Ｄ１は、図２に示すステップＳ２０６の処理で用いられる。

続いて、ＣＰＵ１１６は画像Ａ１と加算処理した結果得られた画像Ｄ１との比率を求める（ステップＳ８０２）。そして、ＣＰＵ１１６は当該比率に基づいて、フリッカー成分のみが抽出された画像Ｃ１を生成する。つまり、ＣＰＵ１１６は画像Ａ１を画像Ｄ１で除算処理して画像Ｃ１を得る。

さらに、ＣＰＵ１１６は画像Ｂ１と画像Ｄ１との比率を求める（ステップＳ８０３）。そして、ＣＰＵ１１６は当該比率に基づいて、フリッカー成分のみが抽出された画像Ｃ２を生成する。つまり、ＣＰＵ１１６は画像Ｂ１を画像Ｄ１で除算処理して画像Ｃ２得る。これらの画像Ｃ１および画像Ｃ２は、連続した蓄積および読み出しによって得られたフリッカー成分を示すことになる。

次に、ＣＰＵ１１６は、画像Ｃ１および画像Ｃ２の各々においてフリッカー成分のピークタイミングを検出する（ステップＳ８０４）。そして、ＣＰＵ１１６は、画像Ｃ１および画像Ｃ２のフリッカーのピークタイミングを用いて、当該ピークタイミングの時間差に基づいてフリッカーの周期を求める（ステップＳ８０５）。その後、ＣＰＵ１１６は、高フレーム用のフリッカー検知処理を終了する。

図１０は、図８に示すピークタイミングの時間差の算出の一例を示す図である。なお、図８において、横軸は垂直同期信号（ＶＤ）を示し、縦軸は画像毎のフリッカーレベルを示す。

ステップＳ８０５の処理では、蓄積および読み出しの周期においてフリッカーのピークが２回未満であるので、ＣＰＵ１１６は画像Ｃ１に基づいて得られたフリッカーのピークタイミングと画像Ｃ２に基づいて得られたフリッカーのピークタイミングとに応じて、ピークタイミング間の時間差を求める。そして、ＣＰＵ１１６は当該時間差に基づいてフリッカーの周期を算出する。

前述のように、ステップＳ２０４又はＳ２０５の処理で得られた画像Ｄ又は画像Ｄ１はフリッカーの影響が低減されており、ＣＰＵ１１６は、これら画像Ｄ又は画像Ｄ１を用いて所定の画像処理を行って、例えば、ディスプレイ１１５に表示する画像（例えば、ライブビュー画像）を得る。このようにすれば、フリッカー検知以外の処理で用いる画像を別に得る必要がなく、フリッカーを考慮して蓄積および読み出しを行う必要もなく、処理時間を短縮することができる。

なお、フリッカー検知以外の処理としては、ライブビュー画像表示を行う表示処理の他に、例えば、被写体の測光を行う測光処理、被写体の測色を行う測色処理、被写体の追尾を行う追尾処理、そして、被写体に対する合焦を行うＡＦ処理がある。

また、ステップＳ２０６の処理を行った後には、ステップＳ２０１の処理に戻って、再度、蓄積および読み出しが行われる。この際には、ステップＳ２０４又はＳ２０５の処理によってフリッカーが発生していないと判定すると、ＣＰＵ１１６は、以後フリッカー検知処理の実行頻度を下げる（つまり、フリッカー検知の実行周期（つまり、検知周期）を長くする）。

このように、本発明の実施の形態では、フリッカー光源下において高フレームレートで撮影を行っても、フレームレートに対応してフリッカーの検知処理を行うことができる。そして、当該フリッカー検知処理で得られた画像をフリッカー検知以外の処理で用いれば、フリッカー検知処理の後にフリッカー検知以外の処理を行うために画像を得る必要がなく、画像処理時間を短縮することができる。

つまり、本発明の実施の形態では、高フレームレートで撮影を行う際においてもフリッカー検知をして、フリッカー検知以外の処理で用いる画像をフリッカー検知の際に得られた複数の画像に基づいて生成する。これによって、画像の取得およびその処理時間を低減することができる。

なお、上述の実施の形態では、２回の蓄積および読み出しによって得られた２つの画像を用いてフリッカー検知およびフリッカー検知以外の処理で用いる画像を得るようにしたが、複数回の蓄積および読み出しを行ってフリッカー検知を行うようにしてもよい。さらに、フリッカー検知の途中で、フリッカー検知処理の過程で得られた画像Ｄ１を用いてフリッカー検知以外の処理を行うようにしてもよい。

また、上述の実施の形態ではフリッカーのピークタイミングに応じてフリッカーの周期を求めるようにしたが、フリッカーのボトムタイミングによって得られた時間差に応じてフリッカー周期を求めるようにしてもよい。さらには、画像間の比率に応じてフリッカー成分を抽出するようにしたが、画像の差分に応じてフリッカー成分を抽出するようにしてもよい。

また、上述の実施の形態では測光センサから得られた画像を用いてフリッカー検知を行っているが、撮像素子１１３から得られた画像を用いてフリッカー検知を行うようにしてもよい。上述の説明から明らかなように、図１に示す例では、ＣＰＵ１１６、ＩＣＰＵ１１７、およびＡＥ装置１１２が画像取得手段として機能する。また、ＣＰＵ１１６は検知手段および処理手段として機能する。

以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。

例えば、上記の実施の形態の機能を制御方法として、この制御方法を撮像装置に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを制御プログラムとして、当該制御プログラムを撮像装置が備えるコンピュータに実行させるようにしてもよい。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。

［その他の実施形態］
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１つ以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０２ 撮影レンズ
１０３ フォーカシングレンズ
１０４ 絞り
１０６ メインミラー
１０８ ＡＦ装置
１０９ ファインダースクリーン
１１２ ＡＥ装置
１１３ 撮像素子
１１５ ディスプレイ
１１６ ＣＰＵ

Claims (12)

1. 被写体を予め定められた第１のタイミングで撮像して第１の画像を得るとともに、前記第１のタイミングと異なる第２のタイミングで被写体を撮像して第２の画像を得る画像取得手段と、
   前記第１の画像および前記第２の画像に応じてフリッカーの存在を検知する際、前記第１の画像および前記第２の画像を得る際のフレームレートが予め設定されたフレームレートを超えると、前記第１の画像、前記第２の画像、および前記第１の画像と前記第２の画像とを加算処理した結果得られた第３の画像に基づいて前記フリッカーの周期を検知する検知手段と、
   を有することを特徴とする撮像装置。
2. 前記画像取得手段は、被写体の像に応じた画像を出力する撮像素子において当該画像の蓄積および読み出しのタイミングを制御して前記第１の画像および前記第２の画像を得ており、前記第１のタイミングと前記第２のタイミングとは略逆位相の関係にあることを特徴とする請求項１に記載の撮像装置。
3. 前記検知手段は、前記画像取得手段における前記蓄積および読み出しの周期において前記フリッカーのピークが２回未満であると、前記第１の画像および前記第２の画像を得る際のフレームレートが前記予め設定されたフレームレートを超えると判定することを特徴とする請求項２に記載の撮像装置。
4. 前記検知手段は、前記画像取得手段における前記蓄積および読み出しの周期において前記フリッカーのピークが２回以上あると、前記第１の画像および前記第２の画像に基づいて前記フリッカーの周期を検知することを特徴とする請求項２又は３に記載の撮像装置。
5. 前記検知手段は、フリッカーが検知されないと、フリッカー検知のための検知周期を長くすることを特徴する請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記第３の画像を用いて他の処理を行う処理手段を有することを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記他の処理は、被写体の測光を行う測光処理、被写体の測色を行う測色処理、被写体の追尾を行う追尾処理、被写体に対する合焦を行うＡＦ処理、およびライブビュー画像表示を行う表示処理の少なくとも１つであることを特徴とする請求項６に記載の撮像装置。
8. 前記画像取得手段は、前記第１の画像および前記第２の画像を得る際の蓄積時間を等しくすることを特徴とする請求項１乃至７のいずれか１項に記載の撮像装置。
9. 前記画像取得手段は、前記検知手段により前記フリッカーの周期を検知している場合、前記第１の画像および前記第２の画像を得る際の蓄積時間を、前記フリッカーの周期の１／２倍にすることを特徴とする請求項８に記載の撮像装置。
10. 前記画像取得手段は、前記検知手段により前記フリッカーの周期を検知していない場合、前記第１の画像および前記第２の画像を得る際の蓄積時間を、１／２００秒と１／２４０秒の間の時間にすることを特徴とする請求項８又は９に記載の撮像装置。
11. 被写体を予め定められた第１のタイミングで撮像して第１の画像を得るとともに、前記第１のタイミングと異なる第２のタイミングで被写体を撮像して第２の画像を得る画像取得ステップと、
    前記第１の画像および前記第２の画像に応じてフリッカーの存在を検出する際、前記第１の画像および前記第２の画像を得る際のフレームレートが予め設定されたフレームレートを超えると、前記第１の画像、前記第２の画像、および前記第１の画像と前記第２の画像とを加算処理した結果得られた第３の画像に基づいて前記フリッカーの周期を検知する検知ステップと、
    を有することを特徴とする制御方法。
12. 撮像装置で用いられる制御プログラムであって、
    前記撮像装置が備えるコンピュータに、
    被写体を予め定められた第１のタイミングで撮像して第１の画像を得るとともに、前記第１のタイミングと異なる第２のタイミングで被写体を撮像して第２の画像を得る画像取得ステップと、
    前記第１の画像および前記第２の画像に応じてフリッカーの存在を検出する際、前記第１の画像および前記第２の画像を得る際のフレームレートが予め設定されたフレームレートを超えると、前記第１の画像、前記第２の画像、および前記第１の画像と前記第２の画像とを加算処理した結果得られた第３の画像に基づいて前記フリッカーの周期を検知する検知ステップと、
    を実行させることを特徴とする制御プログラム。