JP6692893B2 - カスコード増幅器用のｄｃバイアスレギュレータ - Google Patents

カスコード増幅器用のｄｃバイアスレギュレータ Download PDF

Info

Publication number
JP6692893B2
JP6692893B2 JP2018507026A JP2018507026A JP6692893B2 JP 6692893 B2 JP6692893 B2 JP 6692893B2 JP 2018507026 A JP2018507026 A JP 2018507026A JP 2018507026 A JP2018507026 A JP 2018507026A JP 6692893 B2 JP6692893 B2 JP 6692893B2
Authority
JP
Japan
Prior art keywords
voltage
pair
transistor
bias
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018507026A
Other languages
English (en)
Other versions
JP2018527821A (ja
Inventor
カーパー，ヴァレリー，エス．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2018527821A publication Critical patent/JP2018527821A/ja
Application granted granted Critical
Publication of JP6692893B2 publication Critical patent/JP6692893B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/181—A coil being added in the gate circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

この開示は、概してカスコード増幅器に関し、より具体的にはカスコード増幅器用のＤＣバイアスレギュレータに関する。
技術的に知られているように、カスコード増幅器は、電界効果トランジスタ（ＦＥＴ）又はバイポーラ接合トランジスタ（ＢＪＴ）の何れかを用いて形成され得る。ＦＥＴの場合には、ゲートが、ソース電極とドレイン電極との間のキャリアの流れを制御するための制御電極として使用され、ＢＪＴの場合には、ベース電極が、エミッタ電極とコレクタ電極との間のキャリアの流れを制御する制御電極として使用される。故に、言及しておくべきことには、ＦＥＴカスコード増幅器が記述されるが、この素材はＢＪＴにも等しく適用されることができる。故に、ＦＥＴのゲート電極はＢＪＴのベース電極と等価であり、ここでは何れも、トランジスタの制御電極として参照される。同様に、ＦＥＴに関する用語ドレイン及びソースは、ＢＪＴに関する用語エミッタ及びコレクタと入れ換えられ得る。
故に、電界効果トランジスタ（ＦＥＴ）カスコード増幅器を考えるに、このようなＦＥＴカスコード増幅器は、コモンゲート（ＣＧ）接続ＦＥＴに直列接続されたコモンソース（ＣＳ）接続ＦＥＴを含んでおり、ＣＳ ＦＥＴのドレインが、ＣＧ ＦＥＴのソースに結合され、ＣＧ ＦＥＴのドレインが、Ｖｄｄ電圧源に結合される。典型的なカスコード構成において、ＣＳ ＦＥＴのサイズ及びＣＧ ＦＥＴのサイズは等しい（すなわち、２つのトランジスタの総ゲート幅が同じＷｇ＿ｃｓ＝Ｗｇ＿ｃｇである）。
一般的に、効果的に動作するためには、カスコード増幅器性能（ＤＣドレイン／コレクタ電流、ＲＦ利得、雑音指数、出力パワー、線形性によって測定される）が、製造プロセス、温度、外部ＤＣバイアス電圧における変動に影響されにくいように、ＤＣバイアス回路又はレギュレータが、ＤＣバイアスレギュレーションを提供（すなわち、ＣＳ ＦＥＴ及びＣＧ ＦＥＴのゲートＤＣバイアス電圧、又はＢＪＴの場合のベースＤＣバイアス電圧を生成）しなければならない。最初の２つの変動は典型的に、トランジスタのピンチオフ電圧Ｖｐ又は閾値電圧の変動として現れる。
カスコード増幅器に特有な、更なる要件は、ドレイン−ソース電流（Ｉｄｓ）がカスコードされた双方のトランジスタのＶｄｓにほぼ依存しないように、双方のＦＥＴが常に飽和領域（Ｖｄｓ＞Ｖｋｎｅｅ）（ここで、Ｖｋｎｅｅは飽和曲線の膝部における電圧である）にあることを確保するための、コモンゲートＦＥＴドレイン−ソース接合のドレイン−ソース電圧（Ｖｄｓ）（Ｖｄｓ＿ｃｇ）とコモンソースＦＥＴドレイン−ソース接合のドレイン−ソース電圧（Ｖｄｓ＿ｃｓ）との間での、Ｖｄｄ（又はバイポーラカスコード増幅器の場合のＶｃｃ）の制御された分圧である。例えば、Ｖｄｄ＝２Ｖ、且つＶｋｎｅｅ＝０．５である場合、Ｖｄｓ＿ｃｇ＝０．４Ｖ、且つＶｄｓ＿ｃｓ＝１．６Ｖである状況、又はＶｄｓ＿ｃｇ＝１．６Ｖ、且つＶｄｓ＿ｃｓ＝０．４Ｖである状況は避けたい。また、技術的に知られているように、等分圧が、カスコード増幅器の最大の出力パワー及び線形性をもたらす。故に、カスコード増幅器用のＤＣバイアスレギュレータは、コモンソーストランジスタ及びコモンゲートトランジスタ（コモンエミッタトランジスタ及びコモンベーストランジスタ）のドレイン−ソース電圧が、設計によって等しく、且つ、製造プロセス、温度及び外部ＤＣバイアス電圧における変動の存在下でも等しいままである状態を強制することができるべきである。
カスコードトランジスタ増幅器用の１つのＤＣバイアスレギュレータが、１９９１年７月１６日に発行された、“Ｍｕｌｔｉｓｔａｇｅ ｃａｓｃａｄｅ ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ａｍｐｌｉｆｉｅｒ”というタイトルの、Ｍｉｌｂｅｒｇｅｒ等を発明者とする米国特許第５，０３２，７９９号（特許文献１）に記載されている。しかしながら、そのようなＤＣバイアスレギュレータは、受動的なＤＣバイアスレギュレータ回路であり、それ故に、製造プロセス、温度及び外部ＤＣバイアス電圧における変動の補償を提供しない。２つの能動的なＤＣバイアスレギュレータが、１９９６年４月９日に発行された、“Ｂｉａｓ Ｃｉｒｃｕｉｔ ｆｏｒ Ｄｅｐｌｅｔｉｏｎ Ｍｏｄｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ”というタイトルの、Ｓｔａｕｄｉｎｇｅｒ等を発明者とする米国特許第５，５０６，５４４号（特許文献２）、及び、２０１１年６月１４日に発行された、“Ａｍｐｌｉｆｉｅｒ ｗｉｔｈ ｃｏｍｐｅｎｓａｔｅｄ ｇａｔｅ ｂｉａｓ”というタイトルの、Ｂｕｓｋｉｎｇ等を発明者とする米国特許第７，９６１，０４９号（特許文献３）に記載されている。それらの２つのＤＣバイアスレギュレータは、プロセス条件変動を補償するが、それらは、コモンソースＦＥＴに特定的であって、この単一のＦＥＴを流れる一定ドレイン電流を維持するために使用されるものであり、一対のＦＥＴを有するカスコード増幅器には適用可能でない。
これまた技術的に知られているように、時々、集積回路に使用される複数の抵抗が、該回路が適正に動作するために、それらの抵抗値において正確な所定の関係を持つことが必要とされる。やはり技術的に知られているように、回路の適正動作のために抵抗値に所定の差を必要とする抵抗を製造することと比較して、等しい抵抗値の抵抗を製造する方が容易である。
これまた技術的に知られているように、所謂ミルマン“受動アベレージャ”にて一対の入力電圧を結合するために使用されるものである図１に示す１つの回路が、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＲＥ、１９４０年９月、第４１３−４７１頁に掲載されたＪａｃｏｂ Ｍｉｌｌｍａｎによる“Ａ Ｕｓｅｆｕｌ Ｎｅｔｗｏｒｋ Ｔｈｅｏｒｅｍ”というタイトルの論文に記載されている。そこに記載されているように、特定のケースにおいて、出力電圧Ｖｏｕｔは、一対の入力電圧Ｖｘ及びＶｙから：
Figure 0006692893
 として生成され、そして、Ｒｘ＝Ｒｙである特定のケースでは：
Figure 0006692893
 である。
米国特許第５０３２７９９号明細書 米国特許第５５０６５４４号明細書 米国特許第７９６１０４９号明細書
本開示によれば、第１の電圧源に直列に接続されたカスコード増幅器構成にて配置された一対のトランジスタを有する増幅器が提供される。一対のトランジスタのうちの第１のトランジスタの制御電極に基準電圧を生成するＤＣバイアス回路と、一対の入力を持つ電圧コンバイナと、を有するＤＣバイアスレギュレータが設けられ、一対の入力のうちの第１の入力が基準電圧に結合され、一対の入力のうちの第２の入力が第１の電圧源に結合される。ＤＣバイアスレギュレータは、基準電圧と第１の電圧源との組み合わせに関係付けられたＤＣバイアス電圧を、一対のトランジスタのうちの第２のトランジスタの制御電極に生成する。
一実施形態において、ＤＣバイアス回路は基準電流を生成し、基準電圧は基準電流に関係付けられる。
本発明者が認識したことには、米国特許第５，５０６，５４４号（上記特許文献２）及び米国特許第７，９６１，０４９号（上記特許文献３）は、単一のコモンソースＦＥＴ増幅器のゲート電極用のＤＣバイアス回路を記載しているが、本出願人が考え出したものは、カスコード増幅器のゲート電極用に２つのＤＣバイアス電圧（一方は、カスコード増幅器のコモンソースＦＥＴのゲート電極用であり、他方は、カスコード増幅器のコモンゲートＦＥＴのゲート電極用である）を、以下のようにして生成する回路、すなわち：
ａ） ２つのトランジスタのドレイン−ソース接合を流れ抜けるＤＣ電流が、これらのトランジスタのピンチオフ電圧の変動の影響を受けにくく、それにより、双方の電圧（一方は、カスコード増幅器のコモンソースＦＥＴのゲート電極に関するものであり、他方は、カスコード増幅器のコモンゲートＦＥＴのゲート電極に関するものである）がピンチオフ電圧を追跡する；
ｂ） ２つのカスコード増幅器トランジスタのドレイン−ソース接合同士の間での外部ＤＣバイアス電圧の、必要な制御された分圧が、公称条件において、並びに、トランジスタのピンチオフ電圧における変動及び／又は外部電圧源Ｖｄｄにおける変動の存在下において、強制される；
ようにして生成する回路である。
このような構成を用いることで、アクティブな、プロセス・温度不変のＤＣバイアスが、カスコード構成にある双方のトランジスタに提供される。より具体的には、バイアスレギュレータは、製造プロセス、温度、及び外部ＤＣ電源における変動に対するカスコード増幅器の性能感度を低下させるとともに、公称動作条件において、並びに、動作条件における変動の存在下において、カスコード増幅器のコモンゲートトランジスタのドレイン−ソース接合とコモンソーストランジスタのドレイン−ソース接合との間での、ＤＣバイアス電圧の所定の分圧を強制する。
一実施形態において、ＤＣバイアスレギュレータは、バイアス回路と、電圧コンバイナ回路とを有する。カスコード増幅器の一対のトランジスタが、第１の電圧源に直列接続される。バイアス回路は、基準電流に関係付けられた第１の出力電圧と、該第１の出力電圧の所定の割合である第２の電圧とを生成し、該第２の電圧が、一対のトランジスタのうちの第１のトランジスタの制御電極に結合される。コンバイナ回路は、バイアス回路によって生成された第１の出力電圧及び第１の電圧源にそれぞれ結合される一対の入力を有し、バイアス回路によって生成された第１の出力電圧と第１の電圧源との組み合わせに関係付けられたＤＣバイアス電圧を、第２のトランジスタの制御電極に生成する。
一実施形態において、コンバイナ回路は、第１の出力電圧によって生成された出力電圧と第１の電圧源との和の関数として、ＤＣバイアス電圧を生成する。
一実施形態において、コンバイナ回路は、第１の出力電圧によって生成された出力電圧と第１の電圧源との平均の関数として、ＤＣバイアス電圧を生成する。
一実施形態において、コンバイナ回路はミルマン受動アベレージャ回路である。
一実施形態において、第１のトランジスタの制御電極に生成されるＤＣバイアス電圧、及び第２のトランジスタの制御電極に生成されるＤＣバイアス電圧は、第１のトランジスタと第２のトランジスタとの双方のドレイン−ソース経路を直列に通り抜ける電流から独立である。
一実施形態において、コンバイナは、一対の抵抗を含み、一対の抵抗のうちの第１の抵抗が、一対の入力のうちの第１の入力とコンバイナの出力との間に接続され、一対の抵抗のうちの第２の抵抗が、一対の入力のうちの第２の入力とコンバイナの出力との間に接続される。
一実施形態において、一対の抵抗は同じ抵抗値を有する。
一実施形態において、前記ＤＣバイアスレギュレータは分圧器回路を含み、該分圧器回路を基準電流が通り抜ける。
一実施形態において、分圧器は、一対の直列接続された抵抗を含み、該直列接続された抵抗を基準電流が通り抜け、該抵抗のうちの一方が、一対のトランジスタのうちの第１のトランジスタの制御電極に結合される電圧を生成し、該抵抗のうちの他方が、コンバイナに結合される電圧を生成する。
一実施形態において、分圧器の一対の抵抗は同じ抵抗値を有する。
一実施形態において、基準トランジスタを流れる電流は、トランジスタの飽和電流であり、電圧源から基準電位への電流は、第１及び第２のトランジスタの双方の飽和電流である。
一実施形態において、一対のトランジスタの制御電極（一対の電極間のキャリアの流れを制御する）に生成されるＤＣバイアス電圧は、一対のトランジスタの一対の電極に等しい電圧を提供する。
一実施形態において、第１電極と第２電極との間のキャリアの流れを制御するための制御電極を有する第１トランジスタと、第１電極と第２電極との間のキャリアの流れを制御するための制御電極を有する第２トランジスタと、を有するカスコード増幅器が提供される。第１トランジスタの第１電極は基準電位に結合され、第２トランジスタの第１電極は第１トランジスタの第２電極に結合され、第２トランジスタの第２電極は第１の電圧源に結合される。基準電圧に結合された基準トランジスタと、基準トランジスタと基準電圧との間に直列に接続された基準分圧器回路と、を有するＤＣバイアスレギュレータが設けられる。ＤＣバイアスレギュレータは、基準トランジスタを流れる一定の基準電流を生成し、基準分圧器回路は、基準電流に関係付けられた第１の出力電圧と、該第１の出力電圧の所定の割合である第２の電圧とを生成し、該第２の電圧が、第１トランジスタの制御電極に結合される。電圧コンバイナ回路が、基準電圧生成回路によって生成された第１の出力電圧及び第１の電圧源にそれぞれ結合された一対の入力を有し、基準電圧によって生成された第１の出力電圧と第１の電圧源との組み合わせに関係付けられたＤＣバイアス電圧を、第２トランジスタの制御電極に生成する。
一実施形態において、コンバイナは、双方のトランジスタの飽和を維持しながら、電圧Ｖｄｓ＿ｃｇと電圧Ｖｄｓ＿ｃｓとを等しくなく分圧する。
本開示の１つ以上の実施形態の細部が、添付の図面及び以下の記載にて説明される。本開示のその他の特徴、目的及び利点が、これらの記載及び図面並びに請求項から明らかになる。
従来技術に従った、２つの入力を有するミルマン“受動アベレージャ”の回路図である。 従来技術に従った、バイアスレギュレータを備えたコモンソースＦＥＴ増幅器の回路図である。 本開示に従ったカスコード増幅器の回路図である。 図４Ａ及び４Ｂは、ＧａＡｓ ＦＥＴの回路モデルを用いてトランジスタを表現しての、図３のカスコード増幅器のコンピュータシミュレーション結果であり、図４Ａは、（Ａ）ＤＣバイアスレギュレータを有しないカスコード増幅器、（Ｂ）コモンソースＦＥＴのみのゲート電極のＤＣバイアスを制御するレギュレータを有するカスコード増幅器、（Ｃ）本開示に従ったカスコード増幅器について、ピンチオフ電圧における変化の関数として、ＤＣドレイン電流ＩＣＡＳＣＯＤＥにおける百分率変化を示している。 図４Ａ及び４Ｂは、ＧａＡｓ ＦＥＴの回路モデルを用いてトランジスタを表現しての、図３のカスコード増幅器のコンピュータシミュレーション結果であり、図４Ｂは、（Ａ）ＤＣバイアスレギュレータを有しないカスコード増幅器、（Ｂ）コモンソースＦＥＴのみのゲート電極のＤＣバイアスを制御するレギュレータを有するカスコード増幅器、（Ｃ）本開示に従ったカスコード増幅器について、ピンチオフ電圧における変化の関数として、Ｖｄｓ＿ｃｇ／Ｖｄｓ＿ｃｓ比を示している。 本開示に従った、一対のカスコード構成のトランジスタの間に安定化抵抗を結合させたカスコード増幅器の回路図である。 本開示に従った、第１のカスコード増幅器段が第２のコモンソース増幅器段に給電する二段カスケード式増幅器の回路図である。 ２つの入力と可変抵抗Ｒｘ及びＲｙとを有するミルマン“受動アベレージャ”の回路図である。 ２つの入力を有するとともに、トランジスタＱｘ及びＱｙとして実装された電圧可変抵抗を有するミルマン“受動アベレージャ”の回路図である。 様々な図中の似通った参照符号は同様の要素を指し示している。
次に、図３を参照するに、図示のようにカスコード増幅器１２として構成された、等しい総ゲート幅Ｗｇ＿ｃｓ＝Ｗｇ＿ｃｇの、ここではＦＥＴである一対のトランジスタＣＳ ＦＥＴ及びＣＧ ＦＥＴと、ＤＣバイアスレギュレータ１４とを有する増幅器１０が示されている。カスコード増幅器１０の一対のトランジスタＣＳ ＦＥＴ及びＣＧ ＦＥＴは、図示のように、第１の電圧源Ｖｄｄとグランド電位との間に直列に接続されている。入力ＲＦ信号が、増幅器１０による増幅のために、図示のように、ＣＳ ＦＥＴのゲートに供給され、指し示されるように、ＣＧ＿ＦＥＴのドレインに出力ＲＦ信号が生成される。
ＣＧ ＦＥＴのソース（Ｓ）電極とドレイン（Ｄ）電極との間の電圧Ｖｄｓ＿ｃｇが、ＣＳ ＦＥＴのソース（Ｓ）電極とドレイン（Ｄ）電極との間の電圧Ｖｄｓ＿ｃｓと等しくなるためには、（Ｖｄｄ＝Ｖｄ＿ｃｇ、すなわち、ＶｄｄとＶｄ＿ｃｇを分離するＲＦチョークＬ１がゼロのＤＣ抵抗を持つと仮定して、）Ｖｄ＿ｃｓがＶｄｄ／２に等しい必要がある。なお、この一般的に使用される表記において、（Ａ）Ｖｓ＿ｃｓ＝０であるので、Ｖｄｓ＿ｃｓ＝Ｖｄ＿ｃｓ−Ｖｓ＿ｃｓ ＝Ｖｄ＿ｃｓであり、且つ（Ｂ）Ｖｄｓ＿ｃｇ＝Ｖｄ＿ｃｇ−Ｖｓ＿ｃｇ＝Ｖｄｄ−Ｖｄ＿ｃｓである。
Ｖｄｓ＿ｃｓがＶｄｓ＿ｃｇと等しくなるためには、Ｖｇｓ＿ｃｇがＶｇｓ＿ｃｓと等しい必要がある。何故なら、それらは、同じ電流ＩＣＡＳＣＯＤＥを共有し、且つそれらのサイズが等しいＷｇ＿ｃｓ＝Ｗｇ＿ｃｇであるためである。なお、ＣＧ ＦＥＴ及びＣＳ ＦＥＴの双方が飽和電流ＩＣＡＳＣＯＤＥで動作するとともに、カスコード構成は電流共有構成である。故に、Ｖｇｓ＿ｃｇ＝Ｖｇ＿ｃｇ−Ｖｓ＿ｃｇ＝Ｖｇ＿ｃｇ−Ｖｄ＿ｃｓ＝Ｖｇ＿ｃｇ−Ｖｄｄ／２、又は、Ｖｇ＿ｃｇ＝Ｖｄｄ／２＋Ｖｇｓ＿ｃｇである。Ｖｇｓ＿ｃｇをＶｇｓ＿ｃｓに等しくしたいので、Ｖｇ＿ｃｇ＝Ｖｄｄ／２＋Ｖｇｓ＿ｃｓにしたい。従って、Ｖｄｓ＿ｃｓ＝Ｖｄｓ＿ｃｇであるためには、Ｖｇ＿ｃｇが［Ｖｄｄ＋２Ｖｇｓ＿ｃｓ］／２に等しくなければならない。
なお、Ｑｒｅｆ、ＣＳ ＦＥＴ及びＣＧ ＦＥＴは全て、同一の集積回路上で近接して形成され、それ故に、半導体材料特性及び環境条件の双方がこれら３つのトランジスタに対して同じである。従って、基準トランジスタＱＲＥＦは、基準トランジスタＱＲＥＦのソース電極Ｓ及びドレイン電極Ｄを流れ且つ直列接続された抵抗Ｒ１ａ及びＲ１ｂを流れる基準電流ＩＲＥＦ（ここでは、例えば、飽和電流）を生成する。ＤＣバイアスレギュレータ１４は、基準トランジスタＱＲＥＦ及び直列接続された抵抗器Ｒ１ａ及びＲ１ｂを流れる基準電流ＩＲＥＦの関数として、ＣＳ ＦＥＴ及びＣＧ ＦＥＴのゲート電極に対して、それぞれ、バイアス電圧Ｖｇ＿ｃｓ及びＶｇ＿ｃｇを生成する。
より具体的には、ＤＣバイアスレギュレータ１４は、バイアス回路１６と、ここでは図１のミルマン平均化回路である電圧コンバイナ回路１８とを含んでいる。バイアス回路１６は、図示のように、直列接続された抵抗Ｒ１ａ及びＲ１ｂを有する分圧器１７を介して電圧Ｖｓｓとグランドとの間に直列に接続された、電流源１５として接続された基準トランジスタＱＲＥＦを含んでいる。バイアス回路１６の分圧器１７は、基準電流ＩＲＥＦと抵抗Ｒ１ａ及びＲ２ｂの和とに関係付けられた第１の出力電圧Ｖ１ｂ（すなわち、Ｖ１ｂ＝ＩＲＥＦ（Ｒ１ａ＋Ｒ１ｂ））と、第２の電圧Ｖｇ＿ｃｓ＝ＩＲＥＦＲ１ａ／（Ｒ１ａ＋Ｒ１ｂ）とを生成する。故に、Ｖｇ＿ｃｓは、出力電圧Ｖ１ｂの所定の割合Ｒ１ａ／（Ｒ１ａ＋Ｒ１ｂ）であり、この第２の電圧Ｖｇ＿ｃｓが、一対のトランジスタのうちの、ここではＣＳ ＦＥＴである第１のトランジスタのゲート電極Ｇに結合されている。
コンバイナ回路１８は、分圧器１７によって生成された第１の出力電圧Ｖｇ＿ｃｓ及び第１の電圧源Ｖｄｄにそれぞれ結合された一対の入力２０、２２を有し、第１の出力電圧Ｖｇ＿ｃｓ及び第１の電圧源Ｖｄｄの組み合わせに関係付けられたＤＣバイアス電圧Ｖｇ＿ｃｇを、ここでは第２のトランジスタＣＧ ＦＥＴのゲート電極Ｇである制御電極に生成する。より具体的には、ここではＶｇ＿ｃｓ＝Ｖ１ｂ／２であるようにＲ１ａ＝Ｒ１ｂであり、それ故に、コンバイナ１８のＲｘとＲｙとが等しく且つＲ１ａよりも遥かに大きいとして、コンバイナ回路１８は、電圧Ｖ１ｂと第１電圧源Ｖｄｄとの和の関数（ここでは、［Ｖ１ｂ＋Ｖｄｄ］／２）としてＤＣバイアス電圧Ｖｇ＿ｃｇを生成するようにされる。Ｖ１ｂ＝２Ｖｇ＿ｃｓ、Ｖｇ＿ｃｇ＝［２Ｖｇ＿ｃｓ＋Ｖｄｄ］／２であり、故に上述のように、ＣＧ ＦＥＴのソース電極Ｓとドレイン電極Ｓとの間の電圧Ｖｄｓ＿ｃｇが、ＣＳ ＦＥＴのソース電極Ｓとドレイン電極Ｄとの間の電圧Ｖｄｓ＿ｃｓに等しくなる。なお、この構成では、Ｖｇ＿ｃｇは、ＩＣＡＳＣＯＤＥに直接的には依存せず、Ｖｇ＿ｃｓを介してのみ依存する。なお、また、Ｖｇ＿ｃｇはＶｇ＿ｃｓをトレースし、すなわち、ＣＳ、ＣＧ及びＱｒｅｆのＦＥＴのピンチオフ電圧が製造及び／又は温度によって変化する場合、ＩＣＡＳＣＯＤＥを一定に保ってＶｄｓ＿ｃｓ＝Ｖｄｓ＿ｃｇとするように、Ｖｇ＿ｃｓ及びＶｇ＿ｃｇがともに、バイアスレギュレータ構成によって自動的に調節される。
なお、最後に、Ｒ１ａ＝Ｒ１ｂである（上述のように、等しい抵抗値の抵抗の製造は非常に正確である）ので、分圧器１７は、コンバイナ１８の入力２０に供給される出力電圧の正確に半分である電圧Ｖｇ＿ｃｓを生成する（すなわち、上述の式から、実際の電圧Ｖｄｄとは無関係に、ＶｄｄがＶｄｓ＿ｃｓとＶｄｓ＿ｃｇとの間に分かれることになる）。故に、Ｖｄｄの実際の電圧とは無関係に、ＣＧ ＦＥＴのソース電極Ｓとドレイン電極Ｓとの間の電圧Ｖｄｓ＿ｃｇが、ＣＳ ＦＥＴのソース電極Ｓとドレイン電極Ｄとの間の電圧Ｖｄｓ＿ｃｓに等しくなり、Ｖｄｄの変動に無依存の回路、そして詳細に後述するように、ピンチオフ電圧Ｖｐの変動に無依存の回路がもたらされる。
図３を参照するに、上述のミルマンの定理によれば：
Figure 0006692893
 である。
Ｒｙ＝Ｒｘを選択し、且つＬ２がゼロＤＣ抵抗を持つと仮定すると：
Figure 0006692893
 である。
（Ｌ１がゼロＤＣ抵抗を持つと仮定して、）以下：
Figure 0006692893
 を確実にする必要がある。

これが真であるためには、（Ｌ３がゼロＤＣ抵抗を持ち、Ｒｈでの電圧降下が無視でき、ＣＳ ＦＥＴとＣＧ ＦＥＴとが同じ総ゲート幅Ｗｇ＿ｃｓ＝Ｗｇ＿ｃｇを持つと仮定して、）以下：
Figure 0006692893
 を強制しなければならない。
Ｒ１ａ＝Ｒ１ｂである場合（Ｒｘ≫Ｒ１ａであると仮定して）、Ｖ１ｂ＝２Ｖｇ＿ｃｓであることを確実にすることにより、式（２）及び（５）から、式（３）の等分圧Ｖｄｓ＿ｃｇ＝Ｖｄｓ＿ｃｓが強制される。
故に、要約すると、図１を参照して：
ＣＳ ＦＥＴのソース−ドレイン電圧（Ｖｄｓ＿ｃｓ）がＣＧ ＦＥＴのソース−ドレイン電圧（Ｖｄｓ＿ｃｇ）に等しくなるためには：
− Ｖｇ＿ｃｇが（Ｖｄｄ＋２Ｖｇ＿ｃｓ）／２に等しくあるべきである；
− ミルマン“受動アベレージャ”１８の第１の入力２０における電圧Ｖ１ｂが２Ｖｇ＿ｃｓに等しいように、Ｒ１ａ＝Ｒ１ｂである；
− Ｒｘ＝Ｒｙ≫Ｒ１ａであり、それ故に：
・ミルマン“受動アベレージャ”の出力２１における電圧Ｖｇ＿ｃｇが、ミルマン“受動アベレージャ”入力２０及び２２における電圧の平均に等しく、故に、Ｖｇ＿ｃｇ＝（Ｖｄｄ＋２Ｖｇ＿ｃｓ）／２の条件を満足して、Ｖｄｓ＿ｃｓ＝Ｖｄｓ＿ｃｇを強制する；
・ミルマン“受動アベレージャ”の抵抗Ｒｘを流れる電流が、基準トランジスタＱｒｅｆを流れる基準電流Ｉｒｅｆよりも遥かに小さい。
回路１０を完成させるに、ＲＦ入力信号が、従来からのＤＣ阻止キャパシタＣ５を介してＣＳ ＦＥＴのゲート電極Ｇに供給され、ＣＧ ＦＥＴのドレインが、ＤＣ阻止キャパシタＣ２を介してＲＦ出力に結合される。Ｃ１、Ｃ３及びＣ４は、ＲＦ阻止インダクタＬ１−Ｌ３とともに、バイアスレギュレータ及びＶｄｄと、トランジスタＣＳ＿ＦＥＴ及びＣＧ＿ＦＥＴと、の間のＤＣ接続を可能にしながらＲＦ接続を防止するバイパスキャパシタである。抵抗Ｒｈは、バイアスレギュレータとＣＳ ＦＥＴのゲート電極Ｇとの間の追加の低周波（Ｌ３及びＣ４はもはやＡＣ信号を阻止するのに有効ではない）アイソレーションを提供する。
次に、図４Ａ及び４Ｂを参照するに、図４Ａ及び４Ｂは、図３のカスコード増幅器のコンピュータシミュレーション結果を示しており、図４Ａは、（Ａ）ＤＣバイアスレギュレータを有しないカスコード増幅器、（Ｂ）コモンソースＦＥＴのみのゲート電極のＤＣバイアスを制御するレギュレータを有するカスコード増幅器、（Ｃ）本開示に従ったカスコード増幅器について、ピンチオフ電圧における変化の関数として、ＤＣドレイン電流ＩＣＡＳＣＯＤＥにおける百分率変化を示しており、そして、図４Ｂは、（Ａ）ＤＣバイアスレギュレータを有しないカスコード増幅器、（Ｂ）コモンソースＦＥＴのみのゲート電極のＤＣバイアスを制御するレギュレータを有するカスコード増幅器、（Ｃ）本開示に従ったカスコード増幅器について、ピンチオフ電圧における変化の関数として、Ｖｄｓ＿ｃｇ／Ｖｄｓ＿ｃｓ比を示している。これらのカーブが示すことには、カスコードＤＣバイアスレギュレータは、要求される機能：
１． ピンチオフ電圧Ｖｐ変動に対する低下された感度；
２． ＣＳ ＦＥＴのドレイン−ソース電圧と、ＣＧ ＦＥＴのドレイン−ソース電圧との強制された等しさ；
を実際に示している。
次に、図５を参照するに、カスコード増幅器１０’が示されている。ここでは、図示のように、ＣＧ ＦＥＴのソースとＣＳ ＦＥＴのドレインとの間に安定化抵抗Ｒｎが接続されている。抵抗Ｒｎの機能は、回路の利得を犠牲にして、回路の安定性を向上させることである。この場合、抵抗器Ｒｎを含めたことにより、Ｖｄｓ＿ｃｓ＝Ｖｄｓ＿ｃｇを保証するためには、抵抗Ｒｘ及びＲｙの抵抗値が、式（１６）に示されて導出される比を満足する必要がある。
図５を参照するに、ミルマンの定理によれば（Ｌ２はゼロＤＣ抵抗を有すると仮定して）、
Figure 0006692893
 であり、Ｒｙ＝ａＲｘ、且つＲｘ≫Ｒ１である場合、
Figure 0006692893
 である。
以下：
Figure 0006692893
 を保証する必要がある。
これが真であるためには、（Ｖｇ＿ｃｓ１＝Ｖｂｃであると仮定し、換言して、Ｌ３がゼロＤＣ抵抗を持ち且つＲｈでの電圧降下が無視できると仮定し、また、ＣＳ ＦＥＴ及びＣＧ ＦＥＴに同じ総ゲート幅Ｗｇ＿ｃｓ＝Ｗｇ＿ｃｇを持たせて）、以下：
Figure 0006692893
 が強制されなければならない。
ここでは、Ｒｋ、Ｒ１、Ｒｎ、Ｖｄｄ、及びＩｃａｓｃｏｄｅに関してＶｓ＿ｃｇを表す必要があり（Ｌ１はゼロＤＣ抵抗を持つと仮定して）、
Figure 0006692893
 であり、Ｖｄｓ＿ｃｇ＝Ｖｄ＿ｃｓであるので、
Figure 0006692893
 である。（９）及び（１３）から、
Figure 0006692893
 であり、（７）と（１４）とを組み合わせて、
Figure 0006692893
 である。（１５）を用いて、Ｖｄｓ＿ｃｓ＝Ｖｄｓ＿ｃｇを強制する比ａ＝Ｒｙ／Ｒｘを：
Figure 0006692893
 として導出することができる。
次に、図６を参照するに、第１のカスコード増幅器段（ステージ）１２’が第２のコモンソース増幅器段１３’に給電する二段カスケード式増幅器１０”が示されている。また、留意されたいことには、ここでは、２つの増幅器１２’及び１３’のカスケード接続のため、図示のように、入力整合回路（マッチングネットワーク）３０、ステージ間整合回路３２、及び出力整合回路３４が含められている。ここでは、増幅器１０’の安定性を向上させるために、カスコード増幅器１２’はまた、図示のように、ＣＧ ＦＥＴ１のソースとＣＳ ＦＥＴ２のドレインとの間に直列に接続された抵抗Ｒｎを含んでいる。また、カスコード増幅器段１２’とコモンソース増幅器段１３’との間の低周波（すなわち、ＲＦ入力信号の周波数よりも遥かに低い周波数での）アイソレーションを向上させるために、図示のように、ＶｄｄとＣＧ ＦＥＴ１のドレインとの間に直列に接続された、ここでは抵抗Ｒｋ及びＲＬであるアイソレーション回路３６も含められており、ステージ間整合回路３２によって、カスコード増幅器段１２とコモンソース増幅器段１３’との間のインピーダンス整合が提供される。なお、バイパスキャパシタＣ１、Ｃ３、Ｃ４、Ｃ６及びＣ７、並びにＲＦチョークＬ２、Ｌ６及びＬ７も、図示のように配置されて含められている。
これまた留意されたいことには、バイアス回路１６’は、電流源１５に直列に接続された唯一の抵抗Ｒ１を含んでいる。ここでは、電流源は、示されるように、基準電流ＩＲＥＦを生成する。基準電流ＩＲＥＦがＲ１を通り抜けて、示されるように、ＤＣバイアス回路１６’からの出力電圧Ｖｂｃを生成する。出力電圧Ｖｂｃは、図示のように、以下に供給される：
（Ａ）ここではバイアスレギュレータ１４とトランジスタＣＳ ＦＥＴ１との間の低周波アイソレーションを高めるために使用されているＲＦチョークＬ３及び抵抗Ｒｈを介して、ＤＣバイアス電圧Ｖｇ＿ｃｓ１を提供するよう、ＣＳ ＦＥＴ１のゲート；
（Ｂ）低周波アイソレーション用の抵抗Ｒｅ及びＲＦチョークＬ７を介して、ＤＣバイアス電圧Ｖｇ＿ｃｓ２を提供するよう、コモンソース段１３’のＣＳ ＦＥＴ２のゲート；及び
（Ｃ）電圧コンバイナ回路１８の入力２０。
コンバイナの第２の入力２２は、図示のように、抵抗ＲｋとＲＬとの間のジャンクションにおける電圧が供給される。故に、入力２２における電圧は、後述するように、電圧Ｖｄｄの一部である。
コンバイナ１８内の抵抗に関する値Ｒｘ及びＲｙは、選択されたＲｋ、ＲＬ、及びＲｎ値に基づいて、カスコード増幅器１２’内のＣＳ ＦＥＴ及びＣＧ ＦＥＴに対して等しいドレイン−ソース電圧を強制するように、より具体的には、ＣＳ ＦＥＴ１のＶｄｓ＿ｃｓ（Ｖｄｓ＿ＣＳ ＦＥＴ１）がＣＧ ＦＥＴ１のＶｄｓ＿ｃｇ（Ｖｄｓ＿ＣＧ ＦＥＴ１）に等しくなることを強制するように計算される。より具体的には、Ｖｄｓ＿ＣＳ ＦＥＴ１＝Ｖｄｓ＿ＣＧ ＦＥＴ１を保証するためには、以下に示されて導出される関係（２７）が満足されなければならない。
図６を参照するに、ミルマンの定理によれば（Ｌ２はゼロＤＣ抵抗を有すると仮定して）、
Figure 0006692893
 であり、Ｒｙ＝ａＲｘ、且つＲｘ≫Ｒ１である場合、
Figure 0006692893
 である。
以下：
Figure 0006692893
 を保証する必要がある。
これが真であるためには、（Ｖｇ＿ｃｓ１＝Ｖｂｃであると仮定し、換言して、Ｌ３がゼロＤＣ抵抗を持ち且つＲｈでの電圧降下が無視できると仮定し、また、ＣＳ ＦＥＴ及びＣＧ ＦＥＴに同じ総ゲート幅Ｗｇ＿ｃｓ＝Ｗｇ＿ｃｇを持たせて）、以下：
Figure 0006692893
 が強制されなければならない。
ここでは、Ｒｋ、Ｒ１、Ｒｎ、Ｖｄｄ、及びＩｃａｓｃｏｄｅに関してＶｇ＿ｃｇ１を表す必要があり、Ｌ１はゼロＤＣ抵抗を持つと仮定して、
Figure 0006692893
 であり、Ｖｄｓ＿ｃｇ１＝Ｖｄ＿ｃｓ１であるので、
Figure 0006692893
 である。（２０）及び（２４）から、
Figure 0006692893
 であり、（１８）と（２５）とを組み合わせて、
Figure 0006692893
 である。（２６）を用いて、Ｖｄｓ＿ｃｓ１＝Ｖｄｓ＿ｃｇ１を強制する比ａ＝Ｒｙ／Ｒｘを：
Figure 0006692893
 として導出することができる。
これに代わる例では、Ｒｙ及びＲｘは、Ｖｄｓ＿ＣＳ１とＶｄｓ＿ＣＧ１との間の任意の関係を得るように設定されることができる。
Ｒｋ及びＲＬは典型的に、これらに付随するＤＣ電圧降下を小さくするように、小さい抵抗値に設定される。同時に、それらの非ゼロの抵抗は、電気的な相互接続及びリアクティブ回路成分Ｌ１、Ｌ６、Ｃ１及びＣ６に関連する潜在的な共鳴の品質係数を低下させるのに役立つ。ひいては、より低い共鳴品質係数が回路の安定性を向上させる。
本開示の多数の実施形態を説明してきた。そうとはいえ、理解されるように、本開示の精神及び範囲を逸脱することなく、様々な変更が為され得る。例えば、上述のように、トランジスタはＢＪＴであってもよい。また、抵抗Ｒｘ及びＲｙ、並びにＲ１ａ及びＲ１ｂは、１以外の、Ｖｄｓ＿ｃｇに対するＶｄｓ＿ｃｓの比を生み出すように選択されてもよい。なお、Ｒ１ａ及びＲ１ｂが一定に保たれる場合、Ｒｘ及びＲｙを変えることで、Ｖｄｄとグランドとの間のカスコードを流れる電流を変えることなく、異なるＶｄｓ＿ｃｓ／Ｖｄｓ＿ｃｇ比を生み出すことができる。また、抵抗Ｒｘ及びＲｙは、Ｖｄｓ＿ｃｓ／Ｖｄｓ＿ｃｇ比を動的に変化させるために、図７Ａに示す可変抵抗として実装されてもよい。また、抵抗Ｒｘ及びＲｙは、図７Ｂに示す電界効果トランジスタ（ＦＥＴ）Ｑｘ及びＱｙの形態をした電圧可変抵抗として実装されてもよく、この場合、これらのＦＥＴの制御（ゲート）回路に与えられる２つの外部電圧Ｖｘ及びＶｙが、それぞれ、ＦＥＴであるＱｘ及びＱｙのドレイン−ソース抵抗を設定する。故に、言及しておくべきことには、上述のように基準電流を生成するために１つのＤＣバイアス回路１６を使用してきたが、他のバイアス回路が使用されてもよい。
もはや理解されるはずのことには、本開示に従った増幅器は、第１の電圧源に直列に接続された、カスコード増幅器構成にて配置された一対のトランジスタと、ＤＣバイアスレギュレータであり、上記一対のトランジスタのうちの第１のトランジスタの制御電極に基準電圧を生成するＤＣバイアス回路、及び一対の入力を持つ電圧コンバイナであり、上記一対の入力のうちの第１の入力が上記基準電圧に結合され、且つ上記一対の入力のうちの第２の入力が上記第１の電圧源に結合されて、上記基準電圧と上記第１の電圧源との組み合わせに関係付けられたＤＣバイアス電圧を、上記一対のトランジスタのうちの第２のトランジスタの制御電極に生成する、電圧コンバイナ、を有するＤＣバイアスレギュレータと、を含む。
この増幅器は、以下の特徴のうちの１つ以上を、個別に又は組み合わせて含み得る：上記ＤＣバイアス回路は基準電流を生成し、上記基準電圧は上記基準電流に関係付けられる；上記コンバイナはミルマン受動アベレージャである；上記一対のトランジスタのうちの上記第２のトランジスタの上記制御電極に生成される上記ＤＣバイアス電圧は、上記一対のトランジスタのうちの上記第１のトランジスタと上記一対のトランジスタのうちの上記第２のトランジスタとの双方を直列に通り抜ける電流の変動から独立である；上記コンバイナは、一対の抵抗を含み、上記一対の抵抗のうちの第１の抵抗が、上記一対の入力のうちの第１の入力と上記コンバイナの出力との間に接続され、上記一対の抵抗のうちの第２の抵抗が、上記一対の入力のうちの第２の入力と上記コンバイナの上記出力との間に接続されている；上記一対の抵抗は同じ抵抗値を有する；上記一対の抵抗は異なる抵抗値を有する；上記一対の抵抗は可変抵抗値を有する；上記分圧器は、一対の直列接続された抵抗を含み、上記基準電流が上記直列接続された抵抗を通り抜け、該抵抗のうちの一方が、上記一対のトランジスタのうちの上記第１のトランジスタの上記制御電極に結合される上記電圧を生成し、該抵抗の組み合わせが、上記コンバイナに結合される上記電圧を生成する；上記分圧器は、一対の直列接続された抵抗を含み、上記基準電流が上記直列接続された抵抗を通り抜け、該抵抗の組み合わせが、上記コンバイナに結合される上記電圧を生成し、該抵抗のうちの他方が、上記一対のトランジスタのうちの上記第１のトランジスタの上記制御電極に結合される上記電圧を生成する；上記ＤＣバイアスレギュレータは、分圧器と、電圧コンバイナ回路とを有し、上記カスコード増幅器の上記一対のトランジスタは、第１の電圧源に直列に接続され、上記分圧器は、基準電流に関係付けられた第１の出力電圧と、該第１の出力電圧の所定の割合である第２の電圧とを生成し、該第２の電圧は、上記一対のトランジスタのうちの第１のトランジスタの制御電極に結合され、上記コンバイナ回路は、上記分圧器によって生成された上記第１の出力電圧と、上記第１の電圧源と、にそれぞれ結合された一対の入力を有して、上記基準電圧によって生成された上記第１の出力電圧と上記第１の電圧源との組み合わせに関係付けられたＤＣバイアス電圧を、上記一対のトランジスタのうちの第２のトランジスタの制御電極に生成する；上記コンバイナ回路は、上記基準電圧によって生成された上記第１の出力電圧と上記第１の電圧源との和の関数として、上記ＤＣバイアス電圧を生成する；上記コンバイナ回路は、上記基準電圧によって生成された上記第１の出力電圧と上記第１の電圧源との平均の関数として、上記ＤＣバイアス電圧を生成する；又は、上記基準トランジスタを流れる電流は、上記基準トランジスタの飽和電流であり、上記電圧源から上記基準電位への電流は、上記一対のトランジスタのうちの上記第１のトランジスタと上記一対のトランジスタのうちの上記第２のトランジスタとの双方の飽和電流である。
これまたもはや理解されるはずのことには、本開示に従ったカスコード増幅器は、第１電極と第２電極との間のキャリアの流れを制御するための制御電極を有する第１トランジスタ、及び第１電極と第２電極との間のキャリアの流れを制御するための制御電極を有する第２トランジスタであり、上記第１トランジスタの上記第１電極は基準電位に結合され、上記第２トランジスタの上記第１電極は上記第１トランジスタの上記第２電極に結合され、上記第２トランジスタの上記第２電極は第１の電圧源に結合される、第１トランジスタ及び第２トランジスタと、ＤＣバイアスレギュレータであり、第２の電圧源に結合された基準トランジスタ、及び上記基準トランジスタと上記基準電位との間に直列に接続された基準分圧器回路を有し、当該ＤＣバイアスレギュレータは、上記基準トランジスタを流れる基準電流を生成し、上記基準分圧器回路は、上記基準電流に関係付けられた第１の出力電圧と、該第１の出力電圧の所定の割合である第２の電圧とを生成し、該第２の電圧が、上記第１トランジスタの上記制御電極に結合される、ＤＣバイアスレギュレータと、一対の入力を有する電圧コンバイナ回路であり、上記一対の入力が、それぞれ、上記基準分圧器回路によって生成された上記第１の出力電圧、及び上記第１の電圧源に結合されて、上記基準分圧器回路によって生成された上記第１の出力電圧と上記第１の電圧源との組み合わせに関係付けられたＤＣバイアス電圧を、上記第２トランジスタの上記制御電極に生成する、電圧コンバイナ回路とを含む。
このカスコード増幅器は、以下の特徴のうちの１つ以上を、個別に又は組み合わせて含み得る：上記コンバイナ回路は、上記基準電圧によって生成された上記第１の出力電圧と上記第１の電圧源との和の関数として、上記ＤＣバイアス電圧を生成する；上記コンバイナ回路は、上記基準電圧によって生成された上記第１の出力電圧と上記第１の電圧源との平均の関数として、上記ＤＣバイアス電圧を生成する；上記基準トランジスタを流れる上記電流は、上記基準トランジスタの飽和電流であり、上記電圧源から上記基準電位への電流は、上記第１トランジスタと上記第２トランジスタとの双方の飽和電流である；上記第１トランジスタ及び上記第２トランジスタの上記制御電極に生成される上記ＤＣバイアス電圧は、上記第２トランジスタの上記第１電極と上記第２電極との間の電圧に等しい電圧を、上記第１トランジスタの上記第１電極と上記第２電極との間に生成する。
これまたもはや理解されるはずのことには、本開示に従った増幅器は、第１トランジスタであり、当該第１トランジスタの第１電極と第２電極との間のキャリアの流れを制御するための制御電極を有し、該第１電極は電圧源に結合される、第１トランジスタと、第２トランジスタであり、当該第２トランジスタの第１電極と第２電極との間のキャリアの流れを制御するための制御電極を有し、該第２電極は基準電位に結合される、第２トランジスタと、一端が上記第１トランジスタの上記第２電極に接続され、第２端が上記第２トランジスタの上記第１電極に接続された抵抗とを含む。この増幅器は、以下の特徴のうちの１つ以上を、個別に又は組み合わせて含み得る：当該増幅器は、基準トランジスタを有するＤＣバイアスレギュレータを含み、上記ＤＣバイアスレギュレータは、上記基準トランジスタを流れる基準電流を生成し、善意ＤＣバイアスレギュレータは、上記基準トランジスタを流れる上記基準電流の関数として、上記第１トランジスタ及び上記第２トランジスタの各々のＤＣバイアス電圧を生成する；上記ＤＣバイアスレギュレータは電圧コンバイナ回路を有し、上記ＤＣバイアスレギュレータは、上記基準電流に関係付けられた電圧を生成し、該電圧が、上記第１トランジスタの制御電極に結合され、上記コンバイナ回路は、一対の入力を有し、上記コンバイナ回路は、該一対の入力が、それぞれ、上記ＤＣバイアスレギュレータによって生成された上記電圧、及び上記電圧源に結合されて、上記ＤＣバイアスレギュレータによって生成された上記出力電圧と上記電圧源との組み合わせに関係付けられたバイアス電圧を、上記第２トランジスタの制御電極に生成する；上記コンバイナはミルマン受動アベレージャである；上記第２トランジスタの上記制御電極に生成される上記ＤＣバイアス電圧は、上記第１トランジスタと上記第２トランジスタとの双方を直列に通り抜ける電流の変動から独立である；上記コンバイナは、一対の抵抗を含み、上記一対の抵抗のうちの第１の抵抗が、上記一対の入力のうちの第１の入力と上記コンバイナの出力との間に接続され、上記一対の抵抗のうちの第２の抵抗が、上記一対の入力のうちの第２の入力と上記コンバイナの上記出力との間に接続されている；上記一対の抵抗は同じ抵抗値を有する；上記一対の抵抗は異なる抵抗値を有する；上記一対の抵抗は可変抵抗値を有する；上記ＤＣバイアスレギュレータは分圧器回路を含み、上記基準電流が上記分圧器回路を通り抜ける；上記分圧器は、一対の直列接続された抵抗を含み、上記基準電流が上記直列接続された抵抗を通り抜け、該抵抗のうちの一方が、上記第１トランジスタの上記制御電極に結合される上記電圧を生成し、該抵抗のうちの他方が、上記コンバイナに結合される上記電圧を生成する；上記ＤＣバイアスレギュレータは分圧器回路を含み、上記基準電流が上記分圧器回路を通り抜ける；上記分圧器は、一対の直列接続された抵抗を含み、上記基準電流が上記直列接続された抵抗を通り抜け、該抵抗の組み合わせが、上記第１トランジスタの制御電極に結合される上記電圧を生成し、該抵抗のうちの他方が、上記コンバイナに結合される上記電圧を生成する；上記分圧器の上記一対の抵抗は同じ抵抗値を有する；上記ＤＣバイアスレギュレータは、バイアス回路と；電圧コンバイナ回路とを有し、上記バイアス回路は、基準電流に関係付けられた第１の出力電圧と、該第１の出力電圧の所定の割合である第２の電圧とを生成し、該第２の電圧は、上記第２トランジスタの上記制御電極に結合され、上記コンバイナ回路は、上記分圧器によって生成された上記第１の出力電圧と、上記電圧源と、にそれぞれ結合された一対の入力を有して、上記基準電圧によって生成された上記第１の出力電圧と上記電圧源との組み合わせに関係付けられたＤＣバイアス電圧を、上記第１トランジスタの上記制御電極に生成する；上記コンバイナ回路は、上記基準電圧によって生成された上記第１の出力電圧と上記電圧源との和の関数として、上記ＤＣバイアス電圧を生成する；上記コンバイナ回路は、上記基準電圧によって生成された上記第１の出力電圧と上記電圧源との平均の関数として、上記ＤＣバイアス電圧を生成する；又は、上記基準トランジスタを流れる電流は、上記基準トランジスタの飽和電流であり、上記電圧源から上記基準電位への電流は、上記第１トランジスタと上記第２トランジスタとの双方の飽和電流である。
従って、その他の実施形態も以下の請求項の範囲内にある。

Claims (11)

  1. 第１の電圧源に直列に接続された、カスコード増幅器構成にて配置された一対のトランジスタと、
    ＤＣバイアスレギュレータであり、
    第１の出力電圧と、前記一対のトランジスタのうちの第１のトランジスタの制御電極への第１のＤＣバイアス電圧と、を生成するＤＣバイアス回路であり、当該ＤＣバイアス回路は基準電流を生成し、前記第１の出力電圧は前記基準電流に関係付けられ、前記第１のＤＣバイアス電圧は前記第１の出力電圧の１／２である、ＤＣバイアス回路、及び
    一対の入力を持つ電圧コンバイナであり、前記一対の入力のうちの第１の入力が前記第１の出力電圧に結合され、且つ前記一対の入力のうちの第２の入力が前記第１の電圧源に結合されて、前記第１の出力電圧と前記第１の電圧源との平均である第２のＤＣバイアス電圧を、前記一対のトランジスタのうちの、前記第１の電圧源に接続された第２のトランジスタの制御電極に生成する、電圧コンバイナ、
    を有するＤＣバイアスレギュレータと、
    を有する増幅器。
  2. 前記コンバイナはミルマン受動アベレージャである、請求項１に記載の増幅器。
  3. 前記一対のトランジスタのうちの前記第２のトランジスタの前記制御電極に生成される前記第２のＤＣバイアス電圧は、前記一対のトランジスタのうちの前記第１のトランジスタと前記一対のトランジスタのうちの前記第２のトランジスタとの双方を直列に通り抜ける電流の変動から独立である、請求項１に記載の増幅器。
  4. 前記コンバイナは、一対の抵抗を含み、前記一対の抵抗のうちの第１の抵抗が、前記一対の入力のうちの第１の入力と前記コンバイナの出力との間に接続され、前記一対の抵抗のうちの第２の抵抗が、前記一対の入力のうちの第２の入力と前記コンバイナの前記出力との間に接続されている、請求項１に記載の増幅器。
  5. 前記一対の抵抗は同じ抵抗値を有する、請求項４に記載の増幅器。
  6. 前記ＤＣバイアスレギュレータは分圧器回路を含み、前記基準電流が前記分圧器回路を通り抜ける、請求項１に記載の増幅器。
  7. 前記分圧器は、一対の直列接続された抵抗を含み、前記基準電流が前記直列接続された抵抗を通り抜け、該抵抗のうちの一方が、前記一対のトランジスタのうちの前記第１のトランジスタの前記制御電極に結合される前記第１のＤＣバイアス電圧を生成し、該抵抗の組み合わせが、前記コンバイナに結合される前記第１の出力電圧を生成する、請求項６に記載の増幅器。
  8. 前記ＤＣバイアスレギュレータは分圧器回路を含み、前記基準電流が前記分圧器回路を通り抜ける、請求項４に記載の増幅器。
  9. 前記分圧器は、一対の直列接続された抵抗を含み、前記基準電流が前記直列接続された抵抗を通り抜け、該抵抗の組み合わせが、前記コンバイナに結合される前記第１の出力電圧を生成し、該抵抗のうちの他方が、前記一対のトランジスタのうちの前記第１のトランジスタの前記制御電極に結合される前記第１のＤＣバイアス電圧を生成する、請求項８に記載の増幅器。
  10. 前記分圧器の前記一対の抵抗は同じ抵抗値を有する、請求項９に記載の増幅器。
  11. 前記ＤＣバイアス回路は基準トランジスタを含み、前記基準電流は、前記基準トランジスタの飽和電流であり、前記第１の電圧源から前記一対のトランジスタを直列に通り抜ける電流は、前記一対のトランジスタのうちの前記第１のトランジスタと前記一対のトランジスタのうちの前記第２のトランジスタとの双方の飽和電流である、請求項１に記載の増幅器。
JP2018507026A 2015-08-13 2016-08-05 カスコード増幅器用のｄｃバイアスレギュレータ Active JP6692893B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/825,476 US9584072B1 (en) 2015-08-13 2015-08-13 DC bias regulator for cascode amplifier
US14/825,476 2015-08-13
PCT/US2016/045701 WO2017027346A1 (en) 2015-08-13 2016-08-05 Dc bias regulator for cascode amplifier

Publications (2)

Publication Number Publication Date
JP2018527821A JP2018527821A (ja) 2018-09-20
JP6692893B2 true JP6692893B2 (ja) 2020-05-13

Family

ID=56684301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018507026A Active JP6692893B2 (ja) 2015-08-13 2016-08-05 カスコード増幅器用のｄｃバイアスレギュレータ

Country Status (5)

Country Link
US (1) US9584072B1 (ja)
EP (1) EP3335312B1 (ja)
JP (1) JP6692893B2 (ja)
CN (1) CN108141183A (ja)
WO (1) WO2017027346A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447208B2 (en) * 2017-12-15 2019-10-15 Raytheon Company Amplifier having a switchable current bias circuit
KR102585868B1 (ko) * 2018-07-10 2023-10-05 삼성전기주식회사 캐스코드 구조의 증폭 장치
DE102020112980B3 (de) * 2020-05-13 2021-08-19 Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik Schaltungsanordnung zur Begrenzung des Gatestromes an einem Feldeffekttransistors
CN114944819B (zh) * 2022-05-16 2023-02-10 广东工业大学 一种用于射频功率放大器的偏置电路
US20240045461A1 (en) * 2022-08-05 2024-02-08 Semtech Corporation Biasing control for compound semiconductors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1528201A (en) * 1975-02-24 1978-10-11 Rca Corp Differential amplifier
US5032799A (en) 1989-10-04 1991-07-16 Westinghouse Electric Corp. Multistage cascode radio frequency amplifier
US5070538A (en) * 1990-01-02 1991-12-03 The United States Of America As Represented By The Secretary Of The Air Force Wide band domino effect high voltage regulator
JP2849289B2 (ja) * 1992-08-28 1999-01-20 三菱電機株式会社 半導体装置
JPH07303017A (ja) * 1994-03-10 1995-11-14 Matsushita Electric Ind Co Ltd 電力増幅器及び高周波半導体装置
US5506544A (en) 1995-04-10 1996-04-09 Motorola, Inc. Bias circuit for depletion mode field effect transistors
US5793194A (en) 1996-11-06 1998-08-11 Raytheon Company Bias circuit having process variation compensation and power supply variation compensation
US6515547B2 (en) 2001-06-26 2003-02-04 Koninklijke Philips Electronics N.V. Self-biased cascode RF power amplifier in sub-micron technical field
US6803824B2 (en) * 2001-12-18 2004-10-12 Anadigics, Inc. Dynamic matching in cascode circuits
US6778016B2 (en) 2002-11-04 2004-08-17 Koninklijke Philips Eletronics N.V. Simple self-biased cascode amplifier circuit
US7253678B2 (en) 2005-03-07 2007-08-07 Analog Devices, Inc. Accurate cascode bias networks
JP4575818B2 (ja) * 2005-03-24 2010-11-04 Ｏｋｉセミコンダクタ株式会社 増幅回路用バイアス回路
JP4821214B2 (ja) * 2005-08-26 2011-11-24 三菱電機株式会社 カスコード接続回路
EP1793491A1 (en) 2005-12-02 2007-06-06 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Amplifier with compensated gate bias voltage
US20090085664A1 (en) 2007-09-29 2009-04-02 Po-Tang Yang Power amplifier having an adaptive amplifying mechanism
US7852136B2 (en) 2008-08-12 2010-12-14 Raytheon Company Bias network
US7911279B2 (en) 2008-11-26 2011-03-22 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Amplifier with bias circuit providing improved linearity
US8493154B1 (en) * 2011-10-28 2013-07-23 Berex Corporation Linearity enhancement on cascode gain block amplifier
US8754712B2 (en) * 2012-06-29 2014-06-17 Infineon Technologies Ag System and method for a cascoded amplifier
CN103117711B (zh) * 2013-01-29 2015-05-20 天津大学 一种单片集成的射频高增益低噪声放大器
US8872590B2 (en) * 2013-03-06 2014-10-28 Rafael Microelectronics, Inc. Low-noise signal amplifying circuit and method thereof
CN103633946A (zh) * 2013-12-03 2014-03-12 天津大学 一种实现片上输入输出50欧姆匹配的低噪声放大器
CN104779920B (zh) * 2015-05-08 2017-06-09 宜确半导体（苏州）有限公司 基于闭环功率控制的共源共栅射频功率放大器

Also Published As

Publication number Publication date
JP2018527821A (ja) 2018-09-20
EP3335312B1 (en) 2023-07-19
US20170047897A1 (en) 2017-02-16
EP3335312A1 (en) 2018-06-20
CN108141183A (zh) 2018-06-08
WO2017027346A1 (en) 2017-02-16
US9584072B1 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
JP6728335B2 (ja) カスコード段及びｄｃバイアスレギュレータを有する多段増幅器
JP6692893B2 (ja) カスコード増幅器用のｄｃバイアスレギュレータ
US6052032A (en) Radio frequency amplifiers
US10001795B2 (en) Linear regulator with improved stability
US7248117B1 (en) Frequency compensation architecture for stable high frequency operation
JP3519361B2 (ja) バンドギャップレファレンス回路
US10601414B2 (en) Bias generator
JPH08234850A (ja) 入力電圧調整用集積回路および電圧源調整方法
US6891433B2 (en) Low voltage high gain amplifier circuits
US6127892A (en) Amplification circuit
US9450568B1 (en) Bias circuit having second order process variation compensation in a current source topology
US20100148857A1 (en) Methods and apparatus for low-voltage bias current and bias voltage generation
EP0488315A2 (en) A balanced cascode current mirror
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
US6362682B2 (en) Common-mode feedback circuit and method
JP2005018783A (ja) 一定の基準電流を発生させるための電流源
US9473075B2 (en) Dynamic current source for amplifier integrator stages
US5497124A (en) Class AB push-pull drive circuit, drive method therefor and class AB electronic circuit using the same
US7012415B2 (en) Wide swing, low power current mirror with high output impedance
US6177827B1 (en) Current mirror circuit and charge pump circuit
KR100590598B1 (ko) 기준전압 발생회로
WO2004086613A1 (ja) 増幅回路
KR101480224B1 (ko) 피드포워드 신호를 이용한 전력 증폭기
JPS61112412A (ja) 半導体集積回路
JP2003332857A (ja) 高周波増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200415

R150 Certificate of patent or registration of utility model

Ref document number: 6692893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250