CN108141183A - 用于共源共栅放大器的dc偏置调节器 - Google Patents

用于共源共栅放大器的dc偏置调节器 Download PDF

Info

Publication number
CN108141183A
CN108141183A CN201680058771.3A CN201680058771A CN108141183A CN 108141183 A CN108141183 A CN 108141183A CN 201680058771 A CN201680058771 A CN 201680058771A CN 108141183 A CN108141183 A CN 108141183A
Authority
CN
China
Prior art keywords
voltage
transistor
pair
resistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680058771.3A
Other languages
English (en)
Inventor
V·S·卡佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of CN108141183A publication Critical patent/CN108141183A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/181—A coil being added in the gate circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种放大器，其具有布置在串联连接到第一电压源的共源共栅放大器装置中的一对晶体管。提供了一种DC偏置调节器，其具有：用于在所述一对晶体管中的第一晶体管的控制电极处产生参考电压的DC偏置电路：以及具有一对输入端的电压组合器，所述一对输入端中的第一输入端被耦合到所述参考电压，并且所述一对输入端中的第二输入端被耦合到所述第一电压源。所述DC偏置调节器在所述一对晶体管中的第二晶体管的控制电极处产生与所述参考电压和所述第一电压源的组合相关的DC偏置电压。

Description

用于共源共栅放大器的DC偏置调节器
技术领域
本公开的内容总体上涉及共源共栅放大器，并且更具体而言，涉及用于共源共栅放大器的DC偏置调节器。
背景技术
如本领域已知的，可以利用场效应晶体管(FET)或双极结晶体管(BJT)形成共源共栅放大器。在FET的情况下，使用栅极作为用于控制源极电极和漏极电极之间的载流子的流动的控制电极，并且在BJT的情况下，使用基极作为控制电极以控制在集电极和漏极之间的载流子流动。因此，应当注意的是，尽管描述了FET共源共栅放大器，但是该材料可以等同地应用于BJT。因此，FET的栅极电极等效于BJT的基极电极；本文被称为晶体管的控制电极。以类似的方式，术语用于FET的漏极和源极与用于BJT的术语发射极和集电极可以互换。
因此，考虑到场效应晶体管(FET)共源共栅放大器，这种FET共源共栅放大器包括共源极(CS)连接的FET，其串联连接到共栅极(CG)连接的FET，其中CS FET的漏极被耦合到CG FET；共栅极(CG)FET的漏极被耦合到Vdd电压源。在典型的共源共栅装置中，CS和CG FET的大小是相等的(即，两个晶体管的总栅极宽度相同，Wg_cs＝Wg_cg)。
通常，为了有效操作，DC偏置电路或调节器必须提供DC偏置调节(即，产生用于CS和CG FET的栅极DC偏置电压或用于BJT的基极DC偏置电压)，使得(由DC漏极/集电极电流、RF增益、噪声系数、输出功率、线性度测量的)共源共栅放大器性能对制造工艺、温度和外部DC偏置电压的变化不敏感。前两种变化通常将自身表现为晶体管夹断、Vp或阈值电压的变化。
具体到共源共栅放大器的附加要求是对在共栅极FET(Vds_cg)漏极-源极结的漏极到源极电压(Vds)与共源极FET(Vds_cs)漏极-源极结的漏极到源极电压之间的Vdd(或双极共源共栅放大器的Vcc)控制分压(division)，以便确保两个FET始终都处于饱和状态(Vds>Vknee)，(其中，Vknee是饱和曲线的拐点处的电压)，使得漏极到源极电流(Ids)几乎独立于共源共栅中的两个晶体管的Vds)。例如，如果Vdd＝2V且Vknee＝0.5V，则人们希望避免当Vds_cg＝0.4V且Vds_cs＝1.6V或Vds_cg＝1.6V且Vds_cs＝0.4V时的这种情况。此外，如本领域已知的，等分引起了共源共栅放大器的最大输出功率和线性度。因此，用于共源共栅放大器的DC偏置调节器应当能够实施其中共-源极和共-栅极(共-发射极和共-基极)的晶体管的漏极-源极电压在存在制造工艺、温度和外部DC偏置电压的变化中被设计和保持相等的条件。
用于共源共栅晶体管放大器的一个DC偏置调节器在1991年7月16日发布的发明人为Milberger等人的标题为“Multistage cascode radio frequency amplifier”的美国专利No.5,032,799中进行了描述。然而，这种DC偏置调节器是无源DC置调节器电路，并且因此不提供对制造工艺、温度和外部DC偏置电压变化的补偿。两个有源DC偏置调节器在1996年4月9日发布的发明人为Staudinger等人的标题为“Bias Circuit for Depletion ModeField Effect Transistors”的美国专利No.5,506,544和在2011年6月14日发布的Busking等人的标题为“Amplifier with compensated gate bias”的美国专利No.7,961,049中进行了描述；尽管这两个DC偏置调节器确实补偿了工艺状况的变化，但它们专用于共源极FET，并用于维持通过单个FET的恒定漏极电流，而不适用于具有一对FET的共源共栅放大器。
如本领域所已知的，有时需要的是在集成电路中使用的电阻器具有用于电路的其电阻的值中的精确的预定关系以适当地进行操作。还在本领域中已知的，与制造需要电阻的预定差值的电阻器相比，更容易制造等电阻的电阻器以便于电路的正常工作。
如现有技术中已知的，图1中示出的用于在所谓的米尔曼(Millman)“无源平均器”中组合一对输入电压的一个电路，Jacob Millman发表在1940年9月的IRE会刊上第413页-471的标题为“AUseful Network Theorem”的文章中进行了描述。如其中所描述的，在具体情况下，输出电压Vout由一对输入电压Vx和Vy所产生：
并且在具体情况中，其中Rx＝Ry；
发明内容
根据本公开的内容，提供了一种放大器，其具有布置在串联连接到第一电压源的共源共栅放大器装置的一对晶体管。提供一种DC偏置调节器，其具有：用于在所述一对晶体管中的第一晶体管的控制电极处产生参考电压的DC偏置电路：以及具有一对输入端的电压组合器，所述一对输入端中的第一输入端被耦合所述参考电压，并且所述一对输入端中的第二输入端被耦合的所述第一电压源。所述DC偏置调节器在所述一对晶体管中的第二晶体管的控制电极处产生与所述参考电压和所述第一电压源的组合相关的DC偏置电压。
在一个实施例中，DC偏置电路产生参考电流，并且其中，所述参考电压与所述参考电流相关。
发明人已经认识到尽管美国专利5,506,544和美国专利7,961,049描述了用于单个共-源极FET放大器的栅极电极的DC偏置电路，但是申请人已经设计了一种电路，其生成两个用于共源共栅放大器的栅极电极的DC偏置电压(一个用于共源共栅放大器的共-源极FET的栅极电极，另一个用于共源共栅放大器的共-栅极FET的栅极电极)，其方式如下：
a)流过两个晶体管的漏极-源极结的DC电流对晶体管的夹断电压的变化不敏感，因此两个电压(一个用于共源共栅放大器的共-源极FET的栅极电极和另一个用于共源共栅放大器的共-栅极FET的栅极电极)跟踪夹断电压；
b)在标称条件下以及存在晶体管夹断电压变化和/或外部电压源Vdd时实施对两个共源共栅放大器的晶体管的漏极-源极结之间的外部DC偏置电压的必要控制分压。
利用这种布置，对于共源共栅布置中的两个晶体管都提供了有源、工艺和温度不变的DC偏置。更具体地，偏置调节器降低了共源共栅放大器性能对制造工艺、温度和外部DC电源的变化的灵敏度；并且在标称操作条件下以及存在操作条件的变化时，在共源共栅放大器的共-栅极和共-源极晶体管的漏极-源极结之间实施预定的DC偏置电压分压。
在一个实施例中，DC偏置调节器包括：偏置电路；以及电压组合器电路。共源共栅放大器的一对晶体管串联连接到第一电压源。所述偏置电路产生：与参考电流相关的第一输出电压和第二电压，所述第二电压是所述第一输出电压中的预定部分，所述第二电压被耦合到所述一对晶体管中的第一晶体管的控制电极。所述组合器电路具有一对输入端，所述有一对输入端分别耦合到：由所述偏置电路产生的第一输出电压；以及所述第一电压源，以分别在所述第二晶体管的控制电极处产生与由所述偏置电路产生的所述第一输出电压和所述第一电压源的组合相关的DC偏置电压。
在一个实施例中，所述组合器电路根据由所述第一输出电压产生的输出电压和所述第一电压源的总和产生所述DC偏置电压。
在一个实施例中，所述组合器电路根据由所述第一输出电压产生的所述输出电压和所述第一电压源的平均值产生所述DC偏置电压。
在一个实施例中，所述组合器电路是Millman无源平均器电路。
在一个实施例中，在所述第一晶体管的控制电极处产生的DC偏置电压和在第二晶体管的控制电极处产生的DC偏置电压独立于串联通过所述第一晶体管和所述第二晶体管两者的漏极-源极路径的电流。
在一个实施例中，所述组合器包括一对电阻器，并且其中，该对电阻器中的第一个电阻器连接在该对输入端中的第一个输入端与所述组合器的输出端之间，并且该对电阻器中的第二电阻器被连接在该对输入端中的第二输入端与所述组合器的输出端之间。
在一个实施例中，该对电阻器具有相同的电阻。
在一个实施例中，DC偏置调节器包括电压分压器电路，并且其中，所述参考电流通过所述电压分压器电路。
在一个实施例中，所述电压分压器包括一对串联连接的电阻器，并且其中，所述参考电流通过所述串联连接的电阻器，所述电阻器中的一个电阻器产生耦合到该对晶体管中的第一晶体管的控制电极的电压，并且所述电阻器中的另一个电阻器产生耦合到所述组合器的电压。
在一个实施例中，所述电压分压器中的该对电阻器具有相同的电阻。
在一个实施例中，通过所述参考晶体管的电流是晶体管的饱和电流，并且从所述电压源到参考电势的电流是第一和第二晶体管两者的饱和电流。
在一个实施例中，在所述一对晶体管的控制电极处产生的DC偏置电压，所述控制电极控制一对电极之间的载流子流，所述偏置电压为所述一对晶体管的所述一对电极提供相等的电压。
在一个实施例中，提供了一种共源共栅放大器，其具有：具有用于控制第一和第二电极之间的载流子流动的控制电极的第一晶体管；以及具有用于控制第一和第二电极之间的载流子流动的控制电极的第二晶体管。所述第一晶体管的所述第一电极被耦合到参考电势，所述第二晶体管的所述第一电极被耦合到所述第一晶体管的所述第二电极，并且所述第二晶体管的所述第二电极被耦合到第一电压源。提供了一种DC偏置调节器，其具有：耦合到参考电压耦合的参考晶体管；以及串联连接在所述参考晶体管和所述参考电压之间的参考分压器电路。所述DC偏置调节器产生通过参考晶体管的恒定参考电流，并且所述参考分压器产生：与所述参考电流相关的第一输出电压和第二电压，所述第二电压是第一输出电压中的预定部分，所述第二电压被耦合到所述第一晶体管的控制电极。所述电压组合器电路具有一对输入端，所述一对输入端分别耦合到：由所述参考电压产生电路产生的第一输出电压；以及第一电压源，以在所述第二晶体管的控制电极处产生与由所述参考电压产生的第一输出电压和第一电压源的组合相关的DC偏置电压。
在一个实施例中，所述组合器在维持两个晶体管饱和的同时不均等地分压电压Vds_cg和电压Vds_cs。
在附图和下面的描述中阐述了本公开的内容的一个或多个实施例的细节。将由描述和附图以及权利要求将显而易见本公开的内容的其它特征、目的和优点。
附图说明
图1是根据现有技术的具有两个输入端的Millman“无源平均器”的示意图；
图2是根据现有技术的具有偏置调节器的共-源极FET放大器的示意图；
图3是根据本公开的内容的共源共栅放大器的示意图；
图4A和4B是使用GaAs FET的电路模型来表示晶体管的图3的共源共栅放大器的计算机模拟结果；图3A显示了根据夹断电压变化的DC漏极电流ICASCODE的变化百分比，用于：(A)没有任何DC偏置调节器的共源共栅放大器；(B)具有调节器的共源共栅放大器以控制仅共源极FET的栅极电极的DC偏置；(C)根据本公开的内容的共源共栅放大器；图4B显示了根据夹断电压变化的Vds_cg/Vds_cs比例，用于：(A)没有任何DC偏置调节器的共源共栅放大器；(B)具有调节器的共源共栅放大器，以控制仅共源极FET的栅极电极的DC偏置；以及(C)根据本公开的内容的共源共栅放大器；
图5是根据本公开的内容的具有耦合在该对共源共栅布置的晶体管之间的稳定电阻器的共源共栅放大器的示意图；
图6是根据本公开的内容的具有馈送第二共-源极放大器级的第一共源共栅放大器级的两级共源共栅放大器的示意图。
图7A是具有两个输入端和可变电阻器Rx和Ry的Millman“无源平均器”的示意图。
图7B是具有两个输入端和具有实现为晶体管Qx和Qy的电压可变电阻器的Millman“无源平均器”的示意图。
各个附图中相同的附图标记表示相同的元件。
具体实施方式
现在参考图3，放大器10被示出为具有：一对晶体管，在此具有相同总栅极宽度的FET、CS FET和CG FET(Wg_cs＝Wg_cg)，如图所示，布置为共源共栅放大器12以及DC偏置调节器14。如图所示，共源共栅放大器10的该对晶体管CS FET和CG FET串联连接在第一电压源Vdd和接地电势之间。如图所示，输入RF信号被馈送到CS FET的栅极，以便于放大器10的放大，以在CG_FET的漏极处产生输出RF信号。
为了使得CG FET的源极(S)和漏极(D)电极之间的电压Vds_cs等于CS FET的源极(S)和漏极(D)电极之间的电压Vds_cg，Vd_cs需要等于Vdd/2(假设Vdd＝Vd_cg，即，分离Vdd和Vd_cg的RF扼流器L1具有零DC电阻)。注意，在这种常用符号中，(A)由于Vs_cs＝0，Vds_cs＝Vd_cs-Vs_cs＝Vd_cs，以及(B)Vds_cg＝Vd_cg-Vs_cg＝Vdd-Vd_cs。
为了使Vds_cs等于Vds_cg，Vgs_cg需要等于Vgs_cs，因为它们共享相同的电流ICASCODE，并且它们的大小相等Wg_cs＝Wg_cg。注意，CG FET和CS FET两者都利用饱和电流ICASCODE进行操作，并且共源共栅装置是电流-共享装置。因此，Vgs_cg＝Vg_cg-Vs_cg＝Vg_cg-Vd_cs＝Vg_cg-Vdd/2；或者Vg_cg＝Vdd/2+Vgs_cg。由于我们想要Vgs_cg等于Vgs_cs，因此我们想要Vg_cg＝Vdd/2+Vgs_cs。因此，Vg_cg必须等于[Vdd+2Vgs_cs]/2，以便Vds_cs＝Vds_cg。
应当注意的是，Qref、CS FET和CG FET都在同一集成电路上附近处形成，使得对于三个晶体管而言，半导体材料属性和环境条件二者都是相同的。因此，参考晶体管QREF通过参考晶体管QREF的源极电极S和漏极电极D以及通过串联连接的电阻器R1a和R1b产生参考电流IREF(在此例如，饱和电流)。DC偏置调节器14根据通过参考晶体管QREF和串联连接的电阻器R1a和R1b的参考电流IREF分别产生用于CS FET和CG FET的栅极电极的偏置电压Vg_cs和Vg_cg。
更具体地，DC偏置调节器14包括偏置电路16和电压组合器电路18(在此为图1的Millman平均电路)。偏置电路16包括作为电流源15连接的参考晶体管QREF，其通过电压分压器17串联连接在电压Vss和接地之间，其中电压分压器17具有串联的电阻器R1a和R1b。偏置电路16的电压分压器17产生：与参考电流IREF和电阻器R1a和R2b之和相关的第一输出电压V1b(即，V1b＝IREF(R1a+R1b))以及第二电压，Vg_cs＝IREF R1a/(R1a+R1b)。因此，Vg_cs是输出电压V1b中的预定部分R1a/(R1a+R1b)，第二电压Vg_cs被耦合到控制电极，在此为该对晶体管中的第一晶体管(在此为CS FET)的栅极电极G。
组合器电路18具有一对输入端20、22，其分别耦合到：由电压分压器17产生的第一输出电压Vg_cs和第一电压源Vdd，以在控制电极处(在此为第二晶体管CG FET的栅极G)产生与第一输出电压Vg_cs和第一电压源Vdd的组合相关的DC偏置电压Vg_cg。更具体地，在此R1a＝R1b使得Vg_cs＝V1b/2，并且因此其中，组合器18的Rx和Ry相等并且远大于R1a，使得组合器电路18根据电压V1b和第一电压源Vdd之和产生DC偏置电压Vg_cg(在此为[V1b+Vdd]/2)。由于V1b＝2Vg_cs，Vg_cg＝[2Vg_cs+Vdd]/2，并且因此如上面所描述的，跨越CGFET的源极电极S和漏极电极D的电压Vds_cg将等于跨越CS FET的源极电极S、漏极电极D的电压Vds_cs。应当注意的是，在该种装置中，Vg_cg不直接依赖于ICASCODE，仅通过Vg_cs。还应当注意的是，Vg_cg追踪Vg_cs，即，如果CS、CG和Qref FET的夹断电压由于制造和/或温度而改变，则Vg_cs和Vg_cg两者都通过偏置调节器装置进行自动调节以保持ICASCODE恒定并且Vds_cs＝Vds_cg。
最后注意，由于R1a＝R1b(如上所述，电阻器或等电阻的制造非常精确)，电压分压器17产生电压Vg_cs，该电压Vg_cs精确地是馈送到组合器18的输入端20的输出电压的一半(即，根据上面所描述的等式，Vdd将独立于实际电压Vdd而在Vds_cs和Vds_cg之间分割)。因此，跨越CG FET的源极电极S和漏极电极D的电压Vds_cg将独立于Vdd的实际电压等于跨越CS FET的源极电极S、漏极电极D的电压Vds_cs，导致独立于Vdd的变化的电路，并且如下面详细描述的是独立于夹断电压的变化，Vp：参考图3，根据上面说明的Millman定理：
如果我们选择Ry＝Rx并假设L2具有零DC电阻，则：
我们需要确保(假定L1具有零DC电阻)：
假如这是真的，必须执行以下步骤(假设L3具有零DC电阻，跨越Rh的电压降可忽略不计，并且CS FET和CG FET具有相同的总栅极宽度Wg_cs＝Wg_cg)
如果R1a＝R1b(假设Rx>>R1a)，则通过确保V1b＝2Vg_cs，根据(2)和(5)执行(3)中的相等电压分压Vds_cg＝Vds_cs。
因此，总之，并且参考图3：
针对跨越CS FET的源极-漏极的电压(Vds_cs)等于跨越CG FET的源极-漏极的电压(Vds_cg)：
-Vg_cg应当等于(Vdd+2Vg_cs)/2；
-R1a＝R1b，使得Millman“无源平均器”18的第一输入端20处的电压V1b等于2Vg_cs；
-Rx＝Ry>>R1a使得：
·Millman“无源平均器”的输出端21处的电压Vg_cg等于Millman“无源平均器”的输入端20和22处的电压的平均值，因此满足Vg_cg＝(Vdd+2Vg_cs)/2的条件以执行Vds_cs＝Vds_cg；
·通过Millman“无源平均器”的电阻器Rx的电流远小于通过参考晶体管Qref的参考电流Iref。
为了完成电路10，RF输入信号通过常规DC阻隔电容器C5馈送到CS FET的栅极电极G，CG FET的漏极通过DC阻隔电容器C2耦合到RF输出端。C1、C3和C4是DC旁路电容器，其与RF阻隔电感器L1-L3一起允许一侧上的偏压调节器和Vdd与另一侧的晶体管CS_FET和CG_FET之间的DC连接，同时防止RF连接。电阻器Rh在偏置调节器和CS FET的栅极电极G之间提供附加的低-频率(其中，L3和C4不再有效地阻隔AC信号)隔离。
现在参考图4A和4B，图4A和4B显示了图3的共源共栅放大器的计算机模拟结果；图4A根据夹断电压变化显示了DC漏极电流ICASCODE的百分比变化，以用于：(A)没有任何DC偏置调节器的共源共栅放大器；(B)具有调节器的共源共栅放大器，以控制仅共-源极FET的栅极电极的DC偏置；(C)根据本公开的内容的共源共栅放大器，并且图3B根据夹断电压的变化显示了Vds_cg/Vds_cs的比例，以用于(A)没有任何DC偏置调节器的共源共栅放大器；(B)具有调节器的共源共栅放大器，以控制仅共-源极FET的栅极电极的DC偏置；(C)根据本公开的内容的共源共栅放大器。曲线表明共源共栅DC偏压调节器表明了所需的功能：
1.降低对夹断电压Vp的变化的敏感性；
2.执行跨越FET CS和FET CG的漏极-源极电压相等
现在参考图5，显示了共源共栅放大器10’。在此，如图所示，稳定电阻Rn连接在CGFET的源极和CS FET的漏极之间。电阻器Rn的功能用于以降低其增益为代价来提高电路的稳定性。由于包括电阻器Rn，为了确保Vds_cs＝Vds_cg，则电阻器Rx和Ry的电阻值现在需要满足在等式(16)中显示和导出的比例：
参考图5，根据Millman定理(假定L2具有零DC电阻)：
如果Ry＝aRx和Rx>>R1，则：
我们需要确保：
假如这是真的，必须执行以下步骤(假设Vg_cs1＝Vbc，换句话说L3具有零DC电阻，跨越Rh的电压降可忽略不计，并且使得CS FET和CG FET具有相同的总栅极宽度Wg_cs＝Wg_cg)
现在，我们需要用Rk、R1、Rn、Vdd和Icascode表示Vs_cg(假设L1具有零DC电阻)
Vds_cg+Vd_cs＝Vdd-IcascodeRn (11)
由于Vds_cg＝Vd_cs
根据(9)和(13)
将(7)和(14)组合
使用(15)，比例a＝Ry/Rx，其中执行Vds_cs＝Vds_cg，可以导出为：
现在参考图6，显示了具有馈送第二共-源极放大器级13’的第一共源共栅放大器级12’的两级共源共栅放大器10”。此外，注意，在此由于两个放大器14’和13’的共源共栅，所以如图所示分别包括输入端30、级间32和输出匹配网络34。在此，为了提高放大器10’的稳定性，如图所示，共源共栅放大器12’还包括串联连接在CG FET1的源极和CS FET2的漏极之间的电阻器Rn。如图所示，还包括隔离电路36(在此为电阻器Rk和RL)，串联连接在Vdd和CG FET1的漏极之间，以提高共源共栅放大器级12”和共-源极放大器级13’之间的低频(即，在比RF输入信号的频率低得多的频率处)隔离；由级间匹配网络32提供共源共栅放大器级12和共-源极放大器级13’之间的阻抗匹配。注意，如图所布置的，还包括旁路电容器C1、C3、C4、C6和C7以及RF扼流器L2、L6和L7。
还应注意的是，偏置电路16’包括串联连接到电流源15的仅一个电阻器R1。如所指示的，在此，电流源产生参考电流IREF。如图所示，参考电流IREF通过R1以从DC偏置电路16’产生输出电压Vbc。输出电压Vbc被馈送到：
(A)CS FET1的栅极，以通过RF扼流器L3和电阻器Rh提供DC偏置电压Vg_cs1，在此用于增强偏置调节器14和晶体管CS FET1之间的低频隔离；
(B)共-源极级13’的CS FET2的栅极，以通过低频隔离电阻器Re和RF扼流器L7提供DC偏置电压Vg_cs2；以及，
(C)如图所示，电压组合器电路18的输入端20。
如图所示，组合器的第二输入端22在电阻器Rk和RL之间的结点处馈送电压。因此，如下所描述的，输入端22处的电压是电压Vdd的一部分。
基于选择的Rk、RL和Rn值计算组合器18中的电阻器Rx和Ry的值，以对共源共栅放大器12’内的CS FET和CG FET执行相等的漏极-源极分压；更具体地，CS FET1的Vds_cs(Vds_CS FET1)等于CG FET1的Vds_cg(Vds_CG FET1)。更具体地，为了确保Vds_CS FET1＝Vds_CG FET1，必须满足下面示出和推导的关系式(27)：
参考图6，根据Millman定理(假设L2具有零DC电阻)
如果Ry＝aRx并且Rx>>R1，则：
我们需要确保：
假如这是真的，必须执行以下步骤(假设Vg_cs1＝Vbc，换句话说，L3具有零DC电阻，并且跨越Rh的电压降可忽略不计，并且使得CS FET和CG FET具有相同的总栅极宽度Wg_cs＝Wg_cg)
现在，我们需要根据Rk、Rl、Rn、Vdd和Icascode来表示Vg_cg1。假设L1具有零DC电阻
Vd_cg1＝Vdd-Icascode1(Rk+Rl) (22)
由于Vds_cg1＝Vd_cs1
根据(20)和(24)
将(18)和(25)合并
使用(26)，执行Vds_cs1＝Vds_cg1的比例a＝Ry/Rx可以推导为：
替代地，Ry和Rx可以设置为获得Vds_CS1和Vds_CG1之间的任意关系。
通常将Rk和RL设置为小的电阻值，以具有跨越它们的小的相关联的DC电压降。同时，它们的非零电阻有助于降低与电互连和电抗电路部件L1、L6、C1和C6相关联的潜在谐振的品质因数。反过来，较低的谐振质量因素提高了电路的稳定性。
已经描述了本公开的内容的多个实施例。然而，应当理解的是，在不脱离本公开的内容的精神和范围的情况下可以进行各种修改。例如，如上所述，晶体管可以是BJT。此外，可以选择电阻器Rx和Ry以及R1a和R1b以产生除1之外的Vds_cs与Vds_cg的比例。注意，如果R1a和R1b保持恒定，则改变Rx和Ry可以产生不同的Vds_cs/Vds_cg比例而不改变流过Vdd和接地之间的共源共栅的电流。此外，电阻器Rx和Ry可以被实现为可变电阻器，如图7A所示，以动态地改变Vds_cs/Vds_cg比例。此外，如图7B所示，电阻器Rx和Ry可以以场效应晶体管(FET)Qx和Qy形式实现为电压可变电阻器，其中施加到控制电极(这种FET的栅极)的两个外部电压Vx和Vy，分别设置FET Qx和Qy的漏极-源极电阻。因此，应当注意的是，尽管如上面所描述的已经使用一个DC偏置电路16来产生参考电流，但是也可以使用其它偏置电路。
现在应当理解的是，根据本公开的内容的放大器包括：一对晶体管和DC偏置调节器，该对晶体管被布置在串联连接到第一电压源的共源共栅放大器装置中，该DC偏置调节器包括：用于在该对晶体管的第一晶体管的控制电极处产生参考电压的DC偏置电路，以及具有一对输入端的电压组合器，该对输入端中的第一输入端被耦合到参考电压，并且该对输入端中的第二输入端被耦合到第一电压源，以在该对晶体管的第二晶体管的控制电极处产生与参考电压和第一电压源的组合相关的DC偏置电压。
所述放大器可以单独地或组合地包括以下特征中的一个或多个，以包括：其中，DC偏置电路产生参考电流，并且其中，参考电压与参考电流相关；其中，组合器是Millman无源平均器；其中，在该对晶体管中的第二晶体管的控制电极处产生的DC偏置电压独立于串联通过该对晶体管中的第一晶体管和该对晶体管对中的第二晶体管两者的电流的变化；其中，组合器包括一对电阻器，并且其中，该对电阻器中的第一电阻器连接在该对输入端中的第一个输入端和组合器的输出端之间，并且该对电阻器中的第二电阻器连接在该对输入端中的第二输入端和组合器的输出端之间；其中，该对电阻器具有相同的电阻；其中，该对电阻器具有不同的电阻；其中，该对电阻器具有可变的电阻；其中，电压分压器包括一对串联连接的电阻器，并且其中，参考电流流过串联连接的电阻器，该电阻器中的一个产生耦合到该对晶体管中的第一晶体管的控制电极的电压以及该电阻器的组合产生耦合到组合器的电压；其中，电压分压器包括一对串联连接的电阻器，并且其中，参考电流流过串联连接的电阻器，该电阻器的组合产生耦合到组合器的电压，并且电阻器中的另一个电阻器产生耦合到该对晶体管中的第一晶体管的控制电极的电压；其中，DC偏置调节器包括：电压分压器、电压组合器电路，其中，共源共栅放大器的该对晶体管串联连接到第一电压源，其中，该电压分压器产生：与参考电流相关的第一输出电压和第二电压，该第二电压是所述第一输出电压中的预定部分，该第二电压耦合到该对晶体管中的第一晶体管的控制电极，其中组合器电路具有一对输入端，其分别耦合到：由电压分压器产生的第一电压输出电压；以及第一电压源，以在所该对晶体管中的第二晶体管的控制电极处产生与由参考电压产生的第一输出电压和第一电压源的组合相关的DC偏置电压；其中，组合器电路根据由参考电压产生的输出电压和第一电压源之和产生DC偏置电压；其中，组合器电路根据由参考电压产生的输出电压和第一电压源的平均值产生DC偏置电压；或者其中，通过参考晶体管的电流是参考晶体管的饱和电流，并且从电压源到参考电势的电流是该对晶体管中的第一晶体管和该对晶体管中的第二晶体管两者的饱和电流。
现在还应当理解都是，根据本公开的内容的共源共栅放大器包括：第一晶体管、第二晶体管、DC偏置调节器以及电压组合器电路；该第一晶体管具有用于控制第一和第二电极之间的载流子流动的控制电极；该第二晶体管具有用于控制第一和第二电极之间的载流子流动的控制电极；其中，第一晶体管的第一电极被耦合到参考电势，第二晶体管的第一电极被耦合到第一晶体管的第二电极，并且第二晶体管的第二电极被耦合到第一电压源；DC偏置调节器包括：耦合到第二电压源的参考晶体管；串联连接在参考晶体管和参考电势之间的参考分压器电路；其中，DC偏置调节器产生通过参考晶体管的参考电流，并且参考电压分压器产生：与参考电流相关的第一输出电压和第二电压，第二电压是第一输出电压的预定部分，该第二电压被耦合到第一晶体管的控制电极；电压组合器电路具有一对输入端，其分别耦合到：由参考电压分压器电路所产生的所述第一输出电压以及第一电压源，以在第二晶体管的控制电极处产生与由参考电压分压器电路产生的第一输出电压和第一电压源的组合相关的DC偏置电压。
共源共栅放大器可以单独地或组合地包括以下特征中的一个或多个，以包括：其中，组合器电路根据由参考电压产生的输出电压和第一电压源之和产生DC偏置电压；其中，组合器电路根据由参考电压产生的输出电压和第一电压源的平均值产生DC偏置电压；其中，通过参考晶体管的电流是参考晶体管的饱和电流，并且从电压源到参考电势的电流是第一和第二晶体管两者的饱和电流；其中，在所述第一晶体管的所述控制电极处产生DC偏置电压并且第二晶体管产生跨越第一晶体管的第一和第二电极的、与跨越第二晶体管的第一和第二电极的电压相等的电压。
现在应当理解的是，根据本公开的内容的放大器包括：第一晶体管、第二晶体管和电阻器，该第一晶体管具有用于控制第一晶体管的第一电极和第二电极之间的载流子流动的控制电极，第一电极被耦合到电压源；第二晶体管具有用于控制第二晶体管的第一电极和第二电极之间的载流子流动的控制电极，第二电极被耦合到参考电势；电阻器具有连接到第一晶体管的第二电极的一端和连接到第二晶体管的第一电极的第二端。所述放大器可以单独地或组合地包括以下特征中的一个或多个，以包括：DC偏压调节器包括：参考晶体管，其中，该DC偏压调节器产生通过参考晶体管的参考电流，其中，DC偏压调节器根据通过参考晶体管的参考电流产生用于该对晶体管中的每一个晶体管的DC偏置电压；其中，DC偏置调节器包括：电压组合器电路，其中，DC偏置调节器产生：与参考电流相关的电压，这种电压被耦合到该对晶体管中的第一晶体管的控制电极，其中，组合器电路具有一对输入端，其分别耦合到：由DC偏置调节器产生的电压以及电压源，以在该对晶体管中的第二晶体管的控制电极处产生与由电压调节器产生的电压和电压源的组合相关的偏置电压；其中，组合器是Millman无源平均器；其中，在该对晶体管中的第二晶体管的控制电极处产生的DC偏置电压独立于串联通过该对晶体管中的第一晶体管与该对晶体管中的第二晶体管两者的电流的变化；其中，组合器包括一对电阻器，并且其中，该对电阻器中的第一电阻器连接在该对输入端中的第一个输入端与组合器的输出端之间，并且该对电阻器中的第二电阻器连接在该对输入端中的第二输入端和组合器的输出端之间；其中，该对电阻器具有相同的电阻；其中，该对电阻器具有不同的电阻；其中，该对电阻器具有可变电阻；其中，DC偏置调节器包括电压分压器电路，并且其中，参考电流通过电压分压器电路；其中，电压分压器包括一对串联连接的电阻器，并且其中，参考电流流过串联连接的电阻器，电阻器中的一个电阻器产生耦合到该对晶体管中的第一晶体管的控制电极的电压，电阻器中的另一个电阻器产生耦合到组合器的电压；其中，DC偏置调节器包括电压分压器电路，并且其中，参考电流通过分压器电路；其中，电压分压器包括一对串联连接的电阻器，并且其中，参考电流流过串联连接的电阻器，电阻器的组合产生耦合到该对晶体管中的第一晶体管的控制电极的电压，电阻器中的另一个电阻器产生耦合到组合器的电压；其中，电压分压器中的该对电阻器具有相同的电阻；其中，DC偏置调节器包括：偏置电路、电压组合器电路，其中，偏置电路产生：与参考电流和第二电压相关的第一输出电压，该第二电压是第一输出电压中的预定部分，该第二电压被耦合到第二晶体管的控制电极，其中，组合器电路具有一对输入端，其分别耦合到：由电压分压器产生的第一输出电压；以及第一电压源，以在第一晶体管的控制电极处产生与由参考电压产生的第一输出电压和电压源的组合相关的DC偏压；其中，组合器电路根据由参考电压产生的输出电压和电压源之和产生DC偏置电压；其中，组合器电路生根据由参考电压产生的输出电压和电压源的平均值产生DC偏置电压；或者其中，通过参考晶体管的电流是参考晶体管的饱和电流，并且从电压源到参考电势的电流是第一晶体管和第二晶体管两者的饱和电流。
因此，其它实施例在以下权利要求的范围内。

Claims (40)

1.一种放大器，包括：
一对晶体管，所述一对晶体管布置在串联连接到第一电压源的共源共栅放大器装置中；以及
DC偏置调节器，其包括：
DC偏置电路，所述DC偏置电路用于在所述一对晶体管中的第一晶体管的控制电极处产生参考电压；以及
电压组合器，所述电压组合器具有一对输入端，所述一对输入端中的第一输入端耦合到所述参考电压并且所述一对输入端中的第二输入端耦合到所述第一电压源以在所述一对晶体管中的第二晶体管的控制电极处产生与所述参考电压和所述第一电压源的组合相关的DC偏置电压。
2.根据权利要求1所述的放大器，其中，所述DC偏置电路产生参考电流，并且其中，所述参考电压与所述参考电流相关。
3.根据权利要求1所述的放大器，其中，所述组合器是Millman无源平均器。
4.根据权利要求1所述的放大器，其中，在所述一对晶体管中的第二晶体管的控制电极处产生的所述DC偏置独立于串联通过所述一对晶体管中的第一晶体管和所述一对晶体管中的第二晶体管两者的电流的变化。
5.根据权利要求1所述的放大器，其中，所述组合器包括一对电阻器，并且其中，所述一对电阻器中的第一电阻器连接在所述一对输入端中的第一输入端和所述组合器的输出端之间，并且所述一对电阻器中的第二电阻器连接在所述一对输入端中的第二输入端和所述组合器的所述输出端之间。
6.根据权利要求5所述的放大器，其中，所述一对电阻器具有相同的电阻。
7.根据权利要求5所述的放大器，其中，所述一对电阻器具有不同的电阻。
8.根据权利要求5所述的放大器，其中，所述一对电阻器具有可变的电阻。
9.根据权利要求1所述的放大器，其中，所述DC偏置调节器包括电压分压器电路，并且其中，所述参考电流通过所述电压分压器电路。
10.根据权利要求9所述的放大器，其中，所述电压分压器包括一对串联连接的电阻器，并且其中，所述参考电流通过所述串联连接的电阻器，所述电阻器中的一个电阻器产生耦合到所述一对晶体管中的第一晶体管的控制电极的电压，并且所述电阻器的组合产生耦合到所述组合器的电压。
11.根据权利要求5所述的放大器，其中，所述DC偏置调节器包括电压分压器电路，并且其中，所述参考电流通过所述电压分压器电路。
12.根据权利要求11所述的放大器，其中，所述电压分压器包括一对串联连接的电阻器，并且其中，所述参考电流通过所述串联连接的电阻器，所述电阻器的组合产生耦合到所述组合器的电压，并且所述电阻器中的另一个电阻器产生耦合到所述一对晶体管中的第一晶体管的控制电极的电压。
13.根据权利要求12所述的放大器，其中，所述电压分压器中的所述一对电阻器具有相同的电阻。
14.根据权利要求1所述的放大器，其中，所述DC偏置调节器包括：
电压分压器；
电压组合器电路；
其中，所述共源共栅放大器的一对晶体管串联连接到第一电压源；
其中，所述电压分压器产生与所述参考电流相关的第一输出电压和第二电压，所述第二电压是所述第一输出电压中的预定部分，所述第二电压耦合到所述一对晶体管中的第一晶体管的控制电极；
其中，所述组合器电路具有一对输入端，所述一对输入端分别耦合到由所述电压分压器产生的所述第一输出电压以及所述第一电压源，以在所述一对晶体管中的第二晶体管的控制电极处产生DC偏置电压，所述DC偏置电压与由所述参考电压产生的所述第一输出电压和所述第一电压源的组合相关。
15.根据权利要求14所述的放大器，其中，所述组合器电路根据由所述参考电压产生的输出电压和所述第一电压源的总和产生所述DC偏置电压。
16.根据权利要求15所述的放大器，其中，所述组合器电路根据由所述参考电压产生的所述输出电压和所述第一电压源的平均值产生所述DC偏置电压。
17.根据权利要求15所述的放大器，其中，穿过所述参考晶体管的所述电流是所述参考晶体管的饱和电流，并且从所述电压源到参考电势的电流是所述一对晶体管中的所述第一晶体管和所述一对晶体管中的所述第二晶体管两者的饱和电流。
18.一种共源共栅放大器，包括：
第一晶体管，所述第一晶体管具有用于控制第一电极和第二电极之间的载流子流动的控制电极；
第二晶体管，所述第二晶体管具有用于控制第一电极和第二电极之间的载流子流动的控制电极；
其中，所述第一晶体管的所述第一电极耦合到参考电势，所述第二晶体管的第一电极耦合到所述第一晶体管的第二电极，并且所述第二晶体管的第二电极耦合到第一电压源；
DC偏置调节器，包括：
参考晶体管，所述参考晶体管耦合到第二电压源；
参考电压分压器电路，所述参考电压分压器电路串联连接在所述参考晶体管和所述参考电势之间；
其中，所述DC偏置调节器产生通过所述参考晶体管的参考电流，并且所述参考电压分压器产生与所述参考电流相关的第一输出电压和第二电压，所述第二电压是所述第一输出电压中的预定部分，所述第二电压耦合到所述第一晶体管的控制电极；
电压组合器电路，所述电压组合器电路具有一对输入端，所述一对输入端分别耦合到由所述参考电压分压器电路产生的所述第一输出电压以及所述第一电压源，以在所述第二晶体管的控制电极处产生DC偏置电压，所述DC偏置电压与由所述参考电压分压器电路产生的所述第一输出电压和所述第一电压源的组合相关。
19.根据权利要求18所述的共源共栅放大器，其中，所述组合器电路根据由所述参考电压产生的输出电压和所述第一电压源的总和产生所述DC偏置电压。
20.根据权利要求19所述的共源共栅放大器，其中，所述组合器电路根据由所述参考电压产生的所述输出电压和所述第一电压源的平均值产生所述DC偏置电压。
21.根据权利要求20所述的共源共栅放大器，其中，穿过所述参考晶体管的所述电流是所述参考晶体管的饱和电流，并且从所述电压源到所述参考电势的电流是所述第一晶体管和所述第二晶体管两者的饱和电流。
22.根据权利要求18所述的共源共栅放大器，其中，在所述第一晶体管和所述第二晶体管的控制电极处产生的所述DC偏置电压产生跨越所述第一晶体管的所述第一和所述第二电极的、等于跨越所述第二晶体管的所述第一电极和所述第二电极的电压的电压。
23.一种放大器，包括：
第一晶体管，所述第一晶体管具有用于控制所述第一晶体管的第一电极和第二电极之间的载流子流动的控制电极，所述第一电极耦合到电压源；
第二晶体管，所述第二晶体管具有用于控制所述第二晶体管的第一电极和第二电极之间的载流子流动的控制电极，所述第二电极耦合到参考电势；
电阻器，所述电阻器具有连接到所述第一晶体管的第二电极的一端和连接到所述第二晶体管的第一电极的第二端。
24.根据权利要求23所述的放大器，包括：
DC偏置调节器，包括：
参考晶体管；
其中，所述DC偏置调节器产生通过所述参考晶体管的参考电流；并且
其中，所述DC偏置调节器根据通过所述参考晶体管的参考电流产生用于所述一对晶体管中的每一个的DC偏置电压。
25.根据权利要求24所述的放大器，其中，所述DC偏置调节器包括：
电压组合器电路；
其中，所述DC偏置调节器产生：与所述参考电流相关的电压，这种电压被耦合到所述一对晶体管的第一晶体管的控制电极；
其中，所述组合器电路具有一对输入端，所述一对输入端分别耦合到由所述DC偏置调节器产生的电压和所述电压源，以在所述一对晶体管中的第二晶体管的控制电极处产生偏置电压，所述偏置电压与由所述电压调节器产生的电压和所述电压源的组合相关。
26.根据权利要求25所述的放大器，其中，所述组合器是Millman无源平均器。
27.根据权利要求25所述的放大器，其中，在所述一对晶体管中的第二晶体管的控制电极处产生的所述DC偏置电压独立于串联通过所述一对晶体管中的第一晶体管和所述一对晶体管中的第二晶体管两者的电流的变化。
28.根据权利要求25所述的放大器，其中，所述组合器包括一对电阻器，并且其中，所述一对电阻器中的第一电阻器连接在所述一对输入端中的第一输入端和所述组合器的输出端之间，并且所述一对电阻器中的第二电阻器连接在所述一对输入端中的第二输入端和所述组合器的所述输出端之间。
29.根据权利要求28所述的放大器，其中，所述一对电阻器具有相同的电阻。
30.根据权利要求28所述的放大器，其中，所述一对电阻器具有不同的电阻。
31.根据权利要求28所述的放大器，其中，所述一对电阻器具有变化的电阻。
32.根据权利要求25所述的放大器，其中，所述DC偏置调节器包括电压分压器电路，并且其中，所述参考电流通过电压分压器电路。
33.根据权利要求32所述的放大器，其中，所述电压分压器包括一对串联连接的电阻器，并且其中，所述参考电流通过所述串联连接的电阻器，所述电阻器中的一个电阻器产生耦合到所述一对晶体管中的第一晶体管的控制电极的电压，并且所述电阻器中的另一个电阻器产生耦合到所述组合器的电压。
34.根据权利要求28所述的放大器，其中，所述DC偏置调节器包括电压分压器电路，并且其中，所述参考电流通过电压分压器电路。
35.根据权利要求34所述的放大器，其中，所述电压分压器包括一对串联连接的电阻器，并且其中，所述参考电流通过所述串联连接的电阻器，所述电阻器的组合产生耦合到所述一对晶体管中的第一晶体管的控制电极的电压，并且所述电阻器中的另一个电阻器产生耦合到所述组合器的电压。
36.根据权利要求35所述的放大器，其中，所述电压分压器中的所述一对电阻器具有相同的电阻。
37.根据权利要求23所述的放大器，其中，所述DC偏置调节器包括：
偏置电路；
电压组合器电路；
其中，所述偏置电路产生与所述参考电流相关的第一输出电压和第二电压，所述第二电压是所述第一输出电压中的预定部分，所述第二电压耦合到所述第二晶体管的所述控制电极；
其中，所述组合器电路具有一对输入端，所述一对输入端分别耦合到由所述电压分压器产生的所述第一输出电压以及所述第一电压源，以在所述第一晶体管的所述控制电极处产生DC偏置电压，所述DC偏置电压与由所述参考电压产生的所述第一输出电压和所述电压源的组合相关。
38.根据权利要求36所述的放大器，其中，所述组合器电路根据由所述参考电压产生的输出电压和所述电压源的总和产生所述DC偏置电压。
39.根据权利要求38所述的放大器，其中，所述组合器电路根据由所述参考电压产生的所述输出电压和所述电压源的平均值产生所述DC偏置电压。
40.根据权利要求38所述的放大器，其中，通过所述参考晶体管的电流是所述参考晶体管的饱和电流，并且从电压源到所述参考电势的电流是第一晶体管和第二晶体管两者的饱和电流。
CN201680058771.3A 2015-08-13 2016-08-05 用于共源共栅放大器的dc偏置调节器 Pending CN108141183A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/825,476 US9584072B1 (en) 2015-08-13 2015-08-13 DC bias regulator for cascode amplifier
US14/825,476 2015-08-13
PCT/US2016/045701 WO2017027346A1 (en) 2015-08-13 2016-08-05 Dc bias regulator for cascode amplifier

Publications (1)

Publication Number Publication Date
CN108141183A true CN108141183A (zh) 2018-06-08

Family

ID=56684301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680058771.3A Pending CN108141183A (zh) 2015-08-13 2016-08-05 用于共源共栅放大器的dc偏置调节器

Country Status (5)

Country Link
US (1) US9584072B1 (zh)
EP (1) EP3335312B1 (zh)
JP (1) JP6692893B2 (zh)
CN (1) CN108141183A (zh)
WO (1) WO2017027346A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110708020A (zh) * 2018-07-10 2020-01-17 三星电机株式会社 共源共栅结构的放大装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447208B2 (en) * 2017-12-15 2019-10-15 Raytheon Company Amplifier having a switchable current bias circuit
DE102020112980B3 (de) * 2020-05-13 2021-08-19 Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik Schaltungsanordnung zur Begrenzung des Gatestromes an einem Feldeffekttransistors
CN114944819B (zh) * 2022-05-16 2023-02-10 广东工业大学 一种用于射频功率放大器的偏置电路
US20240045461A1 (en) * 2022-08-05 2024-02-08 Semtech Corporation Biasing control for compound semiconductors

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070538A (en) * 1990-01-02 1991-12-03 The United States Of America As Represented By The Secretary Of The Air Force Wide band domino effect high voltage regulator
JPH0685558A (ja) * 1992-08-28 1994-03-25 Mitsubishi Electric Corp 半導体装置
JPH07303017A (ja) * 1994-03-10 1995-11-14 Matsushita Electric Ind Co Ltd 電力増幅器及び高周波半導体装置
US6803824B2 (en) * 2001-12-18 2004-10-12 Anadigics, Inc. Dynamic matching in cascode circuits
JP2007060458A (ja) * 2005-08-26 2007-03-08 Mitsubishi Electric Corp カスコード接続回路
US20090085664A1 (en) * 2007-09-29 2009-04-02 Po-Tang Yang Power amplifier having an adaptive amplifying mechanism
US20100127776A1 (en) * 2008-11-26 2010-05-27 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Amplifier with bias circuit providing improved linearity
CN103117711A (zh) * 2013-01-29 2013-05-22 天津大学 一种单片集成的射频高增益低噪声放大器
US8493154B1 (en) * 2011-10-28 2013-07-23 Berex Corporation Linearity enhancement on cascode gain block amplifier
CN103532506A (zh) * 2012-06-29 2014-01-22 英飞凌科技股份有限公司 用于共源共栅放大器的***和方法
CN103633946A (zh) * 2013-12-03 2014-03-12 天津大学 一种实现片上输入输出50欧姆匹配的低噪声放大器
US20140253239A1 (en) * 2013-03-06 2014-09-11 Rafael Microelectronics, Inc. Low-noise signal amplifying circuit and method thereof
CN104779920A (zh) * 2015-05-08 2015-07-15 宜确半导体（苏州）有限公司 基于闭环功率控制的共源共栅射频功率放大器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1528201A (en) * 1975-02-24 1978-10-11 Rca Corp Differential amplifier
US5032799A (en) 1989-10-04 1991-07-16 Westinghouse Electric Corp. Multistage cascode radio frequency amplifier
US5506544A (en) 1995-04-10 1996-04-09 Motorola, Inc. Bias circuit for depletion mode field effect transistors
US5793194A (en) 1996-11-06 1998-08-11 Raytheon Company Bias circuit having process variation compensation and power supply variation compensation
US6515547B2 (en) 2001-06-26 2003-02-04 Koninklijke Philips Electronics N.V. Self-biased cascode RF power amplifier in sub-micron technical field
US6778016B2 (en) 2002-11-04 2004-08-17 Koninklijke Philips Eletronics N.V. Simple self-biased cascode amplifier circuit
US7253678B2 (en) 2005-03-07 2007-08-07 Analog Devices, Inc. Accurate cascode bias networks
JP4575818B2 (ja) * 2005-03-24 2010-11-04 Ｏｋｉセミコンダクタ株式会社 増幅回路用バイアス回路
EP1793491A1 (en) 2005-12-02 2007-06-06 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Amplifier with compensated gate bias voltage
US7852136B2 (en) 2008-08-12 2010-12-14 Raytheon Company Bias network

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070538A (en) * 1990-01-02 1991-12-03 The United States Of America As Represented By The Secretary Of The Air Force Wide band domino effect high voltage regulator
JPH0685558A (ja) * 1992-08-28 1994-03-25 Mitsubishi Electric Corp 半導体装置
JPH07303017A (ja) * 1994-03-10 1995-11-14 Matsushita Electric Ind Co Ltd 電力増幅器及び高周波半導体装置
US6803824B2 (en) * 2001-12-18 2004-10-12 Anadigics, Inc. Dynamic matching in cascode circuits
JP2007060458A (ja) * 2005-08-26 2007-03-08 Mitsubishi Electric Corp カスコード接続回路
US20090085664A1 (en) * 2007-09-29 2009-04-02 Po-Tang Yang Power amplifier having an adaptive amplifying mechanism
US20100127776A1 (en) * 2008-11-26 2010-05-27 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Amplifier with bias circuit providing improved linearity
US8493154B1 (en) * 2011-10-28 2013-07-23 Berex Corporation Linearity enhancement on cascode gain block amplifier
CN103532506A (zh) * 2012-06-29 2014-01-22 英飞凌科技股份有限公司 用于共源共栅放大器的***和方法
CN103117711A (zh) * 2013-01-29 2013-05-22 天津大学 一种单片集成的射频高增益低噪声放大器
US20140253239A1 (en) * 2013-03-06 2014-09-11 Rafael Microelectronics, Inc. Low-noise signal amplifying circuit and method thereof
CN103633946A (zh) * 2013-12-03 2014-03-12 天津大学 一种实现片上输入输出50欧姆匹配的低噪声放大器
CN104779920A (zh) * 2015-05-08 2015-07-15 宜确半导体（苏州）有限公司 基于闭环功率控制的共源共栅射频功率放大器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110708020A (zh) * 2018-07-10 2020-01-17 三星电机株式会社 共源共栅结构的放大装置
CN110708020B (zh) * 2018-07-10 2024-04-19 三星电机株式会社 共源共栅结构的放大装置

Also Published As

Publication number Publication date
EP3335312B1 (en) 2023-07-19
JP6692893B2 (ja) 2020-05-13
US9584072B1 (en) 2017-02-28
JP2018527821A (ja) 2018-09-20
US20170047897A1 (en) 2017-02-16
WO2017027346A1 (en) 2017-02-16
EP3335312A1 (en) 2018-06-20

Similar Documents

Publication Publication Date Title
JP6728335B2 (ja) カスコード段及びｄｃバイアスレギュレータを有する多段増幅器
CN108141183A (zh) 用于共源共栅放大器的dc偏置调节器
Pornpromlikit et al. A Q-band amplifier implemented with stacked 45-nm CMOS FETs
US9389620B2 (en) Apparatus and method for a voltage regulator with improved output voltage regulated loop biasing
US8648656B2 (en) Low-noise amplifier with through-mode
US20120299658A1 (en) High efficiency, high frequency amplifiers
US10601414B2 (en) Bias generator
US8797100B2 (en) Circuit unit, bias circuit with circuit unit and differential amplifier circuit with first and second circuit unit
CN101420207B (zh) 动态补偿电流的运算放大器、集成电路以及方法
US6127892A (en) Amplification circuit
US5099205A (en) Balanced cascode current mirror
US20200183439A1 (en) Process compensated gain boosting voltage regulator
TWI672509B (zh) 遠端差動電壓感測
CN104516385B (zh) 电压调节器
CN206977389U (zh) 射频放大器和电子电路
US20070273435A1 (en) Am Intermediate Frequency Variable Gain Amplifier Circuit, Variable Gain Amplifier Circuits and its Semiconductor Integrated Circuit
CN101223689A (zh) 可变增益放大器以及使用其的交流电源装置
CN106484016B (zh) 电压翻转式零点补偿电路
US20200252029A1 (en) Current control circuit and power amplifier circuit
Li et al. Cascoded flipped voltage follower based output-capacitorless low-dropout regulator for SoCs
US20090146727A1 (en) Voltage generating apparatus
US7911275B2 (en) Constant gain control for multistage amplifiers
Baturitsky et al. The double-gate p-JFET-inputted amplifier for low-capacitance detectors
CN115708034A (zh) 线性稳压电路及其频率补偿方法
JP2005033354A (ja) バイアス電圧供給回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination