JP6665932B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP6665932B2 JP6665932B2 JP2018523556A JP2018523556A JP6665932B2 JP 6665932 B2 JP6665932 B2 JP 6665932B2 JP 2018523556 A JP2018523556 A JP 2018523556A JP 2018523556 A JP2018523556 A JP 2018523556A JP 6665932 B2 JP6665932 B2 JP 6665932B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- implanted
- semiconductor layer
- silicon carbide
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 126
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000012535 impurity Substances 0.000 claims description 306
- 238000002513 implantation Methods 0.000 claims description 119
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 88
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 88
- 238000009826 distribution Methods 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 24
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 16
- 230000007547 defect Effects 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- -1 aluminum ions Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
特許文献1 特開2009−252811号公報
Claims (17)
- 炭化珪素半導体層を備える半導体装置の製造方法であって、
前記炭化珪素半導体層の温度を150℃以下とした状態で、前記炭化珪素半導体層における不純物注入領域に対して異なる深さに複数回不純物を注入する不純物注入段階を備え、
前記不純物注入段階において前記不純物が注入された前記不純物注入領域の深さ方向における不純物濃度分布は、複数のピークおよび複数の谷を有し、
前記炭化珪素半導体層の前記不純物が注入される注入面からみて最も深いピークの不純物濃度は、2番目に深いピークの不純物濃度よりも高い
製造方法。 - 前記不純物注入段階において、前記炭化珪素半導体層の温度を室温以上とした状態で、前記不純物注入領域に対して異なる深さに複数回不純物を注入する
請求項1に記載の製造方法。 - 前記不純物注入段階において、前記炭化珪素半導体層を室温雰囲気に配置した状態で、前記不純物注入領域に対して異なる深さに複数回不純物を注入する
請求項2に記載の製造方法。 - 前記不純物注入段階において、前記不純物注入領域の不純物濃度が、1.0×1016/cm3以上、5.0×1019/cm3以下となるように不純物を注入する
請求項1から3のいずれか一項に記載の製造方法。 - 前記不純物注入段階において、前記不純物注入領域の不純物濃度が、1.0×1018/cm3以下となるように不純物を注入する
請求項4に記載の製造方法。 - 炭化珪素半導体層を備える半導体装置の製造方法であって、
前記炭化珪素半導体層の温度を150℃以下とした状態で、前記炭化珪素半導体層における不純物注入領域に対して異なる深さに複数回不純物を注入する不純物注入段階を備え、
前記不純物注入段階において、前記不純物注入領域の不純物濃度が、1.0×10 16 /cm 3 以上、5.0×10 19 /cm 3 以下となるように不純物を注入し、
前記不純物注入段階において前記不純物が注入された前記不純物注入領域の深さ方向における不純物濃度分布は、複数のピークおよび複数の谷を有し、
前記複数のピークのうち、前記炭化珪素半導体層の前記不純物が注入される注入面からみて最も深い第1ピークの不純物濃度に対して、前記複数の谷のうち、前記注入面からみて最も深い第1谷の不純物濃度の割合が、10%以上、60%以下である
製造方法。 - 前記不純物注入段階において前記不純物が注入された前記不純物注入領域の深さ方向における不純物濃度分布は、複数のピークおよび複数の谷を有し、
前記炭化珪素半導体層の前記不純物が注入される注入面からみて深いほど、前記不純物濃度分布におけるそれぞれのピークの深さ方向における間隔が広い
請求項1から7のいずれか一項に記載の製造方法。 - 前記不純物注入段階における総ドーズ量が6.0×1014/cm2以下である
請求項1から8のいずれか一項に記載の製造方法。 - 前記不純物注入段階における総ドーズ量が1.55×1014/cm2以下である
請求項9に記載の製造方法。 - 炭化珪素半導体層を備える半導体装置の製造方法であって、
前記炭化珪素半導体層の温度を150℃以下とした状態で、前記炭化珪素半導体層における不純物注入領域に対して異なる深さに複数回不純物を注入する不純物注入段階を備え、
前記不純物注入段階において前記不純物が注入された前記不純物注入領域の深さ方向における不純物濃度分布は、複数のピークおよび複数の谷を有し、
前記複数のピークのうち、前記炭化珪素半導体層の前記不純物が注入される注入面からみて最も深い第1ピークの深さが、0.2μm以上、1.0μm以下である
製造方法。 - 前記不純物注入段階の前に、前記炭化珪素半導体層の上方に前記不純物注入領域に応じた形状のレジストマスクを形成するマスク形成段階を備える
請求項1から11のいずれか一項に記載の製造方法。 - 炭化珪素半導体層を備える半導体装置であって、
前記炭化珪素半導体層は、不純物が注入された不純物注入領域を有し、
前記不純物注入領域の深さ方向における不純物濃度分布は、複数のピークおよび複数の谷を有し、
前記炭化珪素半導体層の前記不純物が注入される注入面からみて深いほど、前記不純物濃度分布におけるそれぞれのピークの深さ方向における間隔が広く、
前記不純物注入領域の深さ方向の不純物濃度分布において、前記炭化珪素半導体層の前記不純物が注入される注入面からみて最も深いピークの不純物濃度は、2番目に深いピークの不純物濃度よりも高い
半導体装置。 - 前記不純物注入段階で注入された全てのピークおよび谷における不純物濃度が、1.0×1016/cm3以上、5.0×1019/cm3以下となるように不純物を注入する
請求項1から12のいずれか一項に記載の製造方法。 - 炭化珪素半導体層を備える半導体装置であって、
前記炭化珪素半導体層は、不純物が注入された不純物注入領域を有し、
前記不純物注入領域の深さ方向における不純物濃度分布は、複数のピークおよび複数の谷を有し、
前記炭化珪素半導体層の前記不純物が注入される注入面からみて深いほど、前記不純物濃度分布におけるそれぞれのピークの深さ方向における間隔が広く、
前記不純物注入領域の深さ方向の不純物濃度分布において、全てのピークおよび谷における不純物濃度が、1.0×1016/cm3以上、5.0×1019/cm3以下である
半導体装置。 - 前記不純物注入領域の深さ方向における不純物濃度分布は、複数のピークおよび複数の谷を有し、
前記複数のピークのうち、前記炭化珪素半導体層の前記不純物が注入される注入面からみて最も深い第1ピークの不純物濃度に対して、前記複数の谷のうち、前記注入面からみて最も深い第1谷の不純物濃度の割合が、10%以上、60%以下である
請求項13に記載の半導体装置。 - 炭化珪素半導体層を備える半導体装置であって、
前記炭化珪素半導体層は、不純物が注入された不純物注入領域を有し、
前記不純物注入領域の深さ方向における不純物濃度分布は、複数のピークおよび複数の谷を有し、
前記炭化珪素半導体層の前記不純物が注入される注入面からみて深いほど、前記不純物濃度分布におけるそれぞれのピークの深さ方向における間隔が広く、
前記不純物注入領域の深さ方向における不純物濃度分布は、複数のピークおよび複数の谷を有し、
前記複数のピークのうち、前記炭化珪素半導体層の前記不純物が注入される注入面からみて最も深い第1ピークの深さが、0.2μm以上、1.0μm以下である
半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016125454 | 2016-06-24 | ||
JP2016125454 | 2016-06-24 | ||
PCT/JP2017/016448 WO2017221546A1 (ja) | 2016-06-24 | 2017-04-25 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017221546A1 JPWO2017221546A1 (ja) | 2018-09-27 |
JP6665932B2 true JP6665932B2 (ja) | 2020-03-13 |
Family
ID=60784551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018523556A Active JP6665932B2 (ja) | 2016-06-24 | 2017-04-25 | 半導体装置の製造方法および半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10622212B2 (ja) |
JP (1) | JP6665932B2 (ja) |
CN (1) | CN108292605B (ja) |
WO (1) | WO2017221546A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020013905A (ja) * | 2018-07-18 | 2020-01-23 | 住友重機械イオンテクノロジー株式会社 | イオン注入方法およびイオン注入装置 |
CN115443542A (zh) * | 2020-11-17 | 2022-12-06 | 富士电机株式会社 | 半导体装置的制造方法以及半导体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JPH07105902A (ja) * | 1993-09-30 | 1995-04-21 | Sony Corp | イオン注入装置 |
JP2001015760A (ja) * | 1999-06-30 | 2001-01-19 | Seiko Epson Corp | 薄膜トランジスタの製造方法、アクティブマトリクス基板の製造方法及び電気光学装置の製造方法 |
JP2001332508A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 半導体素子の製造方法 |
JP4581270B2 (ja) * | 2001-03-05 | 2010-11-17 | 住友電気工業株式会社 | SiC半導体のイオン注入層及びその製造方法 |
JP2008244435A (ja) * | 2007-01-29 | 2008-10-09 | Silicon Genesis Corp | 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造 |
JP4935741B2 (ja) | 2008-04-02 | 2012-05-23 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2010205922A (ja) * | 2009-03-03 | 2010-09-16 | Canon Anelva Corp | 基板熱処理装置及び基板の製造方法 |
EP2412849B1 (en) * | 2009-03-25 | 2016-03-23 | SUMCO Corporation | Silicon wafer and method for manufacturing same |
JP5556293B2 (ja) * | 2010-03-25 | 2014-07-23 | 富士電機株式会社 | 超接合半導体装置の製造方法 |
SI2796458T1 (en) * | 2010-04-01 | 2018-04-30 | Teva Pharmaceutical Industries Ltd. | CRYSTALINIC SODIUM RALTEGRAVIR SOLUTIONS |
EP2800143B1 (en) | 2011-12-28 | 2020-04-08 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
JP5900698B2 (ja) * | 2013-02-13 | 2016-04-06 | 富士電機株式会社 | 半導体装置 |
JP2014236120A (ja) | 2013-06-03 | 2014-12-15 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
US20160254148A1 (en) * | 2013-10-28 | 2016-09-01 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and manufacturing method for same |
JP2015225934A (ja) * | 2014-05-27 | 2015-12-14 | サンケン電気株式会社 | 半導体装置 |
JP6610768B2 (ja) * | 2016-02-23 | 2019-11-27 | 富士電機株式会社 | 半導体装置 |
DE112018000050T5 (de) * | 2017-01-17 | 2019-02-28 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
-
2017
- 2017-04-25 CN CN201780004266.5A patent/CN108292605B/zh active Active
- 2017-04-25 WO PCT/JP2017/016448 patent/WO2017221546A1/ja active Application Filing
- 2017-04-25 JP JP2018523556A patent/JP6665932B2/ja active Active
-
2018
- 2018-05-23 US US15/986,820 patent/US10622212B2/en active Active
-
2020
- 2020-03-30 US US16/835,263 patent/US11087986B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN108292605A (zh) | 2018-07-17 |
US20200227261A1 (en) | 2020-07-16 |
US10622212B2 (en) | 2020-04-14 |
WO2017221546A1 (ja) | 2017-12-28 |
JPWO2017221546A1 (ja) | 2018-09-27 |
CN108292605B (zh) | 2021-08-27 |
US20180301337A1 (en) | 2018-10-18 |
US11087986B2 (en) | 2021-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8895418B2 (en) | Semiconductor device and method for producing a semiconductor device | |
JP2018110166A (ja) | 半導体装置および半導体装置の製造方法 | |
EP3026695B1 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
CN109449083B (zh) | 缓变结、高压器件和半导体器件及其制造方法 | |
WO2013077068A1 (ja) | 半導体装置の製造方法 | |
JP6665932B2 (ja) | 半導体装置の製造方法および半導体装置 | |
TWI739252B (zh) | 溝槽式mosfet元件及其製造方法 | |
US9099435B2 (en) | Method of manufacturing semiconductor device | |
CN104425614A (zh) | Mos型半导体装置的制造方法 | |
US8227855B2 (en) | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same | |
CN111128725B (zh) | 一种igbt器件制备方法 | |
CN101894865A (zh) | 碰撞电离金属氧化物半导体晶体管及制造方法 | |
JP4048856B2 (ja) | 半導体装置の製造方法 | |
CN107342224B (zh) | Vdmos器件的制作方法 | |
JPH04259258A (ja) | Mis電界効果形半導体装置の製造方法 | |
US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
CN107579120B (zh) | 功率二极管的制备方法和功率二极管 | |
WO2018168069A1 (ja) | 半導体装置 | |
US20170323947A1 (en) | Schottky device and method of manufacture | |
CN110190030B (zh) | 一种通过连接孔改善uis的方法及功率器件 | |
US10312133B2 (en) | Method of manufacturing silicon on insulator substrate | |
JP2007128926A (ja) | 整流用半導体装置とその製造方法 | |
CN108054205B (zh) | 射频三极管及其制作方法 | |
CN108461547B (zh) | 一种mos型超势垒整流器及其制造方法 | |
CN116313764A (zh) | 一种提升mosfet抗单粒子烧毁的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20180604 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6665932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |