JP6646227B2 - バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器 - Google Patents
バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器 Download PDFInfo
- Publication number
- JP6646227B2 JP6646227B2 JP2016544920A JP2016544920A JP6646227B2 JP 6646227 B2 JP6646227 B2 JP 6646227B2 JP 2016544920 A JP2016544920 A JP 2016544920A JP 2016544920 A JP2016544920 A JP 2016544920A JP 6646227 B2 JP6646227 B2 JP 6646227B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- generation circuit
- output
- switch
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 6
- 230000007423 decrease Effects 0.000 claims description 22
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 5
- 230000004048 modification Effects 0.000 description 22
- 238000012986 modification Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 16
- 230000007257 malfunction Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 101100242307 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SWH1 gene Proteins 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 206010065929 Cardiovascular insufficiency Diseases 0.000 description 1
- 102100028918 Catenin alpha-3 Human genes 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101000916179 Homo sapiens Catenin alpha-3 Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100094106 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RSC8 gene Proteins 0.000 description 1
- 108010020053 Staphylococcus warneri lipase 2 Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
Description
図1は第1実施形態に係るバイアス発生回路の構成を示す回路図である。本実施形態に係るバイアス発生回路は、クロック信号を生成するクロック発生回路1、2つの入力電圧を比較する比較器2、制御信号に応じてクロック信号を通過又は停止させるクロックゲーティング回路としてのANDゲート3、および、入力クロックに応じて出力電圧を増加又は減少させる電圧発生回路4を有する。
図3は第1実施形態の第1変形例に係るバイアス発生回路の構成を示す回路図である。図3の構成では、電圧発生回路の構成が図1と異なっている。図1に示した電圧発生回路4では、抵抗列11における抵抗端の電圧を取り出すために、スイッチとほぼ同数のフリップフロップが必要となり、細かい分解能が必要な場合、回路面積の増大に繋がる。そこで、第1変形例では、電圧発生回路4Aは、フリップフロップの個数を削減することが可能な構成としている。
図4は第1実施形態の第2変形例に係るバイアス発生回路の構成を示す回路図である。図4の構成では、電圧発生回路の構成が図1および図3と異なっている。図3に示した電圧発生回路4Aでは、抵抗列21から電圧を取り出すために、電圧を取り出す抵抗端と同数のスイッチおよび論理ゲートが必要となるが、第2変形例では、電圧発生回路4Bは、スイッチおよび論理ゲートの個数を大幅に削減することが可能な構成としている。
Rc1=Rc2=Rc3=Rc4=Rc5=4Ra
すなわち、第1抵抗列31の抵抗値の総和は8Raである。まず、リセット信号Resetが入力されると、フリップフロップFF10の出力がHighとなるため、スイッチSWL1,SWH3がONとなり、第1抵抗列31の両端は、第2抵抗列34における抵抗端Vc1と抵抗端Vc3とにそれぞれ接続される。ここで、抵抗端Vc1,Vc3間の抵抗値は8Ra(=Rc1+Rc2)であり、第1抵抗列31の総抵抗値8Raと同じであるから、その合成抵抗値は8Ra/2=4Raとなる。この合成抵抗値は抵抗Rc3〜Rc5と同じ抵抗値であるので、この結果、抵抗端Vc1,Vc6間の電圧が、抵抗値が同じ4Raである4個の抵抗により4等分される。この4等分された電圧範囲のうち最も低い電圧範囲Vc1〜Vc3において、第1抵抗列31によって8等分された電圧VR1〜VR8が、電圧発生回路4Bから、クロック信号CLKinのクロック数に従って、順次低い方から出力される。
R1=R2=R3=R4=R5=R6=R7=R8 > Ra
Rc1=Rc2=Rc3=Rc4=Rc5=4Ra
というようにしてもよい。この場合、第1抵抗列31の抵抗値の総和が第2抵抗列34の抵抗2個分より大きくなるため、その合成抵抗は第2抵抗列34の各抵抗の抵抗値4Raより大きくなる。これにより、第1抵抗列31と第2抵抗列34との接続関係が切り替わり、第1抵抗列31から出力される電圧範囲が遷移する際に、遷移前後の電圧範囲がオーバーラップを持つようになる。したがって、抵抗ばらつきによる誤差の増大を抑圧することが可能となる。
図7は第1実施形態の第3変形例に係るバイアス発生回路の構成を示す回路図である。図7の構成でも、図4の構成と同様に、電圧発生回路4Cは、スイッチおよび論理ゲートの個数を大幅に削減可能な構成としている。
Rc1=Rc2=Rc3=Rc4=Rc5=Rc6=Rc7=Rc8=8Ra
すなわち、第1抵抗列31の抵抗値の総和は8Raであり、第2抵抗列41および第3抵抗列42の各抵抗の抵抗値に等しい。まず、リセット信号Resetが入力されると、フリップフロップFF10の出力がHighとなるため、スイッチSW11,SW16がONとなり、第2抵抗列41における抵抗端Vc1が端子VLに接続され、第3抵抗列42における抵抗端Vc6が端子VHに接続される。したがって、端子VL,VH間が、第1抵抗列31及び抵抗Rc5〜Rc8によって5等分される。この5等分された電圧範囲のうち最も低い電圧範囲Vc1〜Vc10において、第1抵抗列31によって8等分された電圧VR1〜VR8が、電圧発生回路4Cから、クロック信号CLKinのクロック数に従って、順次低い方から出力される。
R1=R2=R3=R4=R5=R6=R7=R8 > Ra
Rc1=Rc2=Rc3=Rc4=Rc5=Rc6=Rc7=Rc8=8Ra
というようにしてもよい。この場合、第1抵抗列31の抵抗値の総和が、第2抵抗列41および第3抵抗列42の各抵抗の抵抗値8Raより大きくなる。これにより、第1抵抗列31と第2抵抗列41および第3抵抗列42との接続関係が切り替わり、第1抵抗列31から出力される電圧範囲が遷移する際に、遷移前後の電圧範囲がオーバーラップを持つようになる。したがって、第2変形例で説明したとおり、抵抗ばらつきによる誤差の増大を抑圧することが可能となる。
図8は第2実施形態に係るバイアス発生回路の構成を示す回路図である。図8では、図1と共通の構成要素には図1と同一の符号を付している。本実施形態における基本的な構成と動作は、第1実施形態で説明した内容とほぼ同様である。ここでは、第1実施形態との相違点について主に説明する。
図9は第3実施形態に係るバイアス発生回路の構成を示す回路図である。本実施形態に係るバイアス発生回路は、クロック信号を生成するクロック発生回路1、制御信号に応じてクロック信号を通過又は停止させるクロックゲーティング回路としてのANDゲート3、入力クロックに応じて出力電圧を増加又は減少させる電圧発生回路4、基準電流Irefを生成する第1トランジスタM1、基準電流Irefがドレインに入力される第2トランジスタM2、および、ドレインからバイアス電流Ibiasを出力する第3トランジスタM3を有する。
W(M1)/L(M1): W(M2)/L(M2)=1:α
とすると、バイアス電流Ibiasとして、第3トランジスタM3のドレインからαIM2の電流が出力される。
図11は第4の実施形態に係るバイアス発生回路の構成を示す回路図である。図11では、図8および図9と共通の構成要素には図8および図9と同一の符号を付している。本実施形態における基本的な構成と動作は、第3実施形態で説明した内容とほぼ同様である。ここでは、第3実施形態との相違点について主に説明する。
2 比較器
3 ANDゲート(クロックゲーティング回路)
4,4A,4B,4C 電圧発生回路
5 電圧発生回路
8 フリップフロップ
9 低域通過フィルタ
10 増幅回路
11 抵抗列
12 スイッチ群
13 シフトレジスタ(スイッチ選択部)
14 出力端子
17 デジタル−アナログ変換器
18 カウンタ
21 抵抗列
22 第1シフトレジスタ(第1選択部)
23 第2シフトレジスタ(第2選択部)
24 論理積回路(論理回路)
31 第1抵抗列
32 第1スイッチ群
33 第1シフトレジスタ(第1スイッチ選択部)
34 第2抵抗列
35 第2スイッチ群
36 第3スイッチ群
37 第2シフトレジスタ(第2スイッチ選択部)
41 第2抵抗列
42 第3抵抗列
43 第2スイッチ群
44 第3スイッチ群
45 第2シフトレジスタ(第2スイッチ選択部)
CLKin クロック信号
Iref 基準電流
Ibias バイアス電流
M1 第1トランジスタ
M2 第2トランジスタ
M3 第3トランジスタ
M4,M5 カスコードトランジスタ
Vref 基準電圧
Vbias バイアス電圧
Vout 電圧発生回路の出力電圧
VH 高電位供給端子
VL 低電位供給端子
Claims (11)
- 与えられたクロック信号のクロック数に応じて、出力電圧を徐々に増加させる、または、徐々に減少させる電圧発生回路と、
基準電圧と、前記電圧発生回路の出力電圧とを比較する比較器と、
クロック信号を生成するクロック発生回路と、
前記比較器の出力を制御信号として受け、この制御信号に応じて、前記クロック発生回路から出力されたクロック信号を前記電圧発生回路に与えるか否かを制御するクロックゲーティング回路とを備え、
前記電圧発生回路の出力電圧が、バイアス電圧として出力されるバイアス発生回路において、
前記電圧発生回路は、
前記出力電圧が出力される出力端子と、
複数の抵抗が直列に接続されており、両端に所定の電圧が印加される抵抗列と、
導通/非導通が切替可能であり、一端が前記抵抗列における抵抗端にそれぞれ接続され、他端が前記出力端子に接続された複数のスイッチと、
前記クロック信号を受け、前記クロック信号のクロック数に応じて、前記複数のスイッチの中のいずれか1つを選択して導通させるスイッチ選択部とを備えたものであり、
前記スイッチ選択部は、
前記クロック信号を受け、いずれか1つが所定の第1論理値を持つ複数の第1スイッチ選択信号を出力するものであり、前記クロック信号の立ち上がりまたは立ち下がりにおいて、前記第1論理値を持つ前記第1スイッチ選択信号をシフトさせる第1選択部と、
前記複数の第1スイッチ選択信号のいずれか1つを受け、いずれか1つが所定の第2論理値を持つ複数の第2スイッチ選択信号を出力するものであり、当該第1スイッチ選択信号の立ち上がりまたは立ち下がりにおいて、前記第2論理値を持つ前記第2スイッチ選択信号をシフトさせる第2選択部と、
前記複数のスイッチに対応してそれぞれ設けられており、前記複数の第1スイッチ選択信号のいずれか1つと、前記複数の第2スイッチ選択信号のいずれか1つとを入力とし、当該スイッチの導通/非導通を制御する信号を出力する複数の論理回路とを備えたものである
ことを特徴とするバイアス発生回路。 - 与えられたクロック信号のクロック数に応じて、出力電圧を徐々に増加させる、または、徐々に減少させる電圧発生回路と、
基準電圧と、前記電圧発生回路の出力電圧とを比較する比較器と、
クロック信号を生成するクロック発生回路と、
前記比較器の出力を制御信号として受け、この制御信号に応じて、前記クロック発生回路から出力されたクロック信号を前記電圧発生回路に与えるか否かを制御するクロックゲーティング回路とを備え、
前記電圧発生回路の出力電圧が、バイアス電圧として出力されるバイアス発生回路において、
前記電圧発生回路は、クロック数に応じて出力電圧を徐々に増加させるものであり、かつ、クロック数と出力電圧との関係において、クロック数の増加とともに出力電圧が減少する部分を有する、または、クロック数に応じて出力電圧を徐々に減少させるものであり、かつ、クロック数と出力電圧との関係において、クロック数の増加とともに出力電圧が増加する部分を有する
ことを特徴とするバイアス発生回路。 - 請求項1または2記載のバイアス発生回路において、
前記クロックゲーティング回路は、ANDゲート、ORゲート、または、スイッチ付きインバータ回路によって構成されている
ことを特徴とするバイアス発生回路。 - 請求項1または2記載のバイアス発生回路において、
前記クロックゲーティング回路の制御信号入力側に、フリップフロップが設けられている
ことを特徴とするバイアス発生回路。 - 請求項1または2記載のバイアス発生回路において、
前記電圧発生回路の出力電圧が、前記比較器の入力端子に送られる経路に、低域通過フィルタが設けられている
ことを特徴とするバイアス発生回路。 - 請求項1または2記載のバイアス発生回路において、
前記電圧発生回路は、出力電圧の初期値を設定するためのリセット信号が与えられるリセット信号端子を有している
ことを特徴とするバイアス発生回路。 - 与えられたクロック信号のクロック数に応じて、出力電圧を徐々に増加させる、または、徐々に減少させる電圧発生回路であって、
前記出力電圧が出力される出力端子と、
複数の抵抗が直列に接続された第1抵抗列と、
導通/非導通が切替可能であり、一端が前記第1抵抗列における抵抗端にそれぞれ接続され、他端が前記出力端子に接続された複数のスイッチからなる第1スイッチ群と、
前記クロック信号を受け、前記クロック信号のクロック数に応じて、前記第1スイッチ群に属するスイッチのいずれか1つを選択して導通させる第1スイッチ選択部と、
複数の抵抗が直列に接続されており、両端に所定の電圧が印加される第2抵抗列と、
導通/非導通が切替可能であり、一端が前記第2抵抗列における抵抗端にそれぞれ接続され、他端が前記第1抵抗列の一端に接続された複数のスイッチからなる第2スイッチ群と、
導通/非導通が切替可能であり、一端が前記第2抵抗列における抵抗端にそれぞれ接続され、他端が前記第1抵抗列の他端に接続された複数のスイッチからなる第3スイッチ群と、
前記第1スイッチ選択部の出力信号のいずれか1つを受け、この出力信号に応じて、前記第2スイッチ群に属するスイッチのいずれか1つと、前記第3スイッチ群に属するスイッチのいずれか1つとを選択して導通させる第2スイッチ選択部とを備えた
ことを特徴とする電圧発生回路。 - 与えられたクロック信号のクロック数に応じて、出力電圧を徐々に増加させる、または、徐々に減少させる電圧発生回路であって、
前記出力電圧が出力される出力端子と、
複数の抵抗が直列に接続された第1抵抗列と、
導通/非導通が切替可能であり、一端が前記第1抵抗列における抵抗端にそれぞれ接続され、他端が前記出力端子に接続された複数のスイッチからなる第1スイッチ群と、
前記クロック信号を受け、前記クロック信号のクロック数に応じて、前記第1スイッチ群に属するスイッチのいずれか1つを選択して導通させる第1スイッチ選択部と、
複数の抵抗が直列に接続されており、一端が前記第1抵抗列の一端と接続された第2抵抗列と、
複数の抵抗が直列に接続されており、一端が前記第1抵抗列の他端と接続された第3抵抗列と、
導通/非導通が切替可能であり、一端が前記第2抵抗列における抵抗端にそれぞれ接続され、他端が低電位供給端子に接続された複数のスイッチからなる第2スイッチ群と、
導通/非導通が切替可能であり、一端が前記第3抵抗列における抵抗端にそれぞれ接続され、他端が高電位供給端子に接続された複数のスイッチからなる第3スイッチ群と、
前記第1スイッチ選択部の出力信号のいずれか1つを受け、この出力信号に応じて、前記第2スイッチ群に属するスイッチのいずれか1つと、前記第3スイッチ群に属するスイッチのいずれか1つとを選択して導通させる第2スイッチ選択部とを備えた
ことを特徴とする電圧発生回路。 - 請求項7または8記載の電圧発生回路において、
前記第1および第2スイッチ選択部は、シフトレジスタ、または、カウンタを備える
ことを特徴とする電圧発生回路。 - 請求項1または2記載のバイアス発生回路を備え、
機器の起動時に、または、定期的に、前記バイアス発生回路によって、バイアス電圧またはバイアス電流が設定されるように構成される
ことを特徴とする通信機器。 - 請求項1または2記載のバイアス発生回路を備え、
機器の起動時に、または、定期的に、前記バイアス発生回路によって、バイアス電圧またはバイアス電流が設定されるように構成される
ことを特徴とするレーダ機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014173522 | 2014-08-28 | ||
JP2014173522 | 2014-08-28 | ||
PCT/JP2015/003627 WO2016031127A1 (ja) | 2014-08-28 | 2015-07-17 | バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016031127A1 JPWO2016031127A1 (ja) | 2017-06-22 |
JP6646227B2 true JP6646227B2 (ja) | 2020-02-14 |
Family
ID=55399049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016544920A Active JP6646227B2 (ja) | 2014-08-28 | 2015-07-17 | バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9996099B2 (ja) |
JP (1) | JP6646227B2 (ja) |
WO (1) | WO2016031127A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109947163B (zh) * | 2018-09-04 | 2020-08-07 | 合肥鑫晟光电科技有限公司 | 数字稳压器及其稳压方法 |
US11454998B2 (en) * | 2019-07-30 | 2022-09-27 | Mitsumi Electric Co., Ltd. | Power control semiconductor device and variable output voltage power supply |
TWI727673B (zh) * | 2020-02-25 | 2021-05-11 | 瑞昱半導體股份有限公司 | 偏壓電流產生電路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2729119B2 (ja) * | 1991-07-05 | 1998-03-18 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
JP3611672B2 (ja) * | 1996-06-07 | 2005-01-19 | 富士通株式会社 | 多段階電圧発生回路 |
JP3807381B2 (ja) * | 2003-03-05 | 2006-08-09 | セイコーエプソン株式会社 | A/d変換回路、温度センサ回路、集積回路、及び温度センサ回路の調整方法 |
JP5156268B2 (ja) * | 2007-06-04 | 2013-03-06 | ラピスセミコンダクタ株式会社 | トリミング電圧発生回路 |
US7642942B2 (en) * | 2008-05-21 | 2010-01-05 | Honeywell International Inc. | Systems and methods for synthesis of a signal |
JP4929306B2 (ja) | 2009-03-17 | 2012-05-09 | 株式会社東芝 | バイアス生成回路及び電圧制御発振器 |
KR101677729B1 (ko) * | 2010-02-19 | 2016-11-18 | 페어차일드코리아반도체 주식회사 | 스위치 제어 장치, 이를 포함하는 전력 공급 장치 및 스위치 제어방법 |
JP6088269B2 (ja) * | 2013-01-31 | 2017-03-01 | 新日本無線株式会社 | D/a変換器 |
-
2015
- 2015-07-17 WO PCT/JP2015/003627 patent/WO2016031127A1/ja active Application Filing
- 2015-07-17 JP JP2016544920A patent/JP6646227B2/ja active Active
-
2017
- 2017-02-27 US US15/443,284 patent/US9996099B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2016031127A1 (ja) | 2016-03-03 |
US9996099B2 (en) | 2018-06-12 |
US20170192447A1 (en) | 2017-07-06 |
JPWO2016031127A1 (ja) | 2017-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9467160B2 (en) | Flash ADC with interpolators | |
JP4607636B2 (ja) | アナログ/ディジタル変換回路 | |
KR101199574B1 (ko) | 아날로그 디지털 변환기 | |
US4827260A (en) | Digital-to-analog converter | |
US7642945B2 (en) | AD converter circuit and microcontroller | |
US20110109348A1 (en) | Dynamic comparator with background offset calibration | |
JP6646227B2 (ja) | バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器 | |
US9692378B2 (en) | Programmable gain amplifier with analog gain trim using interpolation | |
US20150188557A1 (en) | Semiconductor device | |
JP4941029B2 (ja) | D/a変換器 | |
JP5190462B2 (ja) | 差動スイッチ、d/aコンバータ、半導体集積回路、および通信機器 | |
US10014873B1 (en) | Resistor ladder digital-to-analog converter with mismatch correction and method therefor | |
US9356588B2 (en) | Linearity of phase interpolators using capacitive elements | |
JP2011015248A (ja) | 差動チョッパ型コンパレータ及びそれを備えたa/d変換回路 | |
JP2003158456A (ja) | A/d変換器 | |
JP2010283803A (ja) | Da変換装置 | |
JP4639162B2 (ja) | アナログ・ディジタル変換器 | |
Agrawal et al. | A threshold inverter quantization based folding and interpolation ADC in 0.18 μm CMOS | |
JP2017515419A (ja) | デジタル・アナログコンバータ | |
JPH06268523A (ja) | D/a変換器 | |
CN114421934A (zh) | 占空比调节电路及输出电路 | |
US7256722B2 (en) | D/A converter | |
JP5536620B2 (ja) | 抵抗分圧型d/aコンバータ | |
WO2011104797A1 (ja) | A/d変換器 | |
US20120044103A1 (en) | Parallel interpolation a/d converter and digital equalizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6646227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |