JP4929306B2

JP4929306B2 - バイアス生成回路及び電圧制御発振器

Info

Publication number: JP4929306B2
Application number: JP2009065289A
Authority: JP
Inventors: 大輔宮下
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-03-17
Filing date: 2009-03-17
Publication date: 2012-05-09
Anticipated expiration: 2029-03-17
Also published as: JP2010219964A; US20100237956A1; US7999628B2

Description

本発明は、無線通信用の大規模集積回路に好適なバイアス生成回路及び電圧制御発振器に関する。

従来、無線通信用ＬＳＩにおいては、回路に種々のバイアス電圧（又は電流）が供給されている。例えばトランジスタの動作点を決定するために、トランジスタのゲートにはバイアス電圧が印加される。また、例えば差動アンプを構成するトランジスタの共通ソースには、電流源によってバイアス電流が供給されている。このようなバイアスを生成するバイアス生成回路は、電源電圧を分圧する可変抵抗によって構成することができる。

ところで、トランジスタは、温度変化や電源電圧の変動あるいは製造ばらつきの影響によって、特性にばらつきが生じる。このような特性のばらつきの影響を、回路に供給するバイアスを調整することで低減することが可能である。しかし、可変抵抗のみを用いた簡単な構成のバイアス生成回路では、素子特性のばらつきに応じてバイアスを自動調整することはできない。そこで、一般的には、バイアス生成回路は、トランジスタを含む多くの素子を使った比較的複雑な回路によって構成される。

例えば、特許文献１においては、一度設定したバイアス電流が周囲温度によって変化しない電力増幅器のバイアス回路が開示されている。

このように、バイアス生成回路はトランジスタを含む複雑な回路構成を有することから、回路全体の中でも主要なノイズ源となる場合がある。トランジスタには、周波数に反比例するフリッカノイズ（１／ｆノイズ）が発生する。この影響によってバイアス生成回路が発生するバイアス電圧（電流）にもフリッカノイズが混入し、バイアスの供給を受ける回路の動作に悪影響を及す。例えば、電圧制御発振器のバイアス電流にノイズが混入すると、電圧制御発振器の発振周波数が変動してしまう。

このようなバイアス電圧（又は電流）のノイズは、一般的には、低域除去フィルタ（ローパスフィルタ）を利用して除去される。しかしながら、フリッカノイズは周波数が低い程レベルが大きくなるので、フリッカノイズの除去には、カットオフ周波数が低いローパスフィルタが必要となる。ローパスフィルタは、抵抗素子及び容量素子によって構成されており、ローパスフィルタのカットオフ周波数を低くするためには、集積回路化に際して、これらの素子のサイズを大きくする必要がある。

つまり、バイアス電圧（電流）に生じるノイズを低減するためには、大きな面積のローパスフィルタを必要とし、ＬＳＩが大型化すると共に、コスト増を招来するという問題がある。

特開２００５−９４６３５特開２００６−１９７５７１

本発明は、小さな面積で低ノイズのバイアスを発生することができるバイアス生成回路及び電圧制御発振器を提供することを目的とする。

本発明の一態様のバイアス生成回路は、元バイアス電圧を発生するバイアス発生部と、前記元バイアス電圧と比較電圧とを比較し、比較結果を出力する比較部と、可変抵抗部を含む抵抗回路によって構成されて前記比較電圧を発生する抵抗分割部と、前記比較部の比較結果に基づいて、前記比較電圧を前記元バイアス電圧に近づけるように前記可変抵抗部の抵抗値を制御するためのバイアス決定データを求めるバイアス決定制御部と、前記バイアス決定データを保持して前記可変抵抗部の抵抗値を制御することにより前記比較電圧をバイアス電圧として出力させる記憶部とを具備したことを特徴とする。

また、本発明の一態様に係る電圧制御発振器は、発振周波数を決定する共振回路と、前記共振回路に接続されて前記発振周波数の発振出力を出力する発振ＭＯＳトランジスタと、前記発振ＭＯＳトランジスタのドレイン電流を供給する電流源とによって構成される電圧制御発振器と、前記ドレイン電流に基づく直流電圧と比較電圧とを比較し、比較結果を出力する比較部と、可変抵抗部を含む抵抗回路によって構成されて前記比較電圧を発生する抵抗分割部と、前記比較部の比較結果に基づいて、前記比較電圧を前記ドレイン電流に基づく直流電圧に近づけるように前記可変抵抗部の抵抗値を制御するためのバイアス決定データを求めるバイアス決定制御部と、前記バイアス決定データを保持して前記可変抵抗部の抵抗値を制御することにより前記抵抗分割部から前記比較電圧を出力させる記憶部と、前記ドレイン電流に基づく直流電圧を前記比較電圧に一致させるように前記電流源を制御する演算増幅器とを具備したことを特徴とする。

本発明によれば、小さな面積で低ノイズのバイアスを発生することができるという効果を有する。

本発明の第１の実施の形態に係るバイアス生成回路を示すブロック図。バイアス生成部１６の具体的な構成の一例を示す回路図。横軸に周波数をとり縦軸にレベルをとって、バイアス電圧のノイズ特性を示すグラフ。本発明の第１の形態の動作を説明するためのフローチャート。本発明の第２の実施の形態を示す回路図。本発明の第３の実施の形態を示す回路図。

以下、図面を参照して本発明の実施の形態について詳細に説明する。

（第１の実施の形態）
図１は本発明の第１の実施の形態に係るバイアス生成回路を示している。図１において、バイアス発生部１１は、素子又は回路等に供給するためのバイアス電圧を発生する。バイアス発生部１１は、温度変化、電源電圧の変動及び素子の製造ばらつきに応じて、素子又は回路等を安定して駆動するために必要なバイアス電圧を発生する。例えば、バイアス発生部１１からのバイアス電圧を図示しないトランジスタのゲートバイアス電圧として利用する。この場合には、バイアス発生部１１は、電源電圧の変動、温度変化及び製造ばらつき等に拘わらず、例えば、バイアス電圧を供給するトランジスタのトランスコンダクンス（ｇｍ）が一定になるようなバイアス電圧を発生することができるようになっている。

バイアス発生部１１が発生したバイアス電圧（以下、元バイアス電圧という）は、スイッチＳＷ１を介して出力されるようになっている。スイッチＳＷ１は、制御部１０に制御されて、バイアス発生部１１からの元バイアス電圧の出力先を切換える。即ち、制御部１０は、スイッチＳＷ１を制御して、元バイアス電圧を直接対象となる素子又は回路等にバイアス電圧として供給するか又はバイアスノイズ除去部１２によってノイズを除去した後対象となる素子又は回路等に供給するようになっている。

バイアスノイズ除去部１２は、コンパレータ１３、バイアス決定制御部１４及びバイアス生成部１６によって構成されている。バイアス生成部１６は、抵抗１７及び可変抵抗部１８による抵抗分割回路によって構成されている。抵抗１７の一端は電源端子に接続され他端は可変抵抗部１８を介して基準電位点に接続される。電源端子に現れる電源電圧は、抵抗１７と可変抵抗部１８とによる抵抗分割によって分圧され、抵抗１７と可変抵抗部１８との接続点には、抵抗１７の抵抗値と可変抵抗部１８の抵抗値との抵抗比に基づく電圧が現れる。

バイアス生成部１６は、抵抗１７と可変抵抗部１８との接続点に現れる電圧を、バイアス電圧として対象となる素子又は回路等に出力するようになっている。従って、可変抵抗部１８の抵抗値を適宜設定することで、所望のバイアス電圧を得ることができる。このバイアス電圧は、抵抗１７及び可変抵抗部１８の抵抗に基づいて生成されるので、フリッカノイズレベルは十分に低い。また、バイアス電圧は、抵抗１７及び可変抵抗部１８の抵抗比に応じた値になるので、抵抗１７及び可変抵抗部１８の抵抗値を比較的小さな値に設定してもよい。抵抗に生じるノイズは、抵抗値に応じて増減するので、抵抗値を小さな値に設定することで、バイアス電圧のノイズを更に一層低減させることが可能である。

図２はバイアス生成部１６の具体的な構成の一例を示す回路図である。本実施の形態においては、可変抵抗部１８は、抵抗とスイッチを構成するＭＯＳトランジスタとの直列回路を複数並列接続することによって構成される。即ち、図２の例では、抵抗Ｒ１とトランジスタＱ１との直列回路、抵抗Ｒ２とトランジスタＱ２との直列回路、抵抗Ｒ３とトランジスタＱ３との直列回路及び抵抗Ｒ４が相互に並列接続されて、可変抵抗部１８が構成されている。

また、図２の例では、抵抗が並列に接続されている例を示したが、例えば、直列に接続された抵抗をスイッチで切換えてもよく、抵抗を可変であれば、どのようなものでも採用可能である。

トランジスタＱ１〜Ｑ３には、後述するバイアス決定制御部１４からバイアス決定データが供給される。トランジスタＱ１〜Ｑ３は、バイアス決定データのハイレベル（以下、Ｈレベルという）によってオンとなり、ローレベル（以下、Ｌレベル）によってオフとなる。バイアス決定データに基づいてトランジスタＱ１〜Ｑ３がオン，オフすることで、可変抵抗部１８の合成抵抗値が決定する。抵抗Ｒ１〜Ｒ３の各抵抗値Ｒ１〜Ｒ３を相互に異なる値に設定してトランジスタＱ１〜Ｑ３を適宜オン，オフすることで、図２の可変抵抗部１８は合成抵抗値としては８種類の値をとることができる。これにより、図２の可変抵抗部１８を用いたバイアス生成部１６は、８種類のバイアス電圧を発生することができる。

コンパレータ１３にはバイアス発生部１１が発生した元バイアス電圧と、抵抗１７と可変抵抗部１８との接続点に現れるバイアス電圧とが与えられ、コンパレータ１３は、２入力を比較して比較結果をバイアス決定制御部１４に出力するようになっている。

バイアス決定制御部１４は、コンパレータ１３の比較結果が与えられて、バイアス生成部１６において発生させるバイアス電圧を元バイアス電圧に近づけるように、可変抵抗部１８を制御するバイアス決定データを求めて、記憶部１５に記憶させるようになっている。記憶部１５に記憶されたバイアス決定データが可変抵抗部１８に供給されて、可変抵抗部１８の合成抵抗値が設定されるようになっている。

即ち、本実施の形態におけるバイアス決定制御部１４は、バイアス発生部１１からの所定の時点における元バイアス電圧を複製した電圧をバイアス生成部１６に発生させるように、バイアス決定データを求める。

なお、バイアス決定制御部１４は、所定のタイミングでバイアス決定データを求め、以後求めたバイアス決定データを記憶部１５に保持させるようになっている。また、バイアス決定制御部１４は、所定の周期毎にバイアス決定データを求めるようにしてもよく、バイアス電圧の供給対象となるシステムに応じたタイミングで、バイアス決定データを求めればよい。

なお、バイアス決定制御部１４は、フリッカノイズの周波数に比べて十分に高速動作が可能であり、フリッカノイズの影響を受けることなくバイアス決定データを求めることが可能である。

図３は横軸に周波数をとり縦軸にレベルをとって、バイアス電圧のノイズ特性を示すグラフである。図３の特性Ａは、バイアス発生部１１からの元バイアス電圧のノイズ特性を示し、図３の特性Ｂは、バイアス生成部１６が発生するバイアス電圧のノイズ特性を示している。

バイアス発生部１１のように複雑な動作が要求される場合には、バイアス発生部１１を構成する各トランジスタのサイズは、各トランジスタに要求される特性に応じて決定する必要があり、結果的に、各トランジスタのフリッカノイズは大きい。このため、図３の特性Ａに示すように、元バイアス電圧には特に低い周波数において大きいレベルのノイズが重畳されている。

これに対し、可変抵抗部１８を構成するトランジスタＱ１〜Ｑ３のように、トランジスタが単なるスイッチとして用いられる場合には、トランジスタの設計の自由度が高く、トランジスタのサイズを大きくすることで、フリッカノイズを低減可能である。これにより、可変抵抗部１８によるノイズの影響を十分に小さくすることができ、図３の特性Ｂに示すように、バイアス電圧は周波数に拘わらず、そのノイズレベルは十分に低い。なお、可変抵抗部１８をアナログ回路によって構成することも可能であるが、この場合にはノイズの影響を十分に低減させることはできない。

バイアス決定制御部１４は、例えば、フラッシュ型のＡ／Ｄ変換器と同様の手法によってバイアス決定データを求めてもよく、また、逐次比較型（SAR：Successive Approximation Register）のＡ／Ｄ変換器と同様の手法によってバイアス決定データを求めてもよい。

次に、このように構成された実施の形態の動作について図４のフローチャートを参照して説明する。図４は、バイアス決定制御部１４が、逐次比較型のＡ／Ｄ変換器と同様の手法によってバイアス決定データを求める場合の動作フローを示している。

図４の例は、可変抵抗部１８のトランジスタＱ１〜Ｑ３のゲートに与えるレベルを論理値によって記憶部１５に記憶させるものである。即ち、記憶部１５に記憶させるバイアス決定データの論理値“１”でＨレベルのゲート電圧が各トランジスタＱ１〜Ｑ３に与えられ、論理値“０”でＬレベルのゲート電圧がトランジスタＱ１〜Ｑ３に与えられるようになっている。バイアス決定データは、トランジスタＱ１〜Ｑ３に夫々対応したビットによって構成される。バイアス決定制御部１４は、可変抵抗部１８の各抵抗Ｒ１〜Ｒ３のうち、バイアス電圧を最も大きく減少させる抵抗に対してバイアス決定データの最上位ビットを割当て、バイアス電圧の減少への寄与が小さい抵抗ほど下位のビットを割り当てる。なお、図２の例ではバイアス決定データは３ビットである。

バイアス発生部１１は、対象となる素子又は回路等に供給するバイアス電圧を発生する。バイアス発生部１１は、温度変化、電源電圧の変動及び製造ばらつき等に対して最適な値となるように、バイアス電圧を変化させている。しかし、バイアス発生部１１からのバイアス電圧は、フリッカノイズによって、特に低周波域においてレベル変動が比較的大きい。

制御部１０は、所定のタイミングでスイッチＳＷ１を制御して、バイアス発生部１１からのバイアス電圧を元バイアス電圧としてバイアスノイズ除去部１２に与える。バイアスノイズ除去部１２は、バイアス決定制御部１４によって、元バイアス電圧からノイズを除去したバイアス電圧を発生して、対象となる素子又は回路等に供給する。

図４はバイアスノイズ除去部１２の動作を示している。先ず、バイアス決定制御部１４は、ステップＳ１においてバイアス決定データの各ビットを初期化して“０”とする。即ち、この場合には、可変抵抗部１８は最大の抵抗値となり、バイアス生成部１６は、電源電圧と抵抗１７，Ｒ４に基づく最大のバイアス電圧が得られる。

次に、バイアス決定制御部１４は、バイアス決定データの最上位ビットを“１”にする（ステップＳ２）。記憶部１５には最上位ビットが“１”で他のビットが“０”のバイアス決定データが記憶される。

記憶部１５に記憶されたバイアス決定データは可変抵抗部１８のトランジスタＱ１〜Ｑ３に供給される。バイアス電圧を最も大きく減少させる抵抗に接続されたトランジスタには、Ｈレベルが供給され、可変抵抗部１８の合成抵抗は、当該抵抗と抵抗Ｒ４とに基づくものとなる。これにより、バイアス生成部１６からのバイアス電圧は低下する。

コンパレータ１３はこの状態で、元バイアス電圧とバイアス生成部１６からのバイアス電圧とを比較する（ステップＳ３）。バイアス決定制御部１４は、コンパレータ１３の比較結果に基づいて、元バイアス電圧がバイアス電圧よりも小さいか否かを判定する（ステップＳ４）。

元バイアス電圧の方が小さい場合には、バイアス決定制御部１４は、最上位ビットを“１”のままとし、次の下位ビットを“１”にする（ステップＳ５）。このバイアス決定データが記憶部１５に記憶され（ステップＳ７）、記憶されたバイアス決定データに基づいて可変抵抗部１８が制御されると、バイアス電圧は一層低下する。

逆に、ステップＳ４において元バイアス電圧の方が大きいと判定された場合には、バイアス決定制御部１４は、最上位ビットを“０”に戻して、次の下位ビットを“１”にする（ステップＳ６）。このバイアス決定データが記憶部１５に記憶されて可変抵抗部１８が制御されると、バイアス電圧は最大のバイアス電圧から“１”にした下位ビットの分だけ小さくなる。

以後同様にして、ステップＳ２〜Ｓ６を実行して、コンパレータ１３によって、バイアス電圧と元バイアス電圧とを逐次比較しながら、バイアス電圧を変化させる。

そして、バイアス決定制御部１４は、バイアス決定データの最上位ビットから順次下位ビットを決定する。こうして、バイアス決定制御部１４は、バイアス決定データの３つのビットを求める。こうして求められたバイアス決定データによってトランジスタＱ１〜Ｑ３をオン，オフ制御することにより、バイアス電圧を元バイアス電圧に近づけることができる。

バイアス生成部１６からのバイアス電圧は、バイアス発生部１１からの元バイアス電圧に近い値であり、且つ、バイアス生成部１６が抵抗分割によってバイアス電圧を得ていることから、ノイズは低く周波数特性も平坦である。

元バイアス電圧は低周波域において大きなレベルのノイズが混入している。時間的にみると、元バイアス電圧は低い周波数で比較的大きくレベル変動していることになる。仮に、このような元バイアス電圧を電圧制御発振器のバイアス電流に利用した場合には、バイアス電流に発生する低周波ノイズによって、電圧制御発振器の発振出力の位相ノイズが大きくなり、周波数が比較的大きく変動してしまう。

これに対し、バイアス生成部１６によって生成されたバイアス電圧は、低周波域のノイズが十分に小さい。従って、このような低ノイズのバイアス電圧を電圧制御発振器に利用することで、電圧発振器の発振周波数を安定したものとすることが可能である。

しかし、バイアス生成部１６単体では、温度変化、電源電圧の変動及び製造ばらつき等に応じてバイアス電圧を変化させることはできない。そこで、本実施の形態においては、バイアス決定制御部１４は、適宜のタイミングで、元バイアス電圧からノイズを除去したバイアス電圧を得る。バイアス発生部１１は、温度変化、電源電圧の変動及び製造ばらつき等に応じた元バイアス電圧を発生しており、バイアス生成部１６は、温度変化、電源電圧の変動等に応じて変化したバイアス電圧を生成することが可能である。

例えば、バイアス決定制御部１４は、バイアス電圧供給対象の回路が送信回路である場合において、送信時の直前に元バイアス電圧からノイズを除去したバイアス電圧を生成して、例えば電圧制御発振器に供給するようにしてもよい。

また、例えば、制御部１０において、送信時の直前から送信が終了するまでの期間のみ、元バイアス電圧をバイアスノイズ除去部１２に与えるようにしてもよい。一般的には、電圧制御発振器が送信のために発振する時間は比較的短く、この時間に温度上昇等の変化は極めて小さいものと考えられる。従って、制御部１０が例えば所定の期間にのみ元バイアス電圧をバイアスノイズ除去部１２に与えるようにすることで、バイアス生成部１６において温度変化に応じたバイアス電圧を生成することが可能である。

例えば、ブルートゥース送信機においては、周波数ホッピングのために発振周波数が変更される。周波数変更時には、電圧制御発振器の発振周波数がロックするまでの間、送信は行われないので、例えばこの期間に、バイアス決定制御部１４においてバイアス決定データを求めて、バイアス電圧を生成するようにしてもよい。

また、バイアス決定制御部１４は、バイアス決定データを装置の起動時のみ一度だけ求め、以後、求めたバイアス決定データに基づくバイアス電圧を生成するようにしてもよい。この場合でも、製造ばらつきを補償することができる。

このように本実施の形態においては、温度変化、電源電圧の変動及び製造ばらつき等に対応したバイアス電圧を発生するバイアス発生部を利用し、所定タイミングにおけるバイアス電圧の値を求めて、抵抗分割によって復元することにより、フリッカノイズを低減した安定したバイアス電圧であって、且つ、温度変化、電源電圧の変動及び製造ばらつき等に対応したバイアス電圧を得ている。コンパレータやバイアス決定制御部等の追加回路の面積は十分に小さく、また、バイアス電圧のノイズ除去のためにカットオフ周波数が低い大面積のローパスフィルタ等を構成する必要が無いことから、小さい面積で低雑のバイアス電圧を発生するバイアス生成回路を構成する半導体集積回路装置が得られる。

なお、本実施の形態におけるバイアス生成回路は、バイアス電圧を生成するものである。バイアス電流は、例えば１個のトランジスタのゲートに印加するバイアス電圧を制御することで得られる。従って、本実施の形態においては、バイアス電流の生成については説明を省略するが、図１のバイアス電圧を用いることで、容易にノイズを除去したバイアス電流を生成することができることは明らかである。

また、上記実施の形態においては、バイアス生成回路は、トランジスタ素子のトランスコンダクタンス（ｇｍ）を一定にするためのバイアス電圧を発生する例を示したが、本発明はこれに限ったものではなく、例えばトランジスタ素子のドレイン電流を一定にするためのバイアス電圧を発生するようにしてもよい。

（第２の実施の形態）
図５は本発明の第２の実施の形態を示す回路図である。図５において図１と同一の構成要素には同一符号を付して説明を省略する。

本実施の形態は、バイアス生成部１６に代えて抵抗分割部１６ａを採用すると共に、出力部２１を付加した点が第１の実施の形態と異なる。抵抗分割部１６ａはバイアス生成部１６と同一構成である。出力部２１は、電源端子と基準電位点との間に直列接続された抵抗Ｒａ及び可変抵抗部ＲＶによって構成され、可変抵抗部ＲＶは、その抵抗値がバイアス決定制御部１４からのバイアス決定データに基づいて決定されるようになっている。例えば、出力部２１は、バイアス生成部１６と同一に構成されて、バイアス決定制御部１４からのバイアス決定データに基づいてバイアス電圧を生成する。

図１のバイアス生成部１６は、対象となる素子又は回路等に供給するバイアス電圧を生成する機能を有すると共に、バイアス決定データを求めるために、元バイアス電圧と比較される電圧を生成する比較電圧生成機能を有する。これに対し、本実施の形態においては、出力部２１によってバイアス電圧は生成されるので、抵抗分割部１６ａとしては、比較電圧生成機能のみを有していればよい。

従って、抵抗分割部１６ａと出力部２１とを同一構成とする必要はない。例えば、出力部２１の抵抗Ｒａと可変抵抗部ＲＶとの抵抗比を、抵抗Ｒ１７と可変抵抗Ｒ１８との抵抗比に一致させればよく、出力部２１の抵抗Ｒａ及び可変抵抗部ＲＶとの各抵抗値を、抵抗Ｒ１７及び可変抵抗Ｒ１８の抵抗値に一致させる必要はない。

例えば、出力部２１の抵抗Ｒａ及び可変抵抗部ＲＶとの各抵抗値を、抵抗Ｒ１７及び可変抵抗Ｒ１８の抵抗値よりも小さくすることが考えられる。この場合には、バイアス決定データを求める期間においては、抵抗分割部１６ａの比較的大きな抵抗値によって消費電力を抑制すると共に、出力部２１の比較的小さい抵抗値によって、ノイズの影響を小さくすることができる。

また、抵抗分割部１６ａは、比較電圧生成機能のみを有していればよいので、必ずしも抵抗とスイッチとの直列回路を複数並列接続して構成する必要はなく、例えばアナログ回路によって構成することも可能である。

他の構成及び作用効果は第１の実施の形態と同様である。

このように本実施の形態においては、第１の実施の形態よりも設計の自由度が向上すると共に、消費電力を抑制しながら低ノイズのバイアス電圧を生成することが可能である。

なお、上述したように、電圧制御発振器のバイアス電流に低周波ノイズが混入すると、電圧制御発振器の発振出力の位相ノイズが大きくなり、周波数変動が発生する。このため、上記各実施の形態において示した電圧制御発振器をバイアス電流の生成に利用することで、安定した発振周波数を得ることができ、極めて有用である。

（第３の実施の形態）
図６は本発明の第３の実施の形態を示す回路図である。図６はＬＳＩ化に適した電圧制御発振器を示している。図６において図２と同一の構成要素には同一符号を付して説明を省略する。

電圧制御発振器においては、単にバイアス電流を所望の値に制御しただけでは、発振周波数が変化する毎に発振振幅が変化してしまう。この問題に対し、特許文献２においては、発振周波数に拘わらず、発振振幅を一定にする技術が開示されている。

しかし、特許文献２の発明においても、発振トランジスタに生じるフリッカノイズ及びバイアス電流制御のための基準電圧（ＲＥＦ）のノイズによって、バイアス電流に低周波ノイズが混入してしまう。そうすると、発振出力の位相ノイズが増大する。

本実施の形態においては、発振周波数に拘わらず発振振幅が一定の電圧制御発振器において、バイアス電流の低周波ノイズを抑制して、発振出力の位相ノイズを抑制することを可能にしたものである。

図６において、電圧制御発振器は、コイルＬ１，Ｌ２、バラクタ等の可変容量素子Ｃｖ発振トランジスタＭ１，Ｍ２を有している。電源端子とコイルＬ１，Ｌ２の接続点との間には電流源３２が接続されており、コイルＬ１，Ｌ２の接続点には、電流源３２からドレイン電流（バイアス電流）が供給されるようになっている。

コイルＬ１及びＬ２の直列回路の一端は発振トランジスタＭ１のドレインに接続され、他端は、発振トランジスタＭ２のドレインに接続される。差動対を成すトランジスタＭ１，Ｍ２のソースは共通接続されて、その接続点は抵抗Ｒ１１を介して基準電位点に接続される。トランジスタＭ１のドレインはトランジスタＭ２のゲートに接続され、トランジスタＭ２のドレインはトランジスタＭ１のゲートに接続される。

図６の電圧制御発振器は、コイルＬ１，Ｌ２及び可変容量素子ＣｖによるＬＣ共振回路によって発振周波数が決定される。発振トランジスタＭ１，Ｍ２のドレインに、発振出力が現れる。電圧制御発振器は、可変容量素子Ｃｖの容量値を基準周波数に基づいて変化させることで、発振周波数が基準周波数に対応した周波数に一致するようになっている。

発振トランジスタＭ１，Ｍ２のドレインは振幅検出回路３１に接続されている。振幅検出回路３１は、発振振幅を検出して、発振振幅に応じた振幅検出電圧をオペアンプＯＰ１の負極性入力端に出力する。オペアンプＯＰ１の正極性入力端には、電流源３２の制御電圧の基準となる基準電圧（ＲＥＦ）が供給される。オペアンプＯＰ１は振幅検出電圧が基準電圧に一致するように制御電圧を発生して、スイッチＳＷ１を介して電流源３２に与えてフィードバック制御する。これにより、電流源３２は、発振周波数に拘わらず、発振振幅を一定にするように、バイアス電流を流す。

しかしながら、上述したように、発振トランジスタＭ１，Ｍ２のフリッカノイズ及び基準電圧（ＲＥＦ）のノイズによって、バイアス電流に低周波ノイズが混入してしまう。本実施の形態においては、このようなバイアス電流の低周波ノイズを除去するために、コンパレータ１３、バイアス決定制御部１４、抵抗分割部１６ａ、オペアンプＯＰ２及びスイッチＳＷ２を設けている。

コンパレータ１３には、コイルＬ１，Ｌ２の接続点に現れる直流電圧及び抵抗分割部１６ａによって発生される比較電圧が供給され、コンパレータ１３は２入力の比較結果をバイアス決定制御部１４に出力する。バイアス決定制御部１４は、比較結果に基づいて可変抵抗部１８の抵抗値を制御するバイアス決定データを求めて、記憶部１５に保持させる。記憶部１５からのバイアス決定データに基づいて、抵抗分割部１６ａは、所定のタイミングにおけるコイルＬ１，Ｌ２の接続点に現れる直流電圧に近い電圧値の比較電圧を出力する。

即ち、コイルＬ１，Ｌ２の接続点に現れる直流電圧は、バイアス電流の低周波ノイズの影響によって低周波ノイズが混入している。これに対し、可変抵抗部１８からの比較電圧は、コイルＬ１，Ｌ２の接続点に現れる直流電圧の低周波ノイズを除去した電圧となる。

オペアンプＯＰ２の正極性入力端には比較電圧が供給され、負極性入力端にはコイルＬ１，Ｌ２の接続点に現れる直流電圧が供給される。オペアンプＯＰ２は、コイルＬ１，Ｌ２の接続点に現れる直流電圧が比較電圧に一致するように、電流源３２を制御するための制御電圧をスイッチＳＷ２を介して電流源３２に供給する。

次に、このように構成された実施の形態の動作について説明する。

発振周波数を変更する場合には、発振周波数がロックするまでの間、発振出力は、通信等に利用されない、あるいは、利用される場合にも、雑音が小さいことはさほど要求されない。本実施の形態においては、例えば発振周波数がロックするまでの期間において、バイアス決定データを求めて比較電圧を決定するようになっている。即ち、この期間には、スイッチＳＷ２は、オペアンプＯＰ１の出力を電流源３２に供給する。トランジスタＭ１，Ｍ２のドレインに現れる発振出力の振幅は振幅検出回路３１によって検出される。オペアンプＯＰ１は、振幅検出電圧が基準電圧（ＲＥＦ）に一致するように、電流源３２を制御する制御電圧を発生する。

このように、電流源３２は、オペアンプＯＰ１に制御されて、トランジスタＭ１，Ｍ２のドレインに現れる発振出力の振幅が一定となるようなドレイン電流を出力する。このドレイン電流には、低周波ノイズが含まれる。

ドレイン電流に応じてコイルＬ１，Ｌ２の接続点に現れる直流電圧は、コンパレータ１３に供給される。コンパレータ１３は抵抗分割部１６ａからの比較電圧とコイルＬ１，Ｌ２の接続点に現れる直流電圧とを比較し、比較結果をバイアス決定制御部１４に出力する。バイアス決定制御部１４は、比較電圧がコイルＬ１，Ｌ２の接続点に現れる直流電圧に近づけるように、抵抗分割部１６ａの可変抵抗部１８の抵抗値を制御するためのバイアス決定データを求める。バイアス決定データは記憶部１５に記憶され、可変抵抗部１８は記憶部１５に記憶されたバイアス決定データに基づいて抵抗値が決定される。

こうして、抵抗分割部１６ａからの比較電圧は、所定のタイミングにおけるコイルＬ１，Ｌ２の接続点に現れる直流電圧値に近い値となる。即ち、比較電圧は、コイルＬ１，Ｌ２の接続点に現れる直流電圧の低周波ノイズを除去した電圧となる。

次に、発振出力を通信等に利用するために、雑音が小さい動作モードに移行する。スイッチＳＷ２はオペアンプＯＰ２の出力を電流源３２に供給する。またこの期間には、抵抗分割部１６ａは記憶部１５に記憶されているバイアス決定データに基づいて比較電圧を発生する。

オペアンプＯＰ２は、コイルＬ１，Ｌ２の接続点に現れる直流電圧が比較電圧に一致するように、電流源３２を制御する制御電圧を発生する。比較電圧の低周波ノイズは十分に抑圧されており、電流源３２からのドレイン電流の低周波ノイズは十分に低いレベルとなる。これにより、トランジスタＭ１，Ｍ２のドレインからは、安定した発振周波数の発振出力が得られる。また、オペアンプＯＰ２からの制御電圧は、発振周波数に拘わらず発振出力の振幅を一定にすることを可能にするものであり、図６の電圧制御発振器は、周波数に拘わらず一定振幅で且つ位相ノイズが十分に低減された発振出力を出力することができる。

なお、バイアス決定制御部１４は、少なくとも発振周波数の変更毎に、バイアス決定データを求めるようにした方がよい。

このように本実施の形態においては、周波数に拘わらず一定振幅で且つ位相ノイズが十分に低減された発振出力を得る電圧制御発振器を提供することができる。

１０…制御部、１１…バイアス発生部、１２…バイアスノイズ除去部、１３…コンパレータ、１４…バイアス決定制御部、１５…記憶部、１６…バイアス生成部、１７…抵抗、１８…可変抵抗部。

Claims

元バイアス電圧を発生するバイアス発生部と、
前記元バイアス電圧と比較電圧とを比較し、比較結果を出力する比較部と、
抵抗とスイッチで構成された可変抵抗部を含む抵抗回路によって構成されて前記比較電圧を発生する抵抗分割部と、
前記比較部の比較結果に基づいて、前記比較電圧を前記元バイアス電圧に近づけるように前記可変抵抗部の抵抗値を制御するためのバイアス決定データを求めるバイアス決定制御部と、
前記バイアス決定データを保持して前記可変抵抗部の抵抗値を制御することにより前記比較電圧をバイアス電圧として出力させる記憶部と
を具備したことを特徴とするバイアス生成回路。
前記比較電圧を発生するための前記抵抗分割部の抵抗比と同一の抵抗比に構成された抵抗分割回路によって構成された出力部
を具備したことを特徴とする請求項１に記載のバイアス生成回路。
前記バイアス決定制御部は、前記元バイアス電圧と前記比較電圧とを逐次比較することによって、前記バイアス決定データを求めることを特徴とする請求項１又は２に記載のバイアス生成回路。
発振周波数を決定する共振回路と、前記共振回路に接続されて前記発振周波数の発振出力を出力する発振ＭＯＳトランジスタと、前記発振ＭＯＳトランジスタのドレイン電流を供給する電流源とによって構成される電圧制御発振器と、
前記ドレイン電流に基づく直流電圧と比較電圧とを比較し、比較結果を出力する比較部と、
可変抵抗部を含む抵抗回路によって構成されて前記比較電圧を発生する抵抗分割部と、
前記比較部の比較結果に基づいて、前記比較電圧を前記ドレイン電流に基づく直流電圧に近づけるように前記可変抵抗部の抵抗値を制御するためのバイアス決定データを求めるバイアス決定制御部と、
前記バイアス決定データを保持して前記可変抵抗部の抵抗値を制御することにより前記抵抗分割部から前記比較電圧を出力させる記憶部と、
前記ドレイン電流に基づく直流電圧を前記比較電圧に一致させるように前記電流源を制御する演算増幅器と
を具備したことを特徴とする電圧制御発振器。
発振周波数を決定する共振回路と、前記共振回路に接続されて前記発振周波数の発振出力を出力する発振ＭＯＳトランジスタと、前記発振ＭＯＳトランジスタのドレイン電流を供給する電流源とによって構成される電圧制御発振器と、
前記発振ＭＯＳトランジスタのドレインに現れる発振出力の振幅を検出する振幅検出部と、
前記振幅検出部の検出結果が所定の基準電圧に一致するように前記電流源を制御するための第１の制御信号を発生する第１の演算増幅器と、
前記ドレイン電流に基づく直流電圧と比較電圧とを比較し、比較結果を出力する比較部と、
可変抵抗部を含む抵抗回路によって構成されて前記比較電圧を発生する抵抗分割部と、
前記比較部の比較結果に基づいて、前記比較電圧を前記ドレイン電流に基づく直流電圧に近づけるように前記可変抵抗部の抵抗値を制御するためのバイアス決定データを求めるバイアス決定制御部と、
前記バイアス決定データを保持して前記可変抵抗部の抵抗値を制御することにより前記抵抗分割部から前記比較電圧を出力させる記憶部と、
前記ドレイン電流に基づく直流電圧が前記比較電圧に一致するように前記電流源を制御するための第２の制御信号を発生する第２の演算増幅器と、
前記第１又は第２の制御信号を選択的に前記電流源に与える切換部と
を具備したことを特徴とする電圧制御発振器。