CN109947163B - 数字稳压器及其稳压方法 - Google Patents

数字稳压器及其稳压方法 Download PDF

Info

Publication number
CN109947163B
CN109947163B CN201811026090.6A CN201811026090A CN109947163B CN 109947163 B CN109947163 B CN 109947163B CN 201811026090 A CN201811026090 A CN 201811026090A CN 109947163 B CN109947163 B CN 109947163B
Authority
CN
China
Prior art keywords
voltage
output
comparator
reference voltage
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811026090.6A
Other languages
English (en)
Other versions
CN109947163A (zh
Inventor
冯雪欢
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811026090.6A priority Critical patent/CN109947163B/zh
Publication of CN109947163A publication Critical patent/CN109947163A/zh
Priority to PCT/CN2019/103982 priority patent/WO2020048420A1/zh
Priority to US16/643,109 priority patent/US11507122B2/en
Application granted granted Critical
Publication of CN109947163B publication Critical patent/CN109947163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明提供一种数字稳压器及其稳压方法，属于电源管理设备技术领域。本发明的数字稳压器，包括：第一比较器、线路切换单元、调压控制单元、第一晶体管阵列和第二晶体管阵列；其中，第一晶体管阵列中的晶体管的宽长比大于第二晶体管阵列中的晶体管的宽长比；第一比较器，用于输出第一基准电压和输出电压的比较结果；调压控制单元，用于在时钟信号的控制下，根据第一比较器的比较结果生成调压信号；线路切换单元，用于根据输出电压与第二基准电压和第三基准电压这二者的比较结果，控制第一晶体管阵列和第二晶体管阵列中的一者根据调压控制单元输出的调压信号，导通相应数量的晶体管，以对输出电压进行调整。

Description

数字稳压器及其稳压方法
技术领域
本发明属于电源管理设备技术领域，具体涉及一种数字稳压器及其稳压方法。
背景技术
低压差(LDO：Low Dropout Regulator)数字稳压器作为电源管理电路已被广泛应用在便携式电子设备、无线能量传输***等领域。传统的D-LDO结构数字稳压器，输出电压Vout与基准电压Vref比较后，将比较结果输出到计数器中控制计数器数值的增减，计数器将数值传递给译码器解码，译码器再根据解码的信号控制一组PMOS晶体管阵列的晶体管导通数目来调整输出电压，输出电压Vout再反馈回比较器中与基准电压Vref比较，最终实现数字调控稳压输出。
其中，若PMOS晶体管阵列的晶体管选择较大电流的晶体管，可以快速的达到我们想要的稳定电压，但是控制精度低；若PMOS晶体管阵列的晶体管选择较小电流的晶体管，可以达到较高的控制精度，但是需要的稳定电压的时间较长。传统的数字稳压器很难做到响应速度快且输出电压精度高。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种对输出电压稳压精度高的数字稳压器及其稳压方法。
解决本发明技术问题所采用的技术方案是一种数字稳压器，包括：第一比较器、线路切换单元、调压控制单元、第一晶体管阵列和第二晶体管阵列；其中，所述第一晶体管阵列中的晶体管的宽长比大于所述第二晶体管阵列中的晶体管的宽长比；
所述第一比较器，用于输出第一基准电压和输出电压的比较结果；
所述调压控制单元，用于在时钟信号的控制下，根据所述第一比较器的比较结果生成调压信号；
所述线路切换单元，用于根据所述输出电压与第二基准电压和第三基准电压这二者的比较结果，控制所述第一晶体管阵列和所述第二晶体管阵列中的一者根据所述调压控制单元输出的调压信号，导通相应数量的晶体管，以对所述输出电压进行调整。
优选的是，所述调压控制单元包括第一调压控制模块和第二调压控制模块；其中，
所述第一调压控制模块连接在所述线路切换单元和所述第一晶体管阵列之间，用于在所述线路切换单元的控制下与所述第一比较器导通时，在第一时钟信号的控制下，根据所述第一比较器输出的比较结果生成第一调压信号，以控制所述第一晶体管阵列中的晶体管的导通数量；
所述第二调压控制模块连接在所述线路切换单元和所述第二晶体管阵列之间，用于在所述线路切换单元的控制下与所述第一比较器导通时，在第二时钟信号的控制下，根据所述第一比较器输出的比较结果生成第二调压信号，以控制所述第二晶体管阵列中的晶体管的导通数量。
进一步优选的是，所述第一调压控制模块包括：第一移位寄存器；其中，所述第一移位寄存器的第一端连接所述线路切换单元，第二端连接第一晶体管阵列，控制端连接第一时钟信号端；
所述第二调压控制模块包括：第二移位寄存器；其中，所述第二移位寄存器的第一端连接所述线路切换单元，第二端连接第一晶体管阵列，控制端连接第二时钟信号端。
进一步优选的是，所述第一调压控制模块包括：第一计数器和第一译码器；其中，所述第一计数器的第一端连接所述线路切换单元，第二端连接所述第一译码器的第一端，控制端连接第一时钟信号端；所述第一译码器的第二端连接所述第一晶体管阵列；
所述第二调压控制模块包括：第二计数器和第二译码器；其中，所述第二计数器的第一端连接所述线路切换单元，第二端连接所述第二译码器的第一端，控制端连接第二时钟信号端；所述第二译码器的第二端连接所述第二晶体管阵列。
进一步优选的是，所述线路切换单元包括：第二比较器、第三比较器、同或门、非门，以及第一开关和第二开关；其中，
所述第二比较器的第一输入端连接第二基准电压端，第二输入端连接输出电压端，输出端连接所述同或门的第一输入端；
所述第三比较器的第一输入端连接第三基准电压端，第二输入端连接所述输出电压端，输出端连接所述同或门的第二输入端；
所述同或门的输出端连接所述非门的输入端和所述第一开关的第一端；
所述非门的输出端连接所述第二开关的第一端；
所述第一开关的第一端连接第一比较器的输出端，第二端连接所述第一调压控制模块；
所述第二开关的第一端连接第一比较器的输出端，第二端连接所述第二调压控制模块。
优选的是，所述调压控制单元的第一端连接所述第一比较器，第二端连接所述线路切换单元，控制端连接时钟信号端。
进一步优选的是，所述调压控制单元包括移位寄存器；其中，
所述移位寄存器的第一端连接所述第一比较器，第二端连接所述线路切换单元，控制端连接所述时钟信号端。
进一步优选的是，所述调压控制单元包括计数器和译码器；其中，
所述计数器的第一端连接所述第一比较器的输出端，第二端连接所述译码器的第一端，控制端连接时钟信号端；所述译码器的第二端连接所述线路切换单元。
进一步优选的是，所述线路切换单元包括：第二比较器、第三比较器、同或门、非门，以及第一开关和第二开关；其中，
所述第二比较器的第一输入端连接第二基准电压端，第二输入端连接输出电压端，输出端连接所述同或门的第一输入端；
所述第三比较器的第一输入端连接第三基准电压端，第二输入端连接所述输出电压端，输出端连接所述同或门的第二输入端；
所述同或门的输出端连接所述非门的输入端和所述第一开关的第一端；
所述非门的输出端连接所述第二开关的第一端；
所述第一开关的第一端连接所述调压控制单元的第二端，第二端连接所述第一晶体管阵列；
所述第二开关的第一端连接所述调压控制单元的第二端，第二端连接所述第二晶体管阵列。
优选的是，所述第一比较器的第一输入端连接第一基准电压端，第二输入端连接输出电压端，输出端连接所述调压控制单元或者所述线路切换单元。
进一步优选的是，在所述第一比较器的第二输入端和所述输出电压端之间连接滤波电容的第一端和负载电阻的第一端；所述滤波电容的第二端和所述负载电阻的第二端均接地。
解决本发明技术问题所采用的技术方案是一种上述的数字稳压器的稳压方法，包括：
通过第一比较器输出第一基准电压和输出电压的比较结果，以使调压控制单元在时钟信号的控制下，根据所述第一比较器输出的比较结果生成调压信号；
通过线路切换单元根据输出电压和第二基准电压和第三基准电压的比较结果，控制第一晶体管阵列和第二晶体管阵列中的一者根据所述调压控制单元输出的调压信号，导通相应数量的晶体管，以对所述输出电压进行调整。
优选的是，
第三基准电压＜第一基准电压＜第二基准电压；所述时钟信号包括第一时钟信号和第二时钟信号；且所述第一时钟信号的频率大于第二时钟信号的频率；所述稳压方法具体包括：
通过所述第一比较器比较输出电压与第一基准电压，当所述第一比较器比较出输出电压小于第一基准电压时，所述第一比较器输出第一比较信号，生成第一调压信号，所述稳压方法还包括：
通过所述线路切换单元比较出输出电压和第三基准电压，当所述线路切换单元比较出输出电压小于第三基准电压时，所述线路切换单元控制调压控制单元与所述第一晶体管阵列导通；所述调压控制单元在所述第一时钟信号的控制下，并根据所述第一调压信号控制第一晶体管阵列中的晶体管导通数量增多，增大所述输出电压；
当所述线路切换单元比较出输出电压大于第三基准电压时，所述线路切换单元控制调压控制单元与所述第二晶体管阵列导通；所述调压控制单元在所述第二时钟信号的控制下，通过第一调压信号控制第二晶体管阵列中的晶体管导通数量增多，增大所述输出电压；
或者，
通过所述第一比较器比较输出电压与第一基准电压，当所述第一比较器比较出输出电压大于第一基准电压时，所述第一比较器输出第二比较信号，所述调压控制单元根据所述第二比较信号，生成第二调压信号，所述稳压方法还包括：
通过所述线路切换单元比较出输出电压和第二基准电压，当所述线路切换单元比较出输出电压大于第二基准电压时，所述线路切换单元控制调压控制单元与所述第一晶体管阵列导通；所述调压控制单元在第一时钟信号的控制下，并根据所述第二调压信号控制第一晶体管阵列中的晶体管导通数量减少，降低所述输出电压；
当所述线路切换单元比较出输出电压小于第二基准电压时，所述线路切换单元控制调压控制单元与所述第二晶体管阵列导通，所述调压控制单元在第二时钟信号的控制下，并根据所述第二调压信号控制第二晶体管阵列中的晶体管导通数量减少，降低所述输出电压。
附图说明
图1为本发明的实施例1的数字稳压器的示意图；
图2为本发明的实施例2的数字稳压器的示意图；
图3为本发明的实施例3的数字稳压器的示意图；
图4为本发明的实施例4的数字稳压器的示意图；
图5为本发明的实施例5的数字稳压器的示意图；
图6为本发明的实施例5的具体的数字稳压器的示意图；
图7为本发明的实施例6的数字稳压器的示意图。
其中附图标记为：1、第一比较器；2、线路切换单元；21、第二比较器；22、第三比较器；23、同或门；24、非门；S1、第一开关；S2、第二开关；3、调压控制单元；31、第一调压控制模块；311、第一移位寄存器；312、第一计数器；313、第一译码器；32、第二调压控制模块；321、第二移位寄存器；322、第二计数器；323、第二译码器；33、移位寄存器；34、计数器；35、译码器；4、第一晶体管阵列；5、第二晶体管阵列；C、滤波电容；R、负载电容；Vref、第一基准电压；Vref-H、第二基准电压；Vref-L、第三基准电压；Vout、输出电压；S1、第一开关；S2、第二开关；CLK、时钟信号；CLK1、第一时钟信号；CLK2、第二时钟信号。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
本发明实施例公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语一直出该词前面的元件或误检涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
本发明实施例中的第一晶体管阵列和第二晶体管阵列中所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件。
此外按照晶体管的特性区分可以将晶体管分为N型和P型,当采用P型晶体管时，晶体管的栅极输入低电平时，源漏极导通，N型相反。可以想到的是采用晶体管为N型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
实施例1：
如图1所示，本实施例提供一种数字稳压器，包括：第一比较器1、线路切换单元2、调压控制单元3、第一晶体管阵列4和第二晶体管阵列5；其中，第一晶体管阵列4中的晶体管的宽长比大于第二晶体管阵列5中的晶体管的宽长比。
具体的，第一比较器1用于输出第一基准电压Vref和数字稳压器输出的输出电压Vout的比较结果；调压控制单元3用于在时钟信号的控制下，根据第一比较器1的比较结果生成调压信号；线路切换单元2用于根据输出电压Vout与第二基准电压Vref-H和第三基准电压Vref-L这二者的比较结果，控制第一晶体管阵列4和第二晶体管阵列5中的一者根据调压控制单元3输出的调压信号，导通相应数量的晶体管，以对数字稳压器的输出电压Vout进行调整。
在此需要说明的是，本实施例中第一基准电压Vref、第二基准电压Vref-H、第三基准电压Vref-L的电压值是不同的，且在本实施例中是以第三基准电压Vref-L＜第一基准电压Vref＜第二基准电压Vref-H，以时钟信号CLK包括第一时钟信号CLK1和第二时钟信号CLK2，且第一时钟信号CLK1的频率大于第二时钟信号CLK2的频率，也即第一时钟信号CLK1为高频信号，第二时钟信号CLK2为低频时钟信号为例进行说明的。
其中，在以下描述过程中，当输出电压Vout小于第三基准电压Vref-L，以及输出电压Vout大于第二基准电压Vref-H均被认为输出电压Vout与第一基准电压Vref相差较大；当输出电压Vout大于第三基准电压Vref-L，且小于第一基准电压Vref，以及输出电压Vout小于第二基准电压Vref-H，且大于第一基准电压Vref时均被认为输出电压Vout与第一基准电压Vref相差较小。当然，输出电压Vout与第一基准电压Vref之间相差大小的判定，也不局限于前述条件，也可以根据具体的数字稳压器，设置输出电压Vout和第一基准电压Vref的差值与某个预设值条件，或者预设值的关系来判定。
由于在本实施例中包括两种宽长比的晶体管阵列，也即，相对宽长比大的第一晶体管阵列4和相对宽长比小的第二晶体管阵列5，因此，可以当第一比较器1比较出稳压器的输出电压Vout与第一基准电压Vref相差较大时，输出对应的比较信号(例如：第一比较信号)，同时，根据输出电压Vout与第二基准电压Vref-H和第三基准电压Vref-L这二者的比较结果控制线路切换单元2选通第一比较器1、调压控制单元3、第一晶体管阵列4所在支路，这样一来，调压控制单元3可以根据第一比较器1输出的第一比较信号，控制第一晶体管阵列4导通相应数量的晶体管，以使输出电压Vout快速接近基准电压；当第一比较器1比较出稳压器的输出电压Vout与第一基准电压Vref相差较小时，输出对应的比较信号(例如：第二比较信号)，同时，输出电压Vout与第二基准电压Vref-H和第三基准电压Vref-L这二者的比较结果控制线路切换单元2选通第一比较器1、调压控制单元3、第二晶体管阵列5所在支路，这样一来，调压控制单元3可以根据第一比较器1输出的第二比较信号，控制第二晶体管阵列5导通相应数量的晶体管，以使输出电压Vout精细的接近基准电压，且输出电压Vout文波较小。
以下具体对本实施例中数字稳压器的稳压方法进行说明。
具体的，通过所述第一比较器1比较输出电压Vout与第一基准电压Vref；当所述第一比较器1比较出输出电压Vout小于第一基准电压Vref时，所述第一比较器1输出第一比较信号，调压控制单元3生成第一调压信号。
其中，由于输出电压Vout小于第一基准电压Vref，故第一调压信号是指将输出电压Vout调大，并使得输出电压Vout靠近第一基准电压Vref的信号。
通过线路切换单元2比较出输出电压Vout和第三基准电压Vref-L；当线路切换单元2比较出输出电压小于第三基准电压Vref-L时，线路切换单元2控制调压控制单元3与第一晶体管阵列导通4；调压控制单元3在第一时钟信号CLK1的控制下，并根据第一调压信号控制第一晶体管阵列4中的晶体管导通数量增多，增大输出电压Vout。
其中，由于输出电压Vout小于第三基准电压Vref-L，而第三基准电压Vref-L是小于第一基准电压Vref的，故认为输出电压Vout较大，故在上述方法中通过第一时钟信号CLK1，也即高频信号快速响应第一晶体管阵列4，可以使第一晶体管阵列4根据第一调压信号导通更多的第一晶体管阵列4中的晶体管，以使输出电压Vout快速的靠近第一基准电压Vref。
当线路切换单元2比较出输出电压Vout大于第三基准电压Vref-L时，线路切换单元2控制调压控制单元3与第二晶体管阵列5导通；调压控制单元3在第二时钟信号CLK2的控制下，通过第一调压信号控制第二晶体管阵列5中的晶体管导通数量增多，增大输出电压Vout。
其中，由于输出电压Vout小于第一基准电压Vref且大于第三基准电压Vref-L，故输出电压Vout与第一基准电压Vref相差不大，故在上述方法中通过第二时钟信号CLK2，也即低频信号控制第二晶体管阵列5根据第一调压信号缓慢的导通更多的第二晶体管阵列5中晶体管，以使输出电压Vout缓慢的靠近第一基准电压Vref-L，同时可以降低输出电压Vout的波纹。
通过线路切换单元2比较出输出电压Vout和第三基准电压Vref-L；当第一比较器1比较出输出电压Vout大于第一基准电压Vref-L时，第一比较器1输出第二比较信号，调压控制单元3根据第二比较信号，调压控制单元3生成第二调压信号。
其中，由于输出电压Vout大于第一基准电压Vref，故第二调压信号是指将输出电压Vout调小的信号。
当线路切换单元2比较出输出电压Vout大于第二基准电压Vref-L时，线路切换单元2控制调压控制单元3与第一晶体管阵列4导通；调压控制单元3在第一时钟信号CLK1的控制下，并根据第二调压信号控制第一晶体管阵列4中的晶体管导通数量减少，降低输出电压Vout。
其中，由于输出电压Vout是大于第二基准电压Vref-H的，也就是说，输出电压Vout与第一基准电压Vref相差很大，故在上述方法中通过第一时钟信号CLK1，也即高频信号快速响应第一晶体管阵列4，可以使第一晶体管阵列4根据第二调压信号减少第一晶体管阵列4中晶体管的导通数量，以使输出电压Vout快速的靠近第一基准电压Vref。
当线路切换单元2比较出输出电压Vout小于第二基准电压Vref-L时，线路切换单元2控制调压控制单元3与第二晶体管阵列5导通，调压控制单元3在第二时钟信号CLK2的控制下，并根据第二调压信号控制第二晶体管阵列5中的晶体管导通数量减少，降低输出电压Vout。
其中，由于输出电压Vout是小于第二基准电压Vref-H的，也就是说，输出电压Vout与第一基准电压Vref-H相差不大，故在上述方法中通过第二时钟信号CLK2，也即低频信号控制第二晶体管阵列5根据第一调压信号控制第二晶体管阵列5中晶体管的数量减少，以使输出电压Vout缓慢的靠近第一基准电压Vref，同时可以降低输出电压的波纹。
在此需要说明的是，在本实施例中输出电压Vout的初始值为0V，也就是说，在数字稳压器的初始调节时是根据0V的输出电压Vout与第一基准电压Vref的大小关系比较而进行调节的。在对输出电压Vout调节时，晶体管导通的数量增多，经过第一晶体管阵列或者第二晶体管阵列后的电流也随之增大，故输出电压Vout也增大，也即晶体管导通数量与输出电压Vout的电压值是正相关的。
实施例2:
结合图2所示，本实施例提供一种数字稳压器，包括：第一比较器1、线路切换单元2、调压控制单元3、第一晶体管阵列4和第二晶体管阵列5；其中，第一晶体管阵列4中的晶体管的宽长比大于第二晶体管阵列5中的晶体管的宽长比。特别的是的，本实施例中的调压控制单元3包括第一调压控制模块31和第二调压控制模块32。其中，第一调压控制模块31连接在线路切换单元2和第一晶体管阵列4之间，该第一调压控制模块31用于在线路切换单元2的控制下与第一比较器1导通时，在第一时钟信号CLK1的控制下，根据第一比较器1输出的比较结果生成第一调压信号，以控制所述第一晶体管阵列4中的晶体管的导通数量。
具体的，当第一比较器1比较出数字稳压器的输出电压Vout和第一基准电压Vref相差较大时，第一比较器1输出第一比较信号，线路切换单元2控制控制第一比较器1与第一调压控制模块31导通，这样一来，第一调压控制模块31则可以根据第一比较信号控制第一晶体管阵列4中的相应数量的晶体管被导通，而由于第一晶体管阵列4中的晶体管的宽长比较大，故此时可以使得输出电压Vout快速的接近第一基准电压Vref。
其中，第二调压控制模块32连接在线路切换单元2和第二晶体管阵列5之间，该第二调压控制模块32用于在线路切换单元2的控制下与第一比较器1导通时，在第二时钟信号CLK2的控制下，根据第一比较器1输出的比较结果生成第二调压信号，以控制第二晶体管阵列5中的晶体管的导通数量。
具体的，当第一比较器1比较出数字稳压器的输出电压Vout和第一基准电压Vref相差较小时，第一比较器1输出第二比较信号，线路切换单元2控制控制第一比较器1与第二调压控制模块32导通，这样一来，第一调压控制模块31则可以根据第一比较信号控制第二晶体管阵列5中的相应数量的晶体管被导通，而由于第二晶体管阵列5中的晶体管的宽长比较小，故此时可以使得输出电压Vout精细的接近第一基准电压Vref，且输出电压Vout的文波较小。
由于在本实施例的数字稳压器中，调压控制单元3包括第一调压控制模块31和第二调压控制模块32，且第一调压模块31用于在第一时钟信号CLK1也即高频信号的控制下，根据第一调压信号或者第二调压控制信号，控制第一晶体管阵列4中的晶体管快速响应，导通或者关断相应数量的晶体管，以使输出电压Vout快速靠近第一基准电压Vref；相应的，第二调压模块32用于在第二时钟信号CLK2，也即低频信号的控制下根据第一调压信号或者第二调压控制信号，控制第二晶体管阵列5中的晶体管缓慢的响应，导通或者关断相应数量的晶体管，以使输出电压缓慢、精细靠近第一基准电压Vref，且此时输出电压Vout的文波较小。可以看出的是，在本实施例中，第一调压控制模块31和第二调压控制模块32分别控制第一晶体管阵列4和第二晶体管阵列5，从而使得数字稳压器的控调压过程更加灵活，且精准。
其中，本实施例的数字稳压器中的线路切换单元2具体可以包括：第二比较器21、第三比较器22、同或门23、非门24，以及第一开关S1和第二开关S2。
具体的，第二比较器21的第一输入端连接第二基准电压端(用以输入第二基准电压Vref-H)，第二比较器21的第二输入端连接输出电压Vout端，第二比较器21输出端连接同或门23的第一输入端；第三比较器22的第一输入端连接第三基准电压端(用以输入第三基准电压Vref-L)，第三比较器22的第二输入端连接输出电压端，第三比较器22的输出端连接所述同或门23的第二输入端；同或门23的输出端连接非门24的输入端和第一开关S1的第一端；非门24的输出端连接第二开关S2的第一端；第一开关S1的第一端还连接第一比较器1的输出端，第一开关S1的第二端连接第一调压控制模块31；第二开关S2的第一端还连接第一比较器1的输出端，第二开关S2的第二端连接第二调压控制模块32。
以第三基准电压Vref-L＜第一基准电压Vref＜第二基准电压Vref-H为例，对本实施例中的数字稳压器的稳压方法进行说明。
其中，在以下描述过程中，当输出电压Vout小于第三基准电压Vref-L，以及输出电压Vout大于第二基准电压Vref-H均被认为输出电压Vout与第一基准电压Vref相差较大；当输出电压Vout大于第三基准电压Vref-L，且小于第一基准电压Vref，以及输出电压Vout小于第二基准电压Vref-H，且大于第一基准电压Vref时均被认为输出电压Vout与第一基准电压Vref相差较小。当然，输出电压Vout与第一基准电压Vref之间相差大小的判定，也不局限于前述条件，也可以根据具体的数字稳压器，设置输出电压Vout和第一基准电压Vref的差值与某个预设值条件，或者预设值的关系来判定。
当数字移位器的输出电压Vout端所输出的输出电压Vout小于第三基准电压Vref-L时，表示此时输出电压Vout同样小于第一基准电压Vref和第二基准电压Vref-H，而且输出电压Vout与第一基准电压Vref相差较大；第二比较器21输出0，第三比较器22也输出0，此时，同或门23则输出1，第一开关S1闭合，非门24输出0，第二开关S2断开，第一比较器1和第一调压控制模块31导通。同时，由于输出电压Vout小于第一基准电压Vref，第一比较器1输出第一比较信号0，第一调压控制模块31则在第一时钟信号CLK1的控制下，以较高的频率来控制第一晶体管阵列4中的晶体管的导通数量增加，以使输出电压Vout快速增大而接近第一基准电压Vref。
当输出电压Vout大于第三基准电压Vref-L且小于第一基准电压Vref时，表示此时输出电压Vout同样小于第二基准电压Vref-H，而且输出电压Vout与第一基准电压Vref相差较小；第二比较器21输出0，第三比较器22输出1，同或门23输出0，第一开关S1断开，非门24输出1，第二开关S2闭合，第一比较器1与第二调压控制模块32导通；同时，由于输出电压Vout小于第一基准电压Vref，第一比较器1输出第一比较信号0，第二调压控制模块32则在第二时钟信号CLK2的控制下，以较低的频率来控制第二晶体管阵列5中的晶体管的导通数量增加，以使输出电压Vout缓慢、精细的增大而接近第一基准电压Vref，此时输出电压Vout的文波较小。
当输出电压Vout大于第一基准电压Vref，且小于第二基准电压Vref-H时，表示此时输出电压Vout大于第三基准电压Vref-L，且输出电压Vout与第一基准电压Vref相差较小；第二比较器21输出0，第三比较器22输出1，此时同或门23输出0，第一开关S1断开，非门24输出1，第二开关S2闭合，第一比较器1与第二调压控制模块32导通；同时，由于输出电压Vout大于第一基准电压Vre，第一比较器1输出第二比较信号1，第二调压控制模块32则在第二时钟信号CLK2的控制下，以较慢的频率来控制第二晶体管阵列5中的晶体管的导通数量减少，以使输出电压Vout精细、缓慢的减小而接近第一基准电压Vref，此时输出电压Vout的文波较小。
当输出电压Vout大于第二基准电压Vref-H时，表示此时输出电压Vout大于第一基准电压Vref和第二基准电压Vref-H，且输出电压Vout和第一基准电压Vref相差较大；第二比较器21输出1，第三比较器22也输出1，此时，同或门23则输出1，第一开关S1闭合，非门24输出0，第二开关S2断开，第一比较器1和第一调压控制模块31导通。同时，由于输出电压Vout大于第一基准电压Vref，第一比较器1输出第二比较信号1，第一调压控制模块31则在第一时钟信号CLK1的控制下，以较高的频率来控制第一晶体管阵列4中的晶体管的导通数量减少，以使输出电压Vout快速减小而接近第一基准电压Vref。
综上，本实施例中所提供的数字稳压器，在输出电压Vout与第一基准电压Vref相差较大时，利用大宽长比的第一晶体管阵列4来使得输出电压Vout快速的接近第一基准电压Vref；在输出电压Vout第一基准电压Vref相差较小时，利用小宽长比的第二晶体管阵列5来使得输出电压Vout精细的接近第一基准电压Vref，且输出电压Vout的文波小。
实施例3:
结合图3所示，本实施例提供一种数字稳压器，包括：第一比较器1、线路切换单元2、第一调压控制模块31、第二调压控制模块32、第一晶体管阵列4和第二晶体管阵列5；其中，第一晶体管阵列4中的晶体管的宽长比大于第二晶体管阵列5中的晶体管的宽长比。特别的是的，本实施例中的第一调压控制模块31包括第一移位寄存器311，第二调压控制模块32包括第二移位寄存器321。其中，第一移位寄存器311的第一端连接线路切换单元2，第二端连接第一晶体管阵列4，控制端连接第一时钟信号端；第二移位寄存器321的第一端连接所述线路切换单元2，第二端连接第一晶体管阵列4，控制端连接第二时钟信号端。
在此需要说明的是，第一移位寄存器311和第二移位寄存器321的结构是相同的。
其中，本实施例中的线路切换单元2可以与实施例2中的线路切换单元2相同，也即包括第二比较器21、第三比较器22、同或门23、非门24，以及第一开关S1和第二开关S2。
如图3所示，对本实施例中数字稳压器进行说明。
具体的，第一比较器1的第一输入端连接第一基准电压端(用以输入第一基准电压Vref)，第一比较器1的第二输入端连接输出电压端(用以输出输出电压Vout)，第一比较器1的输出端连接第一开关S1第一端和第二开关S2的第一端；第二比较器21的第一输入端连接第二基准电压端(用以输入第二基准电压Vref-H)，第二比较器21的第二输入端连接输出电压端，第二比较器21输出端连接同或门23的第一输入端；第三比较器22的第一输入端连接第三基准电压端(用以输入第三基准电压Vref-L)，第三比较器22的第二输入端连接输出电压端，第三比较器22的输出端连接所述同或门23的第二输入端；同或门23的输出端连接非门24的输入端和第一开关S1的第一端；非门24的输出端连接第二开关S2的第一端；第一开关S1的第二端连接第一移位寄存器311的第一端；第二开关S2的第二端连接第二移位寄存器321的第一端；第一移位寄存器311的第二端连接第一晶体管阵列4的第一端，第一移位寄存器311的控制端连接第一时钟信号端(用以输入第一时钟信号CLK1)；第二移位寄存器321的第二端连接第二晶体管阵列5的第一端，第二移位寄存器321的控制端连接第二时钟信号端(用以输入第二时钟信号CLK2)；第一晶体管阵列4的第二端和第二晶体管阵列5的第二端均连接输出电压Vout端。当然，应当理解的是，在数字稳压器中还包括滤波电容C和负载电阻R等元件；其中，滤波电容C和负载电阻R的第一端均连接输出电压Vout端，第二端可以接地。
以第三基准电压Vref-L＜第一基准电压Vref＜第二基准电压Vref-H为例，对本实施例中的数字稳压器的稳压方法进行说明。
其中，在以下描述过程中，当输出电压Vout小于第三基准电压Vref-L，以及输出电压Vout大于第二基准电压Vref-H均被认为输出电压Vout与第一基准电压Vref相差较大；当输出电压Vout大于第三基准电压Vref-L，且小于第一基准电压Vref，以及输出电压Vout小于第二基准电压Vref-H，且大于第一基准电压Vref时均被认为输出电压Vout与第一基准电压Vref相差较小。当然，输出电压Vout与第一基准电压Vref之间相差大小的判定，也不局限于前述条件，也可以根据具体的数字稳压器，设置输出电压Vout和第一基准电压Vref的差值与某个预设值条件，或者预设值的关系来判定。
当数字移位器的输出电压端所输出的输出电压Vout小于第三基准电压端输入的第三基准电压Vref-L时，表示此时输出电压Vout同样小于第一基准电压端输入的第一基准电压Vref和第二基准电压端输入的第二基准电压Vref-H，而且输出电压Vout与第一基准电压Vref小差较大；第二比较器21的输出端输出0，第三比较器22的输出端也输出0，此时，同或门23的输出端则输出1，第一开关S1闭合，非门24输出0，第二开关S2断开，第一比较器1的输出端通过第一开关S1与第一移位寄存器311的第一端连接。同时，由于输出电压Vout小于第一基准电压Vref，第一比较器1的输出端输出的第一比较信号0，第一移位寄存器311则在第一时钟信号端所输入的高频的第一时钟信号CLK1的控制下右移，以较高的频率来控制第一晶体管阵列4中的晶体管的导通数量增加，以使输出电压Vout快速增大而接近第一基准电压Vref。
当输出电压端输出的输出电压Vout大于第三基准电压端输入的第三基准电压Vref-L且小于第一基准电压Vref端输入的第一基准电压Vref时，表示此时输出电压Vout同样小于第二基准电压端第二基准电压Vref-H，而且输出电压Vout与第一基准电压Vref相差较小；第二比较器21的输出端输出0，第三比较器22的输出端输出1，同或门23的输出端输出0，第一开关S1断开，非门24输出1，第二开关S2闭合，第一比较器1的输出端通过第二开关S2与第二移位寄存器321的第一端；同时，由于输出电压Vout小于第一基准电压Vref，第一比较器1的输出端输出0，第二移位寄存器321则在第二时钟信号端输入的低频的第二时钟信号CLK2的控制下右移，以缓慢的频率来控制第二晶体管阵列5中的晶体管的导通数量增加，以使输出电压Vout精细的增大而接近第一基准电压Vref，此时输出电压Vout的文波较小。
当输出电压t端输出的输出电压Vout大于第一基准电压端输入的第一基准电压Vref，且小于第二基准电压端输入的第二基准电压Vref-H时，表示此时输出电压Vout大于第三基准电压端输入的第三基准电压Vref-L，且输出电压Vout与第一基准电压Vref相差较小；第二比较器21输出0，第三比较器22的输出端输出1，此时同或门23的输出端输出0，第一开关S1断开，非门24输出1，第二开关S2闭合，第一较器的输出端通过第二开关S2与第二移位寄存器321的第一端连接；同时，由于输出电压Vout大于第一基准电压Vref大于第一基准电压Vref，第一比较器1输出1，第二移位寄存器321则在第二时钟信号端输入的低频的第二时钟信号CLK2的控制下左移，以较慢的频率来控制第二晶体管阵列5中的晶体管的导通数量较少，以使输出电压Vout精细的减小而接近第一基准电压Vref，此时输出电压Vout的文波较小。
当输出电压端输出的输出电压Vout大于第二基准电压端输入的第二基准电压Vref-H时，表示此时输出电压Vout大于第一基准电压端输入的第一基准电压Vref和第二基准电压端输入的第二基准电压Vref-H，且输出电压Vout和第一基准电压Vref相差较大；第二比较器21的输出端输出1，第三比较器22的输出端也输出1，此时，同或门23的输出端则输出1，第一开关S1闭合，非门24输出0，第二开关S2断开，第一比较器1的输出端通过第一开关S1和第一移位寄存器311的第一端连接。同时，由于输出电压Vout大于第一基准电压Vref，第一比较器1输出第二比较信号1，第一移位寄存器311则在第一时钟信号端所输入的高频的第一时钟信号CLK1的控制下左移，以较快的频率来控制第一晶体管阵列4中的晶体管的导通数量减少，以使输出电压Vout快速减小而接近第一基准电压Vref。
综上，本实施例中所提供的数字稳压器，在输出电压Vout与第一基准电压Vref相差较大时，第一移位寄存器311在高频的第一时钟信号CLK1的控制下，利用大宽长比的第一晶体管阵列4来使得输出电压Vout快速的接近第一基准电压Vref；在输出电压Vout第一基准电压Vref相差较小时，第二移位寄存器321在低频的第二时钟信号CLK2的控制下，利用小宽长比的第二晶体管阵列5来使得输出电压Vout精细的接近第一基准电压Vref，且输出电压Vout的文波小。
实施例4:
结合图4所示，本实施例提供一种数字稳压器，该稳压器与实施例3中的稳压器的结构大致相同，同样是包括：第一比较器1、线路切换单元2、第一调压控制模块31、第二调压控制模块32、第一晶体管阵列4和第二晶体管阵列5；其中，第一晶体管阵列4中的晶体管的宽长比大于第二晶体管阵列5中的晶体管的宽长比。区别是在于，本实施例中的第一调压控制模块31包括第一计数器312和第一译码器313，第二调压控制模块32包括第二计数器322和第二译码器323；其中，第一计数器312的第一端连接线路切换单元2，第二端连接第一译码器313的第一端，控制端连接第一时钟信号端；所述第一译码器313的第二端连接第一晶体管阵列4；第二计数器322的第一端连接所述线路切换单元2，第二端连接所述第二译码器323的第一端，控制端连接第二时钟信号端；第二译码器323的第二端连接第二晶体管阵列5。
其中，本实施例中的线路切换单元2可以与实施例2和3中相同，也即包括：第二比较器21、第三比较器22、同或门23、非门24，以及第一开关S1和第二开关S2。
如图4所示，对本实施例中数字稳压器进行说明。
具体的，第一比较器1的第一输入端连接第一基准电压端(用以输入第一基准电压Vref)，第一比较器1的第二输入端连接输出电压端(用以输出输出电压Vout)，第一比较器1的输出端连接第一开关S1第一端和第二开关S2的第一端；第二比较器21的第一输入端连接第二基准电压端(用以输入第二基准电压Vref-H)，第二比较器21的第二输入端连接输出电压端，第二比较器21输出端连接同或门23的第一输入端；第三比较器22的第一输入端连接第三基准电压端(用以输入第三基准电压Vref-L)，第三比较器22的第二输入端连接输出电压Vout端，第三比较器22的输出端连接所述同或门23的第二输入端；同或门23的输出端连接非门24的输入端和第一开关S1的第一端；非门24的输出端连接第二开关S2的第一端；第一开关S1的第二端连接第一计数器312的第一端；第二开关S2的第二端连接第二计数器322的第一端；第一计数器312的第二端连接第一译码器313的第一端，第一计数器312的控制端连接第一时钟信号端；第二计数器322的第二端连接第二计数器322的第一端，第二计数器322的控制端连接第二时钟信号端；第一译码器313的第二端连接第一晶体管阵列4的第一端；第二译码器323的第二端连接第二晶体管阵列5的第一端；第一晶体管阵列4的第二端和第二晶体管阵列5的第二端均连接输出电压Vout端。当然，应当理解的是，在数字稳压器中还包括滤波电容C和负载电阻R等元件；其中，滤波电容C和负载电阻R的第一端均连接输出电压Vout端，第二端可以接地。
以第三基准电压Vref-L＜第一基准电压Vref＜第二基准电压Vref-H为例，对本实施例中的数字稳压器的稳压方法进行说明。
其中，在以下描述过程中，当输出电压Vout小于第三基准电压Vref-L，以及输出电压Vout大于第二基准电压Vref-H均被认为输出电压Vout与第一基准电压Vref相差较大；当输出电压Vout大于第三基准电压Vref-L，且小于第一基准电压Vref，以及输出电压Vout小于第二基准电压Vref-H，且大于第一基准电压Vref时均被认为输出电压Vout与第一基准电压Vref相差较小。当然，输出电压Vout与第一基准电压Vref之间相差大小的判定，也不局限于前述条件，也可以根据具体的数字稳压器，设置输出电压Vout和第一基准电压Vref的差值与某个预设值条件，或者预设值的关系来判定。
当数字移位器的输出电压端所输出的输出电压Vout小于第三基准电压端输入的第三基准电压Vref-L时，表示此时输出电压Vout同样小于第一基准电压端输入的第一基准电压Vref和第二基准电压端输入的第二基准电压Vref-H，而且输出电压Vout与第一基准电压Vref小差较大；第二比较器21的输出端输出0，第三比较器22的输出端也输出0，此时，同或门23的输出端则输出1，第一开关S1闭合，非门24输出0，第二开关S2断开，第一比较器1的输出端通过第一开关S1与第一计数器312的第一端连接。同时，由于输出电压Vout小于第一基准电压Vref，第一比较器1的输出端输出0，第一计数器312则在第一时钟信号端所输入的第一时钟信号CLK1的控制下，数值增大，并将该数值输出给第一译码器313，第一译码器313控制第一晶体管阵列4中的晶体管的导通数量增加，以使输出电压Vout快速增大而接近第一基准电压Vref。
在此需要说明的是，由于输出电压的初始值为0V，故第一计数器312和第二计数器321的初始值均为0。对于第一计数器312和第二计数器321的选取可以是二进制也可以是十六进制，具体可以根据数字稳压器的具体结构而定。
当输出电压端输出的输出电压Vout大于第三基准电压端输入的第三基准电压Vref-L且小于第一基准电压端输入的第一基准电压Vref时，表示此时输出电压Vout同样小于第二基准电压端第二基准电压Vref-H，而且输出电压Vout与第一基准电压Vref相差较小；第二比较器21的输出端输出0，第三比较器22的输出端输出1，同或门23的输出端输出0，第一开关S1断开，非门24输出1，第二开关S2闭合，第一比较器1的输出端通过第二开关S2与第二计数器322的第一端；同时，由于输出电压Vout小于第一基准电压Vref，第一比较器1的输出端输出0，第二计数器322则在第二时钟信号端输入的第二时钟信号CLK2的控制下，数值增大，并激昂增大的数值输出第二译码器323，第二译码器323再控制第二晶体管阵列5中的晶体管的导通数量增加，以使输出电压Vout精细的增大而接近第一基准电压Vref，此时输出电压Vout的文波较小。
当输出电压端输出的输出电压Vout大于第一基准电压端输入的第一基准电压Vref，且小于第二基准电压端输入的第二基准电压Vref-H时，表示此时输出电压Vout大于第三基准电压端输入的第三基准电压Vref-L，且输出电压Vout与第一基准电压Vref相差较小；第二比较器21输出0，第三比较器22的输出端输出1，此时同或门23的输出端输出0，第一开关S1断开，非门24输出1，第二开关S2闭合，第一较器的输出端通过第二开关S2与第二译码器323的第一端连接；同时，由于输出电压Vout大于第一基准电压Vref大于第一基准电压Vref，第一比较器1输出1，第二译码器323则在第二时钟信号端输入的第二时钟信号CLK2的控制下，数值减小，再将减小的数值输出给第二译码器323，第二译码器323控制第二晶体管阵列5中的晶体管的导通数量较少，以使输出电压Vout精细的减小而接近第一基准电压Vref，此时输出电压Vout的文波较小。
当输出电压端输出的输出电压Vout大于第二基准电压端输入的第二基准电压Vref-H时，表示此时输出电压Vout大于第一基准电压端输入的第一基准电压Vref和第二基准电压Vref-H端输入的第二基准电压Vref-H，且输出电压Vout和第一基准电压Vref相差较大；第二比较器21的输出端输出1，第三比较器22的输出端也输出1，此时，同或门23的输出端则输出1，第一开关S1闭合，非门24输出0，第二开关S2断开，第一比较器1的输出端通过第一开关S1和第一计数器312的第一端连接。同时，由于输出电压Vout大于第一基准电压Vref，第一比较器1的输出端输出1，第一计数器312则在第一时钟信号端所输入的第一时钟信号CLK1的控制下，数值减小，再将减小的数值输出给第一译码器313，第一译码器313再控制第一晶体管阵列4中的晶体管的导通数量减少，以使输出电压Vout快速减小而接近第一基准电压Vref。
综上，本实施例中所提供的数字稳压器，在输出电压Vout与第一基准电压Vref相差较大时，第一译码器313的第一时钟信号CLK1的控制下数值增减，再将增减后的数值输出给第一译码器313，第一译码器313控制大宽长比的第一晶体管阵列4来使得输出电压Vout快速的接近第一基准电压Vref；在输出电压Vout第一基准电压Vref相差较小时，第二计数器322在第二时钟信号CLK2的控制下数值增减，再将增减后的数值输出给第二译码器323，第二译码器323控制小宽长比的第二晶体管阵列5来使得输出电压Vout精细的接近第一基准电压Vref，且输出电压Vout的文波小。
实施例5:
结合图5所示，本实施例提供一种数字稳压器，包括：第一比较器1、线路切换单元2、调压控制单元3、第一晶体管阵列4和第二晶体管阵列5；其中，第一晶体管阵列4中的晶体管的宽长比大于第二晶体管阵列5中的晶体管的宽长比。
具体的，在本实施例中调压控制单元3连接在第一比较器1的输出端和线路切换单元2之间。也即，调压控制单元3的第一端连接第一比较器1的输出端，第二端连接线路切换单元2，控制端连接时钟信号端(用以提供时钟信号CLK)。此时，可以通过一个调压控制单元3控制两个晶体管阵列(第一晶体管阵列4和第二晶体管阵列5)中的晶体管的导通数量，该种数字稳压器仅包括一个调压控制单元，故其结构简单。
其中，时钟信号端可以根据输出电压Vout和第一基准电压Vref的大小关系被输入不同频率的时钟信号CLK，具体的，当输出电压Vout和第一基准电压Vref相差较大时，时钟信号端被输入高频的第一时钟信号CLK1，当输出电压Vout和第一基准电压Vref相差较小时，时钟信号端被输入低频的第二时钟信号CLK2。当然，也可以是时钟信号端包括第一时钟信号端和第二时钟信号端，此时第一时钟信号端被用作提供第一时钟信号CLK1，第二时钟信号端被用作提供第二时钟信号CLK2。
其中，如图6所示，该调压控制单元3可以为寄存器，该移位寄存器33的第一端连接第一比较器1的输出端，第二端连接线路切换单元2，控制端连接时钟信号端。
其中，本实施例中的线路切换单元2可以与实施例2中的线路切换单元2相同，也即包括第二比较器21、第三比较器22、同或门23、非门24，以及第一开关S1和第二开关S2。
如图6所示，对本实施例中数字稳压器进行说明。
具体的，第一比较器1的第一输入端连接第一基准电压端(用以输入第一基准电压Vref)，第一比较器1的第二输入端连接输出电压端(用以输出输出电压Vout)，第一比较器1的输出端连接移位寄存器33的第一端；移位寄存器33的第二端连接第一开关S1第一端和第二开关S2的第一端，移位寄存器33的控制端连接时钟信号端(用以输入时钟信号)；第二比较器21的第一输入端连接第二基准电压端(用以输入第二基准电压Vref-H)，第二比较器21的第二输入端连接输出电压端，第二比较器21输出端连接同或门23的第一输入端；第三比较器22的第一输入端连接第三基准电压端(用以输入第三基准电压Vref-L)，第三比较器22的第二输入端连接输出电压端，第三比较器22的输出端连接所述同或门23的第二输入端；同或门23的输出端连接非门24的输入端和第一开关S1的第一端；非门24的输出端连接第二开关S2的第一端；第一开关S1的第二端连接第一晶体管阵列4的第一端；第二开关S2的第二端连接第二晶体管阵列5的第一端；第一晶体管阵列4的第二端和第二晶体管阵列5的第二端均连接输出电压端。当然，应当理解的是，在数字稳压器中还包括滤波电容C和负载电阻R等元件；其中，滤波电容C和负载电阻R的第一端均连接输出电压Vout端，第二端可以接地。
以第三基准电压Vref-L＜第一基准电压Vref＜第二基准电压Vref-H为例，对本实施例中的数字稳压器的稳压方法进行说明。
其中，在以下描述过程中，当输出电压Vout小于第三基准电压Vref-L，以及输出电压Vout大于第二基准电压Vref-H均被认为输出电压Vout与第一基准电压Vref相差较大；当输出电压Vout大于第三基准电压Vref-L，且小于第一基准电压Vref，以及输出电压Vout小于第二基准电压Vref-H，且大于第一基准电压Vref时均被认为输出电压Vout与第一基准电压Vref相差较小。当然，输出电压Vout与第一基准电压Vref之间相差大小的判定，也不局限于前述条件，也可以根据具体的数字稳压器，设置输出电压Vout和第一基准电压Vref的差值与某个预设值条件，或者预设值的关系来判定。
当数字移位器的输出电压端所输出的输出电压Vout小于第三基准电压端输入的第三基准电压Vref-L时，表示此时输出电压Vout同样小于第一基准电压端输入的第一基准电压Vref和第二基准电压端输入的第二基准电压Vref-H，而且输出电压Vout与第一基准电压Vref小差较大；第二比较器21的输出端输出0，第三比较器22的输出端也输出0，此时，同或门23的输出端则输出1，第一开关S1闭合，非门24输出0，第二开关S2断开，移位寄存器33的第二端通过第一开关S1与第一晶体管阵列4的第一端连接。同时，由于输出电压Vout小于第一基准电压Vref，第一比较器1的输出端输出第一比较信号0，移位寄存器33则在时钟信号端所输入的时钟信号的控制下右移，以较快的频率来控制第一晶体管阵列4中的晶体管的导通数量增加，以使输出电压Vout快速增大而接近第一基准电压Vref。
当输出电压Vout端输出的输出电压Vout大于第三基准电压Vref-L端输入的第三基准电压Vref-L且小于第一基准电压Vref端输入的第一基准电压Vref时，表示此时输出电压Vout同样小于第二基准电压Vref-H端第二基准电压Vref-H，而且输出电压Vout与第一基准电压Vref相差较小；第二比较器21的输出端输出0，第三比较器22的输出端输出1，同或门23的输出端输出0，第一开关S1断开，非门24输出1，第二开关S2闭合，移位寄存器33的第二端通过第二开关S2与第二晶体管阵列5的第一端连接；同时，由于输出电压Vout小于第一基准电压Vref，第一比较器1的输出端输出0，移位寄存器33则在时钟信号端输入的时钟信号的控制下右移，以较慢的频率来控制第二晶体管阵列5中的晶体管的导通数量增加，以使输出电压Vout精细的增大而接近第一基准电压Vref，此时输出电压Vout的文波较小。
当输出电压端输出的输出电压Vout大于第一基准电压Vref端输入的第一基准电压Vref，且小于第二基准电压端输入的第二基准电压Vref-H时，表示此时输出电压Vout大于第三基准电压端输入的第三基准电压Vref-L，且输出电压Vout与第一基准电压Vref相差较小；第二比较器21输出0，第三比较器22的输出端输出1，此时同或门23的输出端输出0，第一开关S1断开，非门24输出1，第二开关S2闭合，移位寄存器33的第二端通过第二开关S2与第二晶体管阵列5的第一端连接；同时，由于输出电压Vout大于第一基准电压Vref大于第一基准电压Vref，第一比较器1输出1，移位寄存器33则在时钟信号端输入的第二时钟信号CLK2的控制下左移，以较慢的频率来控制第二晶体管阵列5中的晶体管的导通数量较少，以使输出电压Vout精细的减小而接近第一基准电压Vref，此时输出电压Vout的文波较小。
当输出电压端输出的输出电压Vout大于第二基准电压端输入的第二基准电压Vref-H时，表示此时输出电压Vout大于第一基准电压端输入的第一基准电压Vref和第二基准电压端输入的第二基准电压Vref-H，且输出电压Vout和第一基准电压Vref相差较大；第二比较器21的输出端输出1，第三比较器22的输出端也输出1，此时，同或门23的输出端则输出1，第一开关S1闭合，非门24输出0，第二开关S2断开，移位寄存器33的第二端通过第一开关S1和第一晶体管阵的第一端连接。同时，由于输出电压Vout大于第一基准电压Vref，第一比较器1输出1，移位寄存器33则在时钟信号端所输入的时钟信号的控制下左移，以较快的频率来控制第一晶体管阵列4中的晶体管的导通数量减少，以使输出电压Vout快速减小而接近第一基准电压Vref。
综上，本实施例中所提供的数字稳压器，在输出电压Vout与第一基准电压Vref相差较大时，移位寄存器33在时钟信号的控制下，利用大宽长比的第一晶体管阵列4来使得输出电压Vout快速的接近第一基准电压Vref；在输出电压Vout第一基准电压Vref相差较小时，移位寄存器33在时钟信号的控制下，利用小宽长比的第二晶体管阵列5来使得输出电压Vout精细的接近第一基准电压Vref，且输出电压Vout的文波小。
实施例6:
结合图7所示，本实施例提供一种数字稳压器，该实施例中的稳压器与实施例5中的稳压器的结构大致相同，同样包括：第一比较器1、线路切换单元2、调压控制单元3、第一晶体管阵列4和第二晶体管阵列5；其中，第一晶体管阵列4中的晶体管的宽长比大于第二晶体管阵列5中的晶体管的宽长比。区别在于，本实施例中的调压控制单元3包括计数器34和译码器35。
具体的，该调压控制单元3中的计数器34的第一端连接第一比较器1的输出端，第二端连接译码器35的第一端，控制端连接时钟信号端；译码器35的第二端连接线路切换单元2。
其中，本实施例中的线路切换单元2可以与实施例2中的线路切换单元2相同，也即包括第二比较器21、第三比较器22、同或门23、非门24，以及第一开关S1和第二开关S2。
如图7所示，对本实施例中数字稳压器进行说明。
具体的，第一比较器1的第一输入端连接第一基准电压端(用以输入第一基准电压Vref)，第一比较器1的第二输入端连接输出电压端(用以输出输出电压Vout)，第一比较器1的输出端连接计数器34的第一端，计数器34的第二端连接译码器35的第一端，计数器34的控制端连接时钟信号端(用以输入时钟信号)；译码器35的第二端连接第一开关S1第一端和第二开关S2的第一端；第二比较器21的第一输入端连接第二基准电压端(用以输入第二基准电压Vref-H)，第二比较器21的第二输入端连接输出电压Vout端，第二比较器21输出端连接同或门23的第一输入端；第三比较器22的第一输入端连接第三基准电压Vref-L端(用以输入第三基准电压Vref-L)，第三比较器22的第二输入端连接输出电压Vout端，第三比较器22的输出端连接所述同或门23的第二输入端；同或门23的输出端连接非门24的输入端和第一开关S1的第一端；非门24的输出端连接第二开关S2的第一端；第一开关S1的第二端连接第一晶体管阵列4的第一端；第二开关S2的第二端连接第二晶体管阵列5的第一端；第一晶体管阵列4的第二端和第二晶体管阵列5的第二端均连接输出电压Vout端。当然，应当理解的是，在数字稳压器中还包括滤波电容C和负载电阻R等元件；其中，滤波电容C和负载电阻R的第一端均连接输出电压Vout端，第二端可以接地。
以第三基准电压Vref-L＜第一基准电压Vref＜第二基准电压Vref-H为例，对本实施例中的数字稳压器的稳压方法进行说明。
其中，在以下描述过程中，当输出电压Vout小于第三基准电压Vref-L，以及输出电压Vout大于第二基准电压Vref-H均被认为输出电压Vout与第一基准电压Vref相差较大；当输出电压Vout大于第三基准电压Vref-L，且小于第一基准电压Vref，以及输出电压Vout小于第二基准电压Vref-H，且大于第一基准电压Vref时均被认为输出电压Vout与第一基准电压Vref相差较小。当然，输出电压Vout与第一基准电压Vref之间相差大小的判定，也不局限于前述条件，也可以根据具体的数字稳压器，设置输出电压Vout和第一基准电压Vref的差值与某个预设值条件，或者预设值的关系来判定。
当数字移位器的输出电压端所输出的输出电压Vout小于第三基准电压端输入的第三基准电压Vref-L时，表示此时输出电压Vout同样小于第一基准电压端输入的第一基准电压Vref和第二基准电压端输入的第二基准电压Vref-H，而且输出电压Vout与第一基准电压Vref小差较大；第二比较器21的输出端输出0，第三比较器22的输出端也输出0，此时，同或门23的输出端则输出1，第一开关S1闭合，非门24输出0，第二开关S2断开，译码器35的第二端通过第一开关S1与第一晶体管阵列4的第一端连接。同时，由于输出电压Vout小于第一基准电压Vref，第一比较器1的输出端输出0，计数器34则在时钟信号端所输入的时钟信号的控制下数值增加，并将增加后的数值输出给译码器35，译码器35根据该数值控制第一晶体管阵列4中的晶体管的导通数量增加，以使输出电压Vout快速增大而接近第一基准电压Vref。
在此需要说明的是，由于输出电压的初始值为0V，故计数器34的初始值为0。对于计数器34的选取可以是二进制也可以是十六进制等，具体可以根据数字稳压器的具体结构而定。当输出电压端输出的输出电压Vout大于第三基准电压端输入的第三基准电压Vref-L且小于第一基准电压端输入的第一基准电压Vref时，表示此时输出电压Vout同样小于第二基准电压端第二基准电压Vref-H，而且输出电压Vout与第一基准电压Vref相差较小；第二比较器21的输出端输出0，第三比较器22的输出端输出1，同或门23的输出端输出0，第一开关S1断开，非门24输出1，第二开关S2闭合，译码器35的第二端通过第二开关S2与第二晶体管阵列5的第一端连接；同时，由于输出电压Vout小于第一基准电压Vref，第一比较器1的输出端输出0，计数器34则在时钟信号端输入的时钟信号的控制下数值增加，并将增加后的数值输出给译码器35，译码器35根据该数值控制第二晶体管阵列5中的晶体管的导通数量增加，以使输出电压Vout精细的增大而接近第一基准电压Vref，此时输出电压Vout的文波较小。
当输出电压端输出的输出电压Vout大于第一基准电压Vref端输入的第一基准电压Vref，且小于第二基准电压端输入的第二基准电压Vref-H时，表示此时输出电压Vout大于第三基准电压端输入的第三基准电压Vref-L，且输出电压Vout与第一基准电压Vref相差较小；第二比较器21输出0，第三比较器22的输出端输出1，此时同或门23的输出端输出0，第一开关S1断开，非门24输出1，第二开关S2闭合，译码器35的第二端通过第二开关S2与第二晶体管阵列5的第一端连接；同时，由于输出电压Vout大于第一基准电压Vref大于第一基准电压Vref，第一比较器1的输出端输出1，计数器34则在时钟信号端输入的时钟信号的控制下数值减小，并将减小的数值输出给译码器35，译码器35再根据该数值控制第二晶体管阵列5中的晶体管的导通数量较少，以使输出电压Vout精细的减小而接近第一基准电压Vref，此时输出电压Vout的文波较小。
当输出电压端输出的输出电压Vout大于第二基准电压端输入的第二基准电压Vref-H时，表示此时输出电压Vout大于第一基准电压端输入的第一基准电压Vref和第二基准电压端输入的第二基准电压Vref-H，且输出电压Vout和第一基准电压Vref相差较大；第二比较器21的输出端输出1，第三比较器22的输出端也输出1，此时，同或门23的输出端则输出1，第一开关S1闭合，非门24输出0，第二开关S2断开，译码器35的第二端通过第一开关S1和第一晶体管阵的第一端连接。同时，由于输出电压Vout大于第一基准电压Vref，第一比较器1输出1，计数器34则在时钟信号端输入的时钟信号的控制下数值减小，并将减小的数值输出给译码器35，译码器35再根据该数值控制第一晶体管阵列4中的晶体管的导通数量减少，以使输出电压Vout快速减小而接近第一基准电压Vref。
综上，本实施例中所提供的数字稳压器，在输出电压Vout与第一基准电压Vref相差较大时，计数器34在时钟信号的控制下数值增减，再通过译码器35，控制大宽长比的第一晶体管阵列4来使得输出电压Vout快速的接近第一基准电压Vref；在输出电压Vout第一基准电压Vref相差较小时，计数器34在时钟信号的控制下数值增减，再通过译码器35，控制小宽长比的第二晶体管阵列5来使得输出电压Vout精细的接近第一基准电压Vref，且输出电压Vout的文波小。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种数字稳压器，其特征在于，包括：第一比较器、线路切换单元、调压控制单元、第一晶体管阵列和第二晶体管阵列；其中，所述第一晶体管阵列中的晶体管的宽长比大于所述第二晶体管阵列中的晶体管的宽长比；
所述第一比较器，用于比较输出电压和第一基准电压；当比较出输出电压小于第一基准电压时，输出第一比较信号；当比较出输出电压大于第一基准电压时，输出第二比较信号；
所述调压控制单元，用于在时钟信号的控制下，根据所述第一比较信号，生成第一调压信号，所述时钟信号包括第一时钟信号；在时钟信号的控制下，根据所述第二比较信号，生成第二调压信号，所述时钟信号包括第二时钟信号；
在所述第一比较器输出第一比较信号的情形下，所述线路切换单元用于比较输出电压和第三基准电压，所述第三基准电压小于所述第一基准电压；当比较出输出电压小于第三基准电压时，控制所述调压控制单元与所述第一晶体管阵列导通，以使所述调压控制单元在第一时钟信号的控制下，根据所述第一调压信号控制所述第一晶体管阵列中的晶体管导通数量增多，以增大所述输出电压；当比较出输出电压大于第三基准电压时，控制所述调压控制单元与所述第二晶体管阵列导通，以使所述调压控制单元在第二时钟信号的控制下，根据所述第一调压信号控制所述第二晶体管阵列中的晶体管导通数量增多，以增大所述输出电压；其中，所述第一时钟信号的频率大于第二时钟信号的频率；
在所述第一比较器输出第二比较信号的情形下，所述线路切换单元用于比较输出电压和第二基准电压，所述第二基准电压大于所述第一基准电压；当比较出输出电压大于第二基准电压时，控制所述调压控制单元与所述第一晶体管阵列导通，以使所述调压控制单元在所述第一时钟信号的控制下，根据所述第二调压信号控制所述第一晶体管阵列中的晶体管导通数量减少，以降低所述输出电压；当比较出输出电压小于第二基准电压时，控制所述调压控制单元与所述第二晶体管阵列导通，以使所述调压控制单元在所述第二时钟信号的控制下，根据所述第二调压信号控制所述第二晶体管阵列中的晶体管导通数量减少，以降低所述输出电压。
2.根据权利要求1所述的数字稳压器，其特征在于，所述调压控制单元包括第一调压控制模块和第二调压控制模块；其中，
所述第一调压控制模块连接在所述线路切换单元和所述第一晶体管阵列之间，用于在所述线路切换单元的控制下与所述第一比较器导通时，在第一时钟信号的控制下，根据所述第一比较器输出的比较结果生成第一调压信号，以控制所述第一晶体管阵列中的晶体管的导通数量；
所述第二调压控制模块连接在所述线路切换单元和所述第二晶体管阵列之间，用于在所述线路切换单元的控制下与所述第一比较器导通时，在第二时钟信号的控制下，根据所述第一比较器输出的比较结果生成第二调压信号，以控制所述第二晶体管阵列中的晶体管的导通数量。
3.根据权利要求2所述的数字稳压器，其特征在于，所述第一调压控制模块包括：第一移位寄存器；其中，所述第一移位寄存器的第一端连接所述线路切换单元，第二端连接第一晶体管阵列，控制端连接第一时钟信号端；
所述第二调压控制模块包括：第二移位寄存器；其中，所述第二移位寄存器的第一端连接所述线路切换单元，第二端连接第一晶体管阵列，控制端连接第二时钟信号端。
4.根据权利要求2所述的数字稳压器，其特征在于，所述第一调压控制模块包括：第一计数器和第一译码器；其中，所述第一计数器的第一端连接所述线路切换单元，第二端连接所述第一译码器的第一端，控制端连接第一时钟信号端；所述第一译码器的第二端连接所述第一晶体管阵列；
所述第二调压控制模块包括：第二计数器和第二译码器；其中，所述第二计数器的第一端连接所述线路切换单元，第二端连接所述第二译码器的第一端，控制端连接第二时钟信号端；所述第二译码器的第二端连接所述第二晶体管阵列。
5.根据权利要求2所述的数字稳压器，其特征在于，所述线路切换单元包括：第二比较器、第三比较器、同或门、非门，以及第一开关和第二开关；其中，
所述第二比较器的第一输入端连接第二基准电压端，第二输入端连接输出电压端，输出端连接所述同或门的第一输入端；
所述第三比较器的第一输入端连接第三基准电压端，第二输入端连接所述输出电压端，输出端连接所述同或门的第二输入端；
所述同或门的输出端连接所述非门的输入端和所述第一开关的第一端；
所述非门的输出端连接所述第二开关的第一端；
所述第一开关的第一端连接第一比较器的输出端，第二端连接所述第一调压控制模块；
所述第二开关的第一端连接第一比较器的输出端，第二端连接所述第二调压控制模块。
6.根据权利要求1所述的数字稳压器，其特征在于，所述调压控制单元的第一端连接所述第一比较器，第二端连接所述线路切换单元，控制端连接时钟信号端。
7.根据权利要求6所述的数字稳压器，其特征在于，所述调压控制单元包括移位寄存器；其中，
所述移位寄存器的第一端连接所述第一比较器，第二端连接所述线路切换单元，控制端连接所述时钟信号端。
8.根据权利要求6所述的数字稳压器，其特征在于，所述调压控制单元包括计数器和译码器；其中，
所述计数器的第一端连接所述第一比较器的输出端，第二端连接所述译码器的第一端，控制端连接时钟信号端；所述译码器的第二端连接所述线路切换单元。
9.根据权利要求6所述的数字稳压器，其特征在于，所述线路切换单元包括：第二比较器、第三比较器、同或门、非门，以及第一开关和第二开关；其中，
所述第二比较器的第一输入端连接第二基准电压端，第二输入端连接输出电压端，输出端连接所述同或门的第一输入端；
所述第三比较器的第一输入端连接第三基准电压端，第二输入端连接所述输出电压端，输出端连接所述同或门的第二输入端；
所述同或门的输出端连接所述非门的输入端和所述第一开关的第一端；
所述非门的输出端连接所述第二开关的第一端；
所述第一开关的第一端连接所述调压控制单元的第二端，第二端连接所述第一晶体管阵列；
所述第二开关的第一端连接所述调压控制单元的第二端，第二端连接所述第二晶体管阵列。
10.根据权利要求1所述的数字稳压器，其特征在于，所述第一比较器的第一输入端连接第一基准电压端，第二输入端连接输出电压端，输出端连接所述调压控制单元或者所述线路切换单元。
11.根据权利要求10所述的数字稳压器，其特征在于，在所述第一比较器的第二输入端和所述输出电压端之间连接滤波电容的第一端和负载电阻的第一端；所述滤波电容的第二端和所述负载电阻的第二端均接地。
12.一种如权利要求1-11中任一项所述的数字稳压器的稳压方法，其特征在于，包括：
通过第一比较器输出第一基准电压和输出电压的比较结果，以使调压控制单元在时钟信号的控制下，根据所述第一比较器输出的比较结果生成调压信号；
通过线路切换单元根据输出电压和第二基准电压和第三基准电压的比较结果，控制第一晶体管阵列和第二晶体管阵列中的一者根据所述调压控制单元输出的调压信号，导通相应数量的晶体管，以对所述输出电压进行调整；
第三基准电压＜第一基准电压＜第二基准电压；所述时钟信号包括第一时钟信号和第二时钟信号；且所述第一时钟信号的频率大于第二时钟信号的频率；所述稳压方法具体包括：
通过所述第一比较器比较输出电压与第一基准电压，当所述第一比较器比较出输出电压小于第一基准电压时，所述第一比较器输出第一比较信号，所述调压控制单元根据所述第一比较信号，生成第一调压信号，所述稳压方法还包括：
通过所述线路切换单元比较出输出电压和第三基准电压，当所述线路切换单元比较出输出电压小于第三基准电压时，所述线路切换单元控制调压控制单元与所述第一晶体管阵列导通；所述调压控制单元在所述第一时钟信号的控制下，并根据所述第一调压信号控制第一晶体管阵列中的晶体管导通数量增多，增大所述输出电压；
当所述线路切换单元比较出输出电压大于第三基准电压时，所述线路切换单元控制调压控制单元与所述第二晶体管阵列导通；所述调压控制单元在所述第二时钟信号的控制下，通过第一调压信号控制第二晶体管阵列中的晶体管导通数量增多，增大所述输出电压；
或者，
通过所述第一比较器比较输出电压与第一基准电压，当所述第一比较器比较出输出电压大于第一基准电压时，所述第一比较器输出第二比较信号，所述调压控制单元根据所述第二比较信号，生成第二调压信号，所述稳压方法还包括：
通过所述线路切换单元比较出输出电压和第三基准电压，当所述线路切换单元比较出输出电压大于第二基准电压时，所述线路切换单元控制调压控制单元与所述第一晶体管阵列导通；所述调压控制单元在第一时钟信号的控制下，并根据所述第二调压信号控制第一晶体管阵列中的晶体管导通数量减少，降低所述输出电压；
当所述线路切换单元比较出输出电压小于第二基准电压时，所述线路切换单元控制调压控制单元与所述第二晶体管阵列导通，所述调压控制单元在第二时钟信号的控制下，并根据所述第二调压信号控制第二晶体管阵列中的晶体管导通数量减少，降低所述输出电压。
CN201811026090.6A 2018-09-04 2018-09-04 数字稳压器及其稳压方法 Active CN109947163B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811026090.6A CN109947163B (zh) 2018-09-04 2018-09-04 数字稳压器及其稳压方法
PCT/CN2019/103982 WO2020048420A1 (zh) 2018-09-04 2019-09-02 数字稳压器及其稳压方法
US16/643,109 US11507122B2 (en) 2018-09-04 2019-09-02 Digital voltage regulator with a first voltage regulator controller and a second voltage regulator controller and method of regulating voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811026090.6A CN109947163B (zh) 2018-09-04 2018-09-04 数字稳压器及其稳压方法

Publications (2)

Publication Number Publication Date
CN109947163A CN109947163A (zh) 2019-06-28
CN109947163B true CN109947163B (zh) 2020-08-07

Family

ID=67006322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811026090.6A Active CN109947163B (zh) 2018-09-04 2018-09-04 数字稳压器及其稳压方法

Country Status (3)

Country Link
US (1) US11507122B2 (zh)
CN (1) CN109947163B (zh)
WO (1) WO2020048420A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109947163B (zh) * 2018-09-04 2020-08-07 合肥鑫晟光电科技有限公司 数字稳压器及其稳压方法
CN110632971A (zh) * 2019-11-06 2019-12-31 哈尔滨理工大学 一种用于ldo抗干扰并带有逻辑控制的误差比较器
CN111240389B (zh) * 2020-01-21 2022-05-10 创领心律管理医疗器械（上海）有限公司 线性稳压器、稳压电源和植入式医疗设备
US11289998B2 (en) * 2020-07-31 2022-03-29 Texas Instruments Incorporated Current limiting technique for buck converters
CN113342107A (zh) * 2021-06-05 2021-09-03 上海梦象智能科技有限公司 基于ldo进行电器指纹提取的物联网安全隐患监测方法
KR20220169850A (ko) * 2021-06-21 2022-12-28 에스케이하이닉스 주식회사 파워스위칭동작을 수행하는 전자장치
CN114003081B (zh) * 2021-10-29 2022-07-05 华中科技大学 一种具有低电压纹波输出的数字ldo电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623061A (zh) * 2012-03-27 2012-08-01 上海宏力半导体制造有限公司 存储器抑制电压稳压电路
CN102710130A (zh) * 2012-05-30 2012-10-03 西安航天民芯科技有限公司 一种高精度ac/dc转换器限流电路
CN104470095A (zh) * 2014-11-26 2015-03-25 成都岷创科技有限公司 纹波抑制led驱动电路
CN105308529A (zh) * 2013-06-25 2016-02-03 精工电子有限公司 稳压器
CN108181963A (zh) * 2018-01-02 2018-06-19 京东方科技集团股份有限公司 低压差数字稳压器及其稳压方法
CN108227808A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 数字低压差稳压器及其控制方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9725128D0 (en) * 1997-11-27 1998-01-28 Weinberg Alan H Solar array system
US7728569B1 (en) * 2007-04-10 2010-06-01 Altera Corporation Voltage regulator circuitry with adaptive compensation
US7570035B2 (en) * 2007-08-01 2009-08-04 Zerog Wireless, Inc. Voltage regulator with a hybrid control loop
US8063805B1 (en) * 2008-11-18 2011-11-22 Cypress Semiconductor Corporation Digital feedback technique for regulators
DE102010006437B9 (de) * 2010-02-01 2012-07-19 Austriamicrosystems Ag Spannungswandleranordnung und Verfahren zur Spannungswandlung
KR101198852B1 (ko) * 2012-03-19 2012-11-07 강원대학교산학협력단 디지털 제어 방식을 이용한 ｌｄｏ 레귤레이터
US9069370B2 (en) * 2012-06-29 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Digital low drop-out regulator
US9323263B2 (en) * 2012-09-25 2016-04-26 Intel Corporation Low dropout regulator with hysteretic control
KR101422924B1 (ko) * 2012-10-18 2014-08-13 삼성전기주식회사 저전압 강하 레귤레이터
US10698432B2 (en) * 2013-03-13 2020-06-30 Intel Corporation Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators
US9417643B2 (en) * 2013-03-15 2016-08-16 Qualcomm Incorporated Voltage regulator with variable impedance element
US20140266103A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator
TWI506394B (zh) * 2013-03-21 2015-11-01 Silicon Motion Inc 低壓差穩壓裝置及使用在低壓差穩壓裝置的方法
KR102188059B1 (ko) * 2013-12-23 2020-12-07 삼성전자 주식회사 Ldo 레귤레이터, 전원 관리 시스템 및 ldo 전압 제어 방법
JP6646227B2 (ja) * 2014-08-28 2020-02-14 株式会社ソシオネクスト バイアス発生回路、電圧発生回路、通信機器、および、レーダ機器
US9722487B2 (en) * 2015-05-11 2017-08-01 Infineon Technologies Ag Hysteresis controllers for power factor correction in AC/DC power converters
WO2016199805A1 (ja) * 2015-06-08 2016-12-15 富士フイルム株式会社 固体電解質組成物、全固体二次電池用電極シートおよび全固体二次電池ならびに全固体二次電池用電極シートおよび全固体二次電池の製造方法
US10108213B2 (en) * 2015-06-16 2018-10-23 The Hong Kong University Of Science And Technology Three-dimensional power stage and adaptive pipeline control
TWI565210B (zh) * 2015-07-31 2017-01-01 茂達電子股份有限公司 用於非連續導通模式的單電感雙輸出電源轉換器及其控制方法
US9735679B2 (en) * 2015-12-03 2017-08-15 Nuvoton Technology Corporation Method and apparatus for a delay locked power supply regulator
CN105356730B (zh) * 2015-12-10 2018-03-06 杭州士兰微电子股份有限公司 误差放大装置和包含所述误差放大装置的驱动电路
US10126766B2 (en) * 2016-01-26 2018-11-13 Samsung Electronics Co., Ltd. Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
US10122168B2 (en) * 2016-03-25 2018-11-06 Qualcomm Incorporated Power supply current priority based auto de-rating for power concurrency management
US10614766B2 (en) * 2016-05-19 2020-04-07 Novatek Microelectronics Corp. Voltage regulator and method applied thereto
US10175655B2 (en) * 2017-03-17 2019-01-08 Intel Corporation Time-to-digital converter
US10635124B2 (en) * 2017-04-11 2020-04-28 Intel Corporation Adaptive digital controller including linear and non-linear control mechanism
US10164593B1 (en) * 2017-09-07 2018-12-25 Silicon Laboratories Inc. Accurate, low-power power detector circuits and related methods using programmable reference circuitry
US10063203B1 (en) * 2017-09-07 2018-08-28 Silicon Laboratories Inc. Accurate, low-power power detector circuits and related methods
CN107977037B (zh) * 2017-11-17 2019-12-31 合肥鑫晟光电科技有限公司 一种低压差稳压器及其控制方法
CN108021175A (zh) * 2017-12-28 2018-05-11 珠海博雅科技有限公司 一种稳压电路
CN108415502B (zh) * 2018-03-28 2020-03-31 东南大学 一种无有限周期震荡的数字线性稳压电源及稳压方法
US10216209B1 (en) * 2018-06-11 2019-02-26 SK Hynix Inc. Digital low drop-out regulator and operation method thereof
CN108900182A (zh) * 2018-06-27 2018-11-27 重庆湃芯入微科技有限公司 一种具有高频限制功能的脉冲调制电路
CN109947163B (zh) * 2018-09-04 2020-08-07 合肥鑫晟光电科技有限公司 数字稳压器及其稳压方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623061A (zh) * 2012-03-27 2012-08-01 上海宏力半导体制造有限公司 存储器抑制电压稳压电路
CN102710130A (zh) * 2012-05-30 2012-10-03 西安航天民芯科技有限公司 一种高精度ac/dc转换器限流电路
CN105308529A (zh) * 2013-06-25 2016-02-03 精工电子有限公司 稳压器
CN104470095A (zh) * 2014-11-26 2015-03-25 成都岷创科技有限公司 纹波抑制led驱动电路
CN108181963A (zh) * 2018-01-02 2018-06-19 京东方科技集团股份有限公司 低压差数字稳压器及其稳压方法
CN108227808A (zh) * 2018-01-02 2018-06-29 京东方科技集团股份有限公司 数字低压差稳压器及其控制方法

Also Published As

Publication number Publication date
US20210232166A1 (en) 2021-07-29
WO2020048420A1 (zh) 2020-03-12
US11507122B2 (en) 2022-11-22
CN109947163A (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
CN109947163B (zh) 数字稳压器及其稳压方法
US11876510B2 (en) Load driver
US7683898B2 (en) Highly efficient LCD driving voltage generating circuit and method thereof
US8810219B2 (en) Voltage regulator with transient response
JP5120111B2 (ja) シリーズレギュレータ回路、電圧レギュレータ回路、及び半導体集積回路
US10038378B2 (en) Device and method to stabilize a supply voltage
US8324957B2 (en) Capacitively coupled switched current source
KR102470562B1 (ko) 향상된 슬루율을 갖는 레귤레이터
US11644854B2 (en) LDO, MCU, fingerprint module and terminal device
US20070029983A1 (en) Linear voltage regulator with selectable output voltage
US7701183B2 (en) Power circuit and charge pumping circuit
US10185338B1 (en) Digital low drop-out (LDO) voltage regulator with analog-assisted dynamic reference correction
CN105278602A (zh) 用于线性电压调节器的***和方法
WO2014191787A1 (en) Voltage regulator, application-specific integrated circuit and method for providing a load with a regulated voltage
US7969127B1 (en) Start-up circuit for a shunt regulator
CN110703838A (zh) 具有可调输出电压的稳压器
CN113342111A (zh) 一种应用于低功耗ldo的快速响应电路
CN114647271B (zh) 一种ldo电路、控制方法、芯片及电子设备
CN108181963B (zh) 低压差数字稳压器及其稳压方法
CN112242736B (zh) 一种锂电池保护电路和装置
US8148961B2 (en) Low-dropout regulator
US7898350B2 (en) Frequency stabilizing device of an oscillator
CN115864342B (zh) 过电流保护电路、放大器和电子设备
US11239758B2 (en) Power supply system with stable loop
CN117492508A (zh) Ldo电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant