JP6598723B2 - パッケージウェーハの製造方法 - Google Patents

パッケージウェーハの製造方法 Download PDF

Info

Publication number
JP6598723B2
JP6598723B2 JP2016076473A JP2016076473A JP6598723B2 JP 6598723 B2 JP6598723 B2 JP 6598723B2 JP 2016076473 A JP2016076473 A JP 2016076473A JP 2016076473 A JP2016076473 A JP 2016076473A JP 6598723 B2 JP6598723 B2 JP 6598723B2
Authority
JP
Japan
Prior art keywords
wafer
groove
mold
mold resin
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016076473A
Other languages
English (en)
Other versions
JP2017188575A (ja
Inventor
秀輝 小清水
▲听▼ 陸
侑里香 荒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2016076473A priority Critical patent/JP6598723B2/ja
Priority to TW106106087A priority patent/TWI723135B/zh
Priority to CN201710149666.7A priority patent/CN107275233B/zh
Priority to US15/472,995 priority patent/US10269639B2/en
Priority to KR1020170039970A priority patent/KR102253564B1/ko
Publication of JP2017188575A publication Critical patent/JP2017188575A/ja
Application granted granted Critical
Publication of JP6598723B2 publication Critical patent/JP6598723B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Description

本発明は、表面側をモールド樹脂で封止したパッケージウェーハの製造方法に関する。
近年、ウェーハの状態でパッケージングまで行うＷＬ−ＣＳＰ（Wafer Level Chip Size Package）が注目されている。ＷＬ−ＣＳＰでは、ウェーハの表面側に形成した複数のデバイスをモールド樹脂で封止した後に、ウェーハを個々のデバイスチップに分割している。ウェーハの表面側のみがモールド樹脂で覆われるため、分割後のデバイスチップの側面（切断面）が外部に露出して外観性等が悪化してしまっていた。そこで、分割予定ラインに沿って溝を形成してモールド樹脂を充填し、このモールド樹脂ごと分割予定ラインに沿ってウェーハを分割することで、デバイスチップの側面をモールド樹脂で覆う技術が提案されている（例えば、特許文献１参照）。
特開２００６−１００５３５号公報
しかしながら、特許文献１に記載の技術では、ウェーハ全体を横断するように分割予定ラインに沿って溝が形成されるので、ウェーハの表面側をモールド樹脂で覆う際に、ウェーハの外周面に表出した各溝の両端からモールド樹脂が漏れ出ていた。このため、ウェーハの溝内にモールド樹脂を適切に充填できない場合があった。
本発明はかかる点に鑑みてなされたものであり、ウェーハの表面をモールド樹脂で覆うと共に溝内にモールド樹脂を適切に充填することができるパッケージウェーハの製造方法を提供することを目的とする。
本発明のパッケージングウェーハの製造方法は、格子状の分割予定ラインによって区画され表面にバンプを備えたデバイスが形成されたデバイス領域と該デバイス領域を囲繞して形成された外周余剰領域とを備えるウェーハの表面側から該分割予定ラインに沿って仕上げ厚さ以上の深さの溝を形成する溝形成ステップと、ウェーハの該デバイス領域及び該外周余剰領域の境界に沿って該溝の深さ以上でウェーハの厚み方向途中までの深さのリング状溝を形成するリング状溝形成ステップと、該溝形成ステップ及び該リング状溝形成ステップを実施した後に、該リング状溝に係合する凹形状の成形装置の金型を、該金型の凹形状の側部を該リング状溝底面に当接させ且つデバイス領域の表面と空間をもって係合させて載置し、該金型の該デバイス領域の表面との該空間内にモールド樹脂を充填するモールド樹脂充填ステップと、を備え、該デバイス領域の表面にモールド樹脂が被覆され該溝にモールド樹脂が埋設されたパッケージウェーハを製造する。
この構成によれば、分割予定ラインに沿ってウェーハ全体を横断するように溝が形成され、デバイス領域と外周余剰領域の境界にリング状溝が形成される。リング状溝に成形装置の凹状の金型が係合すると、分割予定ラインに沿った溝よりも深い位置で金型とリング溝底面が当接してデバイス領域の周囲が液密に封止される。よって、モールド樹脂の充填時にウェーハの表面のデバイス領域から外側にモールド樹脂が漏れ出すことがなく、デバイス領域の表面をモールド樹脂で被覆すると共に溝をモールド樹脂で埋設したパッケージウェーハを良好に製造することができる。
本発明によれば、ウェーハの分割予定ラインに沿って溝を形成した後に、ウェーハのデバイス領域と外周余剰領域の境界部を切削して成形装置の凹状の金型が係合されるリング状溝が形成される。このリング状溝に凹状の金型を係合させることで、ウェーハに充填されたモールド樹脂の外側への漏れを抑えて、デバイス領域をモールド樹脂で被覆すると共に溝をモールド樹脂で埋設したパッケージウェーハを良好に製造することができる。
本実施の形態のウェーハの斜視図である。 比較例のパッケージングウェーハの製造方法の説明図である。 比較例のパッケージングウェーハの他の製造方法の説明図である。 本実施の形態の溝形成ステップの一例を示す図である。 本実施の形態のリング状溝形成ステップの一例を示す図である。 本実施の形態のモールド樹脂充填ステップの一例を示す図である。 本実施の形態のパッケージウェーハの斜視図である。 本実施の形態の切削溝形成ステップの一例を示す図である。 本実施の形態の分割ステップの一例を示す図である。
以下、添付図面を参照して、パッケージングウェーハの製造方法について説明する。先ず、パッケージングされる前のウェーハについて説明する。図１は、本実施の形態のウェーハの斜視図である。図２は比較例のパッケージングウェーハの製造方法、図３は比較例のパッケージングウェーハの他の製造方法の説明図である。なお、図２Ｂ及び図３Ｂの破線は紙面左右方向に延びる溝の底面を示している。
図１に示すように、ウェーハＷの表面は格子状の分割予定ラインＬによって複数の領域に区画されており、分割予定ラインＬに区画された各領域にはバンプ付きのデバイスＤ（バンプは不図示）が形成されている。ウェーハＷの表面は複数のデバイスＤが形成されたデバイス領域Ａ１とデバイス領域Ａ１を囲繞した外周余剰領域Ａ２とに分かれている。外周余剰領域Ａ２の外周側面には、ウェーハＷの欠けを防止するために面取り加工を施して面取り部１１が形成されている。なお、ウェーハＷとしては、例えば、半導体基板上にＩＣ、ＬＳＩ等の半導体デバイスが形成された半導体ウェーハが用いられる。
通常、このようなウェーハＷの表面がモールド樹脂で封止されてパッケージウェーハが製造されるが、このパッケージウェーハをデバイスチップに分割すると、デバイス面だけがモールド樹脂で覆われて側面が外部に露出して外観性等が悪化する。この問題を解決するために、図２Ａに示すように、分割予定ラインＬに沿って切削ブレード５１でウェーハＷ全体を横断するようにハーフカットして溝５２を形成し、この溝５２にモールド樹脂Ｍ（図２Ｂ参照）を充填する構成が考えられる。これにより、ウェーハＷの分割後のデバイスチップの側面をモールド樹脂Ｍで覆うことができる。
この場合、図２Ｂに示すように、ウェーハＷ全体を金型５３で覆った状態で金型５３とウェーハＷの表面との空間にモールド樹脂Ｍを供給するが、ウェーハＷの外周面から表出した各溝５２の両端からモールド樹脂Ｍが漏れ出しまう。このため、ウェーハＷの表面全体がモールド樹脂Ｍで覆われて分割予定ラインＬ（溝５２）が完全に隠れてしまい、分割予定ラインＬに沿ってウェーハＷを分割することができない。このため、ポリッシングやトリミング等によってウェーハＷの外周側のモールド樹脂Ｍを除去して、分割予定ラインＬを部分的に露出さなければならず作業工数が増加してしまう。
また、図３Ａに示すように、分割予定ラインＬに沿って切削ブレード５６でウェーハＷの外周部分を残してハーフカットして内側だけに溝５７を形成し、この溝５７にモールド樹脂Ｍ（図３Ｂ参照）を充填する構成が考えられる。この場合、図３Ｂに示すように、ウェーハＷの外周部分に金型５８を載せた状態で、金型５８とウェーハＷの表面との空間にモールド樹脂Ｍを供給するが、ウェーハＷの内側だけに溝５７が形成されているので、モールド樹脂ＭがウェーハＷから外側に漏れることがない。よって、金型５８が載ったウェーハＷの外周部分がモールド樹脂Ｍに覆われることがなく、ウェーハＷの外周部分で分割予定ラインＬ（溝５７）が外部に露出される。
しかしながら、ウェーハＷの内側だけに溝５７を形成するためには、切削開始時にウェーハＷに対して真上から切削ブレード５６（図３Ａ参照）で切り込む動作（チョッパーカット）が発生する。この場合、ウェーハＷの破損を防止するためには、切削ブレード５６をゆっくりと降ろさなければならない。よって、ウェーハＷの外周部分がモールド樹脂Ｍに覆われないことで、ポリッシング等の作業工数を減らすことができるものの、ウェーハＷに対する溝５７の形成時間が長くなって作業効率が低下してしまう。このように、作業工数だけでなく、ウェーハＷに対する溝５７の形成時間も考慮したパッケージウェーハの製造方法が求められている。
そこで、本実施の形態では、分割予定ラインＬに沿ってウェーハＷ全体を横断するように溝１２を形成した後に、デバイス領域Ａ１と外周余剰領域Ａ２の境界にリング状溝１３を形成し、このリング状溝１３に凹状の金型３１を係合するようにしている（図４から図６参照）。ウェーハＷに係合した金型３１によってデバイス領域Ａ１と外周余剰領域Ａ２の境界を液密に封止した状態でモールド樹脂Ｍを充填することで、デバイス領域Ａ１からのモールド樹脂Ｍの漏れを抑えている。また、ウェーハＷに対して側方から切削ブレードで切り込むことで、ウェーハＷの溝１２の形成時間が長くなることがない。
以下、図４から図６を参照して、パッケージウェーハの製造方法について詳細に説明する。図４は本実施の形態の溝形成ステップ、図５は本実施の形態のリング状溝形成ステップ、図６は本実施の形態のモールド樹脂充填ステップのそれぞれ一例を示す図である。図７は本実施の形態のパッケージウェーハの斜視図である。なお、以下の説明では、説明の便宜上、バンプを省略して記載している。また、図５及び図６の破線は紙面左右方向に延びる溝の底面を示している。
図４に示すように、先ず溝形成ステップが実施される。溝形成ステップでは、切削装置のチャックテーブル２１上にウェーハＷが搬送され、表面を上方に向けた状態でウェーハＷがチャックテーブル２１に吸引保持される。ウェーハＷの径方向外側で切削ブレード２２が分割予定ラインＬ（図１参照）に位置合わせされると、ウェーハＷの仕上げ厚さｔ１よりも深い位置に切削ブレード２２が降ろされ、この切削ブレード２２に対してチャックテーブル２１が切削送りされる。これにより、チャックテーブル２１上のウェーハＷが分割予定ラインＬに沿ってハーフカットされて仕上げ厚さｔ１以上の深さの溝１２が形成される。
この切削送りが繰り返されることで、チャックテーブル２１上のウェーハＷの全ての分割予定ラインＬに沿って溝１２が形成される。このとき、ウェーハＷに対して切削ブレード２２が側方から切り込んで、ウェーハＷ全体を横断するように切削されている。よって、ウェーハＷに対して真上から切削ブレード２２を切り込む動作が発生しない分、ウェーハＷに対する溝１２の形成時間を短くすることができる。なお、ここでいう仕上げ厚さｔ１とは、後述するデバイスチップ製造方法における研削加工後のウェーハＷの仕上げ厚さを示している（図９参照）。
図５に示すように、溝形成ステップの後にリング状溝形成ステップが実施される。リング状溝形成ステップでは、トリミング装置のチャックテーブル２６上にウェーハＷが搬送され、表面を上方に向けた状態でウェーハＷがチャックテーブル２６に吸引保持される。ウェーハＷの中心がチャックテーブル２６の回転軸に一致するように保持され、切削ブレード２７がウェーハＷのデバイス領域Ａ１と外周余剰領域Ａ２の境界に位置合わせされる。そして、切削ブレード２７が高速回転されて、切削ブレード２７によってウェーハＷのデバイス領域Ａ１と外周余剰領域Ａ２の境界が分割予定ラインＬ（図１参照）に沿った溝１２よりも深く切り込まれる。
続いて、切削ブレード２７に対してチャックテーブル２６が回転することで、デバイス領域Ａ１と外周余剰領域Ａ２の境界に沿って、ウェーハＷの外周に沿って溝１２以上でウェーハＷの厚み方向途中までの深さのリング状溝１３が形成される。リング状溝１３によって分割予定ラインＬに沿った溝１２がデバイス領域Ａ１と外周余剰領域Ａ２の境界で分断されている。また、リング状溝形成用の切削ブレード２７の先端形状が平坦であるため、リング状溝底面１４が平坦に形成されている。なお、リング状溝形成ステップは、溝形成ステップの前に実施されてもよい。
図６に示すように、溝形成ステップ及びリング状溝形成ステップの後にモールド樹脂充填ステップが実施される。モールド樹脂充填ステップでは、成形装置にウェーハＷが搬送され、ウェーハＷの表面側に成形装置の金型３１が被せられる。金型３１は、デバイス領域Ａ１と外周余剰領域Ａ２の境界のリング状溝１３に係合するように凹状に形成されている。金型３１の側壁（側部）３２の下面がリング状溝底面１４に当接し、金型３１の側壁３２がリング状溝１３に係合することで、ウェーハＷのデバイス領域Ａ１の表面と金型３１とに空間１８を持って金型３１がウェーハＷに載置される。
この場合、ウェーハＷの表面側に金型３１を係合させ易くするために、金型３１の側壁３２とウェーハＷのリング状溝１３とには僅かなクリアランス２０が設けられている。また、分割予定ラインＬ（図１参照）に沿った溝１２の底面よりもリング状溝底面１４が深く形成されているため、リング状溝１３に載置された金型３１の側壁３２によって金型３１の内側の空間１８が液密に封止されている。そして、供給源３５から金型３１にモールド樹脂Ｍが供給され、金型３１の上壁３３に形成された供給口３４を通じて、金型３１とデバイス領域Ａ１の表面との空間１８にモールド樹脂Ｍが充填される。
モールド樹脂Ｍがデバイス領域Ａ１に充填されると、デバイス領域Ａ１の表面から分割予定ラインＬに沿った溝１２内に入り込んで、溝１２に沿ってウェーハＷの外側に向けて流動する。溝１２内のモールド樹脂Ｍは金型３１の側壁３２まで到達すると、金型３１の側壁３２とリング状溝１３のクリアランス２０を伝ってリング状溝底面１４までゆっくりと流れ落ちる。リング状溝底面１４には金型３１の側壁３２の下面が当接しているため、金型３１の側壁３２によってモールド樹脂Ｍが確実に堰き止められる。よって、ウェーハＷの外周からモールド樹脂Ｍが漏れ出すことなく、ウェーハＷの表面がモールド樹脂Ｍで被覆される。
このようにして、図７に示すように、デバイス領域Ａ１の表面がモールド樹脂Ｍに被覆され、デバイス領域Ａ１内の分割予定ラインＬに沿った溝１２にモールド樹脂Ｍが埋設されたパッケージウェーハＰＷが製造される。パッケージウェーハＰＷの溝１２内のモールド樹脂Ｍが、パッケージウェーハＰＷの分割後のデバイスチップＣの側面になるため、パッケージウェーハＰＷの分割後のデバイスチップＣの表面だけでなく、側面全体がモールド樹脂Ｍで覆われて外観性が向上される（図９参照）。また、パッケージウェーハＰＷのデバイス領域Ａ１だけモールド樹脂Ｍで覆われて、外周余剰領域Ａ２の分割予定ラインＬ（溝１２）が外部に露出されるため、分割予定ラインＬを基準にパッケージウェーハＰＷを個々のデバイスチップＣに分割することが可能になっている。
よって、図２に示すような比較例に示すウェーハＷのように、ポリッシングやトリミング等の工程が不要になり作業時間を短縮することができる。また、図３に示すような他の比較例に示すウェーハＷのように、ウェーハＷに対して真上から切削ブレード５６で切り込む動作が発生することがない。ウェーハＷに対して側方から切削ブレード２２で切り込んで溝１２を形成するため、溝１２の形成時間を短縮することができる。
以上のように、本実施の形態のパッケージウェーハＰＷの製造方法では、分割予定ラインＬに沿ってウェーハＷ全体を横断するように溝１２が形成され、デバイス領域Ａ１と外周余剰領域Ａ２の境界にリング状溝１３が形成される。リング状溝１３に成形装置の凹状の金型３１が係合すると、分割予定ラインＬに沿った溝１２よりも深い位置で金型３１とリング状溝底面１４が当接してデバイス領域Ａ１の周囲が液密に封止される。よって、モールド樹脂Ｍの充填時にウェーハＷの表面のデバイス領域Ａ１から外側にモールド樹脂Ｍが漏れ出すことがなく、デバイス領域Ａ１の表面をモールド樹脂Ｍで被覆すると共に溝１２をモールド樹脂Ｍで埋設したパッケージウェーハＰＷを良好に製造することができる。
続いて、図８及び図９を参照して、デバイスチップの製造方法について詳細に説明する。図８は本実施の形態の切削溝形成ステップ、図９は本実施の形態の分割ステップのそれぞれ一例を示す図である。
図８に示すように、先ず切削溝形成ステップが実施される。切削溝形成ステップでは、切削装置のチャックテーブル４１上にパッケージウェーハＰＷが搬送され、表面を上方に向けた状態でパッケージウェーハＰＷがチャックテーブル４１に吸引保持される。ここでは、溝１２内にモールド樹脂Ｍが残るように溝幅よりも幅狭の切削ブレード４２が使用される。デバイス領域Ａ１の表面だけがモールド樹脂Ｍで覆われているため、外周余剰領域Ａ２の分割予定ラインＬ（図７参照）を基準に、パッケージウェーハＰＷの径方向外側で切削ブレード４２が分割予定ラインＬに位置合わせされる。
そして、パッケージウェーハＰＷの仕上げ厚さｔ２よりも深い位置に切削ブレード４２が降ろされ、この切削ブレード４２に対してチャックテーブル４１が切削送りされる。これにより、モールド樹脂Ｍが充填された溝１２の中心がハーフカットされて仕上げ厚さｔ２以上の深さの切削溝１９が形成される。この切削送りが繰り返されることで、チャックテーブル４１上のパッケージウェーハＰＷの全ての溝１２に沿って切削溝１９が形成される。このように、モールド樹脂Ｍが充填された溝１２の溝幅よりも幅狭の切削ブレード４２を用いて、溝１２内にモールド樹脂Ｍを残すように切削溝１９が形成されている。
図９に示すように、切削溝形成ステップの後に分割ステップが実施される。分割ステップでは、パッケージウェーハＰＷの表面側に保護テープＴが貼着された状態で研削装置のチャックテーブル４６に搬送され、裏面を上方に向けた状態でパッケージウェーハＰＷが保護テープＴを介してチャックテーブル４６に吸引保持される。研削ホイール４７とパッケージウェーハＰＷの裏面とが回転接触して仕上げ厚さｔ２になるまで研削され、パッケージウェーハＰＷの裏面から切削溝１９が表出されて、パッケージウェーハＰＷが個々のデバイスチップＣに分割される。このようにして、モールド樹脂Ｍによって外周が囲繞されたデバイスチップＣが形成される。
なお、デバイスチップの製造方法は、パッケージウェーハＰＷの表面に切削溝１９を形成した後に、パッケージウェーハＰＷを裏面側から研削して個々のデバイスチップＣに分割する構成に限定されない。デバイスチップの製造方法は、パッケージウェーハＰＷからデバイスチップＣを製造することが可能であればよい。例えば、パッケージウェーハＰＷを裏面側から研削して仕上げ厚さｔ２まで研削した後に、パッケージウェーハＰＷを切削して個々のデバイスチップＣに分割してもよい。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
例えば、上記した実施の形態のモールド樹脂充填ステップでは、ウェーハＷの表面側に金型３１を係合させた状態で、ウェーハＷの表面側にモールド樹脂Ｍが充填される構成にしたが、この構成に限定されない。モールド樹脂充填ステップでは、ウェーハＷの表面に適量のモールド樹脂Ｍが滴下され、モールド樹脂Ｍの液溜りが金型３１でプレスされることでウェーハＷの表面側にモールド樹脂Ｍが充填される構成でもよい。
また、上記した実施の形態において、溝形成ステップ、リング状溝形成ステップ、外周切削溝形成ステップが異なる装置で実施されたが、同一の装置で実施されてもよい。
以上説明したように、本発明は、ウェーハの表面をモールド樹脂で覆うと共に溝内にモールド樹脂を適切に充填することができるという効果を有し、特に、ＷＬ−ＣＳＰ等のパッケージウェーハの製造方法に有用である。
１１ 面取り部
１２ 溝
１３ リング状溝
１４ リング状溝底面
１７ デバイス領域の表面
１８ 金型とウェーハの間の空間
３１ 金型
３２ 金型の側壁（側部）
Ａ１ デバイス領域
Ａ２ 外周余剰領域
Ｄ デバイス
Ｌ 分割予定ライン
ｔ１ 仕上げ厚さ
ＰＷ パッケージウェーハ
Ｗ ウェーハ

Claims (1)

  1. 格子状の分割予定ラインによって区画され表面にバンプを備えたデバイスが形成されたデバイス領域と該デバイス領域を囲繞して形成された外周余剰領域とを備えるウェーハの表面側から該分割予定ラインに沿って仕上げ厚さ以上の深さの溝を形成する溝形成ステップと、
    ウェーハの該デバイス領域及び該外周余剰領域の境界に沿って該溝の深さ以上でウェーハの厚み方向途中までの深さのリング状溝を形成するリング状溝形成ステップと、
    該溝形成ステップ及び該リング状溝形成ステップを実施した後に、該リング状溝に係合する凹形状の成形装置の金型を、該金型の凹形状の側部を該リング状溝底面に当接させ且つデバイス領域の表面と空間をもって係合させて載置し、該金型の該デバイス領域の表面との該空間内にモールド樹脂を充填するモールド樹脂充填ステップと、を備え、
    該デバイス領域の表面にモールド樹脂が被覆され該溝にモールド樹脂が埋設されたパッケージウェーハを製造するパッケージウェーハの製造方法。
JP2016076473A 2016-04-06 2016-04-06 パッケージウェーハの製造方法 Active JP6598723B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016076473A JP6598723B2 (ja) 2016-04-06 2016-04-06 パッケージウェーハの製造方法
TW106106087A TWI723135B (zh) 2016-04-06 2017-02-23 封裝晶圓的製造方法
CN201710149666.7A CN107275233B (zh) 2016-04-06 2017-03-14 封装晶片的制造方法
US15/472,995 US10269639B2 (en) 2016-04-06 2017-03-29 Method of manufacturing packaged wafer
KR1020170039970A KR102253564B1 (ko) 2016-04-06 2017-03-29 패키지 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016076473A JP6598723B2 (ja) 2016-04-06 2016-04-06 パッケージウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2017188575A JP2017188575A (ja) 2017-10-12
JP6598723B2 true JP6598723B2 (ja) 2019-10-30

Family

ID=59998797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016076473A Active JP6598723B2 (ja) 2016-04-06 2016-04-06 パッケージウェーハの製造方法

Country Status (5)

Country Link
US (1) US10269639B2 (ja)
JP (1) JP6598723B2 (ja)
KR (1) KR102253564B1 (ja)
CN (1) CN107275233B (ja)
TW (1) TWI723135B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861761B2 (en) * 2017-09-29 2020-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaged wafer and method for forming the same
DE102020108114A1 (de) * 2020-03-24 2021-09-30 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125633A (ja) * 1988-11-04 1990-05-14 Nec Corp 集積回路
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP3982082B2 (ja) * 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
JP3291289B2 (ja) * 2000-01-19 2002-06-10 サンユレック株式会社 電子部品の製造方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP3784597B2 (ja) * 1999-12-27 2006-06-14 沖電気工業株式会社 封止樹脂及び樹脂封止型半導体装置
JP3815267B2 (ja) * 2001-06-28 2006-08-30 株式会社デンソー マスキング剤塗布方法と装置及びマスク方法と装置
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
JP3727939B2 (ja) * 2003-01-08 2005-12-21 新光電気工業株式会社 半導体装置の製造方法
KR100546372B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 웨이퍼 레벨 칩 사이즈 패키지의 제조방법
JP2006032661A (ja) * 2004-07-16 2006-02-02 Disco Abrasive Syst Ltd 切削装置
JP4607531B2 (ja) 2004-09-29 2011-01-05 カシオマイクロニクス株式会社 半導体装置の製造方法
JP2006148004A (ja) * 2004-11-24 2006-06-08 Toshiba Corp 薬液塗布方法及び薬液塗布装置
US7400037B2 (en) * 2004-12-30 2008-07-15 Advanced Chip Engineering Tachnology Inc. Packaging structure with coplanar filling paste and dice and with patterned glue for WL-CSP
JP5192646B2 (ja) * 2006-01-16 2013-05-08 Ｔｏｗａ株式会社 光素子の樹脂封止方法、その樹脂封止装置、および、その製造方法
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
JP2009043992A (ja) * 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
JP5202493B2 (ja) * 2009-10-21 2013-06-05 シャープ株式会社 半導体装置の製造装置および半導体装置の製造方法
JP2011124266A (ja) * 2009-12-08 2011-06-23 Disco Abrasive Syst Ltd ウエーハの加工方法
TWI447798B (zh) * 2010-12-07 2014-08-01 Alpha & Omega Semiconductor Cayman Ltd 一種在晶圓級封裝的模封程序中避免晶圓破損的方法
CN102543767B (zh) * 2010-12-07 2015-04-08 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
KR101867489B1 (ko) * 2012-06-20 2018-06-14 삼성전자주식회사 웨이퍼 레벨 패키지 형성방법
JP6366351B2 (ja) * 2014-05-13 2018-08-01 株式会社ディスコ ウェーハの加工方法
JP6295154B2 (ja) * 2014-07-18 2018-03-14 株式会社ディスコ ウェーハの分割方法
US9466585B1 (en) * 2015-03-21 2016-10-11 Nxp B.V. Reducing defects in wafer level chip scale package (WLCSP) devices

Also Published As

Publication number Publication date
CN107275233B (zh) 2022-06-17
CN107275233A (zh) 2017-10-20
TW201803024A (zh) 2018-01-16
US20170294353A1 (en) 2017-10-12
KR20170114939A (ko) 2017-10-16
KR102253564B1 (ko) 2021-05-17
TWI723135B (zh) 2021-04-01
US10269639B2 (en) 2019-04-23
JP2017188575A (ja) 2017-10-12

Similar Documents

Publication Publication Date Title
JP6636377B2 (ja) パッケージウェーハの製造方法及びデバイスチップの製造方法
TWI649814B (zh) Wafer alignment method
JP2017041574A (ja) ウエーハの加工方法
JP6598723B2 (ja) パッケージウェーハの製造方法
JP2015041687A (ja) ウエーハの加工方法
JP5907805B2 (ja) 表面保護テープ及びウエーハの加工方法
JP2016127098A (ja) ウェーハの加工方法
JP2009239195A (ja) 半導体装置の製法
JP7397598B2 (ja) パッケージの製造方法
JP2021002625A (ja) パッケージデバイスチップの製造方法
JP2009272590A (ja) 半導体装置の製造方法、半導体ウェーハの研削ホイールおよび半導体ウェーハの加工装置
JP6558541B2 (ja) ウエーハの加工方法
JP2014003198A (ja) ウエーハの加工方法
JP2017157679A (ja) パッケージウェーハの製造方法及びパッケージウェーハ
JP2022148414A (ja) パッケージデバイスの製造方法
JP2009123809A (ja) 半導体装置の製法
JP2015046537A (ja) ウェーハの分割方法
JP2014003197A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191001

R150 Certificate of patent or registration of utility model

Ref document number: 6598723

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250