JP3784597B2 - 封止樹脂及び樹脂封止型半導体装置 - Google Patents

封止樹脂及び樹脂封止型半導体装置 Download PDF

Info

Publication number
JP3784597B2
JP3784597B2 JP36981099A JP36981099A JP3784597B2 JP 3784597 B2 JP3784597 B2 JP 3784597B2 JP 36981099 A JP36981099 A JP 36981099A JP 36981099 A JP36981099 A JP 36981099A JP 3784597 B2 JP3784597 B2 JP 3784597B2
Authority
JP
Japan
Prior art keywords
sealing resin
resin
wafer
semiconductor device
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36981099A
Other languages
English (en)
Other versions
JP2001185660A (ja
Inventor
伸仁 大内
康雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP36981099A priority Critical patent/JP3784597B2/ja
Priority to US09/737,768 priority patent/US20010005060A1/en
Publication of JP2001185660A publication Critical patent/JP2001185660A/ja
Application granted granted Critical
Publication of JP3784597B2 publication Critical patent/JP3784597B2/ja
Priority to US12/007,874 priority patent/US7704801B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、樹脂封止型半導体装置に関し、特に、半導体素子と略同じサイズのパッケージ構造を有するチップサイズパッケージ（以下、ＣＳＰと称する）における封止樹脂、樹脂封止型半導体装置、及びその製造方法に関する。
【０００２】
【従来の技術】
近年の樹脂封止型半導体装置はメモリーカードやＩＣカード並びに携帯電話等の携帯機器への適用等により、薄型化や小型軽量化が要求される傾向がある。樹脂封止型半導体装置として、このような要求に対して様々な形状や構造の改良がなされている。このような改良の１つにＣＳＰと呼ばれる構造の樹脂封止型半導体装置がある。
【０００３】
ＣＳＰ構造の半導体装置は、一般に図１のような構造を有している。図１は、一般的なＣＳＰ構造の半導体装置１０の断面図を示す。
【０００４】
図１において、１１は半導体素子である。半導体素子１１の表面には、様々な機能を実現するための集積回路が設けられている。半導体素子１１はウェハと呼ばれるシリコン基板上に通常良く知られた方法により集積回路が複数設けられ、これを各集積回路毎に単体に分割して半導体チップと呼ばれる半導体素子に分割される。半導体素子１１の厚さＹは約４００μｍである。
【０００５】
半導体素子１１の表面には、複数の電極１３が設けられている。これらの電極はそれぞれ半導体素子１１に設けられた集積回路の所定の信号を入力あるいは出力するために用いられるものである。これらの電極にはその役割により、それぞれ電源電圧供給用の電極、接地電圧供給用の電極、入力信号受信用の電極、出力信号送信用の電極等として用いられるものである。
【０００６】
半導体素子１１の表面には、図示せぬ絶縁膜を介して突起電極１７が複数設けられている。この複数の突起電極１７のそれぞれは、複数の電極１３の対応するものと配線１５を介して電気的に接続されている。突起電極１７の高さＸは約１００μｍである。突起電極１７や配線１５は、例えば銅から構成されている。
【０００７】
ここで、複数の電極１３と突起電極１７とを、配線１５を用いずに接続することも考えられる。半導体素子１１に設けられた集積回路の各要素のレイアウト上での配置により制限される電極１３の配置を整理して外部装置、例えば、半導体装置１０が実装される基板上の電極との電気的接続をより容易に行えるようにるため、配線１５にて再配線処理を行う方が望ましい。このため、突起電極１７や配線１５が、半導体素子上の集積回路と無用な短絡をしないように、図示せぬ絶縁膜上に突起電極１７と配線１５を設けて、配線１５を用い、絶縁膜に設けた孔を介して所望の電極１３と突起電極１７とが電気的に接続されるようになっている。
【０００８】
半導体素子１０の表面上及び突起電極１７の周囲には封止樹脂１９が設けられている。この封止樹脂１９は、半導体素子１１の表面、配線１５、突起電極１７を外部の衝撃や水分等様々な害から保護するために設けられている。
【０００９】
封止樹脂１９から露出した突起電極１７の頂部には球状金属２１が設けられている。球状金属２１は、例えば、はんだから構成され、はんだボールと呼ばれる。この球状金属２１が、外部装置、例えば、前述の基板上の電極との接続に用いられることとなる。
【００１０】
このように、図１の半導体装置１０は半導体素子１１と略同じサイズにすることができるので、上述の要求に十分応えることができるものである。
【００１１】
【発明が解決しようとする課題】
上述のＣＳＰ構造の半導体装置は、その構造上から以下のような課題があった。
【００１２】
上述したように、半導体装置１０を製造する工程には、ウェハ状態で封止樹脂を設けるものである。この時、加熱された状態で封止樹脂を設けるようにしている。封止め樹脂やウェハはその材質に基づくそれぞれ固有の熱膨張係数を有している。このため、この封止樹脂を設けた後、常温に戻されると、樹脂やウェハは少なからず伸縮することとなる。このため、封止樹脂を設けた後、ウェハを各集積回路毎に単体に分割、いわゆるダイシングする際に、テーブル上に載置されるウェハに反りが生じることは避けられない。ウェハをテーブルに吸着する（以下、チャッキングと称する）ようにしているが、この反り量によっては吸着が正しく行われないこととなる。
【００１３】
また、単体の半導体装置１０が設けられた後、この半導体装置を基板上に実装する際、やはり加熱状態にさらされることがある。この場合、基板も、その材質に基づく熱膨張係数を有している。このため、半導体装置１０を実装後、常温に戻されると、基板と半導体装置１０は伸縮することとなる。基板と半導体装置１０との熱膨張差により、これらの接続部分である球状金属２１にクラックが生ずることになる。このようなクラックが生ずると、接続状態の信頼性が低減することとなる。さらには、球状金属２１での抵抗が高くなるといった半導体装置１０の機能特性上に影響を与えることが避けられない。
【００１４】
本発明は、上記のような課題を解決することを目的とし、製造工程をより容易にすることが可能で、実装時における接続信頼性が向上する封止樹脂、樹脂封止型半導体装置、及びその製造方法を提供するものである。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明は、表面に複数の電極が設けられた半導体素子と、この表面上に配置され、半導体素子の複数の電極各々と電気的に接続される複数の突起電極と、半導体素子の表面及び突起電極の周囲を覆う封止樹脂とを有する半導体素子の該封止樹脂を、熱膨張係数が８〜１０ｐｐｍ／℃、ヤング率が１．８〜２ＧＰａとするものである。
【００１６】
また、表面に複数の電極が設けられた半導体素子と、表面上に配置され、半導体素子の複数の電極各々と電気的に接続される複数の突起電極と、半導体素子の表面及び突起電極の周囲を覆う封止樹脂とを有する樹脂封止型半導体素子において、封止樹脂の熱膨張係数を８〜１０ｐｐｍ／℃、ヤング率を１．８〜２ＧＰａとするものである。
【００１７】
また、このような半導体装置の製造方法として、半導体ウェハのそれぞれの半導体素子上に突起電極を配置する工程と、半導体ウェハを金型内に配置して、トランスファーモールド法によりウェハの表面側に封止樹脂を注入する工程と、ウェハ上に配置された封止樹脂の表面を、突起電極が露出するまで研磨する工程と、封止樹脂が設けられたウェハをダイシングにより、単体の半導体素子に分割する工程と、を有するものである。
【００１８】
また、上記目的を達成し、更なる向上を行うために、このような封止樹脂、樹脂封止型半導体装置、及びその製造方法において、封止樹脂の構成や製造方法の工夫を施すものである。
【００１９】
【発明の実施の形態】
本発明についてを以下に図面を用いて詳細に説明する。本発明の樹脂封止型半導体装置としては、従来と同様に、図１に示すような断面構造を有するものである。このため、樹脂封止型半導体装置の構造についての説明は先の説明を参照してもらい、説明の重複を避けるため省略する。
【００２０】
ここで、以降の説明を容易にするため、図１の半導体装置１０の製造方法についてを図面を用いて説明する。図２は、樹脂封止型半導体装置の製造方法を説明する図である。
【００２１】
まず、図２（ａ）に示すように、その表面に複数の集積回路が設けられたウェハ１２に図示せぬ絶縁膜を介して複数の突起電極１７を設ける。なお、図示していないが、図１における電極１３、配線１５も既に設けられているものとする。
【００２２】
次に、図２（ｂ）に示すように、図２（ａ）で準備されたウェハ１２の表面側に封止樹脂１９を設ける。この時、ウェハ１２は約１７０℃に加熱され、溶融した封止樹脂１９がウェハ１２の表面上に設けられる。封止樹脂１９は、突起電極１９の頂部とほぼ同じ高さとなるようにしてもよいが、制御が困難になる。このため、突起電極１７の頂部をも覆うように封止樹脂１９が設けられている。
【００２３】
この後、ウェハ１２及び封止樹脂１９は常温にて冷却され、封止樹脂１９を硬化させる。次に、図２（ｃ）に示すように、硬化した封止樹脂１９が設けられたウェハ１２に対して、研磨部材３０を矢印Z方向に動かしながら、ウェハ１２の表面側において、硬化した封止樹脂１９を研磨する。この研磨は、突起電極１７の頂部が封止樹脂１９から露出するまで行われる。
【００２４】
次に、図２（ｄ）に示すように、図２（ｃ）にて、その頂部１７が露出された突起電極１７に対して、その頂部に対応するように、それぞれ球状金属２１を設ける。
【００２５】
次に、図２（ｅ）に示すように、球状電極２１が配置されたウェハ１２をテーブル４０上に載置する。この時、テーブル４０の表面に設けられた真空孔４１にて真空引きすることで、ウェハ１２をテーブル４０上に吸着（チャッキング）する。この状態において、切断刃４５によりダイシングライン４３に沿ってダイシングし、単体の半導体装置に分割する。
【００２６】
なお、テーブル４０は、図２（ｄ）における研磨の際に用いるものと兼用してもよい。このようにすれば、ウェハ１２の載置回数が減るので、工数削減に寄与できる。また、図２（ｄ）の研磨工程と図２（ｅ）のダイシング工程で別のテーブルを用いるものであると、１つのウェハをダイシング中に別のウェハに対して封止樹脂の研磨を施すことができるので、量産性を高くすることに寄与できる。
【００２７】
また、図２においては、図２（ｅ）に示すように、図１に示す半導体装置１０に比べて、分割された１つの半導体装置に対する球状金属２１の数が断面的に見て異なっている。これは、図２においては、図１に示す半導体装置１０の製造方法を簡略に説明するために、球状金属２１の数を少なく示したに過ぎない。よって、図２の製造方法によって、最終的に得られる半導体装置は図１のものと同様であると見て差し支えない。
【００２８】
次に、このようにして設けられた半導体装置１０の実装構造について図面を用いて説明する。図３は、半導体装置１０を、外部装置、例えば基板上に実装した状態を示す図である。
【００２９】
図３に示すように、半導体装置１０は、その表面上に配線及びこの配線と接続された電極が設けられた基板５０の表面と半導体装置１０の球状金属２１が設けられた側、つまり半導体素子１１の表面側とが対向するように実装される。球状金属２１はそれぞれ基板５０上に設けられた電極と電気的に接続されるように実装される。この時、球状金属２１と基板５０上に設けられた電極との接続状態を強固にするため、加熱することで球状金属２１が溶融される。この後、常温に戻すことで、球状金属２１は再び硬化し、球状金属２１と基板５０上に設けられた電極との接続状態が強固に維持される。
【００３０】
なお、基板５０は上述のようなプリント基板に限らず、多層配線構造を有する基板であっても何ら差し支えない。
【００３１】
以上のようにして製造され、実装される半導体装置における本発明の特徴は、図１における封止樹脂１９の特性にある。本発明の封止樹脂１９は、熱膨張係数が８〜１０ｐｐｍ／℃、ヤング率が１．８〜２ＧＰａの材質とするものである。このような封止樹脂１９を用いることにより、本発明の発明者は、上記半導体装置１０の製造方法におけるウェハ１２の反り量を低減し、チャッキングを良好にすることができること、及び半導体装置１０の基板５０への実装後における接続信頼性を向上することができることを見出した。これを以下に詳細に説明する。
【００３２】
図４は、本発明の発明者が行った実験結果である。図４は、４種類の封止樹脂に対するヤング率及び熱膨張係数の測定値、並びにウェハ反り量とチャッキングの良否、接続信頼性の良否を示す表である。
【００３３】
図４の表中において、封止樹脂の樹脂材Ａ〜Ｄの選定には、ウェハ１２の材質であるシリコンの熱膨張係数、半導体装置１０が実装されるべき基板５０の一般的な熱膨張係数、基板５０に半導体装置１０を実装した際の接続状態に影響が高いヤング率を変えるようにした。熱膨張係数及びヤング率を変えるためには、封止樹脂の樹脂材のフィラーの含有量を変えることで行い、さらにヤング率に対しては、硬化材を選択的に変えることでも対応させている。なお、本発明における封止樹脂のヤング率及び熱膨張係数はー４０℃〜１２５℃の範囲での数値である。
【００３４】
樹脂材Ａは、熱膨張係数を及びヤング率をともに高くしたものである。熱膨張係数は１３〜１５ｐｐｍ／℃とし、基板５０の熱膨張係数（一般に１５ｐｐｍ／℃）に近似するようにした。これはウェハ１２を構成するシリコンの熱膨張係数（一般に３ｐｐｍ／℃）の４〜５倍に相当する。また、ヤング率も１．８〜２ＧＰａ（Ｇは１０9を示す）としている。このため、フィラーの含有量を９０％前後かそれ以上にしている。また、硬化材として可燒性材料を用い、不測なヤング率の低下を招かないようにしている。
【００３５】
樹脂材Ｂは、ヤング率は樹脂材Ａと同様にし、熱膨張係数を８〜１０ｐｐｍ／℃とした。これはウェハ１２を構成するシリコンの熱膨張係数の３倍程度に相当する。このため、フィラーの含有量を８６±１％とした。なお、硬化材としては可燒性材料を用いた。
【００３６】
樹脂材Ｃは、熱膨張係数を樹脂材Ａと同様にし、ヤング率を０．８〜１ＧＰａとした。このため、フィラー含有量を７０％台にしている。なお、硬化材としては可燒性材料を用いた。
【００３７】
樹脂材Ｄは、ヤング率を樹脂材Ｃと同様にし、熱膨張係数を樹脂材Ｂと同様にした。このため、フィラー含有量を樹脂材Ｃと同様のまま、さらにヤング率を低下するために硬化材に低応力材を用いた。
【００３８】
まず、ウェハの反り量とチャッキングについてを考察してみる。
【００３９】
上述のように、ウェハを構成するシリコンの熱膨張係数は約３ｐｐｍ／℃であり一定である。これに対して、封止樹脂の熱膨張係数は、図４に示す各樹脂材をみてもシリコンの数倍に相当する。このため、封止樹脂１９をウェハ１２上に設ける際に約１７０℃の加熱雰囲気から常温に戻された際、封止樹脂１９が設けられた側に、ウェハ１２の外周が引っ張れれるような形で反ることとなる。この反り量を見ると、樹脂材Ａでは約４．５ｍｍ、樹脂材Ｂでは約３．０ｍｍ、樹脂材Ｃでは約４．０ｍｍ、樹脂材Ｄでは約２．５ｍｍとなった。チャッキング性（チャッキングの良否）を見ると、反り量が約３．０ｍｍ以下である樹脂材Ｂ，Ｄで良好であったのに対して、反り量が大きい樹脂材Ａ，Ｄでは不具合が見られた。この結果から考察すると、封止樹脂の熱膨張係数としては、反り量とチャッキング性を向上するためには、８〜１０ｐｐｍ／℃が好ましいことがわかる。これはシリコンと封止樹脂との熱膨張係数の差が小さくなっていることが要因と考えられる。
【００４０】
次に、接続信頼性についてを考察してみる。
【００４１】
上述のように、基板５０の熱膨張係数は１５ｐｐｍ／℃である。このため、単純に考えれば、封止樹脂１９の熱膨張係数は基板５０との熱膨張係数の差が小さい方が望ましいと思われるが、封止樹脂１９のみならず半導体装置１０全体として基板５０の特性により近くなることが必要となる。
【００４２】
例えば、図４を見ると分かるように、樹脂材Ｃは、基板５０と同様な熱膨張係数としているにも関わらず、ヤング率が低いため、実装後において球状金属２１の不良が見られ、接続信頼性は不適切であった。これは、半導体装置１０全体としては、シリコンの熱膨張係数に対する依存度が大きくなるからである。このため、結果として、基板５０と半導体装置１０全体との熱膨張差は低減しきれていないことが分かる。また、樹脂材Ｃと同様なヤング率とした樹脂材Ｄにおいても、接続信頼性は不適切であった。これは、上述の理由に加えて、さらに熱膨張係数が低いため、よりシリコンへの依存度が大きくなるからである。
【００４３】
ヤング率を比較的高く設定した樹脂材Ａ及び樹脂材Ｂにおいては、実装後における球状金属２１の状態は比較的良好であり、接続信頼性は適切であった。この結果、ヤング率としては、封止樹脂の接続信頼性を向上させるために、１．８〜２ＧＰａが好ましいことがわかる。
【００４４】
ここで、樹脂材Ｂと樹脂材Ｃとの温度サイクル試験の結果を図５に示す。図５の下図はこの試験に用いた樹脂材のデータである。樹脂材Ｂはヤング率１．８ＧＰａ、熱膨張係数は９ｐｐｍ／℃のものを用い、樹脂材Ｃはヤング率０．８７ＧＰａ、熱膨張係数は１３ｐｐｍ／℃のものを用いた。また、基板５０の材料や厚さ、ランド径は図５中に示す通りである。また、温度はー４０℃〜１２５℃、７２サイクル／日で試験を行った。
【００４５】
図５の上図から分かるように、白丸で示す樹脂材Ｃに比べて、黒丸で示す樹脂材Ｂの方がより良好であることが分かった。
【００４６】
以上の結果を踏まえると、ウェハの反り量とチャッキング性、及び接続信頼性をともに向上させるためには、樹脂材Ｂとして示すように、封止樹脂として、熱膨張係数が８〜１０ｐｐｍ／℃、ヤング率が１．８〜２ＧＰａの材質を用いるのがよい。
【００４７】
ここで、ウェハの反り量とチャッキング性を向上させることのみを考慮すれば、封止樹脂のヤング率が低くても熱膨張係数を８〜１０ｐｐｍ／℃とすればよい。また、接続信頼性を向上することのみを考慮すれば、封止樹脂の熱膨張係数が高くてもヤング率を１．８〜２ＧＰａとすればよい。しかしながら、市場の要求や製品の信頼性を高くするためには、ウェハの反り量とチャッキング性、及び接続信頼性をともに向上させることがより好適である。
【００４８】
また、封止樹脂のヤング率が１ＧＰａを超え１．８ＧＰａ未満の範囲あるいは２ＧＰａを超える範囲の場合や熱膨張係数が１０ｐｐｍ／℃を超え１３ｐｐｍ／℃未満の場合や８ｐｐｍ／℃未満の場合については、フィラーの含有限度並びに、ウェハの反り量とチャッキング性を向上させることや接続信頼性を向上することを確実に安定して得られるか否かという点で考慮すべき問題があるので、やはり、上述のような範囲、つまり、熱膨張係数が８〜１０ｐｐｍ／℃、ヤング率が１．８〜２ＧＰａの材質とすることが必要であると考える。
【００４９】
このように、本発明のように、封止樹脂として、熱膨張係数が８〜１０ｐｐｍ／℃、ヤング率が１．８〜２ＧＰａの材質を用いることで、ウェハの反り量とチャッキング性を向上させること及び接続信頼性を向上することができるものである。
【００５０】
また、このような封止樹脂を用いてＣＳＰ構造の樹脂封止型半導体装置を構成することにより、半導体装置全体としての信頼性の向上が望めるものである。
【００５１】
また、本発明の封止樹脂の熱膨張係数とヤング率に設定するためにフィラーの含有量と硬化材の材質を変えることで実現することができるので、従来の封止樹脂の構成要素に新たな材料を追加したりすることなく実現することができるので、封止樹脂における半導体素子や突起電極との密着性等、半導体素子への影響を与える問題が生ずることがほとんどない。よって、本発明をより容易に実現することができる。
【００５２】
ここで、本発明の封止樹脂を用いた半導体装置１０の製造方法としては図２に示した通りであるが、この製造方法において、特徴的な部分についてを図面を用いて以下に説明する。
【００５３】
図６は、本発明における封止樹脂１９をウェハ１２上に設けるのに用いられる装置の概略図である。
【００５４】
図６において、下金型６０と上金型７０とで金型を構成している。下金型には図２（ａ）に示す突起電極１７が設けられたウェハ１２を載置するウェハセット部としての凹部６１が設けられている。ウェハ１２は凹部６１の底部とウェハ１２の裏面側（突起電極１７が設けられていない側の表面）が対向するように、凹部６１内に配置される。凹部６１の深さはウェハ１２の厚さと略同様かわずかに小さい程度に設定されている。このため、凹部６１内にウェハ１２を載置した状態では、上金型６０の表面から突起電極１７が突出したようになる。さらに、下金型６０には、溶融した封止樹脂１９が流入すたための通路としてのポット６３が、この凹部６１から離間して設けられている。
【００５５】
上金型７０には、凹部６１に対応する部分に、キャビティーとしての凹部７１が設けられている。この凹部７１の深さは突起電極の高さ以上に設定してある。これは、突起電極１７と上金型７０とが当接して、突起電極１７が変形することを防止するためである。また、この凹部７１と連結した長溝からなるランナー部７３が設けられている。
【００５６】
図６の矢印Ｆで示す先の図は、上金型７０の表面（凹部７１及びランナー部７３が設けられている面）を上から見た上面図に相当するものである。この図から分かるように、ランナー部７３の、凹部７１と連結される部分（以下、ゲートと称する）の幅が広くなるように構成され、ゲートに近づくに従ってその幅は広くなるようにしている。また、凹部７１の周囲には等間隔で配置された複数の通風孔（以下、エアベントと称する）７５が設けられている。
【００５７】
図６においては、ランナー部７３をゲートに近づくに従って幅を広くし、ゲートの幅を広くすることによって、注入される方向が多角的になるため、トランスファーモールド法を用いてのウェハレベルでの封止樹脂の注入がスムーズに行われ、封止樹脂の未充填といった不具合をより低減でき、注入の時間も短くできる。
【００５８】
ここで、ランナー部７３、ゲート、エアベント７５のサイズについてを説明する。ランナー部７３は幅ｆが１０ｍｍ以上、ゲートは幅ｇが１５ｍｍ以上で深さ（図面中の縦方向の長さ）１５０μｍ以上としている。上記のようにサイズ設定することによって、トランスファーモールド法を用いてのウェハレベルでの封止樹脂の注入を、封止樹脂の未充填といった不具合をさらに低減できることができる。
【００５９】
また、エアベント７５は幅ｈが５ｍｍ以上で深さ２５μｍ以上とし、エアベント７５は少なくとも８個としている。このようにすることで、トランスファーモールド法を用いてのウェハレベルでの封止樹脂の注入における最適なエアベント処理が行える。また、エアベント７５の数は８個以上でもよいが、８個が最適である。
【００６０】
このような金型を用いた封止樹脂１９の注入方法についてを以下に説明する。
【００６１】
まず、下金型６０の凹部６１内に突起電極１７が配置されたウェハ１２を載置する。ウェハ１２は突起電極１７が設けられた側の表面が上金型７０の凹部７１の底部と対向するように載置する。この後、ポット６３に封止樹脂１９を装填し、封止樹脂１９を加熱する。次に、上金型７０と下金型６０とを閉じて、ウェハ１２を凹部６１と凹部７１とで構成される空間に閉じ込める。
【００６２】
この後、熱で溶融した封止樹脂１９をランナー部７３を介してゲートからウェハ１２の表面側に封止樹脂１９を注入する。この際、凹部６１と凹部７１とで構成される空間内はエアベント７５によりエアが逃げることができる。封止樹脂１９が十分充填された後、上金型７０と下金型６０とを開放状態とし、常温にて封止樹脂１９を硬化させ、下金型６０に設けられた、図示せぬ複数のイジェクトピンにより凹部６１の底部からウェハ１２を離間させて、ウェハ１２を取り出す。
【００６３】
このように、図６のような金型を用いて、図２（ｂ）における封止樹脂１９の注入を行うことで、トランスファーモールド法により、本発明の封止樹脂１９をさらに特殊な加工をすることや特殊部材を追加で使用することなく、より好適にウェハ１２の表面へ注入することができる。また、図６の金型は、本発明の封止樹脂１９において適用するのが最適であるが、他の封止樹脂であっても本発明は適用することができ、封止樹脂の未充填といった不具合をより低減できるものといえる。
【００６４】
次に、金型の改良例についてを以下に述べる。図７は図６の金型の改良例を示す図である。
【００６５】
図７においては、下金型１６０の凹部１６１の底部の略中央部分にポット１６３が配置されている。また、凹部１６１の周囲には、等間隔に配置されたエアベント１６５が設けられている。上金型１７０には、凹部１７１が配置されている。
【００６６】
このように、図７の金型は、図６の金型に対して、ポットの配置を変更し、ランナー部やゲートを削除したものである。また、図６の下金型６０の凹部６１に相当するものを図７においては上金型１７０の凹部１７１とし、図６の上金型７０の凹部７１やエアベント７５に相当するものを図７の下金型１６０の凹部１６１とし、下金型１６０にエアベント１６５を設けている。なお、エアベント１６５の幅や深さ、数は、図６のエアベント７５と同様とする。
【００６７】
このような金型を用いた封止樹脂１９の注入方法についてを以下に説明する。
【００６８】
まず、下金型１６０の凹部６１内に突起電極１７が配置されたウェハ１２を載置する。ここで、図６の金型を用いた場合と異なるのは、ウェハ１２を突起電極１７が設けられた側の表面が下金型１６０の凹部１６１の底部と対向するように載置することである。この後、ポット１６３に封止樹脂１９を装填し、封止樹脂１９を加熱する。次に、上金型１７０と下金型１６０とを閉じて、ウェハ１２を凹部１６１と凹部１７１とで構成される空間に閉じ込める。
【００６９】
この後、熱で溶融した封止樹脂１９をウェハ１２の表面側（突起電極１７の配置された側）に封止樹脂１９を注入する。この際、凹部１６１と凹部１７１とで構成される空間内はエアベント１６５によりエアが逃げることができる。封止樹脂１９が十分充填された後、上金型１７０と下金型１６０とを開放状態とし、常温にて封止樹脂１９を硬化させる。この時、完全に硬化する前に、下金型１６０に設けられた、図示せぬ複数のイジェクトピンにより凹部１６１の底部からウェハ１２を離間させておいた方がよい。これは封止樹脂１９の硬化によりイジェクトピンによる凹部１６１の底部からのウェハ１２の離間がしずらくすることを防ぐためである。この後、封止樹脂１９が完全に硬化したら、ウェハ１２を取り出せばよい。
【００７０】
図８に図７の金型を用いて封止樹脂の注入を行ったウェハの状態（断面図）を示す。図８に示されるように、注入された封止樹脂１９のポット１６３に対応する部分は凸状になっている。この状態で、図２（ｃ）に示す研磨処理が行われることとなる。研磨処理においては、凸状部分はほとんど問題にはならない。
【００７１】
このように、図７の金型を用いた場合は、ウェハ１２を突起電極１７が設けられた側の表面が下金型１６０の凹部１６１の底部と対向するように載置するようにしている。このため、突起電極１７によってウェハ１２が支えられるような状態が生ずるが、突起電極１７は多数設けられており、突起電極１７の強度を考慮すれば、突起電極１７に影響を与えることはほとんどない。また、必要であれば、下金型１６０の凹部１６１の底部に、ポット１６３の封止樹脂１９の出口部分を除いて、封止樹脂１９と剥離性の高い緩衝部材を設ければよい。
【００７２】
また、ポット１６３を下金型１６０側に設けているが、図７の上金型１７０と下金型１６０の構成を逆にして、ポット１６３を上金型１７０側に設けることも可能である。このようにすれば、ウェハ１２は、図６の場合と同様に載置すればよいので上述のような突起電極１７への影響も生じないが、重力により、封止樹脂１９が必要以上にウェハ１２上に注入されたり、封止樹脂１９の硬化状態によっては、ウェハ１２が取り出しにくくなったりすることが考えられるので、図７のようにする方が好適である。
【００７３】
このように、図７の金型を用いることで、図６と同様な効果が得られるとともに、ランナー部やゲートが不要な分、ランナー部に残る封止樹脂などがないので、無駄になる封止樹脂を最小限にすることができる。また、ポット１６３を凹部１６１の底部の略中央に配置しているので、封止樹脂１９を注入した際、封止樹脂がウェハ１２の表面に対して均一に広げることができる。また、ランナー部のメンテナンスや洗浄といった処理も不要となる。
【００７４】
なお、ポット１６３は、図６のランナー部７３のように、封止樹脂１９の出口部分の面積を広くし、出口部分から離間するに従ってその面積を小さくするようなものであってもよい。このようにすれば、イジェクトピンのよるウェハ１２の取り出しがし易くなり、封止樹脂１９の注入をより早く行うことができる。
【００７５】
次に、図７の改良例について述べる。図９は図７の金型の改良例を示す図である。図９において、図７と同じ構成要素については同じ符号を付している。
【００７６】
図９においては、ポット１６３の封止樹脂の出口部分を取り囲むように、イジェクト手段１６７が設けられている。このイジェクト手段１６７は、図示せぬイジェクトピンと同様に、凹部１６１の底部表面の位置から上金型１７０の方向へ上下動可能になっている。その他の構成要素は図７と同様である。
【００７７】
このように図９においては、封止樹脂１９が注入されたウェハ１２を金型から取り出す際に、イジェクト手段１６７を上金型１７０の方向へ動かす事によりウェハ１２を凹部１６１の底部から離間させるものである。この時、イジェクト手段１６７とウェハ１２とは面接触しているので、ウェハ１２が割れる等の不具合を低減することができる。また、ウェハ１２を凹部１６１の底部から離間させ易くなるので、連続処理により好適である。
【００７８】
図９においては、イジェクト手段１６７を丸い輪状にしたものを示したが、これに限らず、どのような形状であってもよい。ウェハ１２の形状に対応してイジェクト手段１６７の形状を決めるのがより好適である。これは、イジェクト手段１６７との接触による応力を、ウェハ１２に対してより均等に与えることができるからである。このため、図９では、円形あるいはオリフラのある略円形のウェハを用いるため、丸い輪状としている。
【００７９】
また、図９のようなイジェクト手段１６７は、図６の金型においても適用可能である。図６の場合、凹部１６１の底部の略中央に配置されたポット１６３は無いので、輪状でなく、円板形状であってもよい。図６の金型に適用する場合であっても、イジェクト手段１６７の形状はウェハの形状に対応させた方がより好適である。
【００８０】
次に、図６の金型の別の改良例についてを説明する。図１０はこの改良例を示す金型の断面図である。図１０において、図６と同じ構成要素に対しては同じ符号を付している。
【００８１】
図６においては、凹部６１の大きさ（図１０の横方向に対応する方向の長さ）と凹部７１の大きさは略等しいものであるが、図１０においては、上金型２７１の凹部１７１の大きさが下金型６０の凹部６１の大きさより小さいものとしている。その他の構成要素は図６と同様である。
【００８２】
このように構成することにより、図１０に示す通り、凹部６１の外周部分が上金型２７０の一部により覆われることとなる。このオーバーラップ部分の長さｋは数ｍｍ（２〜４ｍｍ程度）で、このため、ウェハ１２の外周部分は１〜３ｍｍ程度、上金型２７１によってクランプされた状態となる。ウェハ１２の、クランプされる外周部分には通常、集積回路は設けられていないので、封止樹脂１２が注入されなくとも問題ない。
【００８３】
このようにすることで、図１０のように、上金型２７０と下金型６０を閉じた状態で封止樹脂１９を注入する際に、ウェハ１２の外周部分は上金型２７０にて押さえることができる。この結果、樹脂バリを抑制でき、封止樹脂１９の注入後、ウェハ１２を下金型６０から取り出す際に、ウェハ１２の割れを抑制することができる。また、図６の金型にて何らかの手段を用いてウェハ１２をクランプするとしても、図１０のようにすれば、金型自体の構造をより簡素化することができる。また、ウェハ１２における無用な部分への封止樹脂１９の注入を低減でき、無駄な封止樹脂１９の発生を低減できる。さらに、封止樹脂１９の注入の際に、ウェハ１２が移動することがないので、確実な封止樹脂の注入ができる。
【００８４】
図１０は、図６の金型に対する改良例として説明したが、図７や図９の金型に対しても適用可能である。図７や図９の場合には、下金型１６０の凹部１６１の大きさを上金型１７０の大きさより小さくすればよい。この場合、下金型１６０にウェハ１２を配置した際、ウェハ１２の外周部分が下金型１６０によってサポートされるので、突起電極１７の頂部が凹部１６１の底部と接触しないようにすることができる。このため、上述のような、ウェハ１２を突起電極１７にて支えるような状態を避けることが容易にできる。
【００８５】
また、図１１に示すように、ウェハ１２の外周部分の上金型２７０と当接該当部に、例えば高分子の緩衝層８０を設けておいてもよい。このようにすることで、上金型２７０にてウェハ１２をクランプした状態で緩衝層８０が圧縮されるため、樹脂バリの発生をより抑制することができる。
【００８６】
以上のように、本発明についてを詳細に説明したが、本発明は上記のものに限定されるものではなく、種々の変更が可能である。
【００８７】
例えば、図６において、ランナー部７３やゲートを下金型６０に設けるようにしてもよい。また、ランナー部７３やゲートだけでなく上金型７０と下金型６０との構成を逆にしてもよい。この場合、ウェハ１２を下金型７０に載置する際、図７のように、ウェハ１２の突起電極１７が設けられている側が下金型６０に設けられる凹部の底部と対向するように載置すればよい。
【００８８】
また、図７において、ポット１６３は１つであるが、複数にしてもかまわない。ポット１６３を複数設けると、金型自体は複雑化するが、より封止樹脂１９の注入処理が早くすることができる。なお、ポット１６３を複数設ける場合、封止樹脂１９を均等に注入するためには、なるべくウェハ１２の表面に対して均等な配置にすることが要求される。
【００８９】
また、図９において、イジェクト手段１６７は１つであるが、複数にしてもかまわない。この場合、各イジェクト手段１６７は内側のイジェクト手段１６７の周囲を取り囲むように配置すればよい。イジェクト手段１６７を複数にすると、金型自体が複雑化するが、ウェハ１２の取り出し時におけるイジェクト手段１６７によるウェハ１２への応力をより分散し、低減することができる。
【００９０】
【発明の効果】
以上のように構成することにより、製造工程をより容易にすることが可能で、実装時における接続信頼性が向上する封止樹脂、樹脂封止型半導体装置、及びその製造方法を提供することができる。
【００９１】
また、上述のような様々な改良等により、上述のような効果を得ることができる。
【図面の簡単な説明】
【図１】ＣＳＰ構造の樹脂封止型半導体装置の構造を示す断面図である。
【図２】図１の樹脂封止型半導体装置の製造工程を示す図である。
【図３】図１の樹脂封止型半導体装置の実装構造を示す図である。
【図４】４種類の封止樹脂に対するヤング率及び熱膨張係数の測定値、並びにウェハ反り量とチャッキングの良否、接続信頼性の良否を示す表である。
【図５】図４における樹脂材Ｂと樹脂材Ｃとの温度サイクル試験の結果を示す図である。
【図６】本発明の封止樹脂を適用可能な、ウェハ上に封止樹脂の注入を行うのに用いられる装置の概略図である。
【図７】図６に示す装置の改良例を示す図である。
【図８】図７の装置を用いて封止樹脂の注入を行ったウェハの状態を示す断面図である。
【図９】図７に示す装置の改良例を示す図である。
【図１０】図６に示す装置の別の改良例を示す図である。
【図１１】図１０に示す装置に適用するのに好適なウェハの例を示す図である。
【符号の説明】
１０ 半導体装置
１１半導体素子
１２ ウェハ
１３ 電極
１５ 配線
１７ 突起電極
１９ 封止樹脂
２１ 球状金属
５０ 基板
６０、１６０ 下金型
６１、１６１ 凹部
６３、１６３ ポット
７０、１７０，２７０ 上金型
７１、１７１，２７１ 凹部
７３ ランナー部
７５、１６５ エアベント
８０ 緩衝層
１６７ イジェクト手段

Claims (9)

  1. 表面に複数の電極が設けられた半導体素子と、前記表面上に配置され、前記複数の電極各々と電気的に接続される複数の突起電極と、前記半導体素子の前記表面及び前記突起電極の周囲を覆う封止樹脂と、各々が該封止樹脂から露出した前記突起電極の対応する１つの上面に配置された複数の球状金属とを有する半導体素子の該封止樹脂は、熱膨張係数が８〜１０ｐｐｍ／℃、ヤング率が１．２〜２ＧＰａであることを特徴とする封止樹脂。
  2. 前記封止樹脂は、フィラーの含有率８６±１％としたことを特徴とする請求項１記載の封止樹脂。
  3. 表面に複数の電極が設けられた半導体素子と、前記表面上に配置され、前記複数の電極各々と電気的に接続される複数の突起電極と、前記半導体素子の前記表面及び前記突起電極の周囲を覆う封止樹脂と、各々が該封止樹脂から露出した前記突起電極の対応する１つの上面に配置された複数の球状金属とを有する樹脂封止型半導体装置において、
    前記封止樹脂の熱膨張係数を８〜１０ｐｐｍ／℃、ヤング率を１．２〜２ＧＰａとすることを特徴とする樹脂封止型半導体装置。
  4. 前記封止樹脂は、フィラーの含有率８６±１％としたことを特徴とする請求項３記載の樹脂封止型半導体装置。
  5. 請求項３または４記載の樹脂封止型半導体装置の製造方法であって、半導体ウェハのそれぞれの半導体素子上に前記突起電極を配置する工程と、前記半導体ウェハを金型内に配置して、トランスファーモールド法により該ウェハの表面側に前記封止樹脂を注入する工程と、前記ウェハ上に配置された前記封止樹脂の表面を、前記突起電極が露出するまで研磨する工程と、露出された前記突起電極の上面に前記球状金属を設ける工程と、前記封止樹脂が設けられた前記ウェハをダイシングにより、単体の半導体素子に分割する工程と、を有することを特徴とする樹脂封止型半導体装置の製造方法。
  6. 前記封止樹脂の注入工程は、該封止樹脂を前記金型内に送り出すポットの樹脂出口部分が前記ウェハの表面と対向する位置に設けられ、該ポットを介して前記封止樹脂を注入することを特徴とする請求項５記載の樹脂封止型半導体装置の製造方法。
  7. 前記金型は上金型と下金型とからなり、前記下金型には円形上のイジェクト手段が準備されており、前記封止樹脂の注入工程と前記研磨の工程との間において、前記封止樹脂が注入されたウェハは、前記エジェクト部材により前記下金型から離脱されることを特徴とする請求項５または請求項６記載の樹脂封止型半導体装置の製造方法。
  8. 前記金型は第１の凹部を有する上金型と前記第１の凹部より大きい第２の凹部を有する下金型とからなり、前記封止樹脂の注入工程において、前記ウェハは前記下金型の前記第２の凹部内に配置された後、前記ウェハの周囲を前記上金型にて覆われた状態で前記封止樹脂が注入されることを特徴とする請求項５〜請求項７のいずれか１つに記載の樹脂封止型半導体装置の製造方法。
  9. 前記上金型にて覆われる前記ウェハの周囲には緩衝層が設けられていることを特徴とする請求項８記載の樹脂封止型半導体装置の製造方法。
JP36981099A 1999-12-27 1999-12-27 封止樹脂及び樹脂封止型半導体装置 Expired - Fee Related JP3784597B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP36981099A JP3784597B2 (ja) 1999-12-27 1999-12-27 封止樹脂及び樹脂封止型半導体装置
US09/737,768 US20010005060A1 (en) 1999-12-27 2000-12-18 Resin for sealing semiconductor device, resin-sealed semiconductor device and the method of manufacturing the semiconductor device
US12/007,874 US7704801B2 (en) 1999-12-27 2008-01-16 Resin for sealing semiconductor device, resin-sealed semiconductor device and the method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36981099A JP3784597B2 (ja) 1999-12-27 1999-12-27 封止樹脂及び樹脂封止型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003014124A Division JP2003203936A (ja) 2003-01-23 2003-01-23 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001185660A JP2001185660A (ja) 2001-07-06
JP3784597B2 true JP3784597B2 (ja) 2006-06-14

Family

ID=18495375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36981099A Expired - Fee Related JP3784597B2 (ja) 1999-12-27 1999-12-27 封止樹脂及び樹脂封止型半導体装置

Country Status (2)

Country Link
US (2) US20010005060A1 (ja)
JP (1) JP3784597B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2006303036A (ja) * 2005-04-18 2006-11-02 Fujikura Ltd 半導体装置
CN101847611B (zh) 2005-06-29 2012-05-23 罗姆股份有限公司 半导体装置
US7851342B2 (en) * 2007-03-30 2010-12-14 Intel Corporation In-situ formation of conductive filling material in through-silicon via
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
JP6565509B2 (ja) * 2015-09-08 2019-08-28 セイコーエプソン株式会社 半導体装置及びそれを用いた電子機器
JP6598723B2 (ja) * 2016-04-06 2019-10-30 株式会社ディスコ パッケージウェーハの製造方法
JP6636377B2 (ja) * 2016-04-08 2020-01-29 株式会社ディスコ パッケージウェーハの製造方法及びデバイスチップの製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4052033A (en) * 1976-09-29 1977-10-04 Pixley Richards West, Inc. Ejector pin retracting means for plastic molding dies
DE58901167D1 (de) * 1988-09-22 1992-05-21 Mezger Ag Maschf Giesserei Bremsklotzsohle und verfahren zu deren herstellung.
JP2748592B2 (ja) * 1989-09-18 1998-05-06 セイコーエプソン株式会社 半導体装置の製造方法および半導体封止用成形金型
US5218759A (en) 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
JP2778608B2 (ja) * 1992-02-10 1998-07-23 日本電気株式会社 樹脂モールド型半導体装置の製造方法
US5766972A (en) 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
US6361959B1 (en) * 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
JPH0883866A (ja) * 1994-07-15 1996-03-26 Shinko Electric Ind Co Ltd 片面樹脂封止型半導体装置の製造方法及びこれに用いるキャリアフレーム
JP3449796B2 (ja) 1994-08-18 2003-09-22 ソニー株式会社 樹脂封止型半導体装置の製造方法
SG45122A1 (en) 1995-10-28 1998-01-16 Inst Of Microelectronics Low cost and highly reliable chip-sized package
JPH09219421A (ja) 1996-02-14 1997-08-19 Hitachi Ltd 半導体電子部品の製造方法およびウエハ
JP3264615B2 (ja) * 1996-02-29 2002-03-11 ホーヤ株式会社 プラスチックレンズの射出成形方法
SG50009A1 (en) 1996-03-14 1998-06-15 Towa Corp Method of sealing electronic component with molded resin
JP3427874B2 (ja) 1996-05-16 2003-07-22 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
JPH1027814A (ja) 1996-07-12 1998-01-27 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその樹脂封止方法並びに樹脂封止用金型
NL1004460C2 (nl) * 1996-11-06 1998-05-08 Fico Bv Ejectorpen, vormdeel en mal voor het omhullen van electronische componenten alsmede een werkwijze voor het afdichten van een tussenruimte.
JP3793628B2 (ja) * 1997-01-20 2006-07-05 沖電気工業株式会社 樹脂封止型半導体装置
JP3351706B2 (ja) 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
US5766535A (en) 1997-06-04 1998-06-16 Integrated Packaging Assembly Corporation Pressure-plate-operative system for one-side injection molding of substrate-mounted integrated circuits
JP3017470B2 (ja) * 1997-07-11 2000-03-06 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US5863813A (en) 1997-08-20 1999-01-26 Micron Communications, Inc. Method of processing semiconductive material wafers and method of forming flip chips and semiconductor chips
JP3881751B2 (ja) 1997-08-20 2007-02-14 沖電気工業株式会社 半導体チップの実装構造および実装方法
US6121358A (en) 1997-09-22 2000-09-19 The Dexter Corporation Hydrophobic vinyl monomers, formulations containing same, and uses therefor
JP3526731B2 (ja) 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
US5919329A (en) 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
JPH11138426A (ja) * 1997-11-11 1999-05-25 Tokyo Electron Ltd 研磨装置
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
JPH11204692A (ja) 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 半導体装置
US6117382A (en) * 1998-02-05 2000-09-12 Micron Technology, Inc. Method for encasing array packages
JPH11300781A (ja) 1998-04-22 1999-11-02 Matsushita Electric Works Ltd 樹脂成形方法及び成形用金型装置
DE69942479D1 (de) * 1998-07-10 2010-07-22 Apic Yamada Corp Verfahren zur Herstellung einer Halbleitervorrichtung und Harzformmaschine zu diesem Zweck
JP3516592B2 (ja) 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP3982082B2 (ja) 1998-09-28 2007-09-26 ソニー株式会社 半導体装置の製造方法
JP2000183002A (ja) * 1998-12-10 2000-06-30 Okamoto Machine Tool Works Ltd ウエハの研磨終点検出方法および研磨終点検出装置
JP3756689B2 (ja) 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
US6181569B1 (en) 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP3526788B2 (ja) 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US6352881B1 (en) 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6245595B1 (en) 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant

Also Published As

Publication number Publication date
US20010005060A1 (en) 2001-06-28
US7704801B2 (en) 2010-04-27
JP2001185660A (ja) 2001-07-06
US20080124843A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
US8129849B1 (en) Method of making semiconductor package with adhering portion
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
JP3339838B2 (ja) 半導体装置およびその製造方法
US6468832B1 (en) Method to encapsulate bumped integrated circuit to create chip scale package
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
JP2000323623A (ja) 半導体装置
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
US20050110168A1 (en) Low coefficient of thermal expansion (CTE) semiconductor packaging materials
US7704801B2 (en) Resin for sealing semiconductor device, resin-sealed semiconductor device and the method of manufacturing the semiconductor device
US20120326306A1 (en) Pop package and manufacturing method thereof
US20090309238A1 (en) Molded flip chip package with enhanced mold-die adhesion
US6743706B2 (en) Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
TW559960B (en) Fabrication method for ball grid array semiconductor package
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
JP2003197680A (ja) 半導体装置の製造方法
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
JP3955408B2 (ja) 半導体装置の製造方法
JP2003203936A (ja) 樹脂封止型半導体装置の製造方法
JP3881189B2 (ja) 半導体装置の製造方法
JP4823161B2 (ja) 半導体装置
JP3964438B2 (ja) 半導体装置および半導体装置の製造方法
JPH09199639A (ja) 半導体装置およびその成形方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060315

R150 Certificate of patent or registration of utility model

Ref document number: 3784597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees