JP6584802B2 - アナログ信号処理装置 - Google Patents
アナログ信号処理装置 Download PDFInfo
- Publication number
- JP6584802B2 JP6584802B2 JP2015054509A JP2015054509A JP6584802B2 JP 6584802 B2 JP6584802 B2 JP 6584802B2 JP 2015054509 A JP2015054509 A JP 2015054509A JP 2015054509 A JP2015054509 A JP 2015054509A JP 6584802 B2 JP6584802 B2 JP 6584802B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- arithmetic
- analog signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
図1に示すアナログ信号入力装置は、アナログ信号処理装置の具体例を示しており、2チャンネルのアナログ入力に対応し、A系とB系の二重系構成になっている。そして、アナログ信号A1,A2のレベルと、これらアナログ信号A1,A2間の位相差を算出して外部機器に出力する。当該アナログ信号入力装置には、各種の診断機能が付与されており、例えば軌道回路において列車の在線検知を行う際にも使用できるように高いフェールセーフ性が確保されている。
[2つのアナログ信号のレベル検出]
アナログ信号A1,A2のレベルを検出する場合には、図3に示すように行う。まず、CPU8a,8bの制御によりマルチプレクサ3a,3bでそれぞれアナログ入力回路1a,1bの出力、すなわちアナログ信号A1をそれぞれ選択する(ステップS1)。これによって、アナログ信号A1がA/D変換器7a,7bにそれぞれ入力され、アナログ/ディジタル変換される(ステップS2)。A/D変換器7a,7bの出力はそれぞれ、CPU8a,8bに供給されて読み取られ、A/D変換結果が取得される(ステップS3)。このステップS3においてCPU8a,8bで取得された値がアナログ信号A1の電圧レベルである。
このようにして、アナログ信号A1,A2の電圧レベルを得ることができる。
アナログ信号A1,A2の位相差を検出する場合には、上述したアナログ信号A1,A2のレベル取得時に、所定レベルを上回った(または下回った)情報をCPU8a,8bから出力して、MCU5a,5b外部の演算回路(位相比較)6a,6bに入力する。すなわち、図4のフローチャートに示すように、CPU8a,8bの制御によりマルチプレクサ3a,3bでそれぞれアナログ入力回路1a,1bの出力、すなわちアナログ信号A1をそれぞれ選択する(ステップS11)。
CPU8a,8bは、以上により取得したアナログ信号A1,A2のレベルと、これらの信号の位相差の情報に応じて外部機器を制御する。
また、上述した実施形態では、アナログ信号A1,A2のそれぞれのレベルと、これらの信号A1,A2間の位相差を検出する場合を例に取って説明したが、演算回路6a,6bにより信号A1,A2のレベル差、信号A1,A2間の相関、及び信号A1,A2の演算データなどを求めることもできる。
<演算回路の診断>
演算回路6a,6bの診断では、演算結果が一定値に固着する陰モード故障を検出する。図5のフローチャートに示すように、CPU8a,8bから演算回路6a,6bに対して一定周期で診断用信号を入力する(ステップS31)。そして、CPU8a,8bの制御によりマルチプレクサ3a,3bで演算回路6a,6bの出力をそれぞれ選択する(ステップS32)。選択した演算回路6a,6bの出力は、A/D変換器7a,7bを経由して(スルーして)、CPU8a,8bに供給する(ステップS33)。このようにして得られた処理値と、CPU8a,8bから出力した診断用信号の出力値を比較し、妥当性をCPU8a,8bにより確認する(ステップS34)。このように、演算処理結果を検証することで演算回路6a,6bが正常動作しているか否かを診断できる。
A/D変換器7a,7bの診断は、図6のフローチャートに示すように、まずCPU8a,8bからD/A変換器11a,11bにそれぞれ診断用信号を出力し、ディジタル/アナログ変換する(ステップS41)。診断用信号は、既知の電圧レベルに対応するディジタル信号であり、この信号に対応するアナログ電圧が得られる。次に、CPU8a,8bの制御によりマルチプレクサ3a,3bでそれぞれD/A変換器11a,11bの出力をそれぞれ選択する(ステップS42)。診断用信号がA/D変換器7a,7bに入力されてアナログ/ディジタル変換され(ステップS43)、CPU8a,8bに供給される(ステップS44)。そして、CPU8a,8bで読み取った処理値と、CPU8a,8bから出力した診断用信号(出力値)とを比較して妥当性を確認する(ステップS45)。具体的には、処理値と出力値の比較結果が所定値よりも小さいか否か判定し、小さい場合にA/D変換器7a,7bが正常動作していると判断する。このような診断を行うことで、A/D変換系の異常による不当な変換結果の採用を防止することができる。
システム電源の診断は、図7のフローチャートに示すように、CPU8a,8bの制御により、マルチプレクサ3a,3bで電源診断用信号(電源電圧Vcc)を選択して行う(ステップS51)。A/D変換器7a,7bで電源診断用信号をアナログ/ディジタル変換し(ステップS52)、CPU8a,8bで取得して基準電圧VREFa,VREFbと電源電圧Vccとの関係性を確認する(ステップS53)。
このように、システム電源の診断を行うことで、電源電圧Vccの異常によって基準電圧VREFa,VREFbが変動し、不当なアナログ/ディジタル変換結果となることを防止できる。
本実施形態は、二重系構成になっているので、異常発生時にはA系の回路部100のCPU8aとB系の回路部200のCPU8bの処理結果に不一致が発生する。よって、CPU8aの各種処理結果と、CPU8bの各種処理結果を比較することで、アナログ入力回路1a,1b,2a,2b、マルチプレクサ3a,3b、MCU(A/D変換器7a,7b、CPU8a,8b、D/A変換器11a,11b等)5a,5b、及び電源IC4a,4bの単一系異常を検出可能である。
また、検出動作と診断動作をそれぞれ独立して説明したが、各検出動作と各診断動作が所定の順序で連続的に実施されるようにしても良く、例えば検出動作と、この検出動作に対応する回路部の診断動作を交互に行うなどすることで、より信頼性を高めることができる。
更に、A系とB系の二重系構成を例に取ったが、高い信頼性が要求されない場合には一重系構成でも良い。
Claims (7)
- 入力されたアナログ信号に対して所定の演算処理を行う演算手段を備え、演算処理結果を外部に出力する、複数の系統で構成される多重系構成のアナログ信号処理装置であって、
各系統で実行される演算処理及び処理結果の系間照合を行い、一致しているか又は許容範囲内にある場合に、前記演算手段が正常と診断する診断手段を設けた、アナログ信号処理装置。 - 前記診断手段は、更にディジタル化された前記アナログ信号を診断する、ことを特徴とする請求項1に記載のアナログ信号処理装置。
- 信号を選択して前記診断手段に入力する信号入力切換手段を更に具備する、ことを特徴とする請求項1または2に記載のアナログ信号処理装置。
- 前記診断手段は、前記信号入力切換手段で選択した信号のアナログ/ディジタル変換を行うA/D変換器と、前記A/D変換器の出力に基づき前記所定の処理を行う処理装置と、該処理装置の出力をディジタル/アナログ変換するD/A変換器とを含み、
前記信号入力切換手段は、前記処理装置により切り換え制御されるマルチプレクサを含む、ことを特徴とする請求項3に記載のアナログ信号処理装置。 - 前記マルチプレクサは、入力された複数チャンネルのアナログ信号の1つを選択して前記A/D変換器に供給する第1の動作モードと、入力された前記複数チャンネルのアナログ信号のうち非選択の1つのアナログ信号を選択して前記A/D変換器に供給する第2の動作モードと、前記演算手段から出力される2つのアナログ信号に対する演算処理結果を選択して前記A/D変換器に供給する第3の動作モードと、前記演算手段に前記診断用信号を入力したときの演算出力を選択して前記A/D変換器に供給する第4の動作モードと、前記処理装置から出力され前記D/A変換器でアナログ化された別の診断用信号を選択して前記A/D変換器に供給する第5の動作モードとを有する、ことを特徴とする請求項4に記載のアナログ信号処理装置。
- 前記処理装置は、前記マルチプレクサの第1の動作モードでディジタル化された前記アナログ信号を取得し、前記第2の動作モードでディジタル化された前記アナログ信号を取得し、前記第3の動作モードで前記演算手段による演算処理結果を取得し、前記第4の動作モードで前記診断用信号の演算出力を取得して、演算処理結果が所定の範囲内の場合に、前記演算手段が正常動作していると判断し、前記第5の動作モードでディジタル化された別の診断用信号を取得して当該処理装置から出力した別の診断用信号と比較し、演算処理結果が所定の範囲内の場合に、前記A/D変換器が正常動作していると判断する、ことを特徴とする請求項5に記載のアナログ信号処理装置。
- 前記演算手段は、ディジタル化された複数チャンネルのアナログ信号を受け、これらの信号の位相差、レベル差及び演算データの少なくともいずれか1つを算出する演算回路を含む、ことを特徴とする請求項1、5または6に記載のアナログ信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015054509A JP6584802B2 (ja) | 2015-03-18 | 2015-03-18 | アナログ信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015054509A JP6584802B2 (ja) | 2015-03-18 | 2015-03-18 | アナログ信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016174335A JP2016174335A (ja) | 2016-09-29 |
JP6584802B2 true JP6584802B2 (ja) | 2019-10-02 |
Family
ID=57009322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015054509A Active JP6584802B2 (ja) | 2015-03-18 | 2015-03-18 | アナログ信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6584802B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7151061B2 (ja) * | 2017-03-28 | 2022-10-12 | セイコーエプソン株式会社 | 故障判定回路、物理量検出装置、電子機器、移動体及び故障判定方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0695659B2 (ja) * | 1986-09-05 | 1994-11-24 | 日本電信電話株式会社 | 符号復号器試験方法 |
GB2334848B (en) * | 1998-02-28 | 2000-04-19 | Hyundai Electronics Ind | CMOS image sensor with testing circuit for verifying operation thereof |
JP2008288824A (ja) * | 2007-05-17 | 2008-11-27 | Panasonic Corp | マイクロコンピュータの自己診断装置とそれを用いた電源装置 |
JP5030234B2 (ja) * | 2008-05-30 | 2012-09-19 | 日本信号株式会社 | 車軸検知器及び車軸検知装置 |
JP5731141B2 (ja) * | 2010-08-09 | 2015-06-10 | 日本信号株式会社 | アナログ信号入力装置 |
JP5769130B2 (ja) * | 2011-06-16 | 2015-08-26 | 横河電機株式会社 | 信号入力回路の診断方法および装置 |
-
2015
- 2015-03-18 JP JP2015054509A patent/JP6584802B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016174335A (ja) | 2016-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4386143B1 (ja) | センサ装置 | |
US7730782B2 (en) | Sensor device | |
JP6584802B2 (ja) | アナログ信号処理装置 | |
JP6088642B2 (ja) | 複数のアナログ信号検出チャネルを有するアナログ信号入力回路 | |
US11528030B2 (en) | Analog input device | |
JP5566131B2 (ja) | A/d変換装置 | |
US8717037B2 (en) | Electronic control device | |
JP2006304456A (ja) | 電力変換装置 | |
JP4103145B2 (ja) | 入力モジュール | |
JP6338738B1 (ja) | 回転角センサ情報の異常診断装置 | |
JP2018146243A (ja) | Rdコンバータ | |
JP5368601B2 (ja) | A/d変換装置 | |
WO2009122739A1 (ja) | センサ装置 | |
JP4289439B1 (ja) | センサ装置 | |
JP4797831B2 (ja) | 信号処理装置及び信号処理方法 | |
US7576643B2 (en) | Sensor for measuring physical variables and for passing on the measured variable, circuit having such a sensor and method for operating the sensor and the circuit | |
EP3130894B1 (en) | Abnormality detection device for sensor and sensor device | |
JP6536481B2 (ja) | 組電池の電圧監視装置 | |
JP4804290B2 (ja) | 電流検出手段の異常判定方法、及びその方法を用いた三相交流電動機の制御装置、並びにその装置を用いた電気車制御システム | |
JP6436105B2 (ja) | A/d変換器の異常診断装置 | |
JPH0739123U (ja) | Ad変換装置 | |
JPS60105005A (ja) | 冗長系出力信号の異常監視装置 | |
US20100313091A1 (en) | Apparatus and method for testing semiconductor integrated circuit | |
JP2006202167A (ja) | 冗長化装置 | |
JPH01101020A (ja) | 電圧信号入力マルチプレクサ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6584802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |