JPH01101020A - 電圧信号入力マルチプレクサ回路 - Google Patents
電圧信号入力マルチプレクサ回路Info
- Publication number
- JPH01101020A JPH01101020A JP25730787A JP25730787A JPH01101020A JP H01101020 A JPH01101020 A JP H01101020A JP 25730787 A JP25730787 A JP 25730787A JP 25730787 A JP25730787 A JP 25730787A JP H01101020 A JPH01101020 A JP H01101020A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- voltage signal
- multiplexers
- multiplexer
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 abstract description 14
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧信号が入力されるアナログマルチプレクサ
回路の診断を行なうのに適したアナログ入力装置に関し
、特にその人力マルチプレクサ回路の改良に関するもの
である。
回路の診断を行なうのに適したアナログ入力装置に関し
、特にその人力マルチプレクサ回路の改良に関するもの
である。
従来の技術では、第2図に示すように1例えば4つの電
圧信号Vl−’−V4が入力されるアナログマルチプレ
クサ11と、その出力値VOtT〒をAD(アナログ・
デジタル)変換するAD変換器13と、マイクロプロセ
ッサ(CPU)やROM 、 RAMなどのメモリから
成るCPUシステム14と、デコーダ16aとから構成
され、CPUシステム14内のCPUで指定されたアナ
ログマルチプレクサ11の各チャネルCH1〜CH4の
電圧のAD変換を行ない、そのAD変換値をCPUで取
9込む方式が一般的である。なお、第2図中、21はパ
スライン、23はチャネル選択デジタル信号ラインであ
り、また符号A、Bはアナログマルチプレクサ11のチ
ャネルアドレス端子、同じく符号Eはイネーブル端子で
ある。
圧信号Vl−’−V4が入力されるアナログマルチプレ
クサ11と、その出力値VOtT〒をAD(アナログ・
デジタル)変換するAD変換器13と、マイクロプロセ
ッサ(CPU)やROM 、 RAMなどのメモリから
成るCPUシステム14と、デコーダ16aとから構成
され、CPUシステム14内のCPUで指定されたアナ
ログマルチプレクサ11の各チャネルCH1〜CH4の
電圧のAD変換を行ない、そのAD変換値をCPUで取
9込む方式が一般的である。なお、第2図中、21はパ
スライン、23はチャネル選択デジタル信号ラインであ
り、また符号A、Bはアナログマルチプレクサ11のチ
ャネルアドレス端子、同じく符号Eはイネーブル端子で
ある。
しかしながら、このような従来の方式においては、下記
の0項ないし0項に示すような異常(故障)が生じても
CPU側では異常なAD変換値とは気が付かず、正常な
値として処理が行なわれてしまうので、システムとして
の信頼性が低いという問題があった。
の0項ないし0項に示すような異常(故障)が生じても
CPU側では異常なAD変換値とは気が付かず、正常な
値として処理が行なわれてしまうので、システムとして
の信頼性が低いという問題があった。
■ CPUシステム14からデコーダ16aまでのパス
ライン21の異常により別のチャネル(CHI〜CH4
のいずれか1つ)が選択されてしまう。
ライン21の異常により別のチャネル(CHI〜CH4
のいずれか1つ)が選択されてしまう。
■ デコーダ16aあるいはチャネル選択デジタル信号
ライン23の異常によυ別のチャネルが選択されてしま
う。
ライン23の異常によυ別のチャネルが選択されてしま
う。
■ アナログマルチプレクサ11の異常により別のチャ
ネルが選択されてしまう。もしくは、正しいチャネルが
選択されても、入力とは異なった電圧が出力されてしま
う。
ネルが選択されてしまう。もしくは、正しいチャネルが
選択されても、入力とは異なった電圧が出力されてしま
う。
本発明は上記のような問題点を解決するため、アナログ
マルチプレクサを並列的に接続して2重化し、この2つ
のアナログマルチプレクサに同一電圧信号を入力せしめ
てその出力信号を比較することにより、アナログマルチ
プレクサ回路の診断を行危うアナログ入力装置において
、アナログ入力信号の選択にあたって、前記2つのアナ
ログマルチプレクサに与える選択デジタルコード値がそ
れぞれ異なるように入力接続を施したことを特徴とする
電圧信号入力マルチプレクサ回路である。
マルチプレクサを並列的に接続して2重化し、この2つ
のアナログマルチプレクサに同一電圧信号を入力せしめ
てその出力信号を比較することにより、アナログマルチ
プレクサ回路の診断を行危うアナログ入力装置において
、アナログ入力信号の選択にあたって、前記2つのアナ
ログマルチプレクサに与える選択デジタルコード値がそ
れぞれ異なるように入力接続を施したことを特徴とする
電圧信号入力マルチプレクサ回路である。
本発明においては、ある1つの電圧信号を2つの異なっ
たアナログマルチプレクサを通してそれぞれAD変換を
行ない、その2つのAD変換値を出力信号として比較す
ることにより、その差がある範囲内におさまっていれば
正常とみなし、そうで碌ければ異常とする。したがって
、同一の電圧信号を入力する2つのアナログマルチプレ
クサの各チャネルのアドレスをFMECA的に工夫する
ことによって、そのアナログマルチプレクサやデコーダ
、チャネル選択デジタル信号ラインなどの異常を高い確
率で検出することが可能になる。
たアナログマルチプレクサを通してそれぞれAD変換を
行ない、その2つのAD変換値を出力信号として比較す
ることにより、その差がある範囲内におさまっていれば
正常とみなし、そうで碌ければ異常とする。したがって
、同一の電圧信号を入力する2つのアナログマルチプレ
クサの各チャネルのアドレスをFMECA的に工夫する
ことによって、そのアナログマルチプレクサやデコーダ
、チャネル選択デジタル信号ラインなどの異常を高い確
率で検出することが可能になる。
以下、本発明を図・面に示す実施例に基づいて詳述する
。
。
第1図は本発明に係る電圧゛信号入力マルチプレクサ回
路をCPUシステムのアナログ入力系に適用したときの
一実施例を示すブロック図である。この実施例では、ア
ナログマルチプレクサ(以下、マルチプレクサという)
11X 、 11丁を並列的に接続して2重化し、4
つの電圧信号v1〜v4を異なる2つのマルチプレクサ
11x 、 11yで受けてアンプ12を通してそれぞ
れについてAD変換器13でAD変換してCPUシステ
ム14に取り込み、その2つのAD変換値を比較するこ
とにより、その差カラアナログマルチプレクサ系の診断
を行なうものとなっている。
路をCPUシステムのアナログ入力系に適用したときの
一実施例を示すブロック図である。この実施例では、ア
ナログマルチプレクサ(以下、マルチプレクサという)
11X 、 11丁を並列的に接続して2重化し、4
つの電圧信号v1〜v4を異なる2つのマルチプレクサ
11x 、 11yで受けてアンプ12を通してそれぞ
れについてAD変換器13でAD変換してCPUシステ
ム14に取り込み、その2つのAD変換値を比較するこ
とにより、その差カラアナログマルチプレクサ系の診断
を行なうものとなっている。
このとき、CPUシステム14からはパスライン21お
よびラッチストループ信号ライン22を介してそれぞれ
チャネル選択用データ入力、ラッチストローブ信号がラ
ッチ回路15の各端子り、〜D、、CLKに入力され、
このラッチ回路15の出力のうち出力Ql、Qtがチャ
ネル選択デジタルコード信号としてマルチプレクサ11
xおよび11yの各チャネルアドレス端子A、Hに入力
されている。そして、出力Qs+Q4およびQsがデコ
ーダ16のデータ入力端子AD 、 BDおよびイネー
ブル端子EDに入力されていて、そのデコーダ16の出
力Qsがマルチプレクサ11yのイネーブル端子gsに
、その出力Q4がマルチプレクサ11にのイネーブル端
子Es Kそれぞれ入力されている。これにょシ、アナ
ログ入力信号としての1つの電圧信号V、〜v4を2つ
の異なったマルチプレクサ11x 、 11yを通して
選択し丸うえ、AD変換器13でAD変換を行ない、そ
の2つのAD変換値をCPUシステム14に取り込むも
のとなっている。々お、第1図において第2図と同一符
号は同一または相当部分を示す。またラッチ回路15の
出力Q1〜Q5と各マルチプレクサ11x 、 11y
にて選択される電圧信号V!〜v4との対応関係の一例
を第り表に示す。
よびラッチストループ信号ライン22を介してそれぞれ
チャネル選択用データ入力、ラッチストローブ信号がラ
ッチ回路15の各端子り、〜D、、CLKに入力され、
このラッチ回路15の出力のうち出力Ql、Qtがチャ
ネル選択デジタルコード信号としてマルチプレクサ11
xおよび11yの各チャネルアドレス端子A、Hに入力
されている。そして、出力Qs+Q4およびQsがデコ
ーダ16のデータ入力端子AD 、 BDおよびイネー
ブル端子EDに入力されていて、そのデコーダ16の出
力Qsがマルチプレクサ11yのイネーブル端子gsに
、その出力Q4がマルチプレクサ11にのイネーブル端
子Es Kそれぞれ入力されている。これにょシ、アナ
ログ入力信号としての1つの電圧信号V、〜v4を2つ
の異なったマルチプレクサ11x 、 11yを通して
選択し丸うえ、AD変換器13でAD変換を行ない、そ
の2つのAD変換値をCPUシステム14に取り込むも
のとなっている。々お、第1図において第2図と同一符
号は同一または相当部分を示す。またラッチ回路15の
出力Q1〜Q5と各マルチプレクサ11x 、 11y
にて選択される電圧信号V!〜v4との対応関係の一例
を第り表に示す。
゛°パどノ
+、4 −、;
しかして、アナログマルチプレクサ回路の診断を行なう
に際し、例えば電圧信号Vlについては、まずマルチプ
レクサ11xのチャネルCH1を選択してAD変換器1
3でAD変換を行ない、次にマルチプレクサ11!のチ
ャネルCH4を選択してAD変換を行ない、CPUシス
テム14に取り込む。そして、ここで得られた2つのA
D変換値を比較し、その差がある範囲内におさまってい
るかどうかのチエツクを行なうことにより、はずれてい
る場合、何らかの異常がおきたと判断することができる
。
に際し、例えば電圧信号Vlについては、まずマルチプ
レクサ11xのチャネルCH1を選択してAD変換器1
3でAD変換を行ない、次にマルチプレクサ11!のチ
ャネルCH4を選択してAD変換を行ない、CPUシス
テム14に取り込む。そして、ここで得られた2つのA
D変換値を比較し、その差がある範囲内におさまってい
るかどうかのチエツクを行なうことにより、はずれてい
る場合、何らかの異常がおきたと判断することができる
。
本実施例では、電圧信号v1はマルチプレクサ11xで
はチャネルCHIに入力されているが、マルチプレクサ
11yではチャネルCH1ではなく、チャネルCH4に
入力されている。同様に電圧信号V:〜v4についても
マルチプレクサ11xとマルチプレクサ11yでは同一
チャネルではなく1つずつずらしである。したがって、
電圧信号v、 %V4の選択にあたって2つのマルチプ
レクサ11x 、 11yのチャネルをそれぞれ異なら
せることにより、前述した従来のような0〜0項に示す
CPUシステム14からデコーダ16までのパスライン
21や、デコーダ16あるいはチャネル選択デジタル信
号ライン23などの異常の検出率を高くとることができ
る。
はチャネルCHIに入力されているが、マルチプレクサ
11yではチャネルCH1ではなく、チャネルCH4に
入力されている。同様に電圧信号V:〜v4についても
マルチプレクサ11xとマルチプレクサ11yでは同一
チャネルではなく1つずつずらしである。したがって、
電圧信号v、 %V4の選択にあたって2つのマルチプ
レクサ11x 、 11yのチャネルをそれぞれ異なら
せることにより、前述した従来のような0〜0項に示す
CPUシステム14からデコーダ16までのパスライン
21や、デコーダ16あるいはチャネル選択デジタル信
号ライン23などの異常の検出率を高くとることができ
る。
すなわち、従来の上記0〜0項のそれぞれについて検出
のメカニズムを例をあげて説明する。まず、上記0重■
項のCPUシステム14からデコーダ16までのパスラ
イン21などの異常により別のチャネル(CH2−CH
2)が選択されてしまう場合は次の通りである。今、ラ
ッチ回路の出力Q1(第1表参照)がr OJ (LO
W側)にスタックしてしまっていたとする。この状態で
電圧信号vlのAD変換を行なうと、マルチプレクサ1
1xでは正常にチャネルCH1が選択される(第1表)
。しかし、マルチプレクサ11丁ではラッチ回路15の
出力Q1が「0」であるために、チャネルCH4ではな
くチャネルCH3が選択されてしまう。したがって、電
圧信号v4のAD変換が行なわれることになり、比較チ
エツクのときは電圧信号v1とv4のAD変換値の比較
が行なわれることになる。その結果、これら7重とv4
の差が大きければ、異常と判断することができる。また
、ラッチ回路15の出力Q2〜Q5についても同様に異
常の検出ができる。
のメカニズムを例をあげて説明する。まず、上記0重■
項のCPUシステム14からデコーダ16までのパスラ
イン21などの異常により別のチャネル(CH2−CH
2)が選択されてしまう場合は次の通りである。今、ラ
ッチ回路の出力Q1(第1表参照)がr OJ (LO
W側)にスタックしてしまっていたとする。この状態で
電圧信号vlのAD変換を行なうと、マルチプレクサ1
1xでは正常にチャネルCH1が選択される(第1表)
。しかし、マルチプレクサ11丁ではラッチ回路15の
出力Q1が「0」であるために、チャネルCH4ではな
くチャネルCH3が選択されてしまう。したがって、電
圧信号v4のAD変換が行なわれることになり、比較チ
エツクのときは電圧信号v1とv4のAD変換値の比較
が行なわれることになる。その結果、これら7重とv4
の差が大きければ、異常と判断することができる。また
、ラッチ回路15の出力Q2〜Q5についても同様に異
常の検出ができる。
一方、上記0項のマルチプレクサの異常によυ別のチャ
ネルが選択されてしまうような場合、チャネル選択デジ
タル信号ライン23は正常であシ、マルチプレクサ11
x″′!たは11yに何らかの異常が発生していたもの
とする。このとき、異常のおきているマルチプレクサ1
1Xは正常な電圧を出力できないことになるから、上述
と同様の比較チエツクによりその異常を検出することが
できる。
ネルが選択されてしまうような場合、チャネル選択デジ
タル信号ライン23は正常であシ、マルチプレクサ11
x″′!たは11yに何らかの異常が発生していたもの
とする。このとき、異常のおきているマルチプレクサ1
1Xは正常な電圧を出力できないことになるから、上述
と同様の比較チエツクによりその異常を検出することが
できる。
以上説明したように本発明によれば、マルチプレクサを
並列的に接続して2重化し、同一の電圧信号が入力され
る2つのマルチプレクサの出力信号の比較を行なうこと
により、その比較結果に基づいてマルチプレクサ回路系
の診断を行なうことができ、システムとしての信頼性を
高めることができる効果がある。
並列的に接続して2重化し、同一の電圧信号が入力され
る2つのマルチプレクサの出力信号の比較を行なうこと
により、その比較結果に基づいてマルチプレクサ回路系
の診断を行なうことができ、システムとしての信頼性を
高めることができる効果がある。
第1図は本発明によるマルチプレクサ回路”をCPUシ
ステムのアナログ入力系に適用したときの一実施例を示
すブロック図、第2図は従来例を示すブロック図である
。 11x 、 11y−・・・アナログマルチプレクサ、
13・ψ拳・AD変換器、14#・争・CPUシステム
、15・・・・ラッチ回路、16・・・・デ;−ダ。
ステムのアナログ入力系に適用したときの一実施例を示
すブロック図、第2図は従来例を示すブロック図である
。 11x 、 11y−・・・アナログマルチプレクサ、
13・ψ拳・AD変換器、14#・争・CPUシステム
、15・・・・ラッチ回路、16・・・・デ;−ダ。
Claims (1)
- アナログマルチプレクサを並列的に接続して2重化し、
この2つのアナログマルチプレクサに同一電圧信号を入
力せしめてその出力信号を比較することにより、アナロ
グマルチプレクサ回路の診断を行なうアナログ入力装置
において、アナログ入力信号の選択にあたつて、前記2
つのアナログマルチプレクサに与える選択デジタルコー
ド値がそれぞれ異なるように入力接続を施したことを特
徴とする電圧信号入力マルチプレクサ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25730787A JPH01101020A (ja) | 1987-10-14 | 1987-10-14 | 電圧信号入力マルチプレクサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25730787A JPH01101020A (ja) | 1987-10-14 | 1987-10-14 | 電圧信号入力マルチプレクサ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01101020A true JPH01101020A (ja) | 1989-04-19 |
JPH0567185B2 JPH0567185B2 (ja) | 1993-09-24 |
Family
ID=17304538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25730787A Granted JPH01101020A (ja) | 1987-10-14 | 1987-10-14 | 電圧信号入力マルチプレクサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01101020A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8386862B2 (en) | 2009-03-06 | 2013-02-26 | Hitachi, Ltd. | Fault diagnosis apparatus and fault diagnosis method of multi-channel analog input/output circuit |
JP2021124454A (ja) * | 2020-02-07 | 2021-08-30 | リンナイ株式会社 | 温度取得装置 |
-
1987
- 1987-10-14 JP JP25730787A patent/JPH01101020A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8386862B2 (en) | 2009-03-06 | 2013-02-26 | Hitachi, Ltd. | Fault diagnosis apparatus and fault diagnosis method of multi-channel analog input/output circuit |
JP2021124454A (ja) * | 2020-02-07 | 2021-08-30 | リンナイ株式会社 | 温度取得装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0567185B2 (ja) | 1993-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4539682A (en) | Method and apparatus for signaling on-line failure detection | |
JPH01101020A (ja) | 電圧信号入力マルチプレクサ回路 | |
JP2019087020A (ja) | 半導体装置及びそれを備えた半導体システム | |
US6027243A (en) | Parity check circuit | |
JPH07200419A (ja) | バスインタフェース装置 | |
JPH0198034A (ja) | 多重冗長系回路 | |
JP2020145633A (ja) | 画像処理装置 | |
US5267250A (en) | Circuit arrangement for detection of an erroneous selection signal supplied to selection means | |
JPS59172001A (ja) | アナログ出力切換装置 | |
SU1163329A1 (ru) | Устройство непрерывного тестового диагностировани линейных цифровых систем | |
JPH05300117A (ja) | フレーム変換エラー検出回路 | |
JP2591470B2 (ja) | 信号処理装置 | |
SU920699A2 (ru) | Шифратор | |
JPH05108385A (ja) | エラー訂正回路診断方式 | |
JPH10222386A (ja) | パリティエラー検出方式 | |
JPH08278898A (ja) | Cpu判定装置 | |
JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
JPH04365156A (ja) | データ伝送エラー検出回路 | |
JPH06202963A (ja) | メモリ故障検出回路 | |
JPH0495885A (ja) | 大規模集積回路故障検出回路 | |
JPS5835623A (ja) | 自己診断機能付デイジタル出力装置 | |
JPS58132835A (ja) | デコ−ダ装置 | |
JPS6020664A (ja) | インタフエ−ス回路の診断方法 | |
JPH0561701A (ja) | アドレス制御メモリ用監視装置 | |
JPH0782068B2 (ja) | 診断回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |