JP6580728B2 - ファン−アウト半導体パッケージモジュール - Google Patents

ファン−アウト半導体パッケージモジュール Download PDF

Info

Publication number
JP6580728B2
JP6580728B2 JP2018029726A JP2018029726A JP6580728B2 JP 6580728 B2 JP6580728 B2 JP 6580728B2 JP 2018029726 A JP2018029726 A JP 2018029726A JP 2018029726 A JP2018029726 A JP 2018029726A JP 6580728 B2 JP6580728 B2 JP 6580728B2
Authority
JP
Japan
Prior art keywords
fan
semiconductor package
package module
hole
out semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018029726A
Other languages
English (en)
Other versions
JP2019083304A (ja
Inventor
ア キム、ヨン
ア キム、ヨン
シル キム、ユン
シル キム、ユン
グワン コ、ヨン
グワン コ、ヨン
黒柳　秋久
秋久 黒柳
ス キム、ジン
ス キム、ジン
ウー ミュン、ジュン
ウー ミュン、ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2019083304A publication Critical patent/JP2019083304A/ja
Application granted granted Critical
Publication of JP6580728B2 publication Critical patent/JP6580728B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体チップを複数の受動部品とともに一つのパッケージ内に実装してモジュール化した半導体パッケージモジュールに関するものである。
モバイル用ディスプレイの大型化に伴い、電池容量を増加させる必要性が台頭している。電池容量の増加に応じて、電池が占める面積も大きくなり、プリント回路基板（ＰＣＢ）のサイズを縮小することが求められている。これに伴う部品の実装面積の減少により、モジュール化への関心が持続的に高まっているのが実情である。
一方、複数の部品を実装する従来の技術としては、ＣＯＢ（Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）技術を挙げることができる。ＣＯＢは、プリント回路基板上に個別の受動素子及び半導体パッケージを表面実装技術（ＳＭＴ）を用いて実装する方式である。この方式には、価格的なメリットがあるが、部品間の最小間隔を維持する必要があるため広い実装面積が求められ、部品間の電磁波干渉（ＥＭＩ）が大きく、半導体チップと受動部品との間の距離が遠いことが原因で電気ノイズが増加するという問題がある。
本発明のいくつかの目的のうちの一つは、半導体チップ及び複数の受動部品の実装面積を最小限に抑えることができ、半導体チップと受動部品との間の電気的経路を最小化することができる。その一方で、歩留まりの問題を解決することができ、特に封止材の樹脂流動性（Ｒｅｓｉｎ Ｆｌｏｗ）及びモジュールの反り制御が容易なファン−アウト半導体パッケージモジュールを提供することである。
本発明により提案するいくつかの解決手段のうちの一つは、複数の受動部品及び半導体チップを一つのパッケージ内にともに実装してモジュール化し、且つ受動部品と半導体チップを二段階に分けて封止し、一部の封止材上に補強部材を導入することである。
例えば、一例によるファン−アウト半導体パッケージモジュールは、互いに離隔している第１貫通孔及び第２貫通孔を有するコア部材と、上記第１貫通孔内に配置され、接続パッドが配置された活性面、及び上記活性面の反対側である非活性面を有する半導体チップと、上記第２貫通孔内に配置された第２受動部品と、上記コア部材及び上記第２受動部品のそれぞれの少なくとも一部を覆い、上記第２貫通孔内の少なくとも一部を満たす第１封止材と、上記第１封止材上に配置された補強部材と、上記半導体チップ及び第１受動部品のそれぞれの少なくとも一部を覆い、上記第１貫通孔内の少なくとも一部を満たす第２封止材と、上記コア部材、上記半導体チップの活性面、及び上記第２受動部品上に配置され、上記接続パッド、及び上記第２受動部品と電気的に連結される再配線層を含む連結部材と、を含む。
本発明のいくつかの効果のうちの一効果は、半導体チップ及び複数の受動部品の実装面積を最小限に抑えることができ、半導体チップと受動部品との間の電気的経路を最小化することができる。その一方で、歩留まりの問題を解決することができ、特に封止材の樹脂流動性（Ｒｅｓｉｎ Ｆｌｏｗ）及びモジュールの反り制御が容易なファン−アウト半導体パッケージモジュールを提供することができる。
電子機器システムの例を概略的に示したブロック図である。 電子機器の一例を概略的に示した斜視図である。 ファン−イン半導体パッケージのパッケージング前後を概略的に示した断面図である。 ファン−イン半導体パッケージのパッケージング過程を概略的に示した断面図である。 ファン−イン半導体パッケージがプリント回路基板上に実装されて、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン−イン半導体パッケージがプリント回路基板内に内蔵されて、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン−アウト半導体パッケージの概略的な形態を示した断面図である。 ファン−アウト半導体パッケージが電子機器のメインボードに実装された場合を概略的に示した断面図である。 ファン−アウト半導体パッケージモジュールの一例を概略的に示した断面図である。 図９のファン−アウト半導体パッケージモジュールをＩ−Ｉ'線に沿って切って見た場合の概略的な平面図である。 図９のファン−アウト半導体パッケージモジュールに用いられるパネルの一例を概略的に示す断面図である。 図９のファン−アウト半導体パッケージモジュールの一製造方法を概略的に示した工程図である。 図９のファン−アウト半導体パッケージモジュールの一製造方法を概略的に示した工程図である。 図９のファン−アウト半導体パッケージモジュールの一製造方法を概略的に示した工程図である。 図９のファン−アウト半導体パッケージモジュールの一製造方法を概略的に示した工程図である。 ファン−アウト半導体パッケージモジュールの他の一例を概略的に示す断面図である。 ファン−アウト半導体パッケージモジュールの他の一例を概略的に示す断面図である。 ファン−アウト半導体パッケージモジュールの他の一例を概略的に示す断面図である。 本発明によるファン−アウト半導体パッケージモジュールを電子機器に適用する場合の一効果を概略的に示す平面図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかしながら、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがある。
電子機器
図１は電子機器システムの例を概略的に示すブロック図である。
図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／又は電気的に連結されている。これらは、後述する他の部品とも結合されて、様々な信号ライン１０９０を形成する。
チップ関連部品１０２０としては、揮発性メモリー（例えば、ＤＲＡＭ）、不揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップ、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップ、アナログ−デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得ることは言うまでもない。また、これら部品１０２０が互いに組み合わされてもよいことは言うまでもない。
ネットワーク関連部品１０３０としては、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の多数の無線又は有線標準やプロトコルのうち任意のものが含まれ得る。また、ネットワーク関連部品１０３０が、チップ関連部品１０２０とともに互いに組み合わされてもよいことは言うまでもない。
その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター、ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これらに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられる受動部品などが含まれ得る。また、その他の部品１０４０が、チップ関連部品１０２０及び／又はネットワーク関連部品１０３０とともに互いに組み合わされてもよいことは言うまでもない。
電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に連結されているか連結されていない他の部品を含むことができる。他の部品としては、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、電池１０８０、オーディオコーデック（不図示）、ビデオコーデック（不図示）、電力増幅器（不図示）、羅針盤（不図示）、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカー（不図示）、大容量記憶装置（例えば、ハードディスクドライブ）（不図示）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）（不図示）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）（不図示）などが挙げられる。但し、これらに限定されるものではなく、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることは言うまでもない。
電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピューター（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであることができる。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。
図２は電子機器の一例を概略的に示した斜視図である。
図面を参照すると、半導体パッケージは、上述のような種々の電子機器において様々な用途に適用される。例えば、スマートフォン１１００の本体１１０１の内部にはメインボード１１１０が収容されており、メインボード１１１０には種々の部品１１２０が物理的及び／又は電気的に連結されている。また、カメラ１１３０のように、メインボード１１１０に物理的及び／又は電気的に連結されているか連結されていない他の部品が本体１１０１内に収容されている。部品１１２０の一部はチップ関連部品であることができ、半導体パッケージ１１２１であってもよいが、これに限定されるものではない。電子機器が必ずしもスマートフォン１１００に限定されるものではなく、上述のように、他の電子機器であってもよいことは言うまでもない。
半導体パッケージ
一般に、半導体チップには、数多くの微細電気回路が集積されているが、それ自体が半導体完成品としての役割を果たすことはできず、外部からの物理的又は化学的衝撃により損傷する可能性がある。したがって、半導体チップ自体をそのまま用いるのではなく、半導体チップをパッケージングして、パッケージ状態で電子機器などに用いている。
半導体パッケージングが必要な理由は、電気的連結という観点から、半導体チップと電子機器のメインボードの回路幅が異なるためである。具体的に、半導体チップは、接続パッドのサイズ及び接続パッド間の間隔が非常に微細であるのに対し、電子機器に用いられるメインボードは、部品実装パッドのサイズ及び部品実装パッド間の間隔が半導体チップのスケールより著しく大きい。したがって、半導体チップをこのようなメインボード上にそのまま取り付けることは困難であり、相互間の回路幅の差を緩和することができるパッケージング技術が要求される。
このようなパッケージング技術により製造される半導体パッケージは、構造及び用途によって、ファン−イン半導体パッケージ（Ｆａｎ−ｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）とファン−アウト半導体パッケージ（Ｆａｎ−ｏｕｔ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）とに区分されることができる。
以下では、図面を参照して、ファン−イン半導体パッケージとファン−アウト半導体パッケージについてより詳細に説明する。
（ファン−イン半導体パッケージ）
図３はファン−イン半導体パッケージのパッケージング前後を概略的に示した断面図である。
図４はファン−イン半導体パッケージのパッケージング過程を概略的に示した断面図である。
図面を参照すると、半導体チップ２２２０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）などを含む本体２２２１と、本体２２２１の一面上に形成された、アルミニウム（Ａｌ）などの導電性物質を含む接続パッド２２２２と、本体２２２１の一面上に形成され、接続パッド２２２２の少なくとも一部を覆う酸化膜又は窒化膜などのパッシベーション膜２２２３と、を含む、例えば、ベア（Ｂａｒｅ）状態の集積回路（ＩＣ）であることができる。この際、接続パッド２２２２が非常に小さいため、集積回路（ＩＣ）は、回路幅の差が大きい電子機器のメインボードなどはもちろん、回路幅の差がメインボードよりは小さい中間レベルのプリント回路基板（ＰＣＢ）にも実装されにくい。
そのため、接続パッド２２２２を再配線するために、半導体チップ２２２０上に半導体チップ２２２０のサイズに応じて連結部材２２４０を形成する。連結部材２２４０は、半導体チップ２２２０上に感光性絶縁樹脂（ＰＩＤ）などの絶縁物質で絶縁層２２４１を形成し、接続パッド２２２２をオープンさせるビアホール２２４３ｈを形成した後、再配線層２２４２及びビア２２４３を形成することで形成することができる。その後、連結部材２２４０を保護するパッシベーション層２２５０を形成し、開口部２２５１を形成した後、アンダーバンプ金属層２２６０などを形成する。すなわち、一連の過程を経て、例えば、半導体チップ２２２０、連結部材２２４０、パッシベーション層２２５０、及びアンダーバンプ金属層２２６０を含むファン−イン半導体パッケージ２２００が製造される。
このように、ファン−イン半導体パッケージは、半導体チップの接続パッド、例えば、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）端子の全てを素子の内側に配置したパッケージ形態である。ファン−イン半導体パッケージは、電気的特性に優れており、安価で生産することができる。したがって、スマートフォンに内蔵される多くの素子がファン−イン半導体パッケージの形態で製作されており、具体的には、小型で、且つ速い信号伝達を実現するように開発が行われている。
しかしながら、ファン−イン半導体パッケージは、Ｉ／Ｏ端子の全てを半導体チップの内側に配置しなければならないため、空間的な制約が多い。したがって、このような構造は、多数のＩ／Ｏ端子を有する半導体チップや、サイズが小さい半導体チップに適用するには困難な点がある。また、このような欠点により、電子機器のメインボードにファン−イン半導体パッケージを直接実装して用いることができない。これは、再配線工程により半導体チップのＩ／Ｏ端子のサイズ及び間隔を拡大したとしても、電子機器のメインボードに直接実装可能な程度のサイズ及び間隔まで拡大することができるわけではないためである。
図５はファン−イン半導体パッケージがプリント回路基板上に実装されて、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
図６はファン−イン半導体パッケージがプリント回路基板内に内蔵されて、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
図面を参照すると、ファン−イン半導体パッケージ２２００においては、半導体チップ２２２０の接続パッド２２２２、すなわち、Ｉ／Ｏ端子がプリント回路基板２３０１によりさらに再配線されて、最終的には、プリント回路基板２３０１上にファン−イン半導体パッケージ２２００が実装された状態で電子機器のメインボード２５００に実装可能となる。この際、半田ボール２２７０などはアンダーフィル樹脂２２８０などにより固定されることができ、外側はモールディング材２２９０などで覆うことができる。又は、ファン−イン半導体パッケージ２２００は、別のプリント回路基板２３０２内に内蔵（Ｅｍｂｅｄｄｅｄ）されてもよい。その場合、プリント回路基板２３０２内に内蔵された状態の半導体チップ２２２０の接続パッド２２２２、すなわち、Ｉ／Ｏ端子が、プリント回路基板２３０２によりさらに再配線されるため、最終的に電子機器のメインボード２５００に実装可能となる。
このように、ファン−イン半導体パッケージは電子機器のメインボードに直接実装されて用いられることが困難であるため、別のプリント回路基板上に実装された後、さらにパッケージング工程を経て電子機器のメインボードに実装されるか、又はプリント回路基板内に内蔵された状態で電子機器のメインボードに実装されて用いられている。
（ファン−アウト半導体パッケージ）
図７はファン−アウト半導体パッケージの概略的な形態を示した断面図である。
図面を参照すると、ファン−アウト半導体パッケージ２１００は、例えば、半導体チップ２１２０の外側が封止材２１３０により保護されており、半導体チップ２１２０の接続パッド２１２２が連結部材２１４０により半導体チップ２１２０の外側まで再配線される。この際、連結部材２１４０上にはパッシベーション層２１５０をさらに形成することができ、パッシベーション層２１５０の開口部にはアンダーバンプ金属層２１６０をさらに形成することができる。アンダーバンプ金属層２１６０上には半田ボール２１７０をさらに形成することができる。半導体チップ２１２０は、本体２１２１、接続パッド２１２２、パッシベーション膜（不図示）などを含む集積回路（ＩＣ）であることができる。連結部材２１４０は、絶縁層２１４１と、絶縁層２１４１上に形成された再配線層２１４２と、接続パッド２１２２と再配線層２１４２などを電気的に連結するビア２１４３と、を含むことができる。
このように、ファン−アウト半導体パッケージは、半導体チップ上に形成された連結部材により、半導体チップの外側までＩ／Ｏ端子を再配線して配置させた形態である。上述のように、ファン−イン半導体パッケージは、半導体チップのＩ／Ｏ端子の全てを半導体チップの内側に配置させなければならず、そのため、素子のサイズが小さくなると、ボールのサイズ及びピッチを減少させなければならないため、標準化されたボールレイアウトを用いることができない。これに対し、ファン−アウト半導体パッケージは、このように半導体チップ上に形成された連結部材により、半導体チップの外側までＩ／Ｏ端子を再配線して配置させた形態であるため、半導体チップのサイズが小さくなっても標準化されたボールレイアウトをそのまま用いることができる。したがって、後述のように、上記のような別のプリント回路基板を用いることなく、電子機器のメインボード上に半導体チップを実装することができる。
図８はファン−アウト半導体パッケージが電子機器のメインボードに実装された場合を概略的に示した断面図である。
図面を参照すると、ファン−アウト半導体パッケージ２１００は半田ボール２１７０などを介して電子機器のメインボード２５００に実装することができる。すなわち、上述のように、ファン−アウト半導体パッケージ２１００は、半導体チップ２１２０上に半導体チップ２１２０のサイズを超えるファン−アウト領域まで接続パッド２１２２を再配線できる連結部材２１４０を形成するため、標準化されたボールレイアウトをそのまま用いることができる。その結果、別のプリント回路基板などがなくても、半導体チップ２１２０を電子機器のメインボード２５００に実装することができる。
このように、ファン−アウト半導体パッケージは、別のプリント回路基板がなくても電子機器のメインボードに実装することができるため、プリント回路基板を用いるファン−イン半導体パッケージに比べて厚さがより小さいパッケージ寸法を実現することができ、小型化及び薄型化が可能である。また、熱特性及び電気的特性に優れるため、モバイル製品に特に好適である。また、プリント回路基板（ＰＣＢ）を用いる一般的なＰＯＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）タイプに比べて、よりコンパクトに実現することができ、反り現象の発生による問題を解決することができる。
一方、ファン−アウト半導体パッケージは、このように半導体チップを電子機器のメインボードなどに実装するための、そして外部からの衝撃から半導体チップを保護するためのパッケージ技術を意味するものである。他方、ファン−イン半導体パッケージが内蔵されるプリント回路基板などのプリント回路基板（ＰＣＢ）を用いる実装方式は、ファン−アウト半導体パッケージに基づく実装方式とはスケール、用途などが異なる実装方式である。
（ファン−アウト半導体パッケージモジュール）
図９はファン−アウト半導体パッケージモジュールの一例を概略的に示した断面図である。
図１０は図９のファン−アウト半導体パッケージモジュールをＩ−Ｉ'線に沿って切って見た場合の概略的な平面図である。
図面を参照すると、一例によるファン−アウト半導体パッケージモジュール１００Ａは、第１〜第６貫通孔１１０ＨＡ、１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦを有するコア部材１１０と、第１貫通孔１１０ＨＡ内に配置され、接続パッド１２２が配置された活性面、及び活性面の反対側である非活性面を有する半導体チップ１２０と、第１貫通孔１１０ＨＡ内に半導体チップ１２０と並んで（Ｓｉｄｅ−ｂｙ−Ｓｉｄｅ）配置された複数の第１受動部品１２５Ａと、第２貫通孔１１０ＨＢ内に配置された複数の第２受動部品１２５Ｂと、第３貫通孔１１０ＨＣ内に配置された複数の第３受動部品１２５Ｃと、第４貫通孔１１０ＨＤ内に配置された複数の第４受動部品１２５Ｄと、第５貫通孔１１０ＨＥ内に配置された複数の第５受動部品１２５Ｅと、第６貫通孔１１０ＨＦ内に配置された第６受動部品１２５Ｆと、コア部材１１０及び第２〜第６受動部品１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆのそれぞれの少なくとも一部を覆い、第２〜第６貫通孔１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦ内のそれぞれの少なくとも一部を満たす第１封止材１３１と、第１封止材１３１上に配置された補強部材１８０と、半導体チップ１２０及び第１受動部品１２５Ａのそれぞれの少なくとも一部を覆う第１貫通孔１１０ＨＡ内の少なくとも一部を満たす第２封止材１３２と、コア部材１１０及び半導体チップ１２０の活性面と第１〜第６受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆ上に配置され、接続パッド１２２及び第１〜第６受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆと電気的に連結された再配線層１４２を有する連結部材１４０と、連結部材１４０上に配置されたパッシベーション層１５０と、パッシベーション層１５０の開口部に形成され、再配線層１４２と電気的に連結されたアンダーバンプ金属層１６０と、アンダーバンプ金属層１６０上に配置され、アンダーバンプ金属層１６０を介して再配線層１４２と電気的に連結される電気接続構造体１７０と、を含む。
最近は、モバイル用ディスプレイの大型化に伴い、電池容量を増加させる必要性が台頭している。電池容量の増加に応じて、電池が占める面積も大きくなり、プリント回路基板（ＰＣＢ）のサイズを縮小することが求められている。これに伴う部品の実装面積の減少により、モジュール化への関心が持続的に高まっているのが実情である。一方、複数の部品を実装する従来の技術としては、ＣＯＢ（Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）技術を挙げることができる。ＣＯＢは、プリント回路基板上に個別の受動素子及び半導体パッケージを表面実装技術（ＳＭＴ）を用いて実装する方式である。この方式には、価格的なメリットはあるが、部品間の最小間隔を維持する必要があるため広い実装面積が求められており、部品間の電磁波干渉（ＥＭＩ）が大きく、半導体チップと受動部品との間の距離が遠いことが原因で電気ノイズが増加するという問題がある。
これに対し、一例によるファン−アウト半導体パッケージモジュール１００Ａは、複数の受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆが半導体チップ１２０とともに一つのパッケージ内に配置されてモジュール化されている。したがって、部品間の間隔を最小限に抑えることができるため、メインボードなどのプリント回路基板における実装面積を最小化することができる。また、半導体チップ１２０と受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆとの間の電気的経路を最小限に抑えることができるためノイズの問題を改善させることができる。特に、一回の封止ではなく、二段階以上の封止過程を経ることにより、半導体チップ１２０とは別に封止される受動部品１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆの実装による半導体チップ１２０の実装歩留まりや異物の影響などを最小限に抑えることができる。
特に、一例によるファン−アウト半導体パッケージモジュール１００Ａは、補強部材１８０を用いた二段階の封止工程を行う。この際、比較的厚さが薄い第２〜第６受動部品１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆを、先ず、それぞれ第２〜第６貫通孔１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦ内に配置して第１封止材１３１で封止し、その後、比較的厚さが厚い第１手動部品１２５Ａを半導体チップ１２０とともに第１貫通孔１１０ＨＡに配置して、第２封止材１３２で封止するため、コア部材１１０の厚さをより薄くすることができる。したがって、比較的厚さが薄い第２〜第６受動部品１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆを封止する第１封止材１３１の樹脂絶対量を少なくすることができる。これにより、樹脂流動性の制御が可能となり、第２〜第６受動部品１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆのフライ（Ｆｌｙ）のような実装不良の問題が原因でこれら電極パッドが露出しなくなるという問題を改善させることができる。また、第１封止材１３１の厚さを薄くすることができるため、結果的にモジュール１００Ａの全体の厚さもより薄くすることができる。一方、第１封止材１３１の厚さが薄くなっても、補強部材１８０により剛性維持が可能となるため、反り制御も可能である。その他、コア部材１１０の厚さを薄くした場合、第２〜第６受動部品１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆを実装する際において問題となり得るノズルのコア部材１１０との接触問題も改善させることができる。
以下、一例によるファン−アウト半導体パッケージモジュール１００Ａに含まれるそれぞれの構成についてより詳細に説明する。
コア部材１１０は、具体的な材料に応じてパッケージ１００Ａの剛性をより向上させることができ、封止材１３１、１３２の厚さ均一性を確保するなどの役割を果たすことができる。コア部材１１０は、複数の貫通孔１１０ＨＡ、１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦを有する。複数の１１０ＨＡ、１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦは物理的に離隔していることができる。複数の１１０ＨＡ、１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦ内には半導体チップ１２０及び受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆが配置される。半導体チップ１２０及び受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆは、それぞれ貫通孔１１０ＨＡ、１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦの壁面と所定距離離隔して貫通孔１１０ＨＡ、１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦの壁面で囲まれることができる。但し、必要に応じて、変形することも可能である。コア部材１１０の厚さは、半導体チップ１２０よりも比較的薄ければよく、例えば、０．５Ｔ（ｍｍ）以下であってもよいが、これに限定されるものではない。
コア部材１１０は絶縁層１１１を含む。絶縁層１１１の材料は特に限定されない。例えば、絶縁物質が用いられることができる。この際、絶縁物質としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの樹脂が無機フィラーとともにガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などが用いられることができる。必要に応じては、感光性絶縁（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｅｎｃａｐｓｕｌａｎｔ：ＰＩＥ）樹脂を用いることもできる。コア部材１１０は、剛性維持のために、第１封止材１３１に比べて弾性係数（ｅｌａｓｔｉｃ ｍｏｄｕｌｕｓ）が大きければよい。例えば、コア部材１１０の絶縁層１１１は、ガラス繊維、無機フィラー、及び絶縁樹脂を含む、例えば、プリプレグであってもよく、第１封止材１３１は、無機フィラー及び絶縁樹脂を含む、例えば、ＡＢＦであってもよいが、これに限定されるものではない。
コア部材１１０の第２〜第６貫通孔１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦの壁面には、必要に応じて、それぞれ金属層１１５を形成することができる。金属層１１５は、コア部材１１０、より具体的には、絶縁層１１１の上面及び下面に延長されて配置されることができる。金属層１１５により、電磁波遮蔽及び放熱効果を有することができる。金属層１１５の形成材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を用いることができるが、これに限定されるものではない。
半導体チップ１２０は、数百〜数百万個以上の素子が一つのチップ内に集積化されている集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）であることができる。この際、集積回路は、電力管理集積回路（ＰＭＩＣ：Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ ＩＣ）であってもよいが、これに限定されるものではない。一方、半導体チップ１２０は、別のバンプや再配線層が形成されないベア（Ｂａｒｅ）状態の集積回路であることができる。この場合、半導体チップ１２０は、連結部材１４０のビア１４３と物理的に接することができる。集積回路は、活性ウェハをベースに形成されることができる。この場合、半導体チップの本体１２１をなす母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）などが用いられることができる。本体１２１には、様々な回路が形成されていることができる。接続パッド１２２は、半導体チップ１２０を、他の構成要素と電気的に連結させるためのものであり、形成材料としては、それぞれアルミニウム（Ａｌ）などの導電性物質を特に制限なく用いることができる。本体１２１上には、接続パッド１２２を露出させるパッシベーション膜１２３が形成されることができ、パッシベーション膜１２３は、酸化膜又は窒化膜などであってもよく、又は酸化膜と窒化膜の二重層であってもよい。その他の必要な位置に、絶縁膜（不図示）などがさらに配置されてもよい。
受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆは、それぞれ独立してＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）、ＬＩＣＣ（Ｌｏｗ Ｉｎｄｕｃｔａｎｃｅ Ｃｈｉｐ Ｃａｐａｃｉｔｏｒ）、パワーインダクタ、ビーズなどであってもよい。受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆは、互いに異なる厚さを有することができる。また、受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆは、半導体チップ１２０とも異なる厚さを有することができる。比較的厚さが薄い、例えば、厚さ０．５Ｔ以下の第２〜第６受動部品１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆは、半導体チップ１２０が配置されていない第２〜第６貫通孔１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦ内に配置され、比較的厚さが厚い、例えば、厚さ０．７Ｔ以下の第１受動部品１２５Ａは、半導体チップ１２０が配置されている第１貫通孔１１０ＨＡ内に配置される。一例によるファン−アウト半導体パッケージモジュール１００Ａは、このように二段階以上の過程によりこれらを封止するため、上述の厚さ偏差による様々な不良問題の発生を最小限に抑えることができる。受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆのそれぞれの数は、特に限定されず、図面に図示したよりも多くてもよく、少なくてもよい。受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆのそれぞれは、電極パッドが連結部材１４０のビア１４３と物理的に接することができ、再配線層１４２を介して半導体チップ１２０の接続パッド１２２と電気的に連結されることができる。
第１封止材１３１は、コア部材１１０及び第２〜第６受動部品１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆのそれぞれの少なくとも一部を覆う。また、第２〜第６貫通孔１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦ内のそれぞれの少なくとも一部を満たす。第１封止材１３１は、絶縁物質を含む。絶縁物質としては、無機フィラー及び絶縁樹脂を含む材料、例えば、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらに無機フィラーのような補強材が含まれる樹脂、具体的には、プリプレグ、ＡＢＦ、ＦＲ−４、ＢＴ樹脂などを用いることができる。また、ＥＭＣなどの公知の成形材料を用いることができ、必要に応じては、感光性材料、すなわち、ＰＩＥ（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｅｎｃａｐｓｕｌａｎｔ）を用いることもできる。必要に応じては、熱硬化性樹脂や熱可塑性樹脂のような絶縁樹脂が無機フィラー及び／又はガラス繊維などの芯材に含浸された材料を用いることもできる。
第２封止材１３２は、半導体チップ１２０及び第１受動部品１２５Ａのそれぞれの少なくとも一部を覆う。また、第１貫通孔１１０ＨＡ内の少なくとも一部を満たす。また、補強部材１８０の少なくとも一部を覆う。第２封止材１３２も絶縁物質を含む。絶縁物質としては、無機フィラー及び絶縁樹脂を含む材料、例えば、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらに無機フィラーのような補強材が含まれる樹脂、具体的には、プリプレグ、ＡＢＦ、ＦＲ−４、ＢＴ樹脂などが用いられることができる。また、ＥＭＣ、ＰＩＥなどの物質を用いることもできることは言うまでもない。必要に応じては、熱硬化性樹脂や熱可塑性樹脂のような絶縁樹脂が無機フィラー及び／又はガラス繊維などの芯材に含浸された材料を用いることもできる。
第１封止材１３１及び第２封止材１３２は、同一の材料を含んでもよく、異なる材料を含んでもよい。第１封止材１３１及び第２封止材１３２が同一の材料を含む場合であっても、これらの間の境界が確認されることができる。つまり、第１封止材１３１及び第２封止材１３２は、類似した物質を含む一方で、色は異なる場合がある。例えば、第１封止材１３１が第２封止材１３２よりも透明な色を有する場合がある。すなわち、境界が明確であり得る。
連結部材１４０は、半導体チップ１２０の接続パッド１２２を再配線する。また、半導体チップ１２０と受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆとを電気的に連結する。連結部材１４０により、様々な機能を有する数十〜数百万個の接続パッド１２２がそれぞれ再配線されることができ、電気接続構造体１７０を介して、その機能に合わせて、外部と物理的及び／又は電気的に連結されることができる。連結部材１４０は、絶縁層１４１と、絶縁層１４１上に配置された再配線層１４２と、絶縁層１４１を貫通し、再配線層１４２間を連結するビア１４３と、を含む。連結部材１４０が単層で構成されることもでき、図面に図示されているよりも多くの数の複数の層で設計されることもできる。
絶縁層１４１の物質として絶縁物質を用いることができる。この際、絶縁物質としては、上述のような絶縁物質の他にも、ＰＩＤ樹脂のような感光性絶縁物質を用いることもできる。すなわち、絶縁層１４１は、それぞれ感光性絶縁層であってもよい。絶縁層１４１が感光性の性質を有する場合には、絶縁層１４１をより薄く形成することができ、より容易にビア１４３のファインピッチを達成することができる。絶縁層１４１は、それぞれ絶縁樹脂及び無機フィラーを含む感光性絶縁層であってもよい。絶縁層１４１が多層である場合には、これらの物質が互いに同一であってもよく、必要に応じて、互いに異なってもよい。また、絶縁層１４１が多層である場合には、工程により一体化されてこれら自体では境界が不明確であってもよい。
再配線層１４２は、実質的に接続パッド１２２を再配線する役割を果たすことができ、形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を用いることができる。再配線層１４２は、該当層の設計デザインに応じて、様々な機能を担うことができる。例えば、グラウンド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。ここで、信号（Ｓ）パターンは、グラウンド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、ビアパッド、接続端子パッドなどを含むことができる。
ビア１４３は、互いに異なる層に形成された再配線層１４２や、接続パッド１２２、受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆなどを電気的に連結させ、その結果、パッケージモジュール１００Ａ内に電気的経路を形成させる。ビア１４３は、接続パッド１２２及び受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆのそれぞれの電極パッドと物理的に接することができる。すなわち、半導体チップ１２０は、ベアダイの形で、別のバンプなどのない状態で連結部材１４０のビア１４３と直接連結されることができ、受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆも、半田バンプなどを用いる埋め込み型（Ｅｍｂｅｄｄｅｄ Ｔｙｐｅ）の表面実装形態により連結部材１４０のビア１４３と直接連結されることができる。但し、必要に応じては、受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆは、埋め込み型（Ｅｍｂｅｄｄｅｄ Ｔｙｐｅ）ではなく、一般のタイプであってもよく、この場合、半田バンプなどを用いて実装されることができる。ビア１４３の形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を用いることができる。ビア１４３は、導電性物質で完全に充填されたものであってもよく、又は導電性物質がビアホールの壁面に沿って形成されたものであってもよい。また、ビア１４３の形状には、テーパー状、円筒状など、当該技術分野に公知の全ての形状が適用されることができる。
パッシベーション層１５０は、連結部材１４０を外部からの物理的又は化学的損傷などから保護することができる。パッシベーション層１５０は、連結部材１４０の再配線層１４２の少なくとも一部を露出させる開口部を有することができる。かかる開口部は、パッシベーション層１５０に数十〜数千個が形成されることができる。パッシベーション層１５０は、絶縁樹脂及び無機フィラーを含む一方で、ガラス繊維は含まなくてもよい。例えば、パッシベーション層１５０は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）であってもよいが、これに限定されるものではない。
アンダーバンプ金属層１６０は、電気接続構造体１７０の接続信頼性を向上させることでパッケージ１００Ａのボードレベルの信頼性を改善させる。アンダーバンプ金属層１６０は、パッシベーション層１５０の開口部を介して露出する連結部材１４０の再配線層１４２と連結される。アンダーバンプ金属層１６０は、パッシベーション層１５０の開口部に、公知の導電性物質、すなわち、金属を用いることで公知のメタル化（Ｍｅｔａｌｌｉｚａｔｉｏｎ）の方法で形成することができるが、これに限定されるものではない。
電気接続構造体１７０は、半導体パッケージモジュール１００Ａを外部と物理的及び／又は電気的に連結させるための付加的な構成である。例えば、半導体パッケージモジュール１００Ａは、電気接続構造体１７０を介して電子機器のメインボードに実装されることができる。電気接続構造体１７０は、導電性物質、例えば、半田（ｓｏｌｄｅｒ）などで形成されることができるが、これは一例に過ぎず、材料が特にこれに限定されるものではない。電気接続構造体１７０は、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであってもよい。電気接続構造体１７０は、多重層又は単一層で形成されることができる。多重層で形成される場合には、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層で形成される場合には、錫−銀半田又は銅を含むことができるが、これも一例に過ぎず、これに限定されるものではない。電気接続構造体１７０の数、間隔、配置形態などは特に限定されず、通常の技術者が設計事項に応じて十分に変形可能である。例えば、電気接続構造体１７０の数は、接続パッド１２２の数に応じて数十〜数千個であってもよく、それ以上又はそれ以下の数を有することもできる。
電気接続構造体１７０のうち少なくとも一つはファン−アウト（ｆａｎ−ｏｕｔ）領域に配置される。ファン−アウト領域とは、半導体チップ１２０が配置されている領域を超える領域のことである。ファン−アウト（ｆａｎ−ｏｕｔ）パッケージは、ファン−イン（ｆａｎ−ｉｎ）パッケージに比べて優れた信頼性を有し、多数のＩ／Ｏ端子が実現可能であって、３Ｄ接続（３Ｄ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）が容易である。また、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージなどに比べて、パッケージの厚さを薄く製造することができ、価格競争力に優れる。
補強部材１８０は、第１封止材１３１の厚さを比較的薄くするとともに、モジュール１００Ａの剛性を補強する。補強部材１８０は、アンクラッド銅箔積層板（Ｕｎｃｌａｄ ＣＣＬ）などを用いて導入することができるが、これに限定されるものではない。補強部材１８０は、剛性を維持するために、第１封止材１３１に比べて弾性係数（ｅｌａｓｔｉｃ ｍｏｄｕｌｕｓ）が大きければよい。例えば、補強部材１８０は、ガラス繊維、無機フィラー、及び絶縁樹脂を含む、例えば、プリプレグであってもよく、第１封止材１３１は、無機フィラー及び絶縁樹脂を含む、例えば、ＡＢＦであってもよいが、これに限定されるものではない。補強部材１８０は、第１封止材１３１上に配置され、第１封止材１３１と同様に、第１貫通孔１１０ＨＡにより貫通される。
図１１は図９のファン−アウト半導体パッケージモジュールに用いられるパネルの一例を概略的に示す断面図である。
図面を参照すると、一例によるファン−アウト半導体パッケージモジュール１００Ａは、大型サイズのパネル５００を用いて製造することができる。パネル５００のサイズは、通常、ウェハサイズの２倍〜４倍以上であればよいため、一度の工程を通じて、より多くの数のファン−アウト半導体パッケージモジュール１００Ａを製造することができる。すなわち、生産性を非常に高めることができる。特に、それぞれのパッケージモジュール１００Ａのサイズが大きいほど、ウェハを用いる場合に比べて相対的な生産性が高まることができる。パネル５００のそれぞれのユニット部分は、後述の製造方法により初めて設けられるコア部材１１０であることができる。かかるパネル５００を用いて、一回の工程で複数のファン−アウト半導体パッケージモジュール１００Ａを同時に製造した後、公知の切断工程、例えば、ダイシング工程などを用いて、これらを切断することで、それぞれのファン−アウト半導体パッケージモジュール１００Ａを得ることができる。
図１２ａ〜図１２ｄは図９のファン−アウト半導体パッケージモジュールの一製造方法を概略的に示した工程図である。
図１２ａを参照すると、先ず、コア部材１１０を用意する。コア部材１１０は、上述のパネル５００として銅箔積層板（ＣＣＬ）を導入したものであることができる。次に、コア部材１１０に貫通孔１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦをそれぞれ形成する。図面では、断面図であるため、第２及び第３貫通孔１１０ＨＢ、１１０ＨＣのみが表現されているが、第４〜第６貫通孔１１０ＨＤ、１００ＨＥ、１１０ＨＦも形成されることができることは言うまでもない。貫通孔１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦはそれぞれ、絶縁層１１１の材料に応じて、レーザードリル及び／又は機械ドリルなどを用いて形成することができる。場合によっては、サンドブラストや化学的な方法を用いることもできる。また、必要に応じて、銅箔積層板の銅箔をシード層として用いて、めっき工程を通じて金属層１１５を形成する。次に、コア部材１１０の下面に、第１粘着フィルム２１１を取り付け、貫通孔１１０ＨＢ、１１０ＨＣ、１１０ＨＤ、１１０ＨＥ、１１０ＨＦ内に受動部品１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆをそれぞれ配置する。第１粘着フィルム２１１は、公知のテープであってもよいが、これに限定されるものではない。
図１２ｂを参照すると、次に、第１封止材１３１を用いて、コア部材１１０及び受動部品１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆを封止する。第１封止材１３１は、未硬化状態のフィルムをラミネートした後、硬化する方法で形成することもでき、液状の物質を塗布した後、硬化する方法で形成することもできる。また、第１封止材１３１上にアンクラッド銅箔積層板（Ｕｎｃｌａｄ ＣＣＬ）などをラミネートして補強部材１８０を導入する。次に、第１粘着フィルム２１１を除去する。第１粘着フィルム２１１を切り離す方法としては、機械的な方法を用いることができる。次に、コア部材１１０に貫通孔１１０ＨＡを形成する。貫通孔１１０ＨＡも、絶縁層１１１の材料に応じて、レーザードリル及び／又は機械ドリルなどを用いて形成することができる。場合によっては、サンドブラストや化学的な方法を用いることもできる。貫通孔１１０ＨＡを形成する過程で、第１封止材１３１及び補強部材１８０も貫通される。
図１２ｃを参照すると、次に、コア部材１１０の下面に第２粘着フィルム２１２を再び取り付け、貫通孔１１０ＨＡ内に半導体チップ１２０及び受動部品１２５Ａを配置する。半導体チップ１２０は、フェイス−ダウンの形で配置することができる。第２粘着フィルム２１２も、公知のテープであってもよいが、これに限定されるものではない。次に、第２封止材１３２を用いて、半導体チップ１２０及び受動部品１２５Ａを封止する。この際、補強部材１８０も、第２封止材１３２により覆われることができる。第２封止材１３２も、未硬化状態のフィルムをラミネートした後、硬化する方法で形成することもでき、液状の物質を塗布した後、硬化する方法で形成することもできる。
図１２ｄを参照すると、次に、第２粘着フィルム２１２を除去する。第２粘着フィルム２１２を切り離す方法としては、同様に機械的な方法を用いることができる。次に、第２粘着フィルム２１２を除去した下部領域に連結部材１４０を形成する。連結部材１４０は、公知のラミネート方法や塗布方法で絶縁層１４１を形成し、フォトリソグラフィ方法やレーザードリル及び／又は機械ドリルなどを用いて、ビア１４３のためのホールを形成した後、電解めっき、無電解めっきなどの公知のめっき方法により再配線層１４２及びビア１４３を形成する方法で形成することができる。次に、公知のラミネート方法や塗布方法によりパッシベーション層１５０を、公知のメタル化方法によりアンダーバンプ金属層１６０を、そして公知の方法により電気接続構造体１７０を形成する。
図１１のパネル５００などを用いる場合、一連の過程を通して、一回の工程で複数のファン−アウト半導体パッケージモジュール１００Ａが製造されることができる。その後、ダイシング工程などを通じて、それぞれのファン−アウト半導体パッケージモジュール１００Ａを得ることができる。
図１３はファン−アウト半導体パッケージモジュールの他の一例を概略的に示す断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージモジュール１００Ｂは、上述の一例によるファン−アウト半導体パッケージモジュール１００Ａに加えて、補強部材１８０の少なくとも一面に金属パターン１８２ａ、１８２ｂを形成する。より具体的には、補強部材１８０の第１封止材１３１と接する面には、第１金属パターン１８２ａを形成し、第２封止材１３２と接する面には、第２金属パターン１８２ｂを形成する。第１金属パターン１８２ａは板状であってもよく、第２金属パターン１８２ｂは、回路パターン状であってもよいが、これに限定されるものではない。一方、第１金属パターン１８２ａ及び第２金属パターン１８２ｂのいずれか一つだけが形成されることもでき、第１金属パターン１８２ａが回路パターン状であり、第２金属パターン１８２ｂが板状であってもよい。すなわち、金属パターンは、反り制御のために、様々な形態に変形されて形成されることができる。その他の構成及び製造方法についての説明は上述と実質的に同一であるため省略する。
図１４はファン−アウト半導体パッケージモジュールの他の一例を概略的に示す断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージモジュール１００Ｃは、上述の一例によるファン−アウト半導体パッケージモジュール１００Ａに加えて、コア部材１１０が、連結部材１４０と接する第１絶縁層１１１ａと、連結部材１４０と接し、第１絶縁層１１１ａに埋め込まれた第１配線層１１２ａと、第１絶縁層１１１ａにおいて第１配線層１１２ａが埋め込まれた側の反対側に配置された第２配線層１１２ｂと、第１絶縁層１１１ａ上に配置され、第２配線層１１２ｂを覆う第２絶縁層１１１ｂと、第２絶縁層１１１ｂ上に配置された第３配線層１１２ｃと、を含む。第１〜第３配線層１１２ａ、１１２ｂ、１１２ｃは、接続パッド１２２と電気的に連結される。第１及び第２配線層１１２ａ、１１２ｂと第２及び第３配線層１１２ｂ、１１２ｃはそれぞれ、第１及び第２絶縁層１１１ａ、１１１ｂを貫通する第１及び第２ビア１１３ａ、１１３ｂを介して電気的に連結される。
第１配線層１１２ａを第１絶縁層１１１ａ内に埋め込む場合には、第１配線層１１２ａの厚さによって発生する段差が最小限に抑えられるため、連結部材１４０の絶縁距離が一定となる。すなわち、連結部材１４０の再配線層１４２から第１絶縁層１１１ａの下面までの距離と、連結部材１４０の再配線層１４２から半導体チップ１２０の接続パッド１２２までの距離の差は、第１配線層１１２ａの厚さよりも小さければよい。したがって、連結部材１４０の高密度配線設計が容易となり得る。
コア部材１１０の第１配線層１１２ａの下面は、半導体チップ１２０の接続パッド１２２の下面よりも上側に位置することができる。また、連結部材１４０の再配線層１４２とコア部材１１０の第１配線層１１２ａとの間の距離は、連結部材１４０の再配線層１４２と半導体チップ１２０の接続パッド１２２との間の距離よりも大きければよい。これは、第１配線層１１２ａが絶縁層１１１の内部にリセスされることができるためである。このように、第１配線層１１２ａが第１絶縁層の内部にリセスされて、第１絶縁層１１１ａの下面と第１配線層１１２ａの下面とが段差を有する場合には、第２封止材１３２の形成物質がブリードされて、第１配線層１１２ａを汚染させることを防止することもできる。コア部材１１０の第２配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間に位置することができる。コア部材１１０は、半導体チップ１２０の厚さに対応する厚さに形成することができ、これにより、コア部材１１０の内部に形成された第２配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間のレベルに配置されることができる。
コア部材１１０の配線層１１２ａ、１１２ｂ、１１２ｃの厚さは、連結部材１４０の再配線層１４２の厚さよりも厚ければよい。コア部材１１０は、基板工程で製造することができるため、配線層１１２ａ、１１２ｂ、１１２ｃも、そのスケールに合わせてより大きいサイズに形成することができる。これに対し、連結部材１４０は、半導体工程で製造することができるため、薄型化のために、配線層１１２ａ、１１２ｂ、１１２ｃよりも小さいサイズに形成することができる。
絶縁層１１１ａ、１１１ｂの材料は、特に限定されない。例えば、絶縁物質が用いられることができる。この際、絶縁物質としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらの樹脂が無機フィラーと混合されるか、又は無機フィラーとともにガラス繊維（Ｇｌａｓｓ Ｆｉｂｅｒ、Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などが用いられることができる。必要に応じては、感光性絶縁（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ：ＰＩＤ）樹脂を用いることもできる。
配線層１１２ａ、１１２ｂ、１１２ｃは、半導体チップ１２０の接続パッド１２２と電気的に連結されることができる。また、受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆとも電気的に連結されることができる。配線層１１２ａ、１１２ｂ、１１２ｃの形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、又はこれらの合金などの導電性物質を用いることができる。配線層１１２ａ、１１２ｂ、１１２ｃは、該当層の設計デザインに応じて、様々な機能を担うことができる。例えば、グラウンド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。ここで、信号（Ｓ）パターンは、グラウンド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、ビアパッド、ワイヤーパッド、電気接続構造体パッドなどを含むことができる。
ビア１１３ａ、１１３ｂは、互いに異なる層に形成された配線層１１２ａ、１１２ｂ、１１２ｃを電気的に連結させ、その結果、コア部材１１０内に電気的経路を形成させる。ビア１１３ａ、１１３ｂも、形成物質としては、導電性物質を用いることができる。ビア１１３ａ、１１３ｂは、導電性物質で完全に充電されたものであってもよく、又は導電性物質がビアホールの壁面に沿って形成されたものであってもよい。また、テーパー状だけでなく、円筒状など公知の全ての形状が適用されることができる。第１ビア１１３ａのためのホールを形成する際に、第１配線層１１２ａのパッドの一部がストッパー（ｓｔｏｐｐｅｒ）の役割を果たすことができるため、第１ビア１１３ａは、上面の幅が下面の幅よりも大きいテーパー状であることが工程上有利であることができる。この場合、第１ビア１１３ａは、第２配線層１１２ｂのパッドパターンと一体化されることができる。また、第２ビア１１３ｂのためのホールを形成する際に、第２配線層１１２ｂのパッドの一部がストッパー（ｓｔｏｐｐｅｒ）の役割を果たすことができるため、第２ビア１１３ｂも、上面の幅が下面の幅よりも大きいテーパー状であることが工程上有利であることができる。この場合、第２ビア１１３ｂは、第３配線層１１２ｃのパッドパターンと一体化されることができる。
一方、他の一例によるファン−アウト半導体パッケージモジュール１００Ｂにも、上述の他の一例によるファン−アウト半導体パッケージモジュール１００Ｃのコア部材１１０が適用されることができることは言うまでもない。その他の構成及び製造方法についての説明は上述と実質的に同一であるため省略する。
図１５はファン−アウト半導体パッケージモジュールの他の一例を概略的に示す断面図である。
図面を参照すると、他の一例によるファン−アウト半導体パッケージモジュール１００Ｄは、上述の一例によるファン−アウト半導体パッケージモジュール１００Ａに加えて、コア部材１１０が、第１絶縁層１１１ａと、第１絶縁層１１１ａの両面に配置された第１配線層１１２ａ及び第２配線層１１２ｂと、第１絶縁層１１１ａ上に配置され、第１配線層１１２ａを覆う第２絶縁層１１１ｂと、第２絶縁層１１１ｂ上に配置された第３配線層１１２ｃと、第１絶縁層１１１ａ上に配置され、第２配線層１１２ｂを覆う第３絶縁層１１１ｃと、第３絶縁層１１１ｃ上に配置された第４配線層１１２ｄと、を含む。第１〜第４配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄは、接続パッド１２２と電気的に連結される。コア部材１１０が、より多くの数の配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄを含むため、連結部材１４０をさらに簡素化することができる。したがって、連結部材１４０の形成過程で発生する不良による歩留まりの低下を改善させることができる。一方、第１〜第４配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄは、第１〜第３絶縁層１１１ａ、１１１ｂ、１１１ｃをそれぞれ貫通する第１〜第３ビア１１３ａ、１１３ｂ、１１３ｃを介して電気的に連結されることができる。
第１絶縁層１１１ａは、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃよりも厚さが厚ければよい。第１絶縁層１１１ａは、基本的に剛性を維持するために比較的厚ければよく、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃは、より多くの数の配線層１１２ｃ、１１２ｄを形成するために導入されたものであってもよい。第１絶縁層１１１ａは、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃと異なる絶縁物質を含むことができる。例えば、第１絶縁層１１１ａは、芯材、フィラー、及び絶縁樹脂を含む、例えば、プリプレグであってもよく、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃは、フィラー及び絶縁樹脂を含むＡＢＦ又はＰＩＤであってもよいが、これに限定されるものではない。同様の観点から、第１絶縁層１１１ａを貫通する第１ビア１１３ａは、第２及び第３絶縁層１１１ｂ、１１１ｃを貫通する第２及び第３ビア１１３ｂ、１１３ｃよりも直径が大きければよい。
コア部材１１０の第３配線層１１２ｃの下面は、半導体チップ１２０の接続パッド１２２の下面よりも下側に位置することができる。また、連結部材１４０の再配線層１４２とコア部材１１０の第３配線層１１２ｃとの間の距離は、連結部材１４０の再配線層１４２と半導体チップ１２０の接続パッド１２２との間の距離よりも小さければよい。これは、第３配線層１１２ｃが第２絶縁層１１１ｂ上に突出した形で配置されることができるのに対し、半導体チップ１２０の接続パッド１２２上には薄いパッシベーション膜がさらに形成されることができるためである。コア部材１１０の第１配線層１１２ａ及び第２配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間に位置することができる。コア部材１１０は、半導体チップ１２０の厚さに対応して形成することができるため、コア部材１１０の内部に形成された第１配線層１１２ａ及び第２配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間のレベルに配置されることができる。
コア部材１１０の配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄの厚さは、連結部材１４０の再配線層１４２の厚さよりも厚ければよい。コア部材１１０の配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄは、接続パッド１２２及び受動部品１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆと電気的に連結されることができる。
一方、他の一例によるファン−アウト半導体パッケージモジュール１００Ｂにも、上述の他の一例によるファン−アウト半導体パッケージモジュール１００Ｄのコア部材１１０が適用されることは言うまでもない。その他の構成及び製造方法についての説明は上述と実質的に同一であるため省略する。
図１６は本発明によるファン−アウト半導体パッケージモジュールを電子機器に適用する場合の一効果を概略的に示す平面図である。
図面を参照すると、最近の携帯電話１１００Ａ、１１００Ｂのためのディスプレイの大型化に伴い、電池容量を増加させる必要性が台頭している。電池容量の増加に応じて、電池１１８０が占める面積も大きくなり、メインボード１１０１のサイズを縮小することが求められている。これに伴う部品の実装面積の減少により、ＰＭＩＣ及びこれによる受動部品を含むモジュール１１５０が占める面積が持続的に小さくなっているのが実情である。この際、本発明によるファン−アウト半導体パッケージモジュール１００Ａ、１００Ｂ、１００Ｃ、１００Ｄを適用する場合には、モジュール１１５０のサイズを最小化することができるため、このように狭くなった面積にも効果的に活用することができる。
本発明において、「下側、下部、下面」などとは、添付の図面の断面を基準にファン−アウト半導体パッケージの実装面に向かう方向を意味し、「上側、上部、上面」などとはその反対方向を意味する。但し、これは説明の便宜上の方向を定義したもので、特許請求の範囲が上記方向に係る記載により特に限定されるものではないことは言うまでもない。
本発明において「連結される」というのは、直接的に連結された場合だけでなく、接着剤層などを介して間接的に連結された場合を含む概念である。また、「電気的に連結される」というのは、物理的に連結された場合と、連結されていない場合をともに含む概念である。なお、第１、第２などの表現は、一つの構成要素と他の構成要素を区分するために用いられるもので、該当する構成要素の順序及び／又は重要度などを限定しない。場合によっては、本発明の範囲を外れずに、第１構成要素は第２構成要素と命名されることもでき、類似して第２構成要素は第１構成要素と命名されることもできる。
本発明で用いられた「一例」又は「他の一例」という表現は、互いに同一の実施例を意味せず、それぞれ互いに異なる固有の特徴を強調して説明するために提供されるものである。しかしながら、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例で説明された事項が他の一例で説明されていなくても、他の一例でその事項と反対であるか矛盾する説明がない限り、他の一例に関連する説明であると理解されることができる。
なお、本発明で用いられた用語は、一例を説明するために説明されたものであるだけで、本発明を限定しようとする意図ではない。このとき、単数の表現は文脈上明確に異なる意味でない限り、複数を含む。
１０００ 電子機器
１０１０ メインボード
１０２０ チップ関連部品
１０３０ ネットワーク関連部品
１０４０ その他の部品
１０５０ カメラ
１０６０ アンテナ
１０７０ ディスプレイ
１０８０ 電池
１０９０ 信号ライン
１１００ スマートフォン
１１０１ 本体
１１１０ メインボード
１１２０ 部品
１１２１ 半導体パッケージ
１１３０ カメラ
２２００ ファン−イン半導体パッケージ
２２２０ 半導体チップ
２２２１ 本体
２２２２ 接続パッド
２２２３ パッシベーション膜
２２４０ 連結部材
２２４１ 絶縁層
２２４２ 再配線層
２２４３ ビア
２２５０ パッシベーション層
２２６０ アンダーバンプ金属層
２２７０ 半田ボール
２２８０ アンダーフィル樹脂
２２９０ モールディング材
２５００ メインボード
２３０１ プリント回路基板
２３０２ プリント回路基板
２１００ ファン−アウト半導体パッケージ
２１２０ 半導体チップ
２１２１ 本体
２１２２ 接続パッド
２１４０ 連結部材
２１４１ 絶縁層
２１４２ 再配線層
２１４３ ビア
２１５０ パッシベーション層
２１６０ アンダーバンプ金属層
２１７０ 半田ボール
１００Ａ〜１００Ｄ ファン−アウト半導体パッケージモジュール
１１０ コア部材
１１１、１１１ａ、１１１ｂ、１１１ｃ 絶縁層
１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ 配線層
１１３ａ、１１３ｂ、１１３ｃ ビア
１１５ 金属層
１２０ 半導体チップ
１２１ 本体
１２２ 接続パッド
１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ、１２５Ｅ、１２５Ｆ 受動部品
１３１、１３２ 封止材
１４０ 連結部材
１４１ 絶縁層
１４２ 再配線層
１４３ ビア
１５０ パッシベーション層
１６０ アンダーバンプ金属層
１７０ 電気接続構造体
１８０ 補強部材
１８２ａ、１８２ｂ 金属パターン
２１１、２１２ 粘着フィルム

Claims (24)

  1. 互いに離隔している第１貫通孔及び第２貫通孔を有するコア部材と、
    前記第１貫通孔内に配置され、接続パッドが配置された活性面、及び前記活性面の反対側である非活性面を有する半導体チップと、
    前記第２貫通孔内に配置された第２受動部品と、
    前記コア部材及び前記第２受動部品のそれぞれの少なくとも一部を覆い、前記第２貫通孔内の少なくとも一部を満たす第１封止材と、
    前記第１封止材上に配置された補強部材と、
    前記半導体チップの少なくとも一部を覆い、前記第１貫通孔内の少なくとも一部を満たす第２封止材と、
    前記コア部材、前記半導体チップの活性面、及び前記第２受動部品上に配置され、前記接続パッド、及び前記第２受動部品と電気的に連結された再配線層を含む連結部材と、を含む、ファン−アウト半導体パッケージモジュール。
  2. 前記第１貫通孔内に前記半導体チップと並んで配置された第１受動部品をさらに含み、
    前記第２封止材は、前記第１受動部品の少なくとも一部を覆い、
    前記第１受動部品は、前記再配線層と電気的に連結される、請求項１に記載のファン−アウト半導体パッケージモジュール。
  3. 前記第１受動部品は、前記第２受動部品よりも厚さが厚い、請求項２に記載のファン−アウト半導体パッケージモジュール。
  4. 前記半導体チップは、前記コア部材よりも厚さが厚い、請求項１から３のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  5. 前記第１貫通孔は、前記第１封止材及び前記補強部材を貫通する、請求項１から４のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  6. 前記第２封止材は、前記補強部材の少なくとも一部を覆う、請求項１から５のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  7. 前記第２封止材の上面は、前記第１封止材の上面よりも上部に位置する、請求項１から６のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  8. 前記補強部材は、前記第１封止材よりも弾性係数が大きい、請求項１から７のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  9. 前記補強部材は、ガラス繊維、無機フィラー、及び絶縁樹脂を含む、請求項１から８のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  10. 前記補強部材の少なくとも一面に金属パターンが配置される、請求項１から９のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  11. 前記第２貫通孔の壁面に配置された金属層をさらに含む、請求項１から１０のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  12. 前記第１貫通孔の壁面は、前記第２封止材と物理的に接する、請求項１１に記載のファン−アウト半導体パッケージモジュール。
  13. 前記半導体チップと前記第１及び第２受動部品は互いに並んで配置され、
    前記連結部材の前記再配線層を介して互いに電気的に連結される、請求項２、３、または、請求項２に従属する場合の請求項４から１２のいずれか一項、に記載のファン−アウト半導体パッケージモジュール。
  14. 前記連結部材は、前記接続パッド、前記第１受動部品、及び前記第２受動部品を前記再配線層とそれぞれ連結するビアをさらに含み、
    前記接続パッド、前記第１受動部品、及び前記第２受動部品はそれぞれ、前記ビアと物理的に接する、請求項１３に記載のファン−アウト半導体パッケージモジュール。
  15. 前記半導体チップは電力管理集積回路（ＰＭＩＣ）を含み、
    前記第１及び第２受動部品はそれぞれキャパシタを含む、請求項２、３、または、請求項２に従属する場合の請求項４から１４のいずれか一項、に記載のファン−アウト半導体パッケージモジュール。
  16. 前記コア部材は、前記第１及び第２貫通孔と離隔している第３貫通孔をさらに有し、
    前記第３貫通孔内には第３受動部品が配置され、
    前記第１封止材は、前記第３受動部品の少なくとも一部を覆い、前記第３貫通孔内の少なくとも一部を満たし、
    前記再配線層は、前記第３受動部品と電気的に連結される、請求項２から１５のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  17. 前記コア部材は、前記連結部材と接する第１絶縁層と、前記連結部材と接し、前記第１絶縁層に埋め込まれた第１配線層と、前記第１絶縁層において前記第１配線層が埋め込まれた側の反対側に配置された第２配線層と、を含み、
    前記第１及び第２配線層は、前記接続パッドと電気的に連結される、請求項１から１６のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  18. 前記コア部材は、前記第１絶縁層上に配置され、前記第２配線層を覆う第２絶縁層と、前記第２絶縁層上に配置された第３配線層と、をさらに含み、
    前記第３配線層は、前記接続パッドと電気的に連結される、請求項１７に記載のファン−アウト半導体パッケージモジュール。
  19. 前記コア部材は、第１絶縁層と、前記第１絶縁層の両面に配置された第１配線層及び第２配線層と、を含み、
    前記第１及び第２配線層は、前記接続パッドと電気的に連結される、請求項１から１６のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
  20. 前記コア部材は、前記第１絶縁層上に配置され、前記第１配線層を覆う第２絶縁層と、前記第２絶縁層上に配置された第３配線層と、前記第１絶縁層上に配置され、前記第２配線層を覆う第３絶縁層と、前記第３絶縁層上に配置された第４配線層と、をさらに含み、
    前記第３及び第４配線層は、前記接続パッドと電気的に連結される、請求項１９に記載のファン−アウト半導体パッケージモジュール。
  21. 第１及び第２貫通孔を有するコア部材と、
    前記コア部材上に配置され、前記コア部材の前記第１貫通孔上に配置される第１貫通孔を有し、前記コア部材の前記第２貫通孔を覆う補強層と、
    前記第１貫通孔内に配置された第１部品と、
    前記第２貫通孔内に配置された第２部品と、
    前記第１部品及び前記補強層のそれぞれの少なくとも一部を覆う封止材と、を含む、ファン−アウト半導体パッケージモジュール。
  22. 前記封止材は、前記コア部材、前記第２部品、及び前記コア部材の前記第２貫通孔を覆う第１封止材と、前記補強層、前記第１部品、前記補強層の前記第１貫通孔、及び前記コア部材の前記第１貫通孔を覆う第２封止材と、を含む、請求項２１に記載のファン−アウト半導体パッケージモジュール。
  23. 前記第１部品は前記コア部材よりも厚く、
    前記第２部品は前記コア部材よりも薄い、請求項２１または２２に記載のファン−アウト半導体パッケージモジュール。
  24. 前記コア部材の前記第１貫通孔は前記コア部材の前記第２貫通孔と離隔しており、
    前記コア部材は、前記コア部材の前記第１及び第２貫通孔の間に配置される金属層を含む、請求項２１から２３のいずれか一項に記載のファン−アウト半導体パッケージモジュール。
JP2018029726A 2017-10-27 2018-02-22 ファン−アウト半導体パッケージモジュール Active JP6580728B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170141139A KR101933421B1 (ko) 2017-10-27 2017-10-27 팬-아웃 반도체 패키지 모듈
KR10-2017-0141139 2017-10-27

Publications (2)

Publication Number Publication Date
JP2019083304A JP2019083304A (ja) 2019-05-30
JP6580728B2 true JP6580728B2 (ja) 2019-09-25

Family

ID=65008587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018029726A Active JP6580728B2 (ja) 2017-10-27 2018-02-22 ファン−アウト半導体パッケージモジュール

Country Status (5)

Country Link
US (1) US10475776B2 (ja)
JP (1) JP6580728B2 (ja)
KR (1) KR101933421B1 (ja)
CN (1) CN109727965B (ja)
TW (1) TWI670817B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102026132B1 (ko) 2018-03-05 2019-09-27 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US10804188B2 (en) 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
US10755994B2 (en) * 2018-10-29 2020-08-25 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor substrate
US11075260B2 (en) * 2018-10-31 2021-07-27 Qualcomm Incorporated Substrate comprising recessed interconnects and a surface mounted passive component
JP7070373B2 (ja) * 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
KR102574414B1 (ko) * 2019-05-21 2023-09-04 삼성전기주식회사 전자 부품 모듈
KR102551352B1 (ko) 2019-06-28 2023-07-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP7229135B2 (ja) * 2019-09-26 2023-02-27 京セラ株式会社 電子デバイス
JP7252871B2 (ja) * 2019-09-26 2023-04-05 京セラ株式会社 基体構造体及び基体構造体を用いた電子デバイス
WO2022064698A1 (ja) * 2020-09-28 2022-03-31 昭和電工マテリアルズ株式会社 電子部品モジュールの製造方法、電子回路基板の製造方法、及び、部品内蔵基板の製造方法
US11876085B2 (en) 2021-06-25 2024-01-16 Qualcomm Incorporated Package with a substrate comprising an embedded capacitor with side wall coupling
WO2023279391A1 (zh) * 2021-07-09 2023-01-12 华为技术有限公司 半导体封装结构及其制法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6972964B2 (en) * 2002-06-27 2005-12-06 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US20040012097A1 (en) * 2002-07-17 2004-01-22 Chien-Wei Chang Structure and method for fine pitch flip chip substrate
EP1848029B1 (en) 2006-04-18 2017-01-11 Unimicron Technology Corp. Carrying structure of electronic components
JP2011061004A (ja) 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
WO2012077522A1 (ja) 2010-12-10 2012-06-14 株式会社村田製作所 回路モジュール
WO2013054504A1 (ja) * 2011-10-13 2013-04-18 住友ベークライト株式会社 半導体パッケージおよび半導体装置
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9245137B2 (en) * 2013-03-04 2016-01-26 International Business Machines Corporation Management of digital information
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
KR20150009826A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
US9240392B2 (en) * 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips
US9696199B2 (en) 2015-02-13 2017-07-04 Taiwan Biophotonic Corporation Optical sensor
US9576910B2 (en) * 2015-03-11 2017-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging structure and manufacturing method thereof
US9806063B2 (en) * 2015-04-29 2017-10-31 Qualcomm Incorporated Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR101999625B1 (ko) 2016-03-25 2019-07-17 삼성전자주식회사 팬-아웃 반도체 패키지
US10276467B2 (en) 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR20170112363A (ko) 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
US10373884B2 (en) 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors

Also Published As

Publication number Publication date
CN109727965B (zh) 2022-11-01
JP2019083304A (ja) 2019-05-30
US20190131285A1 (en) 2019-05-02
KR101933421B1 (ko) 2018-12-28
TWI670817B (zh) 2019-09-01
US10475776B2 (en) 2019-11-12
CN109727965A (zh) 2019-05-07
TW201917846A (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
JP6580728B2 (ja) ファン−アウト半導体パッケージモジュール
KR102071457B1 (ko) 팬-아웃 반도체 패키지
JP6497684B2 (ja) ファン−アウト半導体パッケージ
JP6598890B2 (ja) ファン−アウト半導体パッケージモジュール
JP2019161214A (ja) 半導体パッケージ
KR102029100B1 (ko) 팬-아웃 반도체 패키지
KR101982049B1 (ko) 팬-아웃 반도체 패키지
KR101942742B1 (ko) 팬-아웃 반도체 패키지
KR102039711B1 (ko) 팬-아웃 부품 패키지
KR102026132B1 (ko) 팬-아웃 반도체 패키지 모듈
CN109727930B (zh) 扇出型半导体封装模块
JP6568610B2 (ja) ファン−アウト半導体パッケージ
JP2019033245A (ja) 半導体パッケージ連結システム
KR102524812B1 (ko) 반도체 패키지
KR102061850B1 (ko) 팬-아웃 반도체 패키지
KR102621099B1 (ko) 반도체 패키지
JP2019054226A (ja) ファン−アウト半導体パッケージ
KR102443028B1 (ko) 반도체 패키지
KR20200076378A (ko) 팬-아웃 반도체 패키지
KR102509644B1 (ko) 패키지 모듈
KR20200134012A (ko) 기판 구조체 및 이를 포함하는 반도체 패키지
KR20200104087A (ko) 반도체 패키지
KR20200053967A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190320

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190603

TRDD Decision of grant or rejection written
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190619

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190828

R150 Certificate of patent or registration of utility model

Ref document number: 6580728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250