JP6565368B2 - 回路装置及び電子機器 - Google Patents

Description

本発明は、回路装置及び電子機器等に関する。

従来より、スイッチングレギュレーター等のインダクターを用いた駆動回路用の回路装置が知られている。この回路装置には、インダクターに駆動電流を流すための駆動トランジスター（スイッチングトランジスター）が設けられている。そして駆動トランジスターの駆動電流の出力端子には、例えば整流用のダイオードが設けられる。具体的には、ダイオードが、外付け部品として回路装置（ＩＣ）と共に回路基板に実装される。

そして駆動トランジスターがオンになるオン期間においては、駆動トランジスターからの駆動電流がインダクターに流れ、インダクターには電気エネルギーが磁気エネルギーに変換されて蓄積される。一方、駆動トランジスターがオフになるオフ期間においては、インダクターに蓄えられた磁気エネルギーが電気エネルギーとしてダイオードを介して放電される。

このようなスイッチングレギュレーター用の回路装置の従来技術としては、例えば特許文献１に開示される技術がある。また負荷に過電流が流れた場合や配線ショートやコネクターの接続不良時における保護回路に関する従来技術としては、例えば特許文献２、３に開示される技術がある。

特開２０１３−８４９９２号公報 特開２０１０−４５５６７号公報 特開２００９−２３１９６９号公報

上述のように駆動トランジスターの出力端子にダイオードが設けられる回路装置では、例えばダイオードの実装不良等があった場合に、誘導性負荷であるインダクターにより、出力端子に大きな負電圧がかかり、回路装置が劣化又は破壊するなどの事態が発生することが判明した。例えば外付け部品のダイオードに実装不良等があると、インダクターからの電流の放電経路が遮断されるため、当該電流が回路装置の内部等に流れることで、出力端子に負電圧のサージが発生する。そして、この負電圧のサージが原因で、回路装置の回路素子が劣化又は破壊されるなどの事態が発生するおそれがある。

本発明の幾つかの態様によれば、駆動トランジスターの出力端子に端子電圧異常が発生した場合にも、回路装置の回路素子の劣化や破壊等を効果的に抑制できる回路装置及び電子機器等を提供できる。

本発明の一態様は、インダクターに対する駆動電流を出力端子に出力する駆動トランジスターと、前記駆動トランジスターのオンオフ動作を制御する制御回路と、前記出力端子の端子電圧の異常検出を行う検出回路と、前記出力端子に接続されるサージ吸収回路を含み、前記制御回路は、前記駆動トランジスターのオフ期間において端子電圧異常が前記検出回路により検出された場合に、前記サージ吸収回路の動作をオンにして、前記出力端子に発生した過電圧のサージを前記サージ吸収回路に吸収させる回路装置に関係する。

本発明の一態様によれば、インダクターの駆動電流を出力端子に出力する駆動トランジスターのオンオフ動作が、制御回路により制御されると共に、出力端子の端子電圧異常の検出が、検出回路により行われる。そして、駆動トランジスターのオフ期間において端子電圧異常が検出されると、サージ吸収回路の動作がオンになり、出力端子に発生した過電圧のサージがサージ吸収回路により吸収されるようになる。例えば、駆動トランジスターのオフ期間において出力端子の端子電圧が異常状態になると、回路装置の回路素子の劣化や破壊等が発生するおそれがある。この点、本発明の一態様では、出力端子の端子電圧異常が検出されると、サージ吸収回路の動作がオンになり、過電圧のサージの振幅を減少できる。従って、駆動トランジスターの出力端子に端子電圧異常が発生した場合にも、回路装置の回路素子の劣化や破壊等を効果的に抑制できる回路装置等の提供が可能になる。

また本発明の一態様では、前記サージ吸収回路は、前記駆動トランジスターの前記オフ期間において前記端子電圧異常が検出された場合に、低電位側電源側から前記出力端子側に放電電流を流す放電回路を含んでもよい。

このようにすれば、端子電圧異常が検出された場合に、低電位側電源側から出力端子側に放電電流を流す放電動作が行われるようになり、過電圧のサージの振幅を減少することが可能になる。

また本発明の一態様では、前記放電回路は、前記低電位側電源側から前記出力端子側に前記放電電流を流すバイポーラートランジスターを含んでもよい。

このようにすれば、例えば端子電圧異常が検出された場合にオンになるバイポーラートランジスターを用いて、低電位側電源側から出力端子側に高速に放電電流を流す放電動作を実現することが可能になる。

また本発明の一態様では、前記制御回路は、前記駆動トランジスターの前記オフ期間内に設定された判定期間において前記端子電圧が判定電圧よりも継続して低くなる前記端子電圧異常が検出された場合に、前記サージ吸収回路の動作をオンにしてもよい。

このようにすれば、オフ期間内に設定された判定期間において、端子電圧が判定電圧よりも継続して低くなった場合に、サージ吸収回路の動作がオンになり、過電圧のサージが吸収されるようになる。従って、オフ期間の全期間に亘って、端子電圧と判定電圧を比較したのでは、端子電圧異常を適切に判定できないような場合でも、判定期間をオフ期間内の所与の期間に限定することで、これに対処することが可能になる。従って、より適切で正確な端子電圧異常の判定が可能になる。

また本発明の一態様では、前記判定期間のタイミング情報を記憶する判定タイミングレジスターを含んでもよい。

このようにすれば、オフ期間内のいずれのタイミングに判定期間を設定して、端子電圧と判定電圧を比較するのかを、判定タイミングレジスターを用いて設定することが可能になる。従って、回路装置の個体差等に応じた適切な判定期間を設定して、端子電圧異常の判定を実現できるようになるため、個体差による判定結果のバラツキの抑制等を図れる。

また本発明の一態様では、前記判定電圧の電圧レベルの設定情報を記憶する判定電圧設定レジスターを含んでもよい。

このようにすれば、いずれの電圧レベルの判定電圧を用いて、端子電圧との比較を行うのかを、判定電圧設定レジスターを用いて設定することが可能になる。従って、回路装置の個体差等に応じた適切な判定電圧を設定して、端子電圧異常の判定を実現できるようになるため、個体差による判定結果のバラツキの抑制等を図れる。

また本発明の一態様では、前記制御回路は、前記駆動トランジスターの第ｍのオフ期間〜第ｍ＋ｎ（ｍ、ｎは１以上の整数）のオフ期間において前記端子電圧異常が検出された場合に、前記サージ吸収回路の動作をオンにしてもよい。

このようにすれば、第ｍ〜第ｍ＋ｎのオフ期間に亘って例えば連続して端子電圧異常が検出された場合に、サージ吸収回路の動作がオンになる。従って、例えばノイズ等が原因で、端子電圧異常の誤検出が発生して、サージ吸収回路の動作がオンになってしまうような事態を効果的に抑制できる。

また本発明の一態様では、前記端子電圧異常の検出回数に対応するｎ＋１の情報を記憶する検出回数レジスターを含んでもよい。

このようにすれば、回路装置の個体差等に応じた適切な検出回数を設定して、端子電圧異常の判定を実現できるようになる。

また本発明の一態様では、前記出力端子は、前記駆動トランジスターの前記オフ期間において前記インダクターに流れる電流が流れるダイオードのカソードが接続される端子であってもよい。

このようにすれば、例えば当該ダイオードの接続不良等が原因で、当該ダイオードを介した電流経路が遮断されることなどで、端子電圧異常が発生した場合にも、この端子電圧異常を検出して、サージ吸収回路の動作をオンにできるようになる。

また本発明の一態様では、前記出力端子にカソードが接続される保護ダイオードを有する保護素子を含み、前記ダイオードは、ショットキーバリアダイオードであり、前記保護ダイオードの順方向電圧は、前記ショットキーバリアダイオードの順方向電圧よりも高くてもよい。

このようにすれば、駆動トランジスターのオフ期間において、接続不良等のあったショットキーバリアダイオードの代わりに、保護素子の保護ダイオードに電流が流れてしまった場合にも、ショットキーバリアダイオードと保護ダイオードの順方向電圧の違いを有効利用して、端子電圧異常を検出することが可能になる。

また本発明の一態様では、前記検出回路は、前記駆動トランジスターの前記オフ期間において前記端子電圧が負電圧になることにより高電位側電源から前記出力端子に流れる電流を用いて、前記端子電圧異常を検出してもよい。

このようにすれば、端子電圧が負電圧になることにより高電位側電源から出力端子に流れる電流を有効利用して、検出回路により端子電圧異常を検出することが可能になる。

また本発明の一態様では、前記端子電圧異常が検出されたことを通知する異常検出情報が出力されてもよい。

このようにすれば、端子電圧異常が検出されたことを、異常検出情報を用いて外部装置に通知できるようになる。従って、外部装置は、この異常検出情報を用いて、端子電圧異常が原因でサージ吸収回路の動作がオンになったことを確認できるようになる。

また本発明の一態様では、前記制御回路は、前記駆動トランジスターの前記オフ期間において前記端子電圧異常が検出された場合に、前記駆動トランジスターの前記オンオフ動作を停止してもよい。

このようにすれば、端子電圧異常が検出されると、駆動トランジスターのオンオフ動作が停止するようになり、それ以降の端子電圧異常の発生を抑制できる。従って、駆動トランジスターの出力端子に端子電圧異常が発生した場合にも、回路装置の回路素子の劣化や破壊等を効果的に抑制できる回路装置等の提供が可能になる。

また本発明の他の態様は、上記のいずれかに記載の回路装置を含むことを特徴とする電子機器。

本実施形態の回路装置の構成例。 本実施形態の回路装置が適用されたスイッチングレギュレーターの構成例。 端子電圧異常についての説明図。 本実施形態の動作を説明する信号波形図。 本実施形態の動作を説明する信号波形図。 サージ吸収回路の第１の構成例。 サージ吸収回路の第２の構成例。 本実施形態の回路装置の詳細な構成例。 判定回路の詳細な構成例。 本実施形態の動作を説明する信号波形図。 本実施形態の動作を説明する信号波形図。 検出回路の第１の構成例。 検出回路の第２の構成例。 電源投入後に実行される検査モードの説明図。 異常検出情報の出力手法の説明図。 異常検出情報の出力手法の説明図。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．回路装置
図１に本実施形態の回路装置の基本的な構成例を示す。図１の回路装置は、駆動トランジスターＳＷＴと制御回路１０と検出回路３０とサージ吸収回路４０を含む。また回路装置は保護素子ＰＲ、出力端子ＴＳＷ、電源端子ＴＶＢを含むことができる。なお本実施形態の回路装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

駆動トランジスターＳＷＴ（スイッチングトランジスター）は、インダクターＬに対する駆動電流を出力端子ＴＳＷに出力する。例えば出力電圧ＶＳＷ（駆動電圧）を出力端子ＴＳＷに出力して、インダクターＬを駆動する。この駆動トランジスターＳＷＴは、例えばＰ型のトランジスター（ＭＯＳトランジスター）により実現でき、そのゲートには制御回路１０からの制御信号ＣＴが入力される。駆動トランジスターＳＷＴのソースには、電源端子ＴＶＢを介して高電位側の電源電圧ＶＢが供給される。駆動トランジスターＳＷＴのドレインは、出力端子ＴＳＷのノードＮＳＷに接続される。

制御回路１０は、回路装置の各種の制御や各種の処理を行う。具体的には制御回路１０は、駆動トランジスターＳＷＴのオンオフ動作を制御する。例えば制御回路１０は、駆動トランジスターＳＷＴがオン期間とオフ期間を繰り返すよう制御する。即ち、オンオフの制御信号ＣＴを駆動トランジスターＳＷＴのゲートに出力して、駆動トランジスターＳＷＴをオン又はオフにする制御を行う。制御回路１０は、例えばゲートアレイ等の自動配置配線手法で生成されたロジック回路や、或いはマイクロコンピューターなどの各種のプロセッサーにより実現できる。

検出回路３０は各種の検出処理を行う。例えば端子電圧ＶＳＷの検出を行う。具体的には検出回路３０は、出力端子ＴＳＷの端子電圧ＶＳＷ（駆動トランジスターＳＷＴの出力電圧）の異常検出を行う。例えば端子電圧ＶＳＷが、異常な電圧値の負電圧（絶対値が所定値以上の負電圧）になったか否かを検出する。例えば検出回路３０は、端子電圧ＶＳＷが、後述する判定電圧（例えば−０．５Ｖ程度）よりも低くなったか否かを検出する。そして制御回路１０は、駆動トランジスターＳＷＴのオフ期間内における判定期間において端子電圧ＶＳＷが判定電圧よりも低くなったことが検出された場合（継続して低くなったことが検出された場合）に、端子電圧異常が発生したと判断する。この検出回路３０は、後述するように、駆動トランジスターＳＷＴのオフ期間において端子電圧ＶＳＷが負電圧になることにより高電位側の電源ＶＢから出力端子ＴＳＷ側に流れる電流を用いて、端子電圧異常を検出している。なお、本実施形態では、ＶＳＷを、適宜、出力電圧と呼んだり、端子電圧と呼ぶこととする。

サージ吸収回路４０は例えば出力端子ＴＳＷに接続される。このサージ吸収回路４０は、出力端子ＴＳＷに発生した過電圧（回路装置の定格を超える電圧）のサージ（瞬間的な電位変化）を吸収（サージに起因する電荷を放電）する回路である。例えばサージ吸収回路４０は放電回路４２を含む。放電回路４２は、低電位側電源（ＧＮＤ）側から出力端子ＴＳＷ側に放電電流（電荷）を流す回路である。具体的には放電回路４２は、駆動トランジスターＳＷＴのオフ期間において端子電圧異常が検出された場合に、低電位側電源側から出力端子ＴＳＷ側に放電電流を流す。

保護素子ＰＲ（内部保護素子）は、回路装置の保護用（静電気保護、過電流吸収）の素子である。図１では、例えばゲートとソースが接続されてオフ状態に設定されたＮ型のトランジスター（ＭＯＳトランジスター）が保護素子ＰＲとして用いられる。保護ダイオードＤＩは、このＮ型のトランジスターのボディーダイオード（寄生ダイオード）である。このように保護素子ＰＲは、出力端子ＴＳＷにカソードが接続される保護ダイオードＤＩを有している。ダイオードＤＩのアノードは例えば低電位側電源（ＧＮＤ）のノードに接続される。低電位側電源のノードから出力端子ＴＳＷのノードＮＳＷへ向かう方向が、ダイオードＤＩの順方向となる。なお保護素子ＰＲは図１の構成の素子に限定されず、例えば出力端子ＴＳＷと低電位側電源との間に保護ダイオードＤＩを形成するような種々のタイプの保護素子を採用できる。

電源端子ＴＶＢ、出力端子ＴＳＷは、回路装置の外部接続端子（パッド、ピン）である。これらのＴＶＢ、ＴＳＷの端子は、回路装置が実装される回路基板上の配線に接続される。そして当該配線を介して回路装置の外部装置と電気的に接続される。

出力端子ＴＳＷは、ダイオードＳＢのカソードが接続される端子となっている。即ち、外付け部品であるダイオードＳＢは、回路装置と共に回路基板に実装され、このダイオードＳＢのカソードが、回路基板上の配線を介して出力端子ＴＳＷに接続される。ダイオードＳＢのアノードは例えば低電位側電源のノードに接続される。低電位側電源のノードから出力端子ＴＳＷのノードＮＳＷへ向かう方向が、ダイオードＳＢの順方向となる。

ダイオードＳＢは、駆動トランジスターＳＷＴのオフ期間においてインダクターＬに流れる電流が流れる。例えば駆動トランジスターＳＷＴのオン期間においては、駆動トランジスターＳＷＴからの駆動電流がインダクターＬに供給される。一方、駆動トランジスターＳＷＴのオフ期間においては、インダクターＬに蓄えられた電流（磁気エネルギーとして蓄積された電流）がダイオードＳＢを流れる。即ち、オン期間において駆動トランジスターＳＷＴからの駆動電流が流れることで、インダクターＬに磁気エネルギーが蓄積される。この磁気エネルギーに基づく電流が、オフ期間おいて、低電位側電源（ＧＮＤ）からダイオードＳＢを介してインダクターＬに流れる。

ダイオードＳＢは、例えばショットキーバリアダイオード（ショットキー接続素子）である。ショットキーバリアダイオードは、金属と半導体との接続によって生じるショットキー障壁を利用したダイオードである。ショットキーバリアダイオードでは、多数キャリアによる動作のため、ＰＮ接合ダイオードに比べて順方向電圧（順方向での電圧降下）が低く、スイッチング速度（電子移動度）が高いという特徴がある。このように、順方向電圧が低いダイオードＳＢを用いれば、例えばスイッチングレギュレート動作を行う際における電力損失を最小限に抑えることができるという利点がある。

そして本実施形態では、保護ダイオードＤＩの順方向電圧は、ショットキーバリアのダイオードＳＢの順方向電圧よりも高くなっている。一例として、例えばＰＮ接合のダイオードＤＩの順方向電圧を０．６Ｖ程度とした場合に、ショットキーバリアのダイオードＳＢの順方向電圧は、例えば０．４Ｖ程度（０．２Ｖ〜０．５Ｖ程度）になる。

図２は、本実施形態の回路装置が適用されたスイッチングレギュレーターの構成例を示す図である。なお、本実施形態の回路装置が適用されるスイッチングレギュレーターは図２の構成には限定されず、図２とは異なる種々の構成のスイッチングレギュレーターに本実施形態は適用可能である。また本実施形態の回路装置が適用される回路は、スイッチングレギュレーターには限定されず、インダクターを用いた電源回路や駆動回路などの種々の回路に本実施形態は適用可能である。

図２では、本実施形態の回路装置と、外付け部品として設けられたインダクターＬ（コイル）及びキャパシターＣ（コンデンサー）及びダイオードＳＢ及び抵抗ＲＦ１、ＲＦ２とにより、スイッチングレギュレーターが構成されている。このスイッチングレギュレーターは、ＰＷＭ信号（Pulse Width Modulation）に基づいて、電源電圧ＶＯＵＴを生成するためのスイッチングレギュレート動作を行う。具体的には回路装置には、電源端子ＴＶＢを介して電源電圧ＶＢが供給され、駆動トランジスターＳＷＴ（スイッチングトランジスター）がオン・オフされるスイッチングレギュレート動作により、電源電圧ＶＢを降圧した電源電圧ＶＯＵＴがノードＮＯＵＴに生成される。この電源電圧ＶＯＵＴは、外部の負荷９０（外部装置等）に供給される。

例えば、駆動トランジスターＳＷＴは、クロック信号に基づくＰＷＭ信号によりオン・オフされる。駆動トランジスターＳＷＴがオン・オフされることで、断続された直流電圧の出力信号ＱＳＷ（ＶＳＷ）が、回路装置の出力端子ＴＳＷを介して外部に出力される。この出力信号ＱＳＷは、駆動トランジスターＳＷＴのオン期間において電源電圧ＶＢになる信号である。この出力信号ＱＳＷが、インダクターＬとキャパシターＣから構成されるＬＣ回路に入力されることで、ノードＮＯＵＴに、電源電圧ＶＢを降圧した電源電圧ＶＯＵＴが生成される。

例えば駆動トランジスターＳＷＴのオン期間においては、出力信号ＱＳＷとして電源電圧ＶＢが出力され、インダクターＬにおいて電気エネルギーが磁気エネルギーに変換されて蓄積される。一方、駆動トランジスターＳＷＴのオフ期間においては、出力信号ＱＳＷのノードＮＳＷはハイインピーダンス状態になり、インダクターＬに蓄えられた磁気エネルギーが電気エネルギーとしてダイオードＳＢを介して放電される。このオン期間とオフ期間の時間比であるデューティー比により、電源電圧ＶＯＵＴの大きさが設定される。

具体的には、抵抗ＲＦ１、ＲＦ２により構成される電圧分割回路９２が、電源電圧ＶＯＵＴを電圧分割したフィードバック電圧ＶＦＢを生成する。抵抗ＲＦ１、ＲＦ２は、電源電圧ＶＯＵＴのノードＮＯＵＴと低電位側電源（ＧＮＤ）のノードとの間に直列接続される。これらの抵抗ＲＦ１、ＲＦ２により電圧分割された電圧（ノードＮＦＢの電圧）が、フィードバック電圧ＶＦＢとして、回路装置の端子ＴＦＢを介して制御回路１０に入力される。制御回路１０では、例えば基準電圧とフィードバック電圧ＶＦＢの比較処理が行われ、比較処理の結果に基づいてＰＷＭ信号である制御信号ＣＴが生成される。そして制御信号ＣＴに基づいて駆動トランジスターＳＷＴのオンオフ動作が行われることで、定電圧の電源電圧ＶＯＵＴがノードＮＯＵＴに生成されるようになる。

このように本実施形態では、回路基板（モジュール）に対してダイオードＳＢが実装されるが、このダイオードＳＢが、ハンダ不良や断線などの実装不良で接続不良になった場合（電気的に非接続になった場合）には、誘導性負荷であるインダクターＬにより、出力端子ＴＳＷに大きな負電圧のサージ（回路装置の定格を超える瞬間的な電位変化）が印加されるおそれがある。このような負電圧のサージは、回路装置の定格の仕様において想定されていないものであるため、回路装置の劣化や破壊や信頼性の低下等を招くおそれがある。

即ち、ダイオードＳＢが接続不良等でオープン状態になると、駆動トランジスターＳＷＴのオフ期間において、負側の振幅が大きくなってしまう。これにより駆動トランジスターＳＷＴのドレイン電圧が負電圧側に大きく低下する。そして例えばオン期間等においては、駆動トランジスターＳＷＴのソースとドレイン間に過大な電圧が印加されて、劣化又は破壊してしまう。

ここで図１に示すように、回路装置には保護素子ＰＲが設けられており、この保護素子ＰＲのダイオードＤＩ（ボディダイオード、寄生ダイオード）のカソードが出力端子ＴＳＷに接続されている。従って、ダイオードＳＢの接続不良により、駆動トランジスターＳＷＴのオフ期間において出力端子ＴＳＷに大きな負電圧のサージが印加されても、この負電圧のサージに基づく過電流を、保護素子ＰＲのダイオードＤＩにより吸収することも可能である。即ち、ＧＮＤ（ＶＳＳ）から出力端子ＴＳＷ側にダイオードＤＩを介して電流が流れることで、負電圧のサージに基づく過電流を吸収して、回路装置の劣化や破壊を抑制する。

しかしながら、外付けのショットキーバリアのダイオードＳＢは、例えばスイッチングレギュレート動作時におけるロスを少なくするために、その順方向電圧は小さく、大電流のスイッチング電流が流れることが想定されているダイオードである。これに対して保護素子ＰＲのダイオードＤＩは、その順方向電圧も大きく、ダイオードＳＢに比べて、流れることが想定されている電流の値も小さい。従って、ダイオードＤＩだけでは、出力端子ＴＳＷに印加された大きな負電圧のサージを吸収できない。

例えば図３は、出力端子ＴＳＷの端子電圧ＶＳＷの波形を示すものである。波形ＷＶＳ（破線）は、ダイオードＳＢが正常に接続されている場合の波形であり、波形ＷＶＰ（実線）は、接続不良等によりダイオードＳＢが外れている場合の波形である。

ダイオードＳＢが正常に接続されている場合、駆動トランジスターＳＷＴがオンするオン期間ＴＯＮにおいて、端子電圧ＶＳＷは電源電圧ＶＢまで上昇する。そして、このオン期間ＴＯＮから、駆動トランジスターＳＷＴがオフするオフ期間ＴＯＦに切り替わると、インダクターＬ（誘導性負荷）に流れる電流により、端子電圧ＶＳＷは、負電圧である電圧ＶＦＳまで下がる。この電圧ＶＦＳはショットキーバリアのダイオードＳＢの順方向電圧に対応する電圧である。その後、時間の経過により端子電圧ＶＳＷが徐々に上昇することで、正常時には図３に示すような波形ＷＶＳになる。

一方、ダイオードＳＢが、実装時に接続不良になった場合や、不完全な接続実装状態において市場において断線してしまった場合等においては、駆動トランジスターＳＷＴのオフ期間において、インダクターＬに流れる電流は、保護素子ＰＲのダイオードＤＩを経由したもののみとなる。

そして、保護素子ＰＲのダイオードＤＩの順方向電圧は、ショットキーバリアのダイオードＳＢの順方向電圧よりも大きい。このため波形ＷＶＰでは、駆動トランジスターＳＷＴのオン期間ＴＯＮからオフ期間ＴＯＦに切り替わった場合に、端子電圧ＶＳＷは、ダイオードＤＩの順方向電圧に対応する電圧ＶＦＰまで下がる。この電圧ＶＦＰは、波形ＷＶＳにおける電圧ＶＦＳよりも、負方向側に低い電圧となる。その後、時間の経過により端子電圧ＶＳＷが徐々に上昇することで、ダイオードＳＢの接続不良時には波形ＷＶＰになる。

図３から明らかなように、ダイオードＳＢの接続不良時には、オフ期間ＴＯＦにおいて、端子電圧ＶＳＷが負電圧方向に大きく振れ、出力端子ＴＳＷに大きな負電圧のサージが印加されてしまう。そして、この負電圧のサージが、例えば複数回、連続で印加されると、駆動トランジスターＳＷＴが経時劣化で破壊に至る現象が発生してしまう。

例えば回路装置が組み込まれる電子機器の完成体からみた場合、ダイオードＳＢの接続不良で回路装置（ＩＣ）が破壊されるのは、大きな問題となる。このため、ダイオードＳＢの接続不良が起こらないように、実装後の検査を充実するにしても、検査等で回路装置が破壊されてしまうことがあると、修復に大きな手間を要し、且つ、コストアップの要因となる。また、出荷検査を通過し、市場に出た後に、ダイオードＳＢの接続不良が顕在化した場合、対応に更に大きな工数やコストがかかってしまう。また、ダイオードＳＢに接続不良はあるが、当該接続が完全には断線してない場合にも、負電圧のサージが繰り返し印加されると、回路装置の駆動トランジスターＳＷＴ等が徐々に壊れて行き、信頼性が大幅に低下してしまう。

そこで本実施形態では図１の検出回路３０が、出力端子ＴＳＷの端子電圧ＶＳＷの異常検出を行う。そして制御回路１０が、駆動トランジスターＳＷＴのオフ期間ＴＯＦにおいて端子電圧異常が検出された場合に、サージ吸収回路４０の動作をオンにする。具体的には制御回路１０は、端子電圧異常が検出された場合に、サージ吸収の動作を指示する制御信号ＣＳをアクティブ（例えばＨレベル）にして、サージ吸収回路４０の動作をオンにする。これにより、出力端子ＴＳＷに発生した過電圧のサージを、サージ吸収回路４０に吸収させる。そして、例えば、それ以降は（それ以降のオフ期間では）、サージ吸収回路４０の動作を例えば常時オンにして、負電圧のサージが出力端子ＴＳＷに印加されないようにする。なお、対象となるオフ期間又は当該オフ期間を含む複数のオフ期間においてだけ、サージ吸収回路４０の動作をオンにしてもよい。

具体的には、図３の波形ＷＶＰのように、オフ期間ＴＯＦにおいて出力端子ＴＳＷに過度の負電圧のサージが印加される端子電圧異常が検出された場合には、サージ吸収回路４０の動作をオン（イネーブル）にする。そして、動作がオンになったサージ吸収回路４０による放電動作により、負電圧のサージを吸収する。例えば吸収回路４０の放電回路４２が低電位側電源（ＧＮＤ）側から出力端子ＴＳＷ側に放電電流（電荷）を流す放電動作を行うことで、負電圧のサージの電圧レベルの絶対値を低下させる。

このようにサージ吸収回路４０が動作することで、出力端子ＴＳＷに印加される負電圧（広義には過電圧）のサージの電圧レベルの絶対値が小さくなる。そして、それ以降は、サージ吸収回路４０の動作を例えば常時オンにして、大きな振幅の負電圧のサージが駆動トランジスターＳＷＴのドレイン等に印加されないようする。このようにすれば、負電圧のサージが駆動トランジスターＳＷＴに及ぼすストレス等の悪影響を大幅に低減できる。これにより、負電圧のサージによる駆動トランジスターＳＷＴ等の劣化や破壊も抑制され、回路装置の破壊前の修理等が可能になり、信頼性を大幅に向上できるようになる。

また本実施形態では、このような端子電圧異常の検出を、回路装置の動作中において、常時に行うことが可能になる。従って、例えば、初期不良としては、ダイオードＳＢの接続不良は無かったが、製品の使用期間の経過に伴い、ダイオードＳＢの接続不良が顕在化したような場合にも、当該接続不良による負電圧のサージを検出して、サージ吸収回路４０を動作させることができる。従って、経時変化等による回路装置の劣化や破壊等も抑制することが可能になる。なお、本実施形態では、端子電圧異常が負電圧のサージによる場合での本実施形態の手法の適用例を主に説明するが、本実施形態の手法はこれに限定されない。例えば正電圧のサージによる端子電圧異常の検出や判定に対しても、本実施形態の手法は適用可能である。

図４は本実施形態の回路装置の動作を説明する信号波形図である。図４に示すように、駆動トランジスターＳＷＴのゲートに入力される制御信号ＣＴがＬレベルになると、Ｐ型の駆動トランジスターＳＷＴがオンになる。一方、制御信号ＣＴがＨレベルになると、駆動トランジスターＳＷＴはオフになる。そして駆動トランジスターＳＷＴのオン期間ＴＯＮとオフ期間ＴＯＦが繰り返されることで、スイッチングレギュレーターのスイッチングレギュレート動作が実現される。具体的には、図３の電源電圧ＶＯＵＴの電圧値は、オン期間ＴＯＮとオフ期間ＴＯＦのデューティー比により設定される。例えばデューティー比が１／３となるＰＷＭ制御を行えば、電源電圧ＶＢ（例えば３．３Ｖ）を１／３に降圧した電源電圧ＶＯＵＴ（例えば１．１Ｖ）を生成できるようになる。

そして図４のＥ１では端子電圧異常が検出されている。即ちダイオードＳＢの接続不良等により、図３の波形ＷＶＰに示すような大きな負電圧のサージが出力端子ＴＳＷに印加されていることが検出されている。例えば後述するように、端子電圧ＶＳＷが判定電圧よりも低くなったことか検出された場合に、端子電圧異常が発生したと判定される。具体的には、駆動トランジスターＳＷＴのオフ期間ＴＯＦ内に設定された判定期間において、端子電圧ＶＳＷが判定電圧よりも継続して低くなったことが検出された場合に、端子電圧異常が発生したと判定される。

このような端子電圧異常が検出されると、その検出結果がラッチ信号ＬＴによりラッチされ、Ｅ２に示すように端子電圧異常の検出信号ＱＤがＨレベル（アクティブ）になる。このように端子電圧異常が発生すると、Ｅ３に示すようにサージ吸収回路４０の動作がオンになる。そして動作がオンになったサージ吸収回路４０の放電回路４２が、低電位側電源（ＧＮＤ）から出力端子ＴＳＷ側に電荷を放電する放電動作を行うことで、負電圧のサージを吸収して、当該サージの振幅を最小限にする。

そして、例えば次のオフ期間やそれ以降のオフ期間においても、サージ吸収回路４０の動作をオンにして、負電圧のサージを吸収する動作を行わせる。なお、サージ吸収回路４０の動作がオンになると、端子電圧ＶＳＷの波形も実際には変化するが、図４のＥ１ではこの波形変化を省略して示している。

図５は本実施形態の回路装置の変形例の動作を説明する信号波形図である。図５では、端子電圧異常が１回検出されただけでは、サージ吸収回路４０の動作はオンにならず、複数回検出された場合に、サージ吸収回路４０の動作をオンにする手法を採用している。

例えば図５では、Ａ１に示すように１回目のオフ期間において端子電圧異常が検出され、その検出結果がラッチ信号ＬＴによりラッチされ、Ａ２に示すように端子電圧異常の検出信号ＱＤがＨレベルになっている。その後、Ａ３に示すように、次の２回目のオフ期間においても端子電圧異常が検出されており、その検出結果がラッチ信号ＬＰによりラッチされている。これにより、Ａ４に示すように端子電圧異常の検出信号ＱＤがＨレベルになると、Ａ５に示すようにサージ吸収回路４０の動作がオンになる。即ち、Ａ２、Ａ４のように端子電圧異常が２回検出された場合に、サージ吸収回路４０の動作がオンになる。つまり、端子電圧異常が複数回検出された場合に、サージ吸収回路４０が動作オフの状態から動作オンの状態に移行する。そして、例えば次のオフ期間やそれ以降のオフ期間においても、サージ吸収回路４０の動作をオンにして、負電圧のサージを吸収する動作を行わせる。なお図５のＡ３においてもサージ吸収による波形変化を省略して示している。

以上のように本実施形態によれば、駆動トランジスターＳＷＴのオフ期間ＴＯＦにおいて、出力端子ＴＳＷに定格を超えるような負電圧のサージが印加された場合にも、この負電圧のサージによる端子電圧異常を検出回路３０により検出して、動作がオンになったサージ吸収回路４０により、負電圧のサージを吸収して、サージの振幅を小さくする。従って、ダイオードＳＢが実装不良により外れることなどが原因で、出力端子ＴＳＷに大きな負電圧のサージがかかった場合に、これを検出して、サージ吸収回路４０によりサージを吸収できる。従って、駆動トランジスターＳＷＴに加わるストレスを小さくできるため、回路装置の劣化や破壊等を抑制でき、信頼性等を向上できるようになる。

また図５では、駆動トランジスターＳＷＴの第１のオフ期間〜第２オフ期間（広義には第ｍ〜第ｍ＋ｎのオフ期間。ｍ、ｎは１以上の整数）において端子電圧異常が検出された場合に、サージ吸収回路４０の動作をオンにしている。つまり、端子電圧異常の検出回数が複数回（ｎ＋１回）になった場合、サージ吸収回路４０を動作させる。このようにすれば、端子電圧ＶＳＷに重畳したノイズ等が原因で、端子電圧異常が誤って検出されてしまった場合にも、これに対処することが可能になる。即ち、端子電圧異常の誤検出が原因で、不必要にサージ吸収回路４０が動作してしまうような事態を防止でき、回路装置の安定動作を実現できるようになる。

なお本実施形態では、制御回路１０は、駆動トランジスターＳＷＴのオフ期間ＴＯＦにおいて端子電圧異常が検出された場合に、駆動トランジスターＳＷＴのオンオフ動作を停止してもよい。例えば制御回路１０は、駆動トランジスターＳＷＴのオフ期間ＴＯＦにおいて出力端子ＴＳＷの端子電圧異常が検出された場合に、駆動トランジスターＳＷＴのオフ期間ＴＯＦからオン期間ＴＯＮへの切り替えを停止する。例えば駆動トランジスターＳＷＴを常時オフ状態にして、駆動トランジスターＳＷＴがオンオフ動作しないようにする。

例えば図２のスイッチングレギュレーターでは、駆動トランジスターＳＷＴがオンオフ動作することで、定電圧の電源電圧ＶＯＵＴが生成されるスイッチングレギュレート動作が実現されているが、端子電圧異常が検出された場合には、このオンオフ動作を停止する。このようにオンオフ動作を停止すれば、それ以降は、駆動トランジスターＳＷＴがオンからオフに切り替わる動作は行われなくなり、図３に示すようなオン期間ＴＯＮからオフ期間ＴＯＦに切り替わることで生じる負電圧のサージが発生しなくなる。これにより、負電圧のサージによる駆動トランジスターＳＷＴ等の劣化や破壊も抑制され、回路装置の信頼性の向上等を図れるようになる。

図５を例にとれば、Ａ２、Ａ４のように端子電圧異常が２回検出された場合に、Ａ６に示すように駆動トランジスターＳＷＴのオンオフ動作が停止する。つまり、端子電圧異常が複数回検出された場合に、駆動トランジスターＳＷＴの動作が、動作イネーブル状態から動作停止状態に移行する。

このようにすれば、ダイオードＳＢが実装不良により外れることなどが原因で、出力端子ＴＳＷに大きな負電圧のサージがかかった場合に、これを検出して駆動トランジスターＳＷＴの動作を停止できるため、回路装置の劣化や破壊等を抑制でき、信頼性等を向上できるようになる。

例えば、サージ吸収回路４０によるサージ吸収動作により、回路装置の劣化や破壊等を抑制できるが、端子電圧異常が検出された後も、駆動トランジスターＳＷＴのオンオフ動作が繰り返されると、無駄な電力消費が生じてしまうという問題点がある。また、サージ吸収回路４０によるサージ吸収動作だけでは、駆動トランジスターＳＷＴに加わるストレスを完全には除去できない可能性があるという問題点もある。この点、端子電圧異常が検出された場合に、駆動トランジスターＳＷＴのオンオフ動作を停止する手法を採用すれば、上記問題点を解消できる。

また図５では、駆動トランジスターＳＷＴの第１のオフ期間〜第２オフ期間（第ｍ〜第ｍ＋ｎのオフ期間）において端子電圧異常が検出された場合に、駆動トランジスターＳＷＴのオンオフ動作を停止している。つまり、端子電圧異常の検出回数が複数回（ｎ＋１回）になった場合、オンオフ動作を停止している。このようにすれば、端子電圧ＶＳＷに重畳したノイズ等が原因で、端子電圧異常が誤って検出されてしまった場合にも、これに対処することが可能になる。即ち、端子電圧異常の誤検出が原因で駆動トランジスターＳＷＴの動作が停止してしまうような事態を防止でき、回路装置の安定動作を実現できるようになる。

なお図５では、端子電圧異常が検出された場合に、Ａ５、Ａ６に示すように、サージ吸収回路５０の動作をオンにするサージ吸収動作オン制御と、駆動トランジスターＳＷＴのオンオフ動作を停止するオンオフ動作停止制御の両方を行っているが、本実施形態はこれに限定されない。例えば端子電圧異常が検出された場合に、サージ吸収動作オン制御とオンオフ動作停止制御のいずれか一方のみを行うようにしてもよい。或いは、サージ吸収動作オン制御については、図５のＡ２に示すように端子電圧異常が１回検出されただけで行うようにし、オンオフ動作停止制御については、Ａ４に示すように端子電圧異常が複数回検出されたことを条件に行うようにしてもよい。

また図６、図７にサージ吸収回路４０の詳細な構成例を示す。サージ吸収回路４０は、端子電圧異常が検出された場合に、低電位側電源（ＧＮＤ）側から出力端子ＴＳＷ側に放電電流を流す放電回路４２を含んでいる。そして図６では、この放電回路４２は、低電位側電源側から出力端子ＴＳＷ側に放電電流を流すバイポーラートランジスターＢＰＤを含んでいる。

このバイポーラートランジスターＢＰＤは、例えばＮＰＮ型のトランジスターであり、エミッターが出力端子ＴＳＷのノードＮＳＷに接続され、コレクターが低電位側電源（ＧＮＤ）のノードに接続されている。そして、ベースが、動作オン制御用のトランジスターＴＲのドレインのノードに接続されている。トランジスターＴＲは例えばＮ型のトランジスター（ＭＯＳトランジスター）であり、そのゲートに制御回路１０からの制御信号ＣＳが入力され、そのソースは低電位側電源のノードに接続される。なお、バイポーラートランジスターＢＰＤのベースとノードＮＳＷの間に設けられる抵抗ＲＵは、トランジスターＴＲのオフ時にベース電位がフローティング状態にならないようにするためのプルアップ抵抗である。

そして制御回路１０は、駆動トランジスターＳＷＴのオフ期間において端子電圧異常が検出されると、制御信号ＣＳをＨレベル（アクティブ）にする。これにより、Ｎ型のトランジスターＴＲがオンになり、バイポーラートランジスターＢＰＤがオンになることで、バイポーラートランジスターＢＰＤにより構成される放電回路４２の放電動作が行われる。この放電動作によって、バイポーラートランジスターＢＰＤのコレクター（ＧＮＤ）からエミッター（ＴＳＷ）に放電電流が流れることで、負電圧のサージの吸収動作が実現される。即ち、図３の負電圧のサージ（ＷＶＰ）の振幅が減少し、駆動トランジスターＳＷＴに加わるストレスを低減できる。

図７では、放電回路４２が、ダーリントン接続された複数のバイポーラートランジスターＢＰＤ１、ＢＰＤ２、ＢＰＤ３により構成されている。またバイポーラートランジスターＢＰＤ３のベースとノードＮＳＷの間に設けられる抵抗ＲＵ３は、トランジスターＴＲのオフ時にベース電位がフローティング状態にならないようにするためのプルアップ抵抗である。図７においても、端子電圧異常が検出されて、制御回路１０からの制御信号ＣＳがＨレベルになると、トランジスターＴＲがオンになることで、ダーリントン接続されたバイポーラートランジスターＢＰＤ１、ＢＰＤ２、ＢＰＤ３がオンになる。これにより、放電回路４２の放電動作による放電電流が流れることで、負電圧のサージの吸収動作が実現される。

なお、サージ吸収回路４０の構成は図６、図７に限定されず、種々の変形実施が可能である。例えばサージ吸収回路４０としては、端子電圧異常が検出された場合に過電圧のサージを吸収するための放電動作を行う種々の構成の回路を採用できる。例えばバイポーラートランジスター以外の回路素子を用いて当該放電動作を実現してもよい。

２．詳細な構成例
図８に本実施形態の回路装置の詳細な構成例を示す。なお本実施形態の回路装置は図８の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

図８の構成例では、制御回路１０、検出回路３０、駆動トランジスターＳＷＴに加えて、判定タイミングレジスター５０、検出回数レジスター５２、判定電圧設定レジスター５４が更に設けられている。これらのレジスターは例えばフリップフロップ回路やＲＡＭなどの記憶装置により実現できる。

図８では制御回路１０は、駆動トランジスターＳＷＴのオフ期間内に設定された判定期間（後述する図１１のＴＤＴ）において端子電圧ＶＳＷが判定電圧（図１１のＶＴ）よりも継続して低くなる端子電圧異常が検出された場合に、サージ吸収回路４０の動作をオンにする。或いは、駆動トランジスターＳＷＴのオンオフ動作を停止する。この場合に判定タイミングレジスター５０は、判定期間のタイミング情報を記憶する。判定期間のタイミング情報は、例えば判定期間の開始タイミング（図１１のｔ１）や判定期間の長さ（ｔ２）などの設定情報である。

また判定電圧設定レジスター５４は、判定電圧（ＶＴ）の電圧レベルの設定情報を記憶する。これにより判定電圧の可変設定が可能になる。そして検出回路３０は、判定電圧設定レジスター５４の設定情報により設定される判定電圧で、端子電圧異常の検出処理を行う。即ち検出回路３０は、判定電圧設定レジスター５４により設定された判定電圧（ＶＴ）よりも端子電圧ＶＳＷが低くなったか否かを判定できるようになる。

また検出回数レジスター５２は、端子電圧異常の検出回数の情報を記憶する。即ち本実施形態では図５で説明したように、端子電圧異常が連続して複数回検出された場合に、サージ吸収回路４０の動作をオンにする。つまり、駆動トランジスターの第ｍ〜第ｍ＋ｎのオフ期間（図５では第１〜第２のオフ期間）において端子電圧異常が検出された場合に、サージ吸収回路４０の動作をオンにする。或いは、駆動トランジスターＳＷＴのオンオフ動作を停止する。この場合に検出回数レジスター５２は、端子電圧異常の検出回数に対応するｎ＋１の情報を記憶することになる。

制御回路１０は、スイッチ制御回路１２、動作制御回路１４、判定回路１６を含む。スイッチ制御回路１２は、駆動トランジスターＳＷＴをオンオフ動作させるためのスイッチ制御を行う。即ち、スイッチ制御回路１２は、図４、図５で説明した制御信号ＣＴを駆動トランジスターＳＷＴのゲートに出力して、駆動トランジスターＳＷＴをオン又はオフにする制御を行う。図２で説明したスイッチングレギュレーターへの適用例の場合には、スイッチ制御回路１２は、フィードバック電圧ＶＦＢに基づいて、ＰＷＭ信号の制御信号ＣＴを生成して、駆動トランジスターＳＷＴのゲートに出力する。

動作制御回路１４は、スイッチ制御回路１２、判定回路１６、検出回路３０などの動作制御を行う。例えば判定回路１６からの判定結果等に基づいて各回路の動作制御を行う。

判定回路１６は、出力端子ＴＳＷの端子電圧異常の検出の判定処理を行う。例えば判定回路１６は、検出回路３０からの検出結果信号や、判定タイミングレジスター５０からのタイミング情報や、検出回数レジスター５２からの検出回数情報などに基づいて、端子電圧異常の検出の判定処理を行う。

図９に判定回路１６の詳細な構成例を示す。図９に示すように判定回路１６は、検出出力継続時間判定回路１８と検出回数カウント回路２０を含む。これらの検出出力継続時間判定回路１８、検出回数カウント回路２０は、動作制御回路１４によりその動作が制御される。

検出出力継続時間判定回路１８は、検出回路３０からの検出結果信号ＱＣと、判定タイミングレジスター５０からの判定期間のタイミング情報を受ける。そして、これらの検出結果信号ＱＣとタイミング情報（ｔ１、ｔ２）に基づいて、判定期間（ＴＤＴ）において、端子電圧ＶＳＷが継続して判定電圧（ＶＴ）を下回ったか否かを判断する。そして、下回っていた場合には、検出出力継続時間判定回路１８は、判定パルス信号ＰＬを検出回数カウント回路２０に出力する。

検出回数カウント回路２０は、検出回数レジスター５２からの検出回数情報と、検出出力継続時間判定回路１８からの判定パルス信号ＰＬを受ける。そして、判定パルス信号ＰＬがアクティブになるごとに、カウント値をカウントアップ（更新）する。そして、カウント値が、検出回数情報により設定される検出回数に達した場合に、端子電圧異常の判定結果信号ＱＲＳを出力する。例えば検出回数が２回に設定されていたとすると、カウント値が２に達した場合に、判定結果信号ＱＲＳが、サージ吸収回路４０の動作オンを指示する電圧レベルになる。或いは、判定結果信号ＱＲＳが、駆動トランジスターＳＷＴの動作停止を指示する電圧レベルになる。

図１０、図１１は本実施形態の詳細な構成例の動作を説明する信号波形図である。図１０に示すように、駆動トランジスターＳＷＴのオン期間ＴＯＮにおいては、端子電圧ＶＳＷは電源電圧ＶＢに設定される。そして、オフ期間ＴＯＦになると、端子電圧ＶＳＷは、ＧＮＤ（＝０Ｖ）よりも低い負電圧ＶＭになり、その後、徐々に電圧レベルが上昇する。

図１１では、駆動トランジスターＳＷＴのオフ期間ＴＯＦ内に、判定期間ＴＤＴが設定されている。具体的には、判定タイミングレジスター５０には、タイミング情報として、ｔ１、ｔ２の情報が記憶されている。ｔ１は、判定期間ＴＤＴのスタートタイミングを決める情報であり、ｔ２は、判定期間ＴＤＴの長さを決める情報である。図１１では、ｔ１は、オン期間ＴＯＮの開始タイミングから判定期間ＴＤＴのスタートタイミングまでの長さを指定する情報となっている。

図１１において、波形ＷＶＳ（破線）は、ダイオードＳＢが正常に接続されている場合の端子電圧ＶＳＷの波形を模式的に示したものである。波形ＷＶＰ（実線）は、接続不良等によりダイオードＳＢが外れている場合の端子電圧ＶＳＷの波形を模式的に示したものである。

ダイオードＳＢが外れている場合の波形ＷＶＰでは、最初のオフ期間ＴＯＦ（第ｍのオフ期間）内の判定期間ＴＤＴにおいて、図１１のＢ１に示すように端子電圧ＶＳＷが継続して判定電圧ＶＴを下回っている。即ちＢ２に示すように、判定期間ＴＤＴにおいて、検出回路３０の検出信号ＱＣは継続してＬレベルになっている。従って、この場合には、図９の検出出力継続時間判定回路１８は、端子電圧異常があったと判断して、Ｂ３に示すように判定パルス信号ＰＬを出力する。これにより、この判定パルス信号ＰＬを受けた検出回数カウント回路２０のカウント値が、例えば０から１にカウントアップする。

なお、ダイオードＳＢが外れていない場合の波形ＷＶＳにおいては、判定期間ＴＤＴにおいて端子電圧ＶＳＷが判定電圧ＶＴを継続して下回ってはいないので、判定パルス信号ＰＬは出力されない。

次のオフ期間ＴＯＦ（第ｍ＋１のオフ期間）内の判定期間ＴＤＴにおいても、波形ＷＶＰでは、Ｂ４に示すように端子電圧ＶＳＷが継続して判定電圧ＶＴを下回っている。即ちＢ５に示すように、判定期間ＴＤＴにおいて、検出信号ＱＣは継続してＬレベルになっている。従って、この場合にも、検出出力継続時間判定回路１８は、端子電圧異常があったと判断して、Ｂ６に示すように判定パルス信号ＰＬを出力する。これにより、検出回数カウント回路２０のカウント値が例えば１から２にカウントアップする。そして図１１では、検出回数レジスター５２に設定される検出回数は２回になっている。従って、検出回数カウント回路２０のカウント値が、検出回数に対応する２に達したことで、Ｂ７に示すように、サージ吸収回路４０の動作がオンになる。またＢ８に示すように、駆動トランジスターＳＷＴのオンオフ動作が停止する。

図１等で説明したように、ダイオードＳＢが接続不良等により外れた場合には、回路装置の内部の保護素子ＰＲのダイオードＤＩが、オフ期間ＴＯＦにおいてインダクターＬからの電流が流れる電流経路になる。そして、ショットキーバリアのダイオードＳＢの順方向電圧は、例えば０．４Ｖ程度であるのに対して、保護素子ＰＲのＰＮ接合のダイオードＤＩの順方向電圧は０．６Ｖ程度であり、その差は０．２Ｖ程度である。従って、例えば図３において、ダイオードＳＢを介してインダクターＬに電流が流れる場合の波形ＷＶＳと、ダイオードＳＢが外れており、保護素子ＰＲのダイオードＤＩを介してインダクターＬに電流が流れる場合の波形ＷＶＰを区別するためには、この０．２Ｖの範囲内に判定電圧ＶＴを設定する必要がある。このため、例えば回路装置のＩＣのロット毎のプロセスバラツキ等をあった場合にも、適正な判定電圧ＶＴを設定して、端子電圧異常の誤判定が生じないように調整することは、困難であるという課題がある。

そこで本実施形態では、端子電圧ＶＳＷと判定電圧ＶＴを単純に比較することはせずに、図１１のＢ２、Ｂ５に示すようにオフ期間ＴＯＦ内に判定期間ＴＤＴを設定する。そしてＢ１、Ｂ４に示すように、この判定期間ＴＤＴ内において、端子電圧ＶＳＷが判定電圧ＶＴを継続して負電圧方向に下回っていた場合に、Ｂ３、Ｂ６に示すように、端子電圧異常が検出されたと判定する。

そして、この判定期間ＴＤＴのタイミング（長さ）についても、判定タイミングレジスター５０へのタイミング情報（ｔ１、ｔ２）の設定により、可変に調整できるようにする。また、判定電圧ＶＴの電圧レベルについても、判定電圧設定レジスター５４への設定により、可変に調整できるようにする。

そして、例えば製品の出荷工程や検査工程等において、判定期間ＴＤＴの適切なタイミング情報や、判定電圧ＶＴの適切な電圧レベルの設定情報を、判定タイミングレジスター５０や、判定電圧設定レジスター５４に書き込むようにする。例えば、ダイオードＳＢが正常に接続された状態で、端子電圧異常の誤検出が発生しないように、判定期間ＴＤＴのタイミングや判定電圧ＶＴを調整する。そして、調整後の判定期間ＴＤＴのタイミング情報や判定電圧ＶＴの電圧レベルの設定情報を、判定タイミングレジスター５０や判定電圧設定レジスター５４に書き込む。これらのレジスターに書き込まれた情報は、例えば回路装置や回路基板等に設けられた不揮発性メモリーに記憶されて保存される。

こうすることで、製品の実動作時において、適正にタイミングが調整された判定期間ＴＤＴや適正に電圧レベルが調整された判定電圧ＶＴを用いて、端子電圧異常の判定が行われるようになる。これにより、例えば製品のロット等によって、ダイオードの順方向電圧等にバラツキがある場合にも、これに対応できるようになる。この結果、端子電圧異常の誤検出を防止しながら、ダイオードＳＢの接続不良等を原因とする負電圧のサージにより回路装置等が劣化又は破壊されてしまうのを抑制できる回路装置の提供が可能になる。

また、端子電圧異常が例えば１回検出されただけで、サージ吸収回路４０の動作がオンになったり、駆動トランジスターＳＷＴのオンオフ動作が停止してしまうと、その後は、例えばスイッチングレギュレーターによる適切な電源電圧（ＶＯＵＴ）の生成ができなくなってしまうという問題がある。例えば端子電圧ＶＳＷに重畳したノイズ等が原因で、端子電圧異常の誤検出が発生して、サージ吸収回路４０の動作がオンになったり、駆動トランジスターＳＷＴのオンオフ動作が停止してしまうのは好ましくない。

そこで本実施形態では、図１１のＢ３、Ｂ６に示すように、端子電圧異常が複数回検出されたことを条件に、サージ吸収回路４０の動作をオンにしたり、駆動トランジスターＳＷＴのオンオフ動作を停止する。即ち、駆動トランジスターＳＷＴの第ｍ〜第ｍ＋ｎのオフ期間（図１１では第１、第２のオフ期間）において連続して端子電圧異常が検出された場合に、サージ吸収回路４０の動作をオンにしたり、駆動トランジスターＳＷＴのオンオフ動作を停止する。この場合に、検出回数の情報（ｎ＋１）についても、検出回数レジスター５２に設定できるようにして、例えば出荷工程や検査工程等において検出回数についても調整できるようにする。

このようにすれば、端子電圧ＶＳＷに重畳するノイズ等が原因で、端子電圧異常の誤検出が生じた場合にも、この端子電圧異常が、複数のオフ期間に亘って連続して検出されない限り、サージ吸収回路４０が動作しないようになる。また駆動トランジスターＳＷＴのオンオフ動作は停止しないようになる。従って、端子電圧異常の誤検出を防止しながら、ダイオードＳＢの接続不良時におけるサージ吸収回路４０の動作オンや駆動トランジスターＳＷＴのオンオフ動作の停止も、適正に実現することが可能になる。

なお、検出回数は、可変の回数でなくてもよく、固定の回数であってもよい。また、複数回の検出ではなく、端子電圧異常の１回の検出で、サージ吸収回路４０の動作をオンにしたり、駆動トランジスターＳＷＴの動作を停止する変形実施も可能である。

３．検出回路
図１２、図１３に検出回路３０の詳細な構成例を示す。なお検出回路３０は図１２、図１３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

図１２では、検出回路３０は、抵抗Ｒ１〜Ｒｊ（ｊは２以上の整数）と、スイッチ素子ＳＷ１〜ＳＷｊと、バイポーラートランジスターＢＰと、インバーターＩＶ１、ＩＶ２を含む。抵抗Ｒ１及びスイッチ素子ＳＷ１は、電源電圧ＶＢのノードとノードＮＡ１の間に直列に設けられる。同様に、抵抗Ｒｉ及びスイッチ素子ＳＷｉも、電源電圧ＶＢのノードとノードＮＡ１の間に直列に設けられ、抵抗Ｒｊ及びスイッチ素子ＳＷｊ（１＜ｉ＜ｊ）も、電源電圧ＶＢのノードとノードＮＡ１の間に直列に設けられる。そして制御回路１０が、スイッチ素子ＳＷ１〜ＳＷｊのオンオフ制御を行うことで、電源電圧ＶＢのノードとノードＮＡ１との間の抵抗値が可変に調整される。なお抵抗Ｒ１〜Ｒｊとスイッチ素子ＳＷ１〜ＳＷｊの接続構成は図１２の構成に限定されず、少なくとも電源電圧ＶＢとノードＮＡ１との間の抵抗値を可変に設定できる接続構成であればよい。

そして例えば駆動トランジスターＳＷＴのオン期間ＴＯＮにおいては、出力端子ＴＳＷのノードＮＳＷは、電源電圧ＶＢの電圧レベルになっているため、そのベースがＧＮＤに接続されたバイポーラートランジスターＢＰはオフになる。この結果、ノードＮＡ１の電圧レベルは、電源電圧ＶＢの電圧レベルであるＨレベルになり、検出回路３０の検出信号ＱＣもＨレベルになる。

一方、駆動トランジスターＳＷＴのオフ期間になると、出力端子ＴＳＷのノードＮＳＷが負電圧になるため、バイポーラートランジスターＢＰのベース・エミッター間に電位差が生じ、バイポーラートランジスターＢＰがオンになることで、電流ＩＡが流れる。

このとき、ノードＮＡ１の電圧ＶＮＡ１は、電源電圧ＶＢのノードとノードＮＡ１との間の抵抗値をＲとした場合に、ＶＮＡ１＝ＶＢ−ＩＡ×Ｒと表すことができる。そして、ノードＮＡ１の電圧ＶＮＡ１が入力される初段のインバーターＩＶ１のしきい値電圧をＶｔｈ（例えばＶｔｈ＝１．２Ｖ）とする。すると、負電圧のサージによって電流ＩＡがバイポーラートランジスターＢＰを流れた場合に、ノードＮＡ１の電圧ＶＮＡ１＝ＶＢ−ＩＡ×Ｒが、インバーターＩＶ１のしきい値電圧Ｖｔｈを下回ると、検出信号ＱＣがＬレベルになる。即ち、絶対値が大きな負電圧のサージにより、大きな電流ＩＡがバイポーラートランジスターＢＰに流れることで、電圧ＶＮＡ１＝ＶＢ−ＩＡ×Ｒがしきい値電圧Ｖｔｈを下回ると、検出信号ＱＣがＬレベルになり、負電圧のサージによる端子電圧異常を検出できるようになる。

そして図１２の検出回路３０では、スイッチ素子ＳＷ１〜ＳＷｊのオンオフ設定による抵抗値の調整で、判定電圧ＶＴの電圧レベルの調整が可能になっている。

例えば、判定電圧ＶＴを低い電圧レベルに設定する場合には、電源電圧ＶＢのノードとノードＮＡ１との間の抵抗値Ｒが高くなるように、スイッチ素子ＳＷ１〜ＳＷｊのオンオフ設定を行う。このようにすれば、負電圧のサージの電圧の絶対値が小さく、バイポーラートランジスターＢＰに流れる電流ＩＡが小さい場合にも、ノードＮＡ１の電圧がＶＮＡ１＝ＶＢ−ＩＡ×Ｒ＜Ｖｔｈとなって、検出信号ＱＣがＬレベルに変化するようになる。従って、判定電圧ＶＴを低い電圧レベルに設定できるようになる。

一方、判定電圧ＶＴを高い電圧レベルに設定する場合には、電源電圧ＶＢのノードとノードＮＡ１との間の抵抗値Ｒが低くなるように、スイッチ素子ＳＷ１〜ＳＷｊのオンオフ設定を行う。このようにすれば、負電圧のサージの電圧の絶対値が大きくなって、バイポーラートランジスターＢＰに流れる電流ＩＡが大きくなった場合に、ノードＮＡ１の電圧がＶＮＡ１＝ＶＢ−ＩＡ×Ｒ＜Ｖｔｈとなって、検出信号ＱＣがＬレベルに変化するようになる。従って、判定電圧ＶＴを高い電圧レベルに設定できるようになる。

このように図１２では、スイッチ素子ＳＷ１〜ＳＷｊのオンオフ設定の情報が、判定電圧ＶＴの電圧レベルの設定情報になり、この設定情報は判定電圧設定レジスター５４に記憶されることになる。

図１３の検出回路３０は、Ｐ型のトランジスターＴＢ１、ＴＢ２、ＴＢ３、Ｎ型のトランジスターＴＢ４、バイポーラートランジスターＢＰ１〜ＢＰ７、抵抗ＲＢ１、ＲＢ２、ＲＢ３、インバーターＩＶ、論理回路ＬＧを含む。

図１３では、バイアス電圧ＢＳがトランジスターＴＢ１、ＴＢ２のゲートに入力されることで、経路ＲＴ１と経路ＲＴ２に一定のバイアス電流が流れる。そして駆動トランジスターＳＷＴのオン期間ＴＯＮにおいては、図４に示すように制御信号ＣＴがＬレベルになるため、論理回路ＬＧの第１の入力端子にＨレベルの信号が入力されることで、検出回路３０の検出信号ＱＣはＨレベルになる。

一方、駆動トランジスターＳＷＴのオフ期間ＴＯＦになって、出力端子ＴＳＷのノードＮＳＷに負電圧のサージが加わると、トランジスターＴＢ４に大きな電流ＩＢが流れる。この電流ＩＢの大半が経路ＲＴ２に流れることで、ノードＮＢ３の電圧レベルが下がり、ベース・エミッター間電圧が小さくなったバイポーラートランジスターＢＰ５がオフになる。これにより、プルアップの抵抗ＲＢ２によりノードＮＢ４の電圧レベルが上昇し、Ｐ型のトランジスターＴＢ３がオフになる。この結果、プルダウンの抵抗ＲＢ３により、ノードＮＢ５の電圧レベルがＬレベルになる。このとき、オフ期間ＴＯＦでは制御信号ＣＴの電圧レベルがＨレベルであることから、論理回路ＬＧの第１、第２の入力端子の両方にＬレベルの信号が入力され、検出信号ＱＣがＨレベルからＬレベルに変化する。従って、負電圧のサージによる端子電圧異常を検出できるようになる。

このように図１２、図１３の検出回路３０では、駆動トランジスターＳＷＴのオフ期間ＴＯＦにおいて端子電圧ＶＳＷが負電圧になることにより高電位側電源ＶＢから出力端子ＴＳＷ側に流れる電流ＩＡ、ＩＢを用いて、端子電圧異常を検出している。即ち、出力端子ＴＳＷに負電圧のサージが印加されることで流れる電流ＩＡ、ＩＢを利用して、端子電圧異常を検出している。例えば図１２では、負電圧のサージにより流れる電流ＩＡを、抵抗（Ｒ１〜Ｒｊ）により電圧に変換することで、端子電圧ＶＳＷと判定電圧ＶＴの比較処理を実現している。このようにすれば、駆動トランジスターＳＷＴのオフ期間ＴＯＦでの負電圧のサージを適正に検出して、端子電圧異常を検出できるようになる。

４．検出モード
本実施形態では制御回路１０は、回路装置の電源投入後に、端子電圧異常を検出して駆動トランジスターＳＷＴのオンオフ動作を停止するか否かを判断する検査モードを実行している。具体的には回路装置の電源投入後、駆動トランジスターＳＷＴの駆動のソフトスタート期間の終了後に、検査モードを実行する。この検査モードは、例えば製品の出荷工程や検査工程等において行われる。

図１４は、この検査モードを説明するフローチャートである。回路装置（回路装置が組み込まれる電子機器）に電源が投入されると（ステップＳ１）、駆動トランジスターＳＷＴの駆動のソフトスタートが行われる（ステップＳ２）。ソフトスタート期間では、例えば駆動トランジスターＳＷＴの駆動能力等を落としたスイッチングレギュレート動作等が行われる。

次に、検査モードを実行する（ステップＳ３）。即ち、外付け部品の接続不良等を検査するための検査モードを実行する。具体的には、端子電圧異常を検出して駆動トランジスターＳＷＴの動作を停止するか否かを判断する検査モードを実行する。そして、端子電圧異常が検出された場合（ステップＳ４：ＹＥＳ）には、駆動トランジスターＳＷＴの動作を停止する（ステップＳ５）。一方、端子電圧異常が検出されなかった場合（ステップＳ４：ＮＯ）には、回路装置を正常に動作させる正常動作モードに移行する（ステップＳ６）。

図１４の手法によれば、例えば出荷工程等において、初期不良品を判別して排除できる。例えば検査モードの実行により、端子電圧異常が検出された場合には、当該回路装置（電子機器）は初期不良品であると判断して、除外する。

また図１４の手法によれば、例えば回路装置（電子機器）の電源が投入される毎に、端子電圧異常の検出のための検査モードを実行できる。例えば、回路装置の動作中において、常時に端子電圧異常を検出するのではなく、電源が投入される毎に、端子電圧異常の検出のための検査モードを実行する。こうすることで、電源が投入される毎に、ダイオードＳＢの接続不良等に基づく端子電圧異常を検出して、駆動トランジスターＳＷＴの動作を停止するか否かは判定できるようになる。

また図１４では、電源投入後、ソフトスタート期間の経過後に、端子電圧異常の検出のための検査モードが実行される。例えば、駆動トランジスターＳＷＴの駆動能力等が高い状態で動作を開始すると、大電流の突入電流等が発生してしまうおそれがある。このような突入電流が発生すると、突入電流の発生時の電源電圧の電位変化が他の回路に悪影響を及ぼしてしまい、回路装置の動作が不安定になるなどの問題が生じる。このため、例えば電源投入後のソフトスタート期間においては、例えば駆動トランジスターＳＷＴの駆動能力を通常動作時に比べて低くしたソフトスタートが行われる。なお、本実施形態では、スイッチングレギュレーターにより生成した電源電圧（図２のＶＯＵＴ）を、内蔵するレギュレーター（シリーズレギュレーター、定電圧生成回路）により降圧し、降圧後の電源電圧を外部に出力してもよい。この場合には、ソフトスタート期間において、当該レギュレーターを構成する駆動トランジスターの駆動能力を通常動作時に比べて低くしたソフトスタートを行えばよい。

図１４では、このようなソフトスタート期間の終了後に、端子電圧異常の検出のための検査モードを実行している。従って、ソフトスタートによって回路装置の動作が安定した後に、検査モードが実行されるため、端子電圧異常の誤検出等が発生するのを抑制できる。

即ち、ソフトスタートを行わずに、回路装置の動作が不安定な状態で、端子電圧異常の検出のための検査モードを実行してしまうと、例えば端子電圧ＶＳＷ等が不安定な状態で、判定電圧ＶＴとの比較処理等が行われてしまい、端子電圧異常の誤検出が発生する可能性が高くなる。

この点、ソフトスタート期間が終了して、回路装置が安定に動作した後に検査モードを実行すれば、端子電圧ＶＳＷ等が安定した状態で、判定電圧ＶＴとの比較処理等を実行できるため、端子電圧異常の誤検出の発生を効果的に低減することが可能になる。

なお、本実施形態の回路装置では、端子電圧異常が検出されたことを通知する異常検出情報が出力されることが望ましい。即ち、異常検出情報を出力することで、端子電圧異常の検出により、サージ吸収回路４０の動作がオンになったことや、駆動トランジスターＳＷＴのオンオフ動作が停止したことを通知する。

この場合の異常検出情報の出力手法としては、種々の手法を想定できる。例えば図１５では、端子電圧異常が検出された場合に、制御回路１０が、異常検出情報である異常検出フラグを異常検出通知レジスター５６に書き込む。そして回路装置には、外部装置とのインターフェース処理を行うＩ／Ｆ（インターフェース）部６０が設けられており、マイコン等の外部装置は、Ｉ／Ｆ部６０を介して異常検出通知レジスター５６等のレジスターにアクセスできる。従って、外部装置が、異常検出フラグ（広義には異常検出情報）を、Ｉ／Ｆ部６０を介して異常検出通知レジスター５６から読み出すことで、異常検出情報が回路装置から出力されるようになる。

また図１６では、異常検出情報である異常検出信号ＳＡＢを出力するための端子ＴＡＢが設けられている。そして端子電圧異常が検出された場合には、制御回路１０が異常検出信号ＳＡＢ（広義には異常検出情報）を端子ＴＡＢを介して外部装置に出力し、これにより異常検出情報が回路装置から出力されるようになる。

なお異常検出情報の出力手法は図１５、図１６に示す手法に限定されず、種々の変形実施が可能である。また端子ＴＡＢは、他の信号（例えばデータ信号等）を出力する端子と兼用されるものであってもよい。

例えば端子電圧異常が発生して、サージ吸収回路４０の動作をオンにしたり、駆動トランジスターＳＷＴのオンオフ動作が停止すると、図２のスイッチングレギュレーターを例にとれば、適正な電源電圧ＶＯＵＴが出力されなくなってしまう。このため、この電源電圧ＶＯＵＴが供給される電子機器の各デバイスが、正常に動作できなくなってしまい、何ら工夫を施さないと、外部装置はその原因を知ることができない。

そこで図１５、図１６では、端子電圧異常が発生した場合に、異常検出情報を回路装置から出力する手法を採用している。こうすることで、外部装置は、この異常検出情報により、端子電圧異常が原因で、サージ吸収回路４０の動作がオンになったり、駆動トランジスターＳＷＴのオンオフ動作が停止したことを確認できるようになる。従って、例えばこのような異常が発生したことを、例えば電子機器の表示部に表示することなどにより、電子機器のユーザーに伝え、例えば修理等を促すことが可能になる。これによりユーザーの利便性や機器の信頼性等を向上できる。

例えば、ダイオードＳＢの接続不良等による負電圧のサージの電圧レベルが、１回のサージだけでは回路装置の駆動トランジスターＳＷＴを破壊するレベルとはなっていない段階において、図１５、図１６のように異常検出情報を出力することで、端子電圧に何らかの異常が発生したことを通知する。このようにすれば、回路装置が破壊してしまう前の段階で、端子電圧異常をユーザー等に伝えることが可能になる。従って、回路装置の破壊前の修理等が可能になり、信頼性を大幅に向上できるようになる。

５．電子機器
図１７に、本実施形態の回路装置２００が適用された電子機器の構成例を示す。電子機器は、処理部３００、記憶部３１０、操作部３２０、入出力部３３０、回路装置２００、これらの各部を接続するバス３４０、モーター２８０を含む。なお、以下では、電子機器として、モーター駆動によりヘッドや紙送りを制御するプリンターを例にとり説明するが、本実施形態はこれに限定されず、種々の電子機器（例えばスマートフォン、携帯電話機、デジタルカメラ、ビデオカメラ、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは情報処理装置等）に適用可能である。

入出力部３３０は例えばＵＳＢコネクターや無線ＬＡＮ等のインターフェースで構成され、画像データや文書データが入力される。入力されたデータは、例えばＤＲＡＭ等の内部記憶装置である記憶部３１０に記憶される。操作部３２０により印刷指示を受け付けると、処理部３００は、記憶部３１０に記憶されたデータの印刷動作を開始する。処理部３００は、データの印刷レイアウトに合わせて回路装置２００に指示を送り、回路装置２００は、その指示に基づいてモーター２８０を回転させ、ヘッドの移動や紙送りを行う。

回路装置２００は、図２等で説明したスイッチングレギュレーターや、不図示のレギュレーターを有する。スイッチングレギュレーターは、モーター２８０の駆動用の高電圧の電源電圧を降圧して、第１の電源電圧を生成する。レギュレーターは、この第１の電源電圧を降圧して第２の電源電圧を生成する。処理部３００、記憶部３１０、入出力部３３０等は、この第２の電源電圧に基づいて動作する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、電子機器の構成・動作や、電源電圧の生成手法等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

ＳＷＴ…駆動トランジスター、Ｌ…インダクター、ＳＢ、ＤＩ…ダイオード、
ＢＰＤ、ＢＰＤ１、ＢＰＤ２、ＢＰＤ３…バイポーラートランジスター、
ＴＲ トランジスター、ＰＲ…保護素子、ＴＳＷ…出力端子、ＴＶＢ 電源端子、
ＶＢ…電源電圧、ＶＳＷ…端子電圧（出力電圧）、
Ｃ…キャパシター、ＲＦ１、ＲＦ２…抵抗、
ＴＯＮ…オン期間、ＴＯＦ…オフ期間、Ｒ１〜Ｒｊ…抵抗、
ＢＰ…バイポーラートランジスター、ＩＶ１、ＩＶ２…インバーター、
ＢＰ１〜ＢＰ７…バイポーラートランジスター、ＲＢ１〜ＲＢ３…抵抗、
ＴＢ１〜ＴＢ４…トランジスター、ＩＶ…インバーター、ＬＧ…論理回路、
１０…制御回路、１２…スイッチ制御回路、１４…動作制御回路、１６…判定回路、
１８…検出出力継続時間判定回路、２０…検出回数カウント回路、３０…検出回路、
４０…サージ吸収回路、４２…放電回路、
５０…判定タイミングレジスター、５２…検出回数レジスター、
５４…判定電圧設定レジスター、５６…異常検出通知レジスター、
６０…Ｉ／Ｆ部、９０…負荷

Claims (13)

1. インダクターに対する駆動電流を出力端子に出力する駆動トランジスターと、
   前記駆動トランジスターのオンオフ動作を制御する制御回路と、
   前記出力端子の端子電圧の異常検出を行う検出回路と、
   前記出力端子に接続されるサージ吸収回路を含み、
   前記出力端子は、前記駆動トランジスターのオフ期間において前記インダクターに流れる電流が流れるダイオードのカソードが接続される端子であって、
   前記制御回路は、
   前記駆動トランジスターのオフ期間において端子電圧異常が前記検出回路により検出された場合に、前記サージ吸収回路の動作をオンにして、前記出力端子に発生した過電圧のサージを前記サージ吸収回路に吸収させることを特徴とする回路装置。
2. 請求項１において、
   前記サージ吸収回路は、
   前記駆動トランジスターの前記オフ期間において前記端子電圧異常が検出された場合に、低電位側電源側から前記出力端子側に放電電流を流す放電回路を含むことを特徴とする回路装置。
3. 請求項２において、
   前記放電回路は、
   前記低電位側電源側から前記出力端子側に前記放電電流を流すバイポーラートランジスターを含むことを特徴とする回路装置。
4. 請求項１乃至３のいずれかにおいて、
   前記制御回路は、
   前記駆動トランジスターの前記オフ期間内に設定された判定期間において前記端子電圧が判定電圧よりも継続して低くなる前記端子電圧異常が検出された場合に、前記サージ吸収回路の動作をオンにすることを特徴とする回路装置。
5. 請求項４において、
   前記判定期間のタイミング情報を記憶する判定タイミングレジスターを含むことを特徴とする回路装置。
6. 請求項４又は５において、
   前記判定電圧の電圧レベルの設定情報を記憶する判定電圧設定レジスターを含むことを特徴とする回路装置。
7. 請求項１乃至６のいずれかにおいて、
   前記制御回路は、
   前記駆動トランジスターの第ｍのオフ期間〜第ｍ＋ｎ（ｍ、ｎは１以上の整数）のオフ期間において前記端子電圧異常が検出された場合に、前記サージ吸収回路の動作をオンにすることを特徴とする回路装置。
8. 請求項７において、
   前記端子電圧異常の検出回数に対応するｎ＋１の情報を記憶する検出回数レジスターを含むことを特徴とする回路装置。
9. 請求項１乃至８のいずれかにおいて、
   前記出力端子にカソードが接続される保護ダイオードを有する保護素子を含み、
   前記ダイオードは、ショットキーバリアダイオードであり、
   前記保護ダイオードの順方向電圧は、前記ショットキーバリアダイオードの順方向電圧よりも高いことを特徴とする回路装置。
10. 請求項１乃至９のいずれかにおいて、
    前記検出回路は、
    前記駆動トランジスターの前記オフ期間において前記端子電圧が負電圧になることにより高電位側電源から前記出力端子に流れる電流を用いて、前記端子電圧異常を検出することを特徴とする回路装置。
11. 請求項１乃至１０のいずれかにおいて、
    前記端子電圧異常が検出されたことを通知する異常検出情報が出力されることを特徴とする回路装置。
12. 請求項１乃至１１のいずれかにおいて、
    前記制御回路は、
    前記駆動トランジスターの前記オフ期間において前記端子電圧異常が検出された場合に、前記駆動トランジスターの前記オンオフ動作を停止することを特徴とする回路装置。
13. 請求項１乃至１２のいずれかに記載の回路装置を含むことを特徴とする電子機器。

Images