JP5610565B2 - 降圧型スイッチングレギュレータ及びそれに用いる半導体集積回路装置 - Google Patents
降圧型スイッチングレギュレータ及びそれに用いる半導体集積回路装置 Download PDFInfo
- Publication number
- JP5610565B2 JP5610565B2 JP2009232627A JP2009232627A JP5610565B2 JP 5610565 B2 JP5610565 B2 JP 5610565B2 JP 2009232627 A JP2009232627 A JP 2009232627A JP 2009232627 A JP2009232627 A JP 2009232627A JP 5610565 B2 JP5610565 B2 JP 5610565B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode element
- signal
- main electrode
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
(a)第1主電極、第2主電極、及び制御電極を有し該制御電極に供給されるパルス駆動信号に応動してオン、オフ動作するスイッチングトランジスタと、
(b)前記スイッチングトランジスタの第1主電極に接続される電源電圧入力端子と、
(c)前記スイッチングトランジスタの第2主電極が接続される出力端子と、
(d)前記出力端子に一端が接続されるインダクタと、
(e)前記インダクタの他端に一端が接続され、他端が接地電位端子に接続されるキャパシタと、
(f)前記インダクタの他端と前記キャパシタの一端との共通接続点に接続される電源電圧出力端子と、
(g)前記出力端子にカソードが接続され、前記接地電位端子にアノードが接続される第1のダイオード素子と、
(h)前記出力端子にカソードが接続され、前記接地電位端子にアノードが接続され前記第1のダイオード素子と並列に接続される第2のダイオード素子と、
(i)検知信号が取り出される第1主電極、前記出力端子に接続される第2主電極、及び前記接地電位端子に接続される制御電極とを有する検知トランジスタを備え、
(j)前記検知トランジスタは前記接地電位端子と前記出力端子との間の電位が前記第1のダイオード素子のアノード・カソード間の順方向立ち上がり電圧よりも高くなったときにオンして前記スイッチングトランジスタの動作をオフさせるものである。
(a)第1主電極、第2主電極、及び制御電極が半導体基板上に作り込まれ第1主電極に所定の直流電源電圧が制御電極にパルス駆動信号が各別に供給されるスイッチングトランジスタと、
(b)スイッチングトランジスタの第2主電極が接続される出力端子と、
(c)出力端子にカソードが接続され、接地電位端子にアノードが接続されスイッチングトランジスタと共に半導体基板上に作り込まれた第1のダイオード素子と、
(d)出力端子にカソードが接続され、接地電位端子にアノードが接続されると共に前記半導体基板とは分離して用意され、かつ第1のダイオード素子と並列に接続される第2のダイオード素子と、
(e)半導体基板上に作りこまれ、検知信号が取り出される第1主電極、前記出力端子に接続される第2主電極、及び前記接地電位端子に接続される制御電極とを有する検知トランジスタと、
を備え、
(f)検知トランジスタは、出力端子の電位が接地電位端子の電位よりも第1のダイオード素子の順方向立ち上がり電圧を超えて低くなったとき、オフからオンに遷移し、スイッチングトランジスタの動作をオフさせる半導体集積回路装置である。
図1A及び図1Bは、本発明にかかる降圧型スイッチングレギュレータを示す。降圧型スイッチングレギュレータは入力電源電圧VINよりも低い出力電源電圧VOUTを出力する。図1Aは正常動作時のスイッチングレギュレータ100Aを、図1Bは後述の第2のダイオード素子Ds、すなわち、ショットキーバリアダイオードがオープン状態に陥ったときのいわゆる異常時のスイッチングレギュレータ100Bをそれぞれ示す。
図3は本発明にかかるスイッチングレギュレータを半導体集積回路装置で構成した一例を模式的に表す。半導体集積回路装置300は、スイッチングトランジスタTsw、検知トランジスタTc、及び第1のダイオード素子Dが半導体集積回路装置で構成される。第2のダイオード素子Ds、すなわちショットキーバリアダイオードは半導体集積回路装置300の外部に用意される。
52 半導体基板の一主面
54、56、58 埋め込み層
60 エピタキシャル層(半導体領域)
62 P型分離領域
64、66、68 島状領域
72 第1のP型領域
74 第1のN型領域
76 第2のN型領域
78 ゲート酸化膜
82 第2のP型領域
84 第3のN型領域
86、88、101a、111a、102a、120a 電極
92 第4のN型領域
94 絶縁膜
100A、100B スイッチングレギュレータ
100a 集積回路部
100b 平滑回路
100c 制御回路
101、111 第1主電極
102、112 第2主電極
103、103a、113 制御電極
110 電源電圧入力端子
120 出力端子
130 接地電位端子
140 電源電圧出力端子
150 ノイズマスク回路
160 PWM回路
160a PWM入力信号
162 帰還電圧
170 ロジック回路
170a PWM出力信号
180 レベルシフト回路
300 半導体集積回路装置
C キャパシタ
D 第1のダイオード素子
Ds 第2のダイオード素子(ショットキーバリアダイオード)
L インダクタ
N1、N2、N3、N4 ノード
R 抵抗
S1、S2、S3、S4 信号
Tsw スイッチングトランジスタ
Tc 検知トランジスタ
Tp 寄生トランジスタ
Claims (16)
- 第1主電極、第2主電極、及び制御電極を有し該制御電極に入力されるパルス駆動信号に応動してオン、オフ動作するスイッチングトランジスタと、
前記スイッチングトランジスタの第1主電極が接続される電源電圧入力端子と、
前記スイッチングトランジスタの第2主電極が接続される出力端子と、
前記出力端子に一端が接続されるインダクタと、
前記インダクタの他端に一端が接続され、他端が接地電位端子に接続されるキャパシタと、
前記インダクタの他端と前記キャパシタの一端との共通接続点に接続される電源電圧出力端子と、
前記出力端子にカソードが接続され、前記接地電位端子にアノードが接続される第1のダイオード素子と、
前記出力端子にカソードが接続され、前記接地電位端子にアノードが接続され、前記第1のダイオード素子と並列に接続される第2のダイオード素子と、
検知信号が取り出される第1主電極、前記出力端子に接続される第2主電極、及び前記接地電位端子に接続される制御電極とを有する検知トランジスタと、
を備え、
前記検知トランジスタは、前記接地電位端子と前記出力端子との間の電位差が、前記第1のダイオード素子のアノード・カソード間の順方向立ち上がり電圧になったときにオンして前記スイッチングトランジスタの動作をオフさせるものであり、
前記第1のダイオード素子はPN接合ダイオードであり、前記第2のダイオード素子はショットキーバリアダイオードであり、
前記第1のダイオード素子の順方向立ち上がり電圧は、前記第2のダイオード素子のそれよりも大きい、
ことを特徴とする降圧型スイッチングレギュレータ。 - 前記パルス駆動信号はPWM又はPFM又はPAMよりなる信号である請求項1に記載の降圧型スイッチングレギュレータ。
- 前記検知トランジスタがオフからオンに遷移するのは、前記第2のダイオード素子が前記出力端子と前記接地電位端子との間の導電路から外れて電気的にオープン状態に陥ったときである請求項1に記載の降圧型スイッチングレギュレータ。
- 前記検知トランジスタはバイポーラNPN型トランジスタであり、前記第1主電極、前記第2主電極、及び前記制御電極はそれぞれコレクタ、エミッタ、及びベースである請求項1に記載の降圧型スイッチングレギュレータ。
- 前記検知トランジスタの前記コレクタは抵抗を介して前記電源電圧入力端子とは別の電源電圧端子に接続される請求項4に記載の降圧型スイッチングレギュレータ。
- 前記検知トランジスタのコレクタにはノイズマスク回路が接続され、該ノイズマスク回路は前記検知トランジスタの前記コレクタから取り出される検知信号に応動し、前記ノイズマスク回路の出力から取り出される信号に基づき前記スイッチングトランジスタのオン動作をオフ動作に遷移させる請求項5に記載の降圧型スイッチングレギュレータ。
- 前記検知トランジスタがオフからオンに遷移した後、前記ノイズマスク回路の回路動作が切り替わるまでに所定の時間が設けられている請求項6に記載の降圧型スイッチングレギュレータ。
- 前記ノイズマスク回路は、前記所定の時間を設けるための手段として、積分回路、Dフリップフロップ、論理積回路、否定論理積回路、論理和回路、及び否定論理和回路の少なくとも1つを含む請求項7に記載の降圧型スイッチングレギュレータ。
- 前記降圧型スイッチングレギュレータはさらにロジック回路を備え、該ロジック回路の第1の入力端子にはパルス入力信号が、前記ロジック回路の第2の入力端子には、前記ノイズマスク回路から取り出されたノイズマスク信号が入力され、該ノイズマスク信号が所定のレベルから他の所定のレベルに遷移したとき、前記スイッチングトランジスタの前記制御電極に供給される前記パルス駆動信号の供給が遮断される請求項6〜請求項8のいずれか1項に記載の降圧型スイッチングレギュレータ。
- 第1主電極、第2主電極、及び制御電極が半導体基板上に作り込まれ、前記第1主電極に所定の直流電源電圧が、前記制御電極にパルス駆動信号が、各別に供給されるスイッチングトランジスタと、
前記スイッチングトランジスタの第2主電極が接続される出力端子と、
前記出力端子にカソードが接続され、接地電位端子にアノードが接続され、前記スイッチングトランジスタと共に前記半導体基板上に作り込まれた第1のダイオード素子と、
前記半導体基板上に作りこまれ検知信号が取り出される第1主電極、前記出力端子に接続される第2主電極、及び前記接地電位端子に接続される制御電極とを有する検知トランジスタと、
を備える半導体集積回路装置であって、
前記半導体集積回路装置は、前記出力端子にカソードを接続して前記接地電位端子にアノードを接続するように第2のダイオード素子を外部接続して用いられるものであり、
前記検知トランジスタは、前記接地電位と前記出力端子に供給される電位との電位差が前記第1のダイオード素子のアノード・カソード間の順方向立ち上がり電圧になったときにオンし、前記スイッチングトランジスタの動作をオフさせるものであり、
前記第1のダイオード素子はPN接合ダイオードであり、前記第2のダイオード素子はショットキーバリアダイオードであり、
前記第1のダイオード素子の順方向立ち上がり電圧は、前記第2のダイオード素子のそれよりも大きい、
ことを特徴とする半導体集積回路装置。 - 前記スイッチングトランジスタは、Nチャンネル型のMOSトランジスタである請求項10に記載の半導体集積回路装置。
- 前記検知トランジスタはバイポーラNPN型トランジスタであり、前記第1主電極、第2主電極、及び制御電極はそれぞれコレクタ、エミッタ、及びベースである請求項10に記載の半導体集積回路装置。
- 前記検知トランジスタの前記エミッタ及びベースは、それぞれ前記第1のダイオード素子のカソード及びP型の前記半導体基板を利用して形成される請求項12に記載の半導体集積回路装置。
- 第1導電型の半導体基板と、該第1導電型の半導体基板の一主面上に形成される第2導電型の半導体領域と、前記スイッチングトランジスタを形成するために前記第2導電型の半導体領域内に設けられる第1の島状領域と、前記第1のダイオード素子を形成するために前記半導体領域内に設けられる第2の島状領域と、前記検知トランジスタを形成するために前記半導体領域内に設けられる第3の島状領域を備える請求項10に記載の半導体集積回路装置。
- 前記第1の島状領域に形成される前記スイッチングトランジスタはLDMOSトランジスタである請求項14に記載の半導体集積回路装置。
- 前記第2の島状領域と前記第3の島状領域は相隣接して前記半導体領域内に設けられる請求項14に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009232627A JP5610565B2 (ja) | 2009-10-06 | 2009-10-06 | 降圧型スイッチングレギュレータ及びそれに用いる半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009232627A JP5610565B2 (ja) | 2009-10-06 | 2009-10-06 | 降圧型スイッチングレギュレータ及びそれに用いる半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011083104A JP2011083104A (ja) | 2011-04-21 |
JP5610565B2 true JP5610565B2 (ja) | 2014-10-22 |
Family
ID=44076583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009232627A Active JP5610565B2 (ja) | 2009-10-06 | 2009-10-06 | 降圧型スイッチングレギュレータ及びそれに用いる半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5610565B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5998739B2 (ja) * | 2012-08-20 | 2016-09-28 | 富士通株式会社 | レギュレータ装置 |
JP6565368B2 (ja) * | 2015-06-22 | 2019-08-28 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
JP6592982B2 (ja) * | 2015-06-22 | 2019-10-23 | セイコーエプソン株式会社 | 回路装置及び電子機器 |
JP6527788B2 (ja) * | 2015-08-21 | 2019-06-05 | 日立オートモティブシステムズ株式会社 | 電磁負荷駆動装置 |
JP6724477B2 (ja) | 2016-03-30 | 2020-07-15 | セイコーエプソン株式会社 | 回路装置、スイッチングレギュレーター、及び、電子機器 |
JP6807020B2 (ja) * | 2016-11-10 | 2021-01-06 | 株式会社オートネットワーク技術研究所 | 車載用の降圧型dcdcコンバータ |
CN111742491B (zh) * | 2018-02-15 | 2024-04-16 | 株式会社村田制作所 | 开关电路、高频前端电路以及通信装置 |
CN110504832B (zh) * | 2019-09-19 | 2024-04-26 | 晶艺半导体有限公司 | 用于高压buck开关变换器的控制电路及方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5966383U (ja) * | 1982-10-26 | 1984-05-04 | 東光株式会社 | スイツチング電源装置 |
JPH073293U (ja) * | 1993-06-14 | 1995-01-17 | 矢崎総業株式会社 | リンギングチョーク形直流電圧変換装置 |
JPH0880034A (ja) * | 1994-09-07 | 1996-03-22 | Canon Inc | スイッチング電源装置 |
JP3291439B2 (ja) * | 1996-10-31 | 2002-06-10 | 三洋電機株式会社 | Dc−dcコンバータ装置 |
JP3570141B2 (ja) * | 1997-02-14 | 2004-09-29 | 富士ゼロックス株式会社 | スイッチング電源装置 |
JPH11289758A (ja) * | 1998-03-31 | 1999-10-19 | Nec Home Electron Ltd | 電源装置 |
JP3676179B2 (ja) * | 2000-03-30 | 2005-07-27 | 三洋電機株式会社 | 電源回路 |
JP2003274644A (ja) * | 2002-03-14 | 2003-09-26 | Matsushita Electric Ind Co Ltd | スイッチング電源制御用半導体装置 |
US7459750B2 (en) * | 2002-12-10 | 2008-12-02 | Nxp B.V. | Integrated half-bridge power circuit |
-
2009
- 2009-10-06 JP JP2009232627A patent/JP5610565B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011083104A (ja) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5610565B2 (ja) | 降圧型スイッチングレギュレータ及びそれに用いる半導体集積回路装置 | |
JP5561352B2 (ja) | 駆動回路 | |
CN104701312B (zh) | 静电保护电路以及半导体集成电路装置 | |
US9966871B2 (en) | Rectification device, alternator, and power conversion device | |
JP4597044B2 (ja) | 逆流防止回路 | |
JP5444321B2 (ja) | 電力変換器のための増幅器システム | |
JP5759831B2 (ja) | 電力用半導体装置及びその動作方法 | |
US10447033B2 (en) | High holding voltage clamp | |
JP2004048830A (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
JP2011091694A (ja) | 異常検出時急速放電回路 | |
CN106877634A (zh) | 开关驱动装置以及开关驱动方法 | |
US9705399B2 (en) | Adaptive threshold of a zero crossing comparator | |
JP2008140824A (ja) | 半導体装置 | |
JP6090007B2 (ja) | 駆動回路 | |
US9490793B2 (en) | Insulated-gate type device driving circuit | |
JP2015228717A (ja) | 制御回路及び電源回路 | |
CN105374818B (zh) | 半导体器件 | |
JP6805798B2 (ja) | 過電流検出回路、半導体装置、及び、電源装置 | |
JP4223375B2 (ja) | 半導体装置 | |
US8116050B2 (en) | Semiconductor integrated circuit | |
Hwang et al. | Noise immunity enhanced 625V high-side driver | |
JP5618963B2 (ja) | 半導体装置 | |
KR100578648B1 (ko) | 디씨-디씨 컨버터의 래치-업 방지회로 | |
JP2009060226A (ja) | 半導体装置 | |
CN110545032B (zh) | 一种集成启动功能的功率晶体管模块和电压变换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5610565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |