JP2008154419A

JP2008154419A - スイッチングレギュレータ及びスイッチングレギュレータを構成する半導体装置

Info

Publication number: JP2008154419A
Application number: JP2006342506A
Authority: JP
Inventors: Hirohisa Abe; 浩久阿部
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-12-20
Filing date: 2006-12-20
Publication date: 2008-07-03
Also published as: US7759920B2; US20080150505A1

Abstract

【課題】スイッチングトランジスタの動作制御を行う制御回路と接地電圧との接続が遮断された場合、又は何らかの原因で接続不良が発生した場合に、スイッチングトランジスタがオンしないようにすることができるスイッチングレギュレータ及びスイッチングレギュレータを構成する半導体装置を得る。
【解決手段】第１接地端子ＧＮＤ１とプリント基板の接地ラインとの接続が遮断される等して、第１接地端子ＧＮＤ１と接地電圧ＧＮＤとの接続が遮断された場合、ＮＭＯＳトランジスタＭ２がオンしてスイッチングトランジスタＭ１のゲート電圧を低下させ、スイッチングトランジスタＭ１がオフして遮断状態になるようにした。
【選択図】図１

Description

本発明は、スイッチングレギュレータ及びスイッチングレギュレータを構成する半導体装置に関し、特に、接地電圧への接続を行う複数の配線を備え、一部の配線において接地電圧への接続不良が生じた状態で電源電圧を印加した場合においても不具合の発生を防止することができる保護回路を有するスイッチングレギュレータ及びスイッチングレギュレータを構成する半導体装置に関する。

従来、半導体装置には複数の接地端子が設けられていた。例えば、アナログ回路とデジタル回路を同一チップに搭載した場合には、デジタル回路で発生するスイッチングノイズが接地ラインを伝わってアナログ回路の信号に重畳するのを防止するために、アナログ回路の接地ラインとデジタル回路の接地ラインをＩＣチップ上では接続せず、それぞれ単独に端子を設けて半導体装置の外部で接続するようにしていた。
また、論理ゲートから構成された論理回路部と、外部回路との入出力を行う、駆動能力が大きく大電流の駆動を行うバッファ回路部とを備えた大規模集積回路では、該バッファ回路部のスイッチング動作時に流れる大電流によって接地ラインの電圧が上昇し、前記論理回路部で誤動作が生じることを防止するために、論理回路部とバッファ回路部の接地ラインを別にして、各々独立して外部電源回路に接続するようにしていた（例えば、特許文献１参照。）。

図５は、従来のチョッパー方式の昇圧型スイッチングレギュレータの回路例を示した図である。
図５において、スイッチングレギュレータ１００は、制御用半導体装置１０１と、インダクタＬ１０１、整流ダイオードＤ１０１、出力コンデンサＣ１０１及び出力電圧検出用の抵抗Ｒ１０１，Ｒ１０２で構成されている。
また、制御用半導体装置１０１は、ＮＭＯＳトランジスタで構成されたスイッチングトランジスタＭ１０１と、該スイッチングトランジスタＭ１０１をオン／オフ制御するための制御信号Ｖｇを生成して出力する制御回路１０２とを備えており、更に、電源端子Ｖｄｄ、インダクタ接続端子ＬＸ、出力電圧に比例した電圧を入力するフィードバック端子ＦＢ、制御回路１０２用の第１接地端子ＧＮＤ１、スイッチングトランジスタＭ１０１用の第２接地端子ＧＮＤ２を備えている。

スイッチングトランジスタＭ１０１がスイッチングすると大電流が接地ラインに流れ、接地ラインの電圧が変動する。このため、接地ラインを介して生じる制御回路１０２内のアナログ回路の精度低下や、ロジック回路の誤動作を避けるため、接地端子を第１接地端子ＧＮＤ１と第２接地端子ＧＮＤ２の２つに分け、該両接地端子を、制御用半導体装置１０１を実装するプリント基板等の配線で接続するようにしていた。
特公昭６４−１０５２号公報

しかし、制御用半導体装置１０１と周辺回路部品をプリント基板等に実装してスイッチングレギュレータを構成した場合、第１接地端子ＧＮＤ１が接続不良でプリント基板の接地電圧ＧＮＤに接続されていない状態で、入力端子ＩＮに電圧を印加すると、制御回路１０２は第１接地端子ＧＮＤ１が接続されていないため作動しないが、制御回路１０２から出力される制御電圧Ｖｇは上昇する。制御電圧ＶｇがスイッチングトランジスタＭ１０１のゲートしきい値電圧以上になると、スイッチングトランジスタＭ１０１はオンして導通状態になる。

プリント基板の入力端子ＩＮと接地電圧ＧＮＤとの間には、インダクタＬ１０１とスイッチングトランジスタＭ１０１の直列回路が接続されている。スイッチングトランジスタＭ１０１は、大電流が流れることからオン抵抗が非常に小さいものである。また、インダクタＬ１０１の直流抵抗も小さいため、スイッチングトランジスタＭ１０１がオンすると、入力端子ＩＮからインダクタＬ１０１及びスイッチングトランジスタＭ１０１にそれぞれ大電流が流れ続けることになる。その結果、入力端子ＩＮに電力を供給している電池を消耗させると共に、該電池、インダクタＬ１０１及びスイッチングトランジスタＭ１０１の発熱を招く。更に時間が経過すると、インダクタＬ１０１やスイッチングトランジスタＭ１０１に不具合が発生する場合があった。

本発明は、このような問題を解決するためになされたものであり、スイッチングトランジスタの動作制御を行う制御回路と接地電圧との接続が遮断された場合、又は何らかの原因で接続不良が発生した場合に、スイッチングトランジスタがオンしないようにすることができるスイッチングレギュレータ及びスイッチングレギュレータを構成する半導体装置を得ることを目的とする。

この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
該制御回路部を接地電圧に接続するための第１接地端子と、
前記スイッチングトランジスタを接地電圧に接続するための第２接地端子と、
前記第１接地端子の電圧から、該第１接地端子と接地電圧との接続が遮断されたことを検出すると、前記制御回路部から出力された制御信号に関係なく前記スイッチングトランジスタをオフさせて遮断状態にする保護回路部と、
を備えるものである。

また、前記保護回路部は、前記第１接地端子の電圧が前記第２接地端子よりも所定値以上大きくなると該第１接地端子と接地電圧との接続が遮断されたと判定するようにした。

具体的には、前記保護回路部は、制御電極が前記第１接地端子に接続され、第１接地端子と接地電圧との接続が遮断されて該第１接地端子の電圧が上昇するとオンして、前記スイッチングトランジスタをオフさせて遮断状態になる電圧に該スイッチングトランジスタの制御電極を接続するトランジスタで構成されるようにした。

また、前記保護回路部は、前記第１接地端子の電圧が第１所定値以上になると、該第１接地端子と接地電圧との接続が遮断されたと判定するようにした。

この場合、前記第１所定値は、前記スイッチングトランジスタのしきい値電圧未満であるようにした。

また、前記保護回路部は、
前記第１接地端子の電圧と前記第１所定値との電圧比較を行い、該比較結果を示す信号を出力する電圧検出回路と、
該電圧検出回路からの出力信号に応じて、前記制御回路部からの制御信号の前記スイッチングトランジスタの制御電極への出力制御を行う出力制御回路と、
を備え、
前記電圧検出回路は、第１接地端子の電圧が第１所定値以上になると所定の異常検出信号を生成して出力し、前記出力制御回路は、電圧検出回路から該所定の異常検出信号が出力されると、前記制御回路部からの制御信号の前記スイッチングトランジスタの制御電極への出力を停止すると共に、前記スイッチングトランジスタをオフさせて遮断状態にするようにした。

また、前記出力制御回路は、前記スイッチングトランジスタの制御電極へ出力する信号を、前記第１接地端子の電圧を基準にした電圧から前記第２接地端子の電圧を基準にした電圧にレベルシフトさせて出力するようにしてもよい。

また、前記インダクタは、一端が前記入力端子に接続され、前記スイッチングトランジスタは、該インダクタの他端と前記第２接地端子との間に接続され、該スイッチングトランジスタとインダクタとの接続部と前記出力端子との間に接続された整流素子を備えるようにした。

また、前記スイッチングトランジスタ、制御回路部及び保護回路部は１つのＩＣに集積され、前記第１接地端子及び第２接地端子は該ＩＣの端子をなすようにしてもよい。

また、この発明に係る半導体装置は、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力する、インダクタを使用したチョッパー方式のスイッチングレギュレータを構成する半導体装置において、
入力された制御信号に応じてスイッチングを行って前記入力電圧による前記インダクタの充電を行うスイッチングトランジスタと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
該制御回路部を接地電圧に接続するための第１接地端子と、
前記スイッチングトランジスタを接地電圧に接続するための第２接地端子と、
前記第１接地端子の電圧から、該第１接地端子と接地電圧との接続が遮断されたことを検出すると、前記制御回路部から出力された制御信号に関係なく前記スイッチングトランジスタをオフさせて遮断状態にする保護回路部と、
を備えるものである。

また、前記出力制御回路は、前記スイッチングトランジスタの制御電極へ出力する信号を、前記第１接地端子の電圧を基準にした電圧から前記第２接地端子の電圧を基準にした電圧にレベルシフトさせて出力するようにした。

また、前記スイッチングトランジスタ、制御回路部及び保護回路部は１つのＩＣに集積され、前記第１接地端子及び第２接地端子は該ＩＣの端子をなすようにした。

本発明のスイッチングレギュレータ及びスイッチングレギュレータを構成する半導体装置によれば、第１接地端子の電圧から、第１接地端子と接地電圧との接続が遮断されたことを検出すると、前記制御回路部から出力された制御信号に関係なく前記スイッチングトランジスタをオフさせて遮断状態にするようにした。このことから、スイッチングトランジスタの動作制御を行う制御回路と接地電圧との接続が遮断された場合、又は何らかの原因で接続不良が発生した場合に、スイッチングトランジスタがオンしないようにすることができ、不必要な大電流が流れることを防止でき、不具合の発生を防止することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
図１において、スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを昇圧して所定の定電圧になるようにし出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する昇圧型スイッチングレギュレータをなしている。

スイッチングレギュレータ１は、ＮＭＯＳトランジスタで構成されたスイッチングトランジスタＭ１、整流ダイオードＤ１、ＮＭＯＳトランジスタＭ２、インダクタＬ１、コンデンサＣ１、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２、及びスイッチングトランジスタＭ１の動作制御を行う制御回路２を備えている。なお、制御回路２は制御回路部を、ＮＭＯＳトランジスタＭ２は保護回路部をそれぞれなす。また、スイッチングトランジスタＭ１、ＮＭＯＳトランジスタＭ２及び制御回路２は、１つのＩＣに集積されており、該ＩＣは、電源端子Ｖｄｄ、接続端子ＬＸ，ＦＢ、第１接地端子ＧＮＤ１及び第２接地端子ＧＮＤ２を備え、第１接地端子ＧＮＤ１及び第２接地端子ＧＮＤ２は、該ＩＣの外部で接続されて接地電圧ＧＮＤに接続されている。

入力端子ＩＮと出力端子ＯＵＴとの間にはインダクタＬ１と整流ダイオードＤ１が直列に接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間には、抵抗Ｒ１とＲ２が直列に接続されると共にコンデンサＣ１が接続されている。インダクタＬ１と整流ダイオードＤ１との接続部は接続端子ＬＸに接続され、接続端子ＬＸと第２接地端子ＧＮＤ２との間にはスイッチングトランジスタＭ１が接続されている。スイッチングトランジスタＭ１のゲートとソースとの間にはＮＭＯＳトランジスタＭ２が接続され、スイッチングトランジスタＭ１のゲートには制御回路２からの制御電圧Ｖｇが入力され、ＮＭＯＳトランジスタＭ２のゲートは第１接地端子ＧＮＤ１に接続されている。また、制御回路２は、電源端子Ｖｄｄと第１接地端子ＧＮＤ１に接続され、接続端子ＦＢを介して抵抗Ｒ１とＲ２の接続部に接続されている。

このような構成において、抵抗Ｒ１及びＲ２は、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し、制御回路２は、該分圧電圧Ｖｆｂが所定の基準電圧になるように、スイッチングトランジスタＭ１の動作制御、例えばＰＷＭ制御等を行って出力電圧Ｖｏｕｔが所定値で一定になるようにする。スイッチングトランジスタＭ１がオンして導通状態になっている間にインダクタＬ１にエネルギが蓄えられる。スイッチングトランジスタＭ１がオフして遮断状態になっている間に、インダクタＬ１に蓄えられた該エネルギが入力電圧Ｖｉｎに加算されて出力端子ＯＵＴに出力されることにより、入力電圧Ｖｉｎは、昇圧され、更に整流ダイオードＤ１及びコンデンサＣ１で平滑されて出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力される。

ここで、第１接地端子ＧＮＤ１とプリント基板の接地ラインとの接続が遮断される等して、第１接地端子ＧＮＤ１と接地電圧ＧＮＤとの接続が遮断された場合について説明する。
この場合、制御回路２は、電源端子Ｖｄｄを介して入力電圧Ｖｉｎが入力されていることから、第１接地端子ＧＮＤ１の電圧が上昇する。このため、制御回路２は、ローレベルの信号をスイッチングトランジスタＭ１のゲートに出力しようとしているにもかかわらず、制御電圧Ｖｇが上昇する。制御電圧ＶｇがスイッチングトランジスタＭ１のしきい値電圧Ｖｔｈ１以上になると、スイッチングトランジスタＭ１はオンして入力端子ＩＮからインダクタＬ１を介してスイッチングトランジスタＭ１に大電流が流れる。

しかし、ＮＭＯＳトランジスタＭ２は、しきい値電圧Ｖｔｈ２がスイッチングトランジスタＭ１のしきい値電圧Ｖｔｈ１以下になるように形成されている。このため、スイッチングトランジスタＭ１がオンする前に、ＮＭＯＳトランジスタＭ２がオンしてスイッチングトランジスタＭ１のゲート電圧を低下させ、スイッチングトランジスタＭ１がオンすることを防止できる。
このように、本第１の実施の形態におけるスイッチングレギュレータは、第１接地端子ＧＮＤ１とプリント基板の接地ラインとの接続が遮断される等して、第１接地端子ＧＮＤ１と接地電圧ＧＮＤとの接続が遮断された場合、ＮＭＯＳトランジスタＭ２がオンしてスイッチングトランジスタＭ１のゲート電圧を低下させ、スイッチングトランジスタＭ１がオンしないようにしたことから、制御回路２と接地電圧ＧＮＤとの接続が遮断されるか、又は何らかの原因で接続不良が発生した場合に、スイッチングトランジスタＭ１がオンしないようにすることができる。

第２の実施の形態．
前記第１の実施の形態におけるＮＭＯＳトランジスタＭ２の代わりに第１接地端子ＧＮＤ１の電圧検出を行い、第１接地端子ＧＮＤ１の電圧が上昇するとスイッチングトランジスタＭ１をオフさせる信号を出力する電圧検出回路を備えるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態におけるスイッチングレギュレータの構成例を示した図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図２における図１との相違点は、図１のＮＭＯＳトランジスタＭ２の代わりに電圧検出回路１１及びＮＯＲ回路１２を設けたことにあり、これに伴って、図１のスイッチングレギュレータ１をスイッチングレギュレータ１ａにした。

図２において、スイッチングレギュレータ１ａは、入力端子ＩＮに入力された入力電圧Ｖｉｎを昇圧して所定の定電圧になるようにし出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する昇圧型スイッチングレギュレータをなしている。
スイッチングレギュレータ１ａは、スイッチングトランジスタＭ１、整流ダイオードＤ１、インダクタＬ１、コンデンサＣ１、抵抗Ｒ１，Ｒ２、制御回路２、第１接地端子ＧＮＤ１及び第２接地端子ＧＮＤ２の電圧検出を行う電圧検出回路１１、並びにＮＯＲ回路１２を備えている。

なお、電圧検出回路１１及びＮＯＲ回路１２は保護回路部を、ＮＯＲ回路１２は出力制御回路をそれぞれなす。また、スイッチングトランジスタＭ１、制御回路２、電圧検出回路１１及びＮＯＲ回路１２は、１つのＩＣに集積されており、該ＩＣは、電源端子Ｖｄｄ、接続端子ＬＸ，ＦＢ、第１接地端子ＧＮＤ１及び第２接地端子ＧＮＤ２を備え、第１接地端子ＧＮＤ１及び第２接地端子ＧＮＤ２は、該ＩＣの外部で接地電圧ＧＮＤにそれぞれ接続されている。

制御回路２からの制御信号は、ＮＯＲ回路１２の一方の入力端に入力され、ＮＯＲ回路１２の出力端はスイッチングトランジスタＭ１のゲートに接続されている。電圧検出回路１１は、電源端子Ｖｄｄから電源供給されており、第１接地端子ＧＮＤ１と第２接地端子ＧＮＤ２の電圧検出を行い、該検出結果をＮＯＲ回路１２の他方の入力端に出力する。ＮＯＲ回路１２は、電源端子Ｖｄｄと第２接地端子ＧＮＤ２に接続されて電源供給を受けている。
このような構成において、電圧検出回路１１は、第１接地端子ＧＮＤ１の電圧が所定の第１基準電圧Ｖｓ１以上になると、ハイレベルの信号をＮＯＲ回路１２の対応する入力端に出力する。第２接地端子ＧＮＤ２には、スイッチングトランジスタＭ１のソースの他に電圧検出回路１１及びＮＯＲ回路１２の各接地ラインにもそれぞれ接続されている。

また、電圧検出回路１１は、第１接地端子ＧＮＤ１の電圧が所定の第１基準電圧Ｖｓ１未満である場合は、ローレベルの信号をＮＯＲ回路１２の対応する入力端に出力する。第１基準電圧Ｖｓ１は、スイッチングトランジスタＭ１のしきい値電圧よりも小さい値に設定されている。
ＮＯＲ回路１２は、電圧検出回路１１からハイレベルの信号が入力されると、制御回路２からの信号に関係なくローレベルの信号を出力し、スイッチングトランジスタＭ１をオフさせて遮断状態にする。また、ＮＯＲ回路１２は、電圧検出回路１１からローレベルの信号が入力されると、制御回路２から入力された信号の信号レベルを反転させてスイッチングトランジスタＭ１のゲートに出力する。

図３は、図２の具体的な回路例を示した図である。
図３において、制御回路２は、基準電圧発生回路２１と、誤差増幅回路２２と、発振回路２３と、ＰＷＭコンパレータ２４と、インバータ２５とを備えている。基準電圧発生回路２１、誤差増幅回路２２、発振回路２３、ＰＷＭコンパレータ２４及びインバータ２５は、すべて電源端子Ｖｄｄと第１接地端子ＧＮＤ１に接続されて電源供給を受けている。基準電圧発生回路２１は、所定の基準電圧Ｖｒｅｆを生成して出力し、誤差増幅回路２２は、接続端子ＦＢを介して反転入力端に入力された分圧電圧Ｖｆｂと非反転入力端に入力された基準電圧Ｖｒｅｆとの電圧差を増幅して出力信号ＥＡｏを生成し出力する。また、発振回路２３は、所定の三角波信号ＴＷを生成して出力し、ＰＷＭコンパレータ２４は、誤差増幅回路２２の出力信号ＥＡｏと該三角波信号ＴＷからＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力する。パルス信号Ｓｐｗは、インバータ２５を介してＮＯＲ回路１２の対応する入力端に入力される。

電圧検出回路１１は、コンパレータ３１と、第１基準電圧Ｖｓ１を生成して出力する第１基準電圧発生回路３２とを備えている。コンパレータ３１は、電源端子Ｖｄｄと第２接地端子ＧＮＤ２に接続されて電源供給を受け、第１基準電圧発生回路３２においても、図示していないが電源端子Ｖｄｄと第２接地端子ＧＮＤ２に接続されて電源供給を受けている。コンパレータ３１において、非反転入力端は第１接地端子ＧＮＤ１に接続され、反転入力端には第１基準電圧Ｖｓ１が入力され、出力端はＯＲ回路１２の対応する入力端に接続されている。

このような構成において、第１接地端子ＧＮＤ１と接地電圧ＧＮＤとの接続が遮断されると、第１接地端子ＧＮＤ１の電圧が上昇するため、コンパレータ３１の出力端はハイレベルになる。
ＮＯＲ回路１２は、コンパレータ３１からハイレベルの信号が入力されると、インバータ２５から入力される信号に関係なくローレベルの信号を出力する。第１基準電圧Ｖｓ１は、スイッチングトランジスタＭ１のしきい値電圧Ｖｔｈ１よりも小さい電圧に設定されていることから、コンパレータ３１の出力信号がハイレベルになる前にスイッチングトランジスタＭ１がオンすることはない。

なお、図３で示すように、第１接地端子ＧＮＤ１に、ダイオードＤ１１のカソードとダイオードＤ１２のアノードがそれぞれ接続され、第２接地端子ＧＮＤ２に、ダイオードＤ１２のカソードとダイオードＤ１１のアノードがそれぞれ接続されて、第１接地端子ＧＮＤ１と第２接地端子ＧＮＤ２との電圧差が、ダイオードＤ１１及びＤ１２の順方向電圧以上にならないようにしてもよい。

このように、本第２の実施の形態におけるスイッチングレギュレータは、第１接地端子ＧＮＤ１の電圧検出を行い、第１接地端子ＧＮＤ１の電圧が上昇するとスイッチングトランジスタＭ１をオフさせる信号を出力する電圧検出回路１１を備えるようにしたことから、前記第１の実施の形態と同様の効果を得ることができる。

第３の実施の形態．
前記第２の実施の形態では、制御回路２からＮＯＲ回路１２に、入力電圧Ｖｉｎと第１接地端子ＧＮＤ１の電圧との振幅を有する信号が入力されるようにしたが、制御回路２の出力信号を入力電圧Ｖｉｎと第２接地端子ＧＮＤ２の電圧との振幅を有する信号にレベルシフトさせてからＮＯＲ回路１２に入力するようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図４は、本発明の第３の実施の形態におけるスイッチングレギュレータの構成例を示した図である。なお、図４では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図４における図２との相違点は、図２の制御回路２とＮＯＲ回路１２との間にレベルシフト回路４１を追加したことにあり、これに伴って、図２のスイッチングレギュレータ１ａをスイッチングレギュレータ１ｂにした。

図４において、スイッチングレギュレータ１ｂは、入力端子ＩＮに入力された入力電圧Ｖｉｎを昇圧して所定の定電圧になるようにし出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する昇圧型スイッチングレギュレータをなしている。
スイッチングレギュレータ１ｂは、スイッチングトランジスタＭ１、整流ダイオードＤ１、インダクタＬ１、コンデンサＣ１、抵抗Ｒ１，Ｒ２、スイッチングトランジスタＭ１の動作制御を行う制御回路２、電圧検出回路１１、ＮＯＲ回路１２、及び制御回路２の出力信号を入力電圧Ｖｉｎと第２接地端子ＧＮＤ２の電圧との振幅を有する信号にレベルシフトさせるレベルシフト回路４１を備えている。

なお、電圧検出回路１１、ＮＯＲ回路１２及びレベルシフト回路４１は保護回路部を、ＮＯＲ回路１２及びレベルシフト回路４１は出力制御回路をそれぞれなす。また、スイッチングトランジスタＭ１、制御回路２、電圧検出回路１１、ＮＯＲ回路１２及びレベルシフト回路４１は、１つのＩＣに集積されており、該ＩＣは、電源端子Ｖｄｄ、接続端子ＬＸ，ＦＢ、第１接地端子ＧＮＤ１及び第２接地端子ＧＮＤ２を備え、第１接地端子ＧＮＤ１及び第２接地端子ＧＮＤ２は、該ＩＣの外部で接続されて接地電圧ＧＮＤに接続されている。

制御回路２の出力端とＮＯＲ回路１２の対応する入力端との間には、レベルシフト回路４１が接続されている。レベルシフト回路４１は、それぞれ電源端子Ｖｄｄと第２接地端子ＧＮＤ２に接続されて電源供給を受けている。
このような構成において、レベルシフト回路４１は、制御回路２から出力された、入力電圧Ｖｉｎと第１接地端子ＧＮＤ１の電圧との振幅を有する信号を、入力電圧Ｖｉｎと第２接地端子ＧＮＤ２の電圧との振幅を有する信号にレベルシフトさせて、ＮＯＲ回路１２の対応する入力端に出力する。

ＮＯＲ回路１２は、電圧検出回路１１からハイレベルの信号が入力されると、レベルシフト回路４１からの信号に関係なくローレベルの信号を出力する。ＮＯＲ回路１２から出力されたローレベルの信号は、第２接地端子ＧＮＤ２の電圧を有しており、スイッチングトランジスタＭ１のゲートに入力され、スイッチングトランジスタＭ１をオフさせて遮断状態にする。また、ＮＯＲ回路１２は、電圧検出回路１１からローレベルの信号が入力されると、レベルシフト回路４１から入力された信号の信号レベルを反転させて出力する。

このように、本第３の実施の形態におけるスイッチングレギュレータは、制御回路２の出力信号を入力電圧Ｖｉｎと第２接地端子ＧＮＤ２の電圧との振幅を有する信号にレベルシフトさせてからＮＯＲ回路１２の対応する入力端に入力するようにしたことから、前記第２の実施の形態と同様の効果を得ることができると共に、第１接地端子ＧＮＤ１と接地電圧ＧＮＤとの接続が遮断された場合に、スイッチングトランジスタＭ１をより確実にオフさせて遮断状態にすることができる。

本発明の第１の実施例を示すチョッパー方式の昇圧型ＤＣ−ＤＣコンバータの回路図である。本発明の第２の実施の形態におけるスイッチングレギュレータの構成例を示した図である。図２の具体的な回路例を示した図である。本発明の第３の実施の形態におけるスイッチングレギュレータの構成例を示した図である。従来のスイッチングレギュレータの構成例を示した図である。

符号の説明

１，１ａ，１ｂスイッチングレギュレータ
２制御回路
１１電圧検出回路
１２ＮＯＲ回路
２１基準電圧発生回路
２２誤差増幅回路
２３発振回路
２４ＰＷＭコンパレータ
２５インバータ
３１コンパレータ
３２第１基準電圧発生回路
４１レベルシフト回路
Ｍ１スイッチングトランジスタ
Ｍ２ＮＭＯＳトランジスタ
Ｄ１整流ダイオード
Ｌ１インダクタ
Ｒ１，Ｒ２抵抗
Ｄ１１，Ｄ１２ダイオード

Claims

入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
該制御回路部を接地電圧に接続するための第１接地端子と、
前記スイッチングトランジスタを接地電圧に接続するための第２接地端子と、
前記第１接地端子の電圧から、該第１接地端子と接地電圧との接続が遮断されたことを検出すると、前記制御回路部から出力された制御信号に関係なく前記スイッチングトランジスタをオフさせて遮断状態にする保護回路部と、
を備えることを特徴とするスイッチングレギュレータ。
前記保護回路部は、前記第１接地端子の電圧が前記第２接地端子よりも所定値以上大きくなると該第１接地端子と接地電圧との接続が遮断されたと判定することを特徴とする請求項１記載のスイッチングレギュレータ。
前記保護回路部は、制御電極が前記第１接地端子に接続され、第１接地端子と接地電圧との接続が遮断されて該第１接地端子の電圧が上昇するとオンして、前記スイッチングトランジスタをオフさせて遮断状態になる電圧に該スイッチングトランジスタの制御電極を接続するトランジスタで構成されることを特徴とする請求項１又は２記載のスイッチングレギュレータ。
前記保護回路部は、前記第１接地端子の電圧が第１所定値以上になると、該第１接地端子と接地電圧との接続が遮断されたと判定することを特徴とする請求項１記載のスイッチングレギュレータ。
前記第１所定値は、前記スイッチングトランジスタのしきい値電圧未満であること特徴とする請求項４記載のスイッチングレギュレータ。
前記保護回路部は、
前記第１接地端子の電圧と前記第１所定値との電圧比較を行い、該比較結果を示す信号を出力する電圧検出回路と、
該電圧検出回路からの出力信号に応じて、前記制御回路部からの制御信号の前記スイッチングトランジスタの制御電極への出力制御を行う出力制御回路と、
を備え、
前記電圧検出回路は、第１接地端子の電圧が第１所定値以上になると所定の異常検出信号を生成して出力し、前記出力制御回路は、電圧検出回路から該所定の異常検出信号が出力されると、前記制御回路部からの制御信号の前記スイッチングトランジスタの制御電極への出力を停止すると共に、前記スイッチングトランジスタをオフさせて遮断状態にすることを特徴とする請求項４又は５記載のスイッチングレギュレータ。
前記出力制御回路は、前記スイッチングトランジスタの制御電極へ出力する信号を、前記第１接地端子の電圧を基準にした電圧から前記第２接地端子の電圧を基準にした電圧にレベルシフトさせて出力することを特徴とする請求項６記載のスイッチングレギュレータ。
前記インダクタは、一端が前記入力端子に接続され、前記スイッチングトランジスタは、該インダクタの他端と前記第２接地端子との間に接続され、該スイッチングトランジスタとインダクタとの接続部と前記出力端子との間に接続された整流素子を備えることを特徴とする請求項１、２、３、４、５、６又は７記載のスイッチングレギュレータ。
前記スイッチングトランジスタ、制御回路部及び保護回路部は１つのＩＣに集積され、前記第１接地端子及び第２接地端子は該ＩＣの端子をなすことを特徴とする請求項１、２、３、４、５、６、７又は８記載のスイッチングレギュレータ。
入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力する、インダクタを使用したチョッパー方式のスイッチングレギュレータを構成する半導体装置において、
入力された制御信号に応じてスイッチングを行って前記入力電圧による前記インダクタの充電を行うスイッチングトランジスタと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
該制御回路部を接地電圧に接続するための第１接地端子と、
前記スイッチングトランジスタを接地電圧に接続するための第２接地端子と、
前記第１接地端子の電圧から、該第１接地端子と接地電圧との接続が遮断されたことを検出すると、前記制御回路部から出力された制御信号に関係なく前記スイッチングトランジスタをオフさせて遮断状態にする保護回路部と、
を備えることを特徴とする半導体装置。
前記保護回路部は、前記第１接地端子の電圧が前記第２接地端子よりも所定値以上大きくなると該第１接地端子と接地電圧との接続が遮断されたと判定することを特徴とする請求項１０記載の半導体装置。
前記保護回路部は、制御電極が前記第１接地端子に接続され、第１接地端子と接地電圧との接続が遮断されて該第１接地端子の電圧が上昇するとオンして、前記スイッチングトランジスタをオフさせて遮断状態になる電圧に該スイッチングトランジスタの制御電極を接続するトランジスタで構成されることを特徴とする請求項１０又は１１記載の半導体装置。
前記保護回路部は、前記第１接地端子の電圧が第１所定値以上になると、該第１接地端子と接地電圧との接続が遮断されたと判定することを特徴とする請求項１０記載の半導体装置。
前記第１所定値は、前記スイッチングトランジスタのしきい値電圧未満であること特徴とする請求項１３記載の半導体装置。
前記保護回路部は、
前記第１接地端子の電圧と前記第１所定値との電圧比較を行い、該比較結果を示す信号を出力する電圧検出回路と、
該電圧検出回路からの出力信号に応じて、前記制御回路部からの制御信号の前記スイッチングトランジスタの制御電極への出力制御を行う出力制御回路と、
を備え、
前記電圧検出回路は、第１接地端子の電圧が第１所定値以上になると所定の異常検出信号を生成して出力し、前記出力制御回路は、電圧検出回路から該所定の異常検出信号が出力されると、前記制御回路部からの制御信号の前記スイッチングトランジスタの制御電極への出力を停止すると共に、前記スイッチングトランジスタをオフさせて遮断状態にすることを特徴とする請求項１３又は１４記載の半導体装置。
前記出力制御回路は、前記スイッチングトランジスタの制御電極へ出力する信号を、前記第１接地端子の電圧を基準にした電圧から前記第２接地端子の電圧を基準にした電圧にレベルシフトさせて出力することを特徴とする請求項１５記載の半導体装置。
前記インダクタは、一端が前記入力端子に接続され、前記スイッチングトランジスタは、該インダクタの他端と前記第２接地端子との間に接続され、該スイッチングトランジスタとインダクタとの接続部と前記出力端子との間に接続された整流素子を備えることを特徴とする請求項１０、１１、１２、１３、１４、１５又は１６記載の半導体装置。
前記スイッチングトランジスタ、制御回路部及び保護回路部は１つのＩＣに集積され、前記第１接地端子及び第２接地端子は該ＩＣの端子をなすことを特徴とする請求項１０、１１、１２、１３、１４、１５、１６又は１７記載の半導体装置。