JP6553340B2 - 表示装置、表示パネルのドライバ及び画像データ信号の伝送方法 - Google Patents
表示装置、表示パネルのドライバ及び画像データ信号の伝送方法 Download PDFInfo
- Publication number
- JP6553340B2 JP6553340B2 JP2014183067A JP2014183067A JP6553340B2 JP 6553340 B2 JP6553340 B2 JP 6553340B2 JP 2014183067 A JP2014183067 A JP 2014183067A JP 2014183067 A JP2014183067 A JP 2014183067A JP 6553340 B2 JP6553340 B2 JP 6553340B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- data
- pixel
- block
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Liquid Crystal Display Device Control (AREA)
- Dc Digital Transmission (AREA)
Description
これにより、クロックデータCDと画素データブロックPDSの先頭部との境界には、必ずクロック認識用のリアエッジ部EGが現れるようになり、且つ受信側のデータドライバ12では、反転フラグFLGに基づいて元の画素データ片を復元させることが可能となる。
12 データドライバ
20 表示パネル
121 データ受信取込部
Claims (17)
- 各画素の輝度レベルを示す画素データ片の系列を含む入力画像データに基づき画像表示を行う表示装置であって、
表示パネルに形成されている複数のデータラインに画素駆動電圧を印加するドライバと、
前記入力画像データにおける前記画素データ片の系列中の少なくとも1の前記画素データ片を含む画素データブロックを有する単位送信ブロックが連続する送信画像データ信号を生成し、これを前記ドライバに送信する制御部と、を含み、
前記制御部は、前記単位送信ブロック毎に前記画素データブロックの先頭部に連結してクロックデータを付加する第1処理部と、
前記クロックデータと前記画素データブロックとの境界でデータ遷移が生じているか否かを判定する第2処理部と、
前記データ遷移が生じていないと判定された場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の先頭ビットの論理レベルを反転させる第3処理部と、
前記画素データブロックの少なくとも先頭に含まれる前記画素データ片に論理レベルの反転処理が施されているか否かを示す反転フラグを前記クロックデータの直前に付加する第4処理部と、を有し、
前記ドライバは、受信した前記送信画像データ信号に含まれる前記クロックデータのリアエッジ部に位相同期したクロック信号を生成するクロック生成部と、
受信した前記送信画像データ信号に含まれる前記反転フラグが前記反転処理が施されていることを示す場合には、受信した前記送信画像データ信号に含まれる前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の論理レベルを反転させたものを前記クロック信号に応じて取り込んで出力する一方、前記反転フラグが前記反転処理が施されていないことを示す場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片を前記クロック信号に応じて取り込んで出力するデータ取込部と、
前記データ取込部から出力された前記画素データ片の各々を前記画素駆動電圧に変換する階調電圧生成部と、を有することを特徴とする表示装置。 - 前記第3処理部は、前記データ遷移が生じていないと判定された場合には前記画素データブロックに含まれる全ての前記画素データ片の全ビットの論理レベルを反転させ、
前記データ取込部は、前記反転フラグが前記反転処理が施されていることを示す場合には前記画素データブロックに含まれる全ての前記画素データ片の全ビットの論理レベルを反転させることを特徴とする請求項1記載の表示装置。 - 前記第3処理部は、前記データ遷移が生じていないと判定された場合には前記画素データブロックの先頭に含まれる前記画素データ片の先頭ビットの論理レベルだけを反転させ、
前記データ取込部は、前記反転フラグが前記反転処理が施されていることを示す場合には前記画素データブロックの先頭に含まれる前記画素データ片の先頭ビットの論理レベルだけを反転させることを特徴とする請求項1記載の表示装置。 - 前記第2処理部は、前記クロックデータの論理レベルと前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の先頭ビットの論理レベルとが一致している場合には前記データ遷移が生じていないと判定する一方、前記クロックデータの論理レベルと前記先頭ビットの論理レベルとが一致していない場合には前記データ遷移が生じていると判定することを特徴とする請求項1〜3のいずれか1に記載の表示装置。
- 前記画素データ片の系列は、赤色の輝度レベルを表す第1の画素データ片、緑色の輝度レベルを表す第2の画素データ片、及び青色の輝度レベルを表す第3の画素データ片を含み、
前記画素データブロックは、前記第1〜第3の画素データ片からなることを特徴とする請求項1〜4のいずれか1に記載の表示装置。 - 前記画素データ片の系列は、赤色の輝度レベルを表す第1の画素データ片、緑色の輝度レベルを表す第2の画素データ片、及び青色の輝度レベルを表す第3の画素データ片を含み、
前記画素データブロックは、前記第1〜第3の画素データ片のうちの2つの前記画素データ片からなることを特徴とする請求項1〜4のいずれか1に記載の表示装置。 - 画素の輝度レベルを示す画素データ片を少なくとも1つ含む画素データブロックを有する単位送信ブロックが連続する画像データ信号を受信し、受信した前記画像データ信号に基づいて表示パネルを駆動する表示パネルのドライバであって、
前記単位送信ブロック各々の前記画素データブロックの先頭部にクロックデータが連結して付加されており、前記クロックデータの直前には前記画素データ片に対して論理レベルの反転処理が施されているか否かを示す反転フラグが付加されており、
前記ドライバは、
受信した前記画像データ信号に含まれる前記クロックデータに位相同期したクロック信号を生成するクロック生成部と、
受信した前記画像データ信号に含まれる前記反転フラグが前記反転処理が施されていることを示す場合には、受信した前記画像データ信号に含まれる前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の先頭ビットの論理レベルを反転させたものを前記クロック信号に応じて取り込んで出力する一方、前記反転フラグが前記反転処理が施されていないことを示す場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片を前記クロック信号に応じて取り込んで出力するデータ取込部と、
前記データ取込部から出力された前記画素データ片の各々を画素駆動電圧に変換して前記表示パネルの複数のデータラインに印加する階調電圧生成部と、を有することを特徴とする表示パネルのドライバ。 - 前記データ取込部は、前記反転フラグが前記反転処理が施されていることを示す場合には前記画素データブロックに含まれる全ての前記画素データ片の全ビットの論理レベルを反転させることを特徴とする請求項7記載の表示パネルのドライバ。
- 前記データ取込部は、前記反転フラグが前記反転処理が施されていることを示す場合には前記画素データブロックの先頭に含まれる前記画素データ片の先頭ビットの論理レベルだけを反転させることを特徴とする請求項7記載の表示パネルのドライバ。
- 前記画素データ片の系列は、赤色の輝度レベルを表す第1の画素データ片、緑色の輝度レベルを表す第2の画素データ片、及び青色の輝度レベルを表す第3の画素データ片を含み、
前記画素データブロックは、前記第1〜第3の画素データ片からなることを特徴とする請求項7〜9のいずれか1に記載の表示パネルのドライバ。 - 前記画素データ片の系列は、赤色の輝度レベルを表す第1の画素データ片、緑色の輝度レベルを表す第2の画素データ片、及び青色の輝度レベルを表す第3の画素データ片を含み、
前記画素データブロックは、前記第1〜第3の画素データ片のうちの2つの前記画素データ片からなることを特徴とする請求項7〜9のいずれか1に記載の表示パネルのドライバ。 - 各画素の輝度レベルを示す画素データ片の系列を含む入力画像データに基づく送信画像データ信号を表示パネルのドライバに送信する画像データ信号の伝送方法であって、
前記入力画像データにおける前記画素データ片の系列中の少なくとも1の前記画素データ片を含む画素データブロックと、前記画素データブロックの先頭部に連結したクロックデータとを含む単位送信ブロック毎に、前記クロックデータと前記画素データブロックとの境界でデータ遷移が生じているか否かを判定する第1ステップと、
前記データ遷移が生じていないと判定された場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の先頭ビットの論理レベルを反転させる第2ステップと、
前記画素データブロックの少なくとも先頭に含まれる前記画素データ片に論理レベルの反転処理が施されているか否かを示す反転フラグを前記クロックデータの直前に付加する第3ステップと、
前記単位送信ブロックが連続する前記送信画像データ信号を前記表示パネルのドライバに送信する第4ステップと、を有することを特徴とする画像データ信号の伝送方法。 - 前記第2ステップは、前記データ遷移が生じていないと判定された場合には前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の全ビットの論理レベルを反転させることを特徴とする請求項12記載の画像データ信号の伝送方法。
- 前記第2ステップは、前記データ遷移が生じていないと判定された場合には前記画素データブロックの先頭に含まれる前記画素データ片の先頭ビットの論理レベルだけを反転させることを特徴とする請求項12記載の画像データ信号の伝送方法。
- 前記第1ステップは、前記クロックデータの論理レベルと前記画素データブロックの少なくとも先頭に含まれる前記画素データ片の先頭ビットの論理レベルとが一致している場合には前記データ遷移が生じていないと判定する一方、前記クロックデータの論理レベルと前記先頭ビットの論理レベルとが一致していない場合には前記データ遷移が生じていると判定することを特徴とする請求項12〜14のいずれか1に記載の画像データ信号の伝送方法。
- 前記画素データ片の系列は、赤色の輝度レベルを表す第1の画素データ片、緑色の輝度レベルを表す第2の画素データ片、及び青色の輝度レベルを表す第3の画素データ片を含み、
前記画素データブロックは、前記第1〜第3の画素データ片からなることを特徴とする請求項12〜15のいずれか1に記載の画像データ信号の伝送方法。 - 前記画素データ片の系列は、赤色の輝度レベルを表す第1の画素データ片、緑色の輝度レベルを表す第2の画素データ片、及び青色の輝度レベルを表す第3の画素データ片を含み、
前記画素データブロックは、前記第1〜第3の画素データ片のうちの2つの前記画素データ片からなることを特徴とする請求項12〜15のいずれか1に記載の画像データ信号の伝送方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014183067A JP6553340B2 (ja) | 2014-09-09 | 2014-09-09 | 表示装置、表示パネルのドライバ及び画像データ信号の伝送方法 |
US14/848,122 US10096297B2 (en) | 2014-09-09 | 2015-09-08 | Display device, display panel driver, and image data signal transmission method |
CN201510568725.5A CN105405420B (zh) | 2014-09-09 | 2015-09-09 | 显示装置、显示面板的驱动器和图像数据信号的传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014183067A JP6553340B2 (ja) | 2014-09-09 | 2014-09-09 | 表示装置、表示パネルのドライバ及び画像データ信号の伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016057432A JP2016057432A (ja) | 2016-04-21 |
JP6553340B2 true JP6553340B2 (ja) | 2019-07-31 |
Family
ID=55438047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014183067A Active JP6553340B2 (ja) | 2014-09-09 | 2014-09-09 | 表示装置、表示パネルのドライバ及び画像データ信号の伝送方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10096297B2 (ja) |
JP (1) | JP6553340B2 (ja) |
CN (1) | CN105405420B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020030346A (ja) * | 2018-08-23 | 2020-02-27 | 堺ディスプレイプロダクト株式会社 | 表示装置及び表示装置におけるデータ伝送方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61278233A (ja) * | 1985-06-03 | 1986-12-09 | Canon Inc | デ−タ伝送及び検出方式 |
EP0511373B1 (en) * | 1990-11-13 | 1998-01-07 | Hewlett-Packard Company | Dc-free line code and bit and frame synchronization for arbitrary data transmission |
US6463092B1 (en) * | 1998-09-10 | 2002-10-08 | Silicon Image, Inc. | System and method for sending and receiving data signals over a clock signal line |
CN1306467C (zh) * | 2003-02-27 | 2007-03-21 | 奇景光电股份有限公司 | 使用于液晶显示面板的数据驱动器 |
KR101174768B1 (ko) * | 2007-12-31 | 2012-08-17 | 엘지디스플레이 주식회사 | 평판 표시 장치의 데이터 인터페이스 장치 및 방법 |
JP5066121B2 (ja) * | 2008-03-20 | 2012-11-07 | アナパス・インコーポレーテッド | クロック情報とデータを伝送する装置及び方法 |
US9214130B2 (en) * | 2008-04-18 | 2015-12-15 | Sharp Kabushiki Kaisha | Display device and mobile terminal |
KR100986041B1 (ko) | 2008-10-20 | 2010-10-07 | 주식회사 실리콘웍스 | 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템 |
CN101882414A (zh) * | 2009-05-06 | 2010-11-10 | 奇景光电股份有限公司 | 显示装置及其中传送图像数据的方法 |
KR101125504B1 (ko) * | 2010-04-05 | 2012-03-21 | 주식회사 실리콘웍스 | 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템 |
JP2014085619A (ja) * | 2012-10-26 | 2014-05-12 | Lapis Semiconductor Co Ltd | 表示パネルドライバ及びその駆動方法 |
CN103839506B (zh) * | 2012-11-20 | 2016-06-08 | 联咏科技股份有限公司 | 显示装置及其驱动电路、显示面板的驱动方法与显示*** |
-
2014
- 2014-09-09 JP JP2014183067A patent/JP6553340B2/ja active Active
-
2015
- 2015-09-08 US US14/848,122 patent/US10096297B2/en active Active
- 2015-09-09 CN CN201510568725.5A patent/CN105405420B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105405420A (zh) | 2016-03-16 |
US20160071472A1 (en) | 2016-03-10 |
CN105405420B (zh) | 2019-08-20 |
US10096297B2 (en) | 2018-10-09 |
JP2016057432A (ja) | 2016-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10482847B2 (en) | Driving method and driving apparatus for display panel, and display device | |
TW201324478A (zh) | 資料驅動裝置、對應的操作方法與對應的顯示器 | |
JP5586332B2 (ja) | 表示装置及びその駆動方法 | |
US9054939B2 (en) | Method of processing data and a display apparatus performing the method | |
JP2015102596A (ja) | 表示デバイスの駆動装置 | |
CN107564461B (zh) | 扫描卡、led显示屏控制***及图像数据处理方法 | |
KR20200012060A (ko) | 표시 장치 및 그것의 구동 방법 | |
CN104183223B (zh) | 一种显示装置、驱动装置和驱动方法 | |
JP3416045B2 (ja) | 液晶表示装置 | |
US11244594B2 (en) | Gate driver control circuit, method, and display apparatus | |
JP5341483B2 (ja) | 画像送信装置および画像受信装置 | |
US10083643B2 (en) | Display device and transmission processing method for image data signal | |
CN100552755C (zh) | 主动式矩阵显示装置及其相关的数据调整模块与驱动方法 | |
JP7379194B2 (ja) | 表示装置及びソースドライバ | |
JP6553340B2 (ja) | 表示装置、表示パネルのドライバ及び画像データ信号の伝送方法 | |
JP7282650B2 (ja) | 表示ドライバ及び表示装置 | |
TWI479474B (zh) | 顯示裝置及其資料驅動電路、顯示面板的驅動方法與顯示系統 | |
US20200111406A1 (en) | Display device | |
JP6465583B2 (ja) | タイミングコントローラおよびそれを用いたディスプレイ装置 | |
US10580347B2 (en) | Timing controller, display device including timing controller, and method of driving timing controller | |
US11436971B2 (en) | Display driving apparatus with vertical two dot polarity inversion | |
JP2008203713A (ja) | 画像処理装置、画像処理方法、および画像処理プログラム | |
JP2021012327A (ja) | 表示ドライバ及び半導体装置 | |
JP6620209B2 (ja) | データドライバ及び表示装置 | |
KR102503176B1 (ko) | 데이터 전송 시스템, 상기 데이터 전송 시스템을 포함하는 표시 장치 및 이를 이용한 데이터 전송 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6553340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |