JP6530216B2 - 半導体集積回路の試験回路及びこれを用いた試験方法 - Google Patents
半導体集積回路の試験回路及びこれを用いた試験方法 Download PDFInfo
- Publication number
- JP6530216B2 JP6530216B2 JP2015065953A JP2015065953A JP6530216B2 JP 6530216 B2 JP6530216 B2 JP 6530216B2 JP 2015065953 A JP2015065953 A JP 2015065953A JP 2015065953 A JP2015065953 A JP 2015065953A JP 6530216 B2 JP6530216 B2 JP 6530216B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sequential
- test
- predetermined
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims description 174
- 239000004065 semiconductor Substances 0.000 title claims description 166
- 238000010998 test method Methods 0.000 title claims description 7
- 238000012545 processing Methods 0.000 claims description 28
- 230000006870 function Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 7
- 230000001902 propagating effect Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 description 7
- 102100023152 Scinderin Human genes 0.000 description 6
- 101710190410 Staphylococcal complement inhibitor Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
10…半導体集積回路
11…クロック生成回路
111…PLL回路
112…クロックフィルター
113,114…選択回路
12…出力制御回路
121…選択回路
122…順序回路
13…組合せ回路
131…論理回路
14…出力制御回路
141…論理否定回路
142…選択回路
15…選択回路
16…メモリ回路
100…試験回路
20…半導体試験装置
21…インターフェース装置
22…制御装置
221…プロセッサモジュール
222…メモリモジュール
23…コンパレータ
24…記憶装置
Claims (7)
- 複数の順序回路を含む第1の出力制御回路と、前記第1の出力制御回路の後段に接続される第1の組合せ回路と、前記第1の組合せ回路の後段に接続されるメモリ回路とを備える半導体集積回路の遅延故障を検出するために前記半導体集積回路に設けられた試験回路であって、
前記試験回路は、前記半導体集積回路に接続される試験装置の制御の下、
前記複数の順序回路のうちの、前記第1の組合せ回路を介して前記メモリ回路のアドレス端子に至る第1の順序回路の出力に対して所定の処理を行った結果を前記第1の順序回路に入力し、
前記複数の順序回路と前記メモリ回路とに入力される所定のクロックの所定の交番タイミングで、前記所定の処理を行った結果に従って、前記第1の組合せ回路を介して所定のデータを前記メモリ回路に記憶させ、
前記所定のクロックが前記所定の交番タイミング後に奇数回交番した後の次の交番タイミングで、前記メモリ回路から前記記憶したデータを前記半導体集積回路の遅延故障の検出の結果として読み出すように構成される、
試験回路。 - 前記複数の順序回路は、直列に接続されており、
前記試験回路は、前記所定の処理の結果を前記第1の順序回路に入力する前に、最前段の前記順序回路に所定のテストパターンを入力し、前記所定のクロックに基づいて、前記最前段の順序回路から最後段の前記順序回路まで前記テストパターンを伝搬させる、
請求項1に記載の試験回路。 - 前記最前段の順序回路に前記所定のテストパターンを入力する前に、前記所定のクロックの周波数を第1の周波数に設定し、
前記最前段の順序回路から前記最後段の順序回路まで前記所定のテストパターンを伝搬させた後に、前記所定のクロックの周波数を前記第1の周波数よりも高い第2の周波数に設定する、
請求項2に記載の試験回路。 - 前記半導体集積回路は、前記メモリ回路の後段に接続される第2の組合せ回路と、前記第2の組合せ回路の後段に接続された第2の出力制御回路とをさらに備え、
前記第2の出力制御回路は、直列に接続された複数の順序回路を含み、
前記試験回路は、前記所定のクロックに基づいて、前記メモリ回路から読み出したデータを前記第2の組合せ回路を介して前記第2の出力制御回路の最前段の前記順序回路によってラッチし、前記所定のクロックに基づいて、前記第2の出力制御回路の前記最前段の順序回路がラッチしたデータを最後段の前記順序回路まで伝搬させる、
請求項1に記載の試験回路。 - 前記所定の処理は、論理否定である、請求項1記載の試験回路。
- 複数の順序回路を含む第1の出力制御回路と、前記第1の出力制御回路の後段に接続される第1の組合せ回路と、前記第1の組合せ回路の後段に接続されるメモリ回路とを備える半導体集積回路の遅延故障を、試験装置の制御の下、検出するための試験方法であって、
前記複数の順序回路のうちの第1の順序回路の出力に対する所定の処理の結果を前記第1の順序回路に入力することと、
前記複数の順序回路と前記メモリ回路とに入力される所定のクロックの所定の交番タイミングで、前記所定の処理の結果に従って、前記第1の組合せ回路を介して前記メモリ回路に所定のデータを記憶させることと、
前記所定のクロックが前記所定の交番タイミング後に奇数回交番した後の次の交番タイミングで、前記メモリ回路から前記記憶したデータを読み出すことと、
前記メモリ回路から読み出したデータが期待値を示す第1の状態であるか否かを判断し、該判断の結果に基づいて遅延故障の検出を行うことと、
を含む、試験方法。 - 半導体集積回路の遅延故障を検出するためのプログラムであって、
前記半導体集積回路は、複数の順序回路を含む第1の出力制御回路と、前記第1の出力制御回路の後段に接続される第1の組合せ回路と、前記第1の組合せ回路の後段に接続されるメモリ回路とを備え、
前記プログラムは、試験装置の制御装置に、
前記複数の順序回路のうちの第1の順序回路の出力に対する所定の処理の結果を前記第1の順序回路に入力させる機能と、
前記複数の順序回路と前記メモリ回路とに入力される所定のクロックの所定の交番タイミングで、前記所定の処理の結果に従って、前記第1の組合せ回路を介して前記メモリ回路に所定のデータを記憶させる機能と、
前記所定のクロックが前記所定の交番タイミング後に奇数回交番した後の次の交番タイミングで、前記メモリ回路から前記記憶したデータを読み出す機能と、
前記メモリ回路から読み出したデータが期待値を示す第1の状態であるか否かを判断し、該判断の結果に基づいて遅延故障の検出を行う機能と、
を実現させるプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015065953A JP6530216B2 (ja) | 2015-03-27 | 2015-03-27 | 半導体集積回路の試験回路及びこれを用いた試験方法 |
US15/073,979 US10083759B2 (en) | 2015-03-27 | 2016-03-18 | Testing circuit for semiconductor integrated circuit and testing method using the same |
CN201610176904.9A CN106019119B (zh) | 2015-03-27 | 2016-03-25 | 半导体集成电路的试验电路及使用其的试验方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015065953A JP6530216B2 (ja) | 2015-03-27 | 2015-03-27 | 半導体集積回路の試験回路及びこれを用いた試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016186428A JP2016186428A (ja) | 2016-10-27 |
JP6530216B2 true JP6530216B2 (ja) | 2019-06-12 |
Family
ID=56975229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015065953A Active JP6530216B2 (ja) | 2015-03-27 | 2015-03-27 | 半導体集積回路の試験回路及びこれを用いた試験方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10083759B2 (ja) |
JP (1) | JP6530216B2 (ja) |
CN (1) | CN106019119B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11131706B2 (en) * | 2015-12-08 | 2021-09-28 | International Business Machines Corporation | Degradation monitoring of semiconductor chips |
US10705934B2 (en) * | 2017-06-30 | 2020-07-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Scan synchronous-write-through testing architectures for a memory device |
DE102017121308B4 (de) | 2017-06-30 | 2019-06-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Synchron-write-through-abtastprüfungsarchitekturen für einen speicherbaustein |
US10790039B1 (en) * | 2019-09-26 | 2020-09-29 | Micron Technology, Inc. | Semiconductor device having a test circuit |
CN117672335A (zh) * | 2022-08-26 | 2024-03-08 | 长鑫存储技术有限公司 | 芯片测试电路及存储器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543859A (en) * | 1994-04-15 | 1996-08-06 | Matsushita Electric Industrial Co., Ltd. | Horizontal contour emphasizing signal processor |
JPH1123660A (ja) * | 1997-07-07 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 集積回路のテスト容易化回路 |
JP2001013220A (ja) * | 1999-04-28 | 2001-01-19 | Matsushita Electric Ind Co Ltd | 半導体集積回路及びその検査方法 |
JP2001004710A (ja) * | 1999-06-21 | 2001-01-12 | Mitsubishi Electric Corp | スキャンテスト回路、自動テストパターン生成装置、スキャンテスト方法、スキャンテスト回路設計方法、自動テストパターン生成方法、スキャンテスト回路設計方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体および自動テストパターン生成方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US6470485B1 (en) * | 2000-10-18 | 2002-10-22 | Lattice Semiconductor Corporation | Scalable and parallel processing methods and structures for testing configurable interconnect network in FPGA device |
US7552373B2 (en) * | 2002-01-16 | 2009-06-23 | Syntest Technologies, Inc. | Method and apparatus for broadcasting scan patterns in a scan-based integrated circuit |
JP2006073917A (ja) * | 2004-09-06 | 2006-03-16 | Nec Electronics Corp | 集積回路 |
CN101373639B (zh) * | 2007-08-22 | 2011-02-09 | 智原科技股份有限公司 | 存储器时序测量电路与其测试方法 |
JP2009205414A (ja) * | 2008-02-27 | 2009-09-10 | Nec Electronics Corp | 半導体集積回路及びその設計方法並びに半導体集積回路設計装置 |
JP2010040092A (ja) * | 2008-08-04 | 2010-02-18 | Nec Electronics Corp | 半導体集積回路 |
JP5625241B2 (ja) | 2009-02-24 | 2014-11-19 | 富士通セミコンダクター株式会社 | 半導体装置及びその試験方法 |
JP5366872B2 (ja) * | 2010-04-02 | 2013-12-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路のクロック信号調整回路 |
US8516317B2 (en) * | 2011-01-31 | 2013-08-20 | Mentor Graphics Corporation | Methods for at-speed testing of memory interface |
EP2722680B1 (en) * | 2012-10-19 | 2018-10-10 | IMEC vzw | Transition delay detector for interconnect test |
-
2015
- 2015-03-27 JP JP2015065953A patent/JP6530216B2/ja active Active
-
2016
- 2016-03-18 US US15/073,979 patent/US10083759B2/en active Active
- 2016-03-25 CN CN201610176904.9A patent/CN106019119B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20160282409A1 (en) | 2016-09-29 |
US10083759B2 (en) | 2018-09-25 |
CN106019119A (zh) | 2016-10-12 |
CN106019119B (zh) | 2020-02-18 |
JP2016186428A (ja) | 2016-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6530216B2 (ja) | 半導体集積回路の試験回路及びこれを用いた試験方法 | |
JP5579979B2 (ja) | 半導体装置、内部信号タイミング回路、及び遅延時間測定方法 | |
US11442107B2 (en) | System-on-chip for AT-SPEED test of logic circuit and operating method thereof | |
KR100776937B1 (ko) | 입출력 공용 단자 제어 회로 | |
US6799134B2 (en) | Characterization of self-timed sequential circuits | |
JP2018197969A (ja) | 半導体装置の設計検証支援装置、半導体装置の設計検証支援プログラム及び半導体装置の設計検証支援方法 | |
JP6988156B2 (ja) | 診断回路及び診断回路の制御方法 | |
JP6534592B2 (ja) | スキャンテスト回路及びスキャンテスト装置 | |
JP2000091506A (ja) | 半導体集積回路 | |
JP2008292368A (ja) | スキャンテストポイント回路、及び集積回路 | |
JP2008305947A (ja) | 遅延測定装置および半導体装置 | |
KR20150078012A (ko) | 반도체 메모리 장치 및 이를 이용한 테스트 방법 | |
JP5625241B2 (ja) | 半導体装置及びその試験方法 | |
JP4869911B2 (ja) | ロジックbist回路及びモジュロ回路 | |
JP2001319494A (ja) | メモリ回路用の組込み自己試験装置 | |
JP2614413B2 (ja) | 集積回路 | |
JP7271264B2 (ja) | ラッチアレイ回路及び半導体集積回路 | |
JPH11219385A (ja) | 集積回路の遅延故障検出方法 | |
JP2015184246A (ja) | 半導体集積回路及びその試験方法 | |
JP2872098B2 (ja) | テスト機能付きカウンタ装置 | |
JP2021016124A (ja) | フリップフロップを用いたデジタル回路 | |
JP2020134303A (ja) | 回路診断テスト装置、及び回路診断テスト方法 | |
JP2002156416A (ja) | アドレスデータバステスト方法 | |
JP2007271390A (ja) | Tapコントローラ装置及びtapコントローラ制御方法 | |
JP2002156420A (ja) | Lsi検査回路、その設計方法および試験手順作成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180207 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180216 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180719 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6530216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |