JP6510966B2 - 半導体レーザ及び光半導体モジュール - Google Patents

半導体レーザ及び光半導体モジュール Download PDF

Info

Publication number
JP6510966B2
JP6510966B2 JP2015238874A JP2015238874A JP6510966B2 JP 6510966 B2 JP6510966 B2 JP 6510966B2 JP 2015238874 A JP2015238874 A JP 2015238874A JP 2015238874 A JP2015238874 A JP 2015238874A JP 6510966 B2 JP6510966 B2 JP 6510966B2
Authority
JP
Japan
Prior art keywords
electrode
laser
substrate
high frequency
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015238874A
Other languages
English (en)
Other versions
JP2017107920A (ja
Inventor
慈 金澤
慈 金澤
常祐 尾崎
常祐 尾崎
悠太 上田
悠太 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015238874A priority Critical patent/JP6510966B2/ja
Publication of JP2017107920A publication Critical patent/JP2017107920A/ja
Application granted granted Critical
Publication of JP6510966B2 publication Critical patent/JP6510966B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体レーザ及び光半導体モジュールに関する。
次世代の超高速ネットワークを構成する規格の1つとして、100ギガビットイーサネット(100GbE)の開発が進んでいる。特に中・長距離のビル間(〜10km)や遠隔ビル間(〜40km)においてデータを送受信する規格として100GBASE−LR4や100GBASE−ER4が有望視されている。これらの規格では、定められた4つの光の波長(例えば、1294.53−1296.59nm、1299.02−1301.09nm、1303.54−1305.63nm、1308.09−1310.19nmの4波長)に対し、それぞれに25Gb/s(または28Gb/s)のデータを乗せた後、重ね合わせて100Gb/sの信号を生成するという、LAN−WDMの方法が用いられる。
LAN−WDMでは波長多重送信器モジュールが使われる。波長多重送信器モジュールでは、小型化・低消費電力化・低チャープ化が重要とされ、チャーピングの小さい外部変調方式が用いられている。なかでも、電界吸収効果を利用した電界吸収型(EA:Electroabsorption)変調器(以下、EA変調器ともいう)は、小型化、低消費電力化、半導体レーザに対する集積性などの観点から優れた特長を持つ。特に、EA変調器と単一波長性に優れる分布帰還型(DFB:Distributed Feedback)レーザとを一つの半導体基板上にモノリシックに集積した半導体光集積素子(EA−DFBレーザ)は、高速・長距離伝送用発光装置として広く用いられる。
図1にEA−DFBレーザ100の概略構成を示す。図1(a)はEA−DFBレーザ100の断面斜視図であり、(b)は断面図を示す。EA−DFBレーザ100は、n−InP基板102と、n−InP基板102上に積層されたn−InPクラッド層103と、n−InP基板102の下面に作成されたn電極101とを含む。DFB半導体レーザは、n−InPクラッド層103上に積層された、活性104層と、ガイド層105と、p−InPクラッド層106と、レーザ電極107とを備える。活性104層とガイド層105との境界には、EB(electron beam)描画により、回折格子が形成されている。また、DFB半導体レーザの回折格子の中心部分には、発振波長の単一モードを実現するために、回折格子を四分の一波長だけ位相シフトした四分の一波長位相シフト112が設けられている。EA変調器505は、n−InPクラッド層103上に積層された、吸収層108と、p−InPクラッド層106と、電極で109とを備える。
なお、DFBレーザの長さは例えば400μm、EA変調器の長さは例えば150μmである。DFBレーザとEA変調器の間に光導波路を設けることもあるが、その長さは50μm程度である。
DFB半導体レーザは、レーザ電極107から電圧を印加することにより、レーザ発振する。EA変調器505は、変調電極109から印加される電気信号に応じて、DFB半導体レーザからレーザ光を変調する。例えば、変調電極109へ印加される電気信号は、例えば「1」信号のときは−0.1V、「0」信号のときは−2.1Vのように、電圧印加される。
Chengzhi Xu et al., IEEE PHOTONICS TECHNOLOGY LETTERS, VOL. 24, NO. 22, 2012, pp. 2046-2048. S. Kanazawa, T. Fujisawa, K. Takahata, T. Ito, Y. Ueda, W. Kobayashi, H. Ishii, and H. Sanjoh, "Flip-Chip Interconnection Lumped-Electrode EADFB Laser for 100-Gb/s/λ Transmitter," IEEE Photonics Technology Letter, vol. 27, no. 16, pp. 1699-1701, 2015
一般に、EA−DFBレーザを、電気的、光学的に実装することで、高速変調光半導体モジュールを作成することができる。
従来、高速変調光半導体モジュールでは、EA−DFBレーザの電界吸収型光変調器(EA変調器)の変調電極と(コプレーナ線路を有する)高周波配線とはワイヤで結線されることが一般的であった(例えば、非特許文献1参照)。しかし、結線に用いられるワイヤの持つインダクタンスが高周波特性を劣化させるため、ワイヤの代わりに金バンプと高周波接続基板を用いて高周波配線とEA変調器の変調電極とを接続するフリップチップ実装構造が検討されてきている(例えば、非特許文献2参照)。
図2は、ワイヤの代わりに金バンプと高周波接続基板とを用いて、高周波配線とEA変調器の変調電極とを接続した、フリップチップ実装構造の高速変調光半導体モジュールの概略構成を示す図である。図2に示す高速変調光半導体モジュールは、DFBレーザおよびEA変調器を集積した半導体レーザ200と、高周波配線基板270と、半導体レーザ200と高周波配線基板270とを接続する高周波接続基板250とを備える。高周波接続基板250は、半導体レーザ200に集積されたEA変調器の変調電極209と高周波配線基板270の信号配線274と、バンプ(294、291)を介して接続する信号線245を備える。図2の中央は半導体レーザ200及び高周波配線基板270の上面を、図2の左は半導体レーザ200及び高周波配線基板270のB−B線における断面を、図2の上部は半導体レーザ200のA−A線における断面を、図2の右は高周波接続基板250の下面(半導体レーザ200及び高周波配線基板270の上面と対向する面)を示す図である。
半導体レーザ200は、基板202上に作製された活性層204、導波路213および吸収層208を備える。活性層204、導波路213および吸収層208の上下(基板202に垂直な方向における上下)はクラッド層により、また、左右(基板202に水平な方向における左右)は絶縁体210により光が閉じ込められるリッジ構造の一部である。絶縁体210は、光の閉じ込めるとともに電気伝導性を実現するものである。また、半導体レーザ200は、メサ型であり、活性層204の上部に作製されたレーザ電極207と、吸収層208の上部に作製された変調電極209と備える。
高周波配線基板270は、基板271の上面に作製されたコプレーナ線路を有する。コプレーナ線路は、グランド配線(グランド(GND)電極ともいう)272と、信号配線274と、基板271の下面に作製されたグランド配線273とを備える。
高周波接続基板250は、高周波配線基板270と同様に、基板251の下面に作製された作製されたコプレーナ線路を有する。コプレーナ線路は、グランド配線252と信号配線254と、終端抵抗255と、基板251の上面に作製されたグランド配線(電極)253を備える。
高周波電気信号は、高周波配線基板279の信号配線274から金バンプ291を介して高周波接続基板250へ伝わり、さらに高周波接続基板250の信号配線254から金バンプ294を介して、EA変調器の変調電極209に伝わる。このとき、高周波信号の電磁界の広がりはコプレーナ線路上では両脇のGND電極、および基板を挟んで対応する面に作製されたGND電極へとカップリングし、他にはカップリングしないことが理想である。
しかし、図2中のA−A線断面図に示すように、EA変調器の変調電極209への接続部付近では、高周波接続基板250のコプレーナ線路に近接してレーザ電極207もチップ上に配置されている。このため、コプレーナ線路の信号配線から生じる電磁界がDFBレーザのレーザ電極207へもカップリングする。これは、コプレーナ線路からの高周波信号がDFBレーザも変調してしまうことになり、信号波形の劣化を引き起こすことが問題であった。
解決策として、レーザ電極とEA変調器を十分に離す方法が考えられるが、この場合、チップサイズが大型化する問題がある。つまり、DFBレーザとEA変調器の間に光導波路を設け、この長さを500μmとすることも考えられるが、チップサイズが大型化(ほぼ倍)になる他、光導波路の損失が増え、望ましくない。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、意図しない電界がチップ上に配置されたレーザ電極へカップリングすることを防止した半導体レーザおよび光半導体モジュールを提供することにある。
このような目的を達成するために、本願では、レーザ電極の上部の少なくとも一部に、絶縁体により当該レーザ電極と電気的に絶縁されたグランド電極を配置することで、意図しない電界がレーザ電極へカップリングすることを防止する。例えば、レーザ電極の上部の少なくとも一部は、レーザ電極の上部に位置する配線基板が隣接する部分とすることで、配線基板が有するコプレーナ配線からの電界を静電遮蔽することで、DFBレーザ電極への高周波成分のカップリングを遮蔽することができる。
本発明の一態様は、半導体レーザである。半導体レーザは、基板上に作製されたレーザ部および光変調器部を有し、上記レーザ部に駆動信号を入力するためのレーザ電極と、上記レーザ電極上の一部に作製された第1の絶縁体と、第1の絶縁体により上記レーザ電極と電気分離された第1のグランド電極とを備えた、ことを特徴とする。
一実施形態では、上記半導体レーザは、基板のレーザ電極と反対の面に第2のグランド電極を備える、第1のグランド電極と第2のグランド電極とが電気的に接続されている、または/および第1のグランド電極と第2のグランド電極とが電気的に接続されている。
一実施形態では、半導体レーザの基板は半導体基板であり、レーザ部の活性層の両脇に形成された第2の絶縁体を備え、当該絶縁体に上記半導体基板に達する穴、溝または窪み、もしくは上記半導体基板上に形成され当該半導体基板と電気的に接続された半導体層に達する穴、溝または窪みを備える。
本発明の別の態様は、上記の種々の半導体レーザを備えた光半導体モジュールである。
以上説明したように、本発明によれば、意図しない電界がチップ上に配置されたレーザ電極へカップリングすることを防止した半導体レーザおよび光半導体モジュールを提供することが可能となる。
従来の電界吸収-分布帰還型型(EA−DFB)レーザの概略構成を示す図であり、(a)は断面斜視図、(b)は断面図である。 フリップチップ実装構造の高速変調光半導体モジュールの概略構成を示す図である。 本発明の一実施形態にかかる半導体レーザおよび光半導体モジュールの概略構成を示す図である。 本発明の一実施形態にかかる半導体レーザの作製方法を説明するための図である。 本発明の一実施形態にかかる半導体レーザおよび光半導体モジュールの概略構成を示す図である。 本発明の一実施形態にかかる半導体レーザおよび光半導体モジュールの変形例を説明するための図である。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。同一または類似の参照符号は、同一または類似の要素を示す。したがって、繰り返しの説明は省略する。以下、具体的な数値や物質を例示して本発明の種々の実施形態を説明するが、本発明はこれらに限定されず、一般性を失うことなく他の数値や物質でも実施することができる。
図3は、本発明の一実施形態にかかる半導体レーザおよび当該半導体レーザを含む光半導体モジュールの概略構成を示す図である。図3に示す光半導体モジュールは、図2を参照して上述した高速変調光半導体モジュールに類似し、DFBレーザおよびEA変調器を集積した半導体レーザ300と、高周波配線(コプレーナ配線)を有するサブキャリア370と、半導体レーザ300とサブキャリア370とを接続する高周波接続基板250とを備える。図3の中央はサブキャリア370上に配置した半導体レーザ300の上面を、図3の左はサブキャリア370上に配置した半導体レーザ300のB−B線における断面を、図3の上部はサブキャリア370上に配置した半導体レーザ300のA−A線における断面を、図3の右は高周波接続基板250の下面(半導体レーザ300及びサブキャリア370の上面と対向する面)を示す図である。
半導体レーザ300は、基板202上に作製された活性層204、導波路213および吸収層208とを備える。活性層204、導波路213および吸収層208の上下(基板202に垂直な方向における上下)はクラッド層(上部のp−InPクラッド層と下部のn−InPクラッド層)により、また、左右(基板202に水平な方向における左右)は絶縁体210により光が閉じ込められるリッジ構造の一部である。また、半導体レーザ300は、メサ型であり、活性層204の上部に作製されたレーザ電極207と、吸収層208の上部に作製された変調電極209と備える。半導体レーザ300は、基板2020の下面にグランド電極324を備える。さらに、半導体レーザ300のレーザ電極207の上部の一部であり、当該レーザ電極の上部に位置する高周波接続基板205が隣接する部分に、GND電極322を備える。GND電極322は、高周波接続基板250が有するコプレーナ配線からの電界を静電遮蔽することで、DFBレーザのレーザ電極207への高周波成分のカップリングを遮蔽する。GND電極322は、レーザ電極207の上に配置された絶縁体321の上に配置され、レーザ電極207から絶縁体321により絶縁されている。
半導体レーザ300は、絶縁体210の一部に、活性層204から離れた位置に、溝(穴、窪み)323を有する。溝323は基板202に到達し、GND電極322も溝323の内壁を沿って基板202に到達している。なお、以下に説明するように溝323は、無くてもよい。溝323の内部に金などを充填してもよい。
サブキャリア370は、基板271の上面に段差を有し、下面は図2の高周波配線基板270と同様に、段差の無い平面である。サブキャリア370の上面の上段には、(コプレーナ線路を有する)高周波配線が形成され、高周波配線基板270に対応する。サブキャリア370の上面の上段のコプレーナ線路は、図2の高周波配線基板270と同様に、グランド配線272と、信号配線274とを備える。サブキャリア370の上面の下段には、グランド電極372が形成され、半導体レーザ300が設置される。半導体レーザ300は、裏面に設けられたグランド電極324がサブキャリア370のグランド電極372に接するように配置される。
なお、高周波接続基板250は、図2を参照して説明したので詳細な説明は省略する。
図3に示す光半導体モジュールと図2に示した半導体モジュールとの構造との差分について説明する。
図3に示す半導体レーザ300は、レーザ電極207とレーザ電極207の上にまずGND電極322より一回り大きい絶縁体321を配置する。この絶縁体321は、GND電極322とレーザ電極207の絶縁を取るために用いる。そして、この絶縁体321の上部にGND電極322を配置する。このGND電極サイズ322は、隣接して配置される高周波接続基板250とレーザ電極207とが重なる部分より大きいサイズ、かつ、光の進行方向の長さDの値が高周波接続基板250のコプレーナ線路の信号線幅と信号線-GND間の幅を足した値より大きくなるように設計する。また、GND電極322は半導体レーザ330のチップ底面(裏面)のGND電極324、もしくは高周波接続基板250のGND252どちらか1箇所と最低でも接続される構造とする。図3では、半導体レーザ300のチップ上の絶縁体210の一部をエッチングして溝323を形成し、GND電極322がチップのn−InP基板202と接続されるようにすることで、GND電極322がチップ底面のGND電極324およびサブキャリア370のGND電極372と電気的に接続される構造としている。
図4は、半導体レーザ300のチップの作製方法を説明する図である。図4(a)は溝を備えない半導体レーザの、図4(b)は溝を備える半導体レーザの作製方法を説明する為の図である。
図4(a)を参照すると、はじめに、従来通りの半導体プロセス工程を行うことで、従来のEA−DFBレーザ(例えば、図1の半導体レーザ100および図2の半導体レーザ200に相当)を作製する(図4(a)(1))。図4(a)(1)において従来のEA−DFBレーザ(例えば、図1の半導体レーザ100および図2の半導体レーザ200)であり、右図が上面から見た図、左図がB−B線断面図である。図4(a)(1)の右図に示すようにEA−DFBレーザはDFBレーザとEA変調器からなり、それぞれが電極を持つ。EA変調器の変調電極208は(素子作成後に、)Auバンプによって高周波接続基板250の信号線251と接続される。B−B線断面図から明らかなように、DFBレーザは半導体基板202上に細いメサ状の構造を有し、メサ状の構造の一部に活性層204を有する。活性層204はチップ上の絶縁体(埋め込み層)210によって埋め込まれる。メサ状の構造の幅は例えば2μmであり、活性層204の厚さは例えば0.1μmである。チップ上の絶縁体210は、例えば半絶縁性のInP、または半導体のpn構造、BCB(ベンゾシクロブテン)、SiO2等、またはその組み合わせである。半導体基板202は例えばn-InPである。
次いで、図4(a)(2)で、レーザ電極207の上の一部に絶縁体321を設ける。絶縁体321は例えばSiO2である。
さらに図4(a)(3)で、絶縁体321上にGND電極322を蒸着し、さらにチップ底面(基板202の裏面)にもGND電極324を蒸着する。
この構成により、レーザ電極207と電気的に分離されたGND電極322を得ることができる。
図4(a)(3)の構造で十分な効果を有するが、図3に示した半導体レーザ300のように、さらに基板202の裏面に作製したGND電極324とレーザ電極207の上のGND321とを電気的に接続させることより、GND電位をより安定化させることができる。
図4(b)を参照して、基板202の裏面に作製したGND電極324とレーザ電極207の上のGND321とを電気的に接続した半導体レーザ300(図3)の作製方法を説明する。
図4(b)(1)で、図4(a)(1)と同様に、EA−DFBレーザ(例えば、図1の半導体レーザ100および図2の半導体レーザ200に相当)を作製するである。
次いで、図4(b)(2)で、ドライエッチングによって、チップ上の絶縁体210をエッチングし、n-InP半導体基板202の面を一部上面から見えるように、溝(穴、窪み)323を形成する。
次いで、図4(b)(3)で、図4(a)(2)と同様に、レーザ電極207の上の一部に絶縁体321を形成する。
最後に、図4(b)(4)で、絶縁体321、溝(穴、窪み)323の側面および溝により露出したn−InP半導体基板202の上面に、GND電極322を蒸着する。このようにすることで、チップ底面GND324と電気的に接続されたGND電極322を有するEADFBレーザチップ(半導体レーザ)300が完成する。
なお、エッチングは、n−InP半導体基板202に達して上面を露出する必要はなく、n−InP半導体基板202上に作製した下部クラッド層であるn−InP半導体層(不図示)やn−InGaAsP半導体層(不図示)等のn型の半導体層に達してすればよく、つまりは基板202の裏面のGND電極324とレーザ電極207の上のGND322が電気的に接続できていればよい。もちろんn型の半導体に限るわけではなく、p−InP半導体基板やp型の半導体層でもよく、InP以外(例えばGaAsやGaN等)の基板でもよい。
また、基板202の裏面のGND電極324とレーザ電極207の上のGND電極322を電気的に接続するには、溝323を用いる構成と異なる構成をとってもいい。例えば半導体基板202を貫通する穴(ビア)を開け、そこにAu配線を充填することで基板202の裏面のGND電極324とレーザ電極207の上のGND電極322を電気的に接続することも可能である。また絶縁体210および半導体基板202の側面に金メッキを施すことで基板202の裏面のGND電極324とレーザ電極207の上のGND電極322を電気的に接続することも可能である。
次に、高速光半導体モジュールの作製について詳述する。
まず、作製したEA−DFBレーザのチップ300と高周波配線基板250をサブキャリア370上に配置する。サブキャリア370は2段になっており、上面の下段のGND電極372にEA−DFBレーザチップ300のGND電極324が接するように、上面の下段にEA−DFBレーザチップ300を搭載する。
次に、高周波配線基板とEA変調器電極上に金バンプを配置する(サブキャリアの上の高周波配線基板の信号線上に1つ、GND上に2つ。そしてEA変調器上に1つと計4つの金バンプを配置する)。最後に、コプレーナ線路を有する高周波接続基板250をフリップチップ実装する(金バンプで融着する)。このようにして、高速変調光半導体モジュールが完成する(図3)。
なお、高周波接続基板250の裏面にも通常、GND電極253を設けるが、必須のものでなく、GND電極253を設けなくても構わない。
サブキャリア370の下段には、EA−DFBレーザチップ300を搭載する際の目安となるアライメントマークがあっても構わない。
図3に示した光半導体モジュールと、図2に示した従来型の光半導体モジュールを用いて、25.8Gbit/s、PRBS(Pseudorandom Binary Sequence)231−1、振幅電圧2.0Vppの変調信号を用いて変調し、100ギガビットイーサネットで規定されているアイマスクマージンテストを実施した。このとき、EA変調器の変調電極209とレーザ電極207の距離Eは50μm、高周波接続基板250の信号配線254の幅は80μm、高周波接続基板250の信号配線254とGND配線252との距離は40μm、高周波接続基板250の材質は窒化アルミとした。
図2に示した従来型の光半導体モジュールでは、アイマスクマージン(開口規格に対する余裕度)が5%程度であったのに対して、図3に示した本実施形態の光半導体モジュールでは、アイマスクマージンが30%まで改善した。この結果から、レーザ電極207へのカップリングがグランド電極322による静電遮蔽により防げたことにより、アイ波形の劣化が抑制された効果がよく示されている。
なお、図3に示した半導体レーザ300では、光変調器部としてEA変調器を用いているが、マッハツェンダ変調器等、その他外部光変調器を用いることも可能である。つまり、変調器とDFBレーザが集積され、DFBレーザのレーザ電極207と、変調器の変調電極209が近傍にあり、変調器の変調電極209に高周波接続基板250等でフリップチップ実装を行う全ての半導体チップに対して応用することができる。
なお、図3に示した光半導体モジュールにおける半導体レーザ300として、図4(a)の(3)に示した半導体レーザ300を用いると、GND電極322がGND電極324およびサブキャリア370のGND電極372と電気的に接続されず、GND電極322のGND電位が必ずしも安定しないため、マスクマージンが15%程度にとどまるが、それでも従来構成にくらべアイ波形の劣化を抑制することができる。
次に図5を参照して本発明の別の実施形態を説明する。図5は、図3に示した光半導体モジュールに類似し、図2を参照して上述した高速変調光半導体モジュールとも類似する。
図5の光半導体モジュールは、半導体レーザ300として、図4(a)の(3)に示した半導体レーザ300を用いたものであり、GND電極322がGND電極324およびサブキャリア370のGND電極372と電気的に接続されていない。上述したように、図4(a)の(3)に示した半導体レーザ300では、GND電極322のGND電位が必ずしも安定しない。
そこで、本実施形態では、図5に示すように、半導体レーザ300のGND電極322と高周波接続基板250のグランド配線292とを金バンプ595で接続し、また、サブキャリア370の上面の上段のグランド配線252とサブキャリア370の上面の下段のグランド電極372とを金メッキ等のグランド配線574で接続している。これにより、GND電極322がGND電極324およびサブキャリア370のGND電極372と電気的に接続され、GND電極322のGND電位が安定する。
次に、高速光半導体モジュールの作製について詳述する。サブキャリア370の上面の下段のGND電極372にEA−DFBレーザチップ300のGND電極324が接するように配置する。次に、レーザチップ300のEA変調器の変調電極209およびGND電極322に金バンプを配置し、フリップチップ実装する(金バンプで融着する)。これにより、高周波配線基板250の信号配線254とEA変調器の変調電極209とを、および、高周波配線基板250のGND電極250とレーザチップ300のGND電極322とを接続することができる。このようにして、高周波接続基板のGNDとチップ上のGND電極が電気的に接続された高速変調光半導体モジュールが完成する。(結果として、チップ裏面のGND電極とレーザ電極の上のGND電極が電気的に接続する。)
図5に示した光半導体モジュールと、図2に示した従来型の光半導体モジュールを用いて、25.8Gbit/s、PRBS231−1、振幅電圧2.0Vppの変調信号を用いて変調し、100ギガビットイーサネットで規定されているアイマスクマージンテストを実施した。このとき、EA変調器の変調電極209とレーザ電極207の距離Eは50μm、高周波接続基板250の信号配線254の幅は80μm、高周波接続基板250の信号配線254とGND配線252との距離は40μm、高周波接続基板250の材質は窒化アルミとした。
図2に示した従来型の光半導体モジュールでは、マスクマージンが5%程度であったのに対して、図5に示される本提案型では、マスクマージンが27%まで改善した。この結果から、レーザ電極207へのカップリングがグランド電極322による静電遮蔽により防げたことにより、アイ波形の劣化が抑制された効果がよく示されている。
また図4では図3(a)の素子を用いているが、図3(b)の素子を用いることにより、GND電位がさらに安定する。このとき、マスクマージンは30%まで改善する。
なお、本実施例では光変調器部としてEA変調器を用いているが、マッハツェンダ変調器等、その他外部光変調器を用いることも可能である。
図6は、図5に示したサブキャリア370の代替として用いることができる、サブキャリアを示す。図6のサブキャリアは、2つの基板(681,682)を上下に組み合わせて、図5に示したサブキャリア370と同様に段差を有するサブキャリアとしたものである。
上部の基板681は、上面にコプレーナ線路を有し、下面の全面にグランド電極を有する。コプレーナ線路のグランド配線272と下面のグランド電極682とはビア(側面に蒸着された金またはビア内に充填された金)により接続されている。
下部の基板683の上面の全面にはグランド電極672が形成され、上部の基板681の下面のグランド電極682および半導体レーザ300のグランド電極324と接するように、基板681および半導体レーザ300が配置される。
このように、図6に示すサブキャリアを、図5に示したサブキャリア370の代替として用いても、上述したのと同様の効果をえることができる。
100 半導体レーザ
101 n電極
102 n−InP基板
103 n−InPクラッド層
104 活性層
105 ガイド層
106 p−InPクラッド層
107 レーザ電極
108 吸収層
109 変調電極
112 波長位相シフト
200 半導体レーザ
202 基板
204 活性層
207 レーザ電極
208 吸収層
209 変調電極
210 絶縁体
213 導波路
250 高周波接続基板
251 基板
252,253 グランド配線
254 信号配線
255 終端抵抗
270 高周波配線基板
271 基板
272,273 グランド配線
274 信号配線
291,292,293,294 金バンプ
300 半導体レーザ
321 絶縁体
322,324 グランド電極
323 溝(穴)
370 サブキャリア(高周波配線基板)
371 基板
372 グランド電力
574 グランド配線
595 金バンプ
672 グランド電極
674,682 グランド配線
681,683 基板

Claims (3)

  1. 光半導体モジュールであって、
    基板上に作製されたレーザ部および光変調器部を有する半導体レーザであり、
    前記レーザ部に駆動信号を入力するためのレーザ電極、
    前記レーザ電極上の一部に作製された第1の絶縁体、
    前記第1の絶縁体により前記レーザ電極と電気分離された第1のグランド電極、および
    前記基板の前記レーザ電極と反対の面に第2のグランド電極
    を備えた半導体レーザと、
    変調電極を介して前記光変調器部に入力される電気信号を伝送するグランド配線と信号配線を有する高周波接続基板と、
    を備え、
    前記変調電極と前記高周波接続基板の前記信号配線とが金バンプを介して接続され、
    前記第1のグランド電極と前記高周波接続基板の前記グランド配線とが、金バンプを介して接続され、
    前記第1のグランド電極と前記第2のグランド電極とが、前記高周波接続基板を介して電気的に接続されている、ことを特徴とする光半導体モジュール。
  2. 段差のあるサブキャリアであり、上段に前記高周波接続基板および前記変調電極を介して前記光変調器部に入力される前記電気信号を伝送する、グランド配線および信号配線を有し、下段に前記半導体レーザを搭載するサブキャリアをさらに備え、
    前記サブキャリアの前記下段の前記半導体レーザを搭載する面が第3のグランド電極を備え、前記第3のグランド電極と前記第2のグランド電極とが接して前記半導体レーザが搭載され、
    前記サブキャリアの前記上段の前記信号配線と前記高周波接続基板の前記信号配線とが、金バンプを介して接続され、
    前記サブキャリアの前記上段の前記グランド配線と前記高周波接続基板の前記グランド配線とが、金バンプを介して、接続されている、ことを特徴とする請求項に記載の光半導体モジュール。
  3. 前記サブキャリアの前記上段の前記グランド配線と前記下段の前記第3のグランド電極とが接続されている、ことを特徴とする請求項に記載の光半導体モジュール。
JP2015238874A 2015-12-07 2015-12-07 半導体レーザ及び光半導体モジュール Active JP6510966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015238874A JP6510966B2 (ja) 2015-12-07 2015-12-07 半導体レーザ及び光半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015238874A JP6510966B2 (ja) 2015-12-07 2015-12-07 半導体レーザ及び光半導体モジュール

Publications (2)

Publication Number Publication Date
JP2017107920A JP2017107920A (ja) 2017-06-15
JP6510966B2 true JP6510966B2 (ja) 2019-05-08

Family

ID=59060032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015238874A Active JP6510966B2 (ja) 2015-12-07 2015-12-07 半導体レーザ及び光半導体モジュール

Country Status (1)

Country Link
JP (1) JP6510966B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7255977B2 (ja) * 2017-10-05 2023-04-11 住友電工デバイス・イノベーション株式会社 光モジュール
US20240201522A1 (en) * 2021-07-05 2024-06-20 Nippon Telegraph And Telephone Corporation Optical Modulation Module and Optical Transmitter
WO2023105641A1 (ja) * 2021-12-07 2023-06-15 日本電信電話株式会社 光回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002131712A (ja) * 2000-10-19 2002-05-09 Mitsubishi Electric Corp 光デバイスおよびその製造方法
JP2002329937A (ja) * 2001-05-07 2002-11-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6661554B2 (en) * 2001-08-23 2003-12-09 Cyoptics (Israel) Ltd. Biasing of an electro-optical component
JP6068210B2 (ja) * 2013-03-14 2017-01-25 日本電信電話株式会社 多チャネルレーザアレイ光源

Also Published As

Publication number Publication date
JP2017107920A (ja) 2017-06-15

Similar Documents

Publication Publication Date Title
US9653382B2 (en) Semiconductor laser structure
CN103378544B (zh) 调制器集成型激光器元件
JP5767864B2 (ja) 光素子、光素子を含む変調器モジュール、光素子を含むレーザ集積変調器モジュール、及び、光素子の製造方法
JP4789608B2 (ja) 半導体光通信素子
WO2018131227A1 (ja) 半導体光増幅器およびその製造方法、光位相変調器
US9366835B2 (en) Integrated optical semiconductor device and integrated optical semiconductor device assembly
US20240170914A1 (en) Semiconductor sub-assemblies for emitting modulated light
JP6510966B2 (ja) 半導体レーザ及び光半導体モジュール
JP4763867B2 (ja) 光電子装置コンポーネントの電気的分離
JP2017157583A (ja) 光送信モジュール
CN110573940A (zh) 半导体马赫-曾德尔型光调制器
JP6068210B2 (ja) 多チャネルレーザアレイ光源
JP2019008179A (ja) 半導体光素子
JP6939411B2 (ja) 半導体光素子
US8818142B2 (en) Optical semiconductor device
JP6238226B2 (ja) 半導体レーザ装置
JPS61168980A (ja) 半導体発光素子
JP6531525B2 (ja) 光変調器および光変調器の製造方法
JP3373514B2 (ja) 光学的スイッチング装置
WO2013140483A1 (ja) 光変調器、光変調器モジュール及び光変調器の駆動方法
JP6033770B2 (ja) ナノチューブ電気−光学部品、該部品を組み込んだ光電子または光リンクベースのハイブリッド集積回路、および作成方法
EP4033618A1 (en) Mach zehnder-modulated lasers
JP2005114868A (ja) 半導体光変調導波路
JP2508332B2 (ja) 集積型光変調器
JP2006173465A (ja) 変調器集積レーザおよび光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190405

R150 Certificate of patent or registration of utility model

Ref document number: 6510966

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150