JP6531525B2 - 光変調器および光変調器の製造方法 - Google Patents

Description

本発明は、光変調器および光変調器の製造方法に関する。

下部クラッド層とコア層と上部クラッド層とを有し、コア層の電界強度を変化させることで伝搬光の位相を変調する光変調器が知られている。この様な光変調器は例えば、マッハ・ツェンダ型光変調器等の半導体光装置に搭載される（例えば、特許文献１〜２および非特許文献１）。

光変調器の上部クラッド層の長手方向の両側に、半絶縁性の半導体層からなるクラッド層が設けられることがある。この様な半絶縁性の半導体クラッド層は、同一基板上に搭載された光変調器同士を電気的に分離するために用いられる（例えば、非特許文献１）。半絶縁性の半導体クラッド層は、光変調器同士を電気的に分離するだけでなく、光変調器の高周波数特性を改善する（例えば、特許文献１および非特許文献１）。

特開２００４−１５１５９０号公報 特開２０１１−２０３３８２号公報 特開２０１３−２３６０６７号公報 特開２０１１−２０３３８４号公報 国際公開第２００４／０８１６３８号公報

S. Akiyam et. al., "InP-Based Mach-Zehnder Modulator With Capacitively Loaded Traveling-Wave Electrodes", JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 26, NO. 5, MARCH 1, 2008, pp. 608-615.

上述したように、上部クラッド層の長手方向の両側に半絶縁性の半導体クラッド層を設けると、光変調器の高周波数特性が改善される。しかし、上部クラッド層の長手方向の両側に上部クラッド層とは材料、ドーピング濃度が異なる半導体クラッド層を成長すると、成長層の表面に段差が生じて電極の形成が困難になる等の種々の問題が生じる。従って、高周波数特性が優れた光変調器を形成することは容易ではない。

そこで本発明は、このような問題を解決することを課題とする。

上記の問題を解決するために、本装置の一観点によれば、第１導電型の半導体を有する下部クラッド層と、前記下部クラッド層上に配置されたコア層を含むノンドープ層あるいは前記コア層を含む半絶縁層と、前記ノンドープ層あるいは前記半絶縁層上に配置され、前記第１導電型と逆の第２導電型または前記第１導電型を有する第１上部クラッド層と、前記下部クラッド層に接続された第１電極と、前記第１上部クラッド層の上に配置された第２電極と、前記第２電極の長手方向の端付近から外側にかけての少なくとも一部において前記ノンドープ層あるいは前記半絶縁層と前記第１上部クラッド層の間に配置され前記第２電極側の第１側面が前記第１上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第１半導体層と、前記第１半導体層と前記第１上部クラッド層の間に配置され前記第２電極側の第２側面が前記第１上部クラッド層で覆われた第２半導体層または前記１半導体層であって、前記第１上部クラッド層より高い抵抗率または前記第１上部クラッド層の導電型とは逆の導電型を有するブロック層とを有する光変調器が提供される。

開示の光変調器によれば、周波数特性が優れる共に形成が容易な光変調器が提供される。

図１は、実施の形態１の光変調器を説明する平面図である。 図２は、図１のＩＩ−ＩＩ線に沿った断面図である。 図３は、図１のＩＩＩ−ＩＩＩ線に沿った断面図である。 図４は、実施の形態１の半導体光装置の動作の一例を説明する図である。 図５は、光変調器の低周波域での電界分布を説明する図である。 図６は、光変調器の高周波域での電界分布を説明する図である。 図７は、光変調器の低周波域の電界分布の計算結果を示す図である。 図８は、実施の形態１の光変調器の製造方法を説明する工程断面図である。 図９は、実施の形態１の光変調器の製造方法を説明する工程断面図である。 図１０は、上部クラッド層の長手方向の両側に半絶縁性のクラッド層を有する光変調器の断面図である。 図１１は、半絶縁性のクラッド層の問題点を説明する図である。 図１２は、変形例３の光変調器の長手方向の断面図である。 図１３は、実施の形態２の光変調器の長手方向に沿った断面図である。 図１４は、実施の形態２の光変調器の製造方法を説明する工程断面図である。 図１５は、第２クラッド層を有さない光変調器の長手方向の断面図である。 図１６は、実施の形態３の光変調器が搭載された半導体光装置の平面図である。 図１７は、図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。 図１８は、実施の形態４の光変調器が集積された半導体光装置の平面図である。 図１９は、図１８のＸＩＸ−ＸＩＸ線に沿った断面図である。 図２０は、実施の形態４の半導体光装置の製造方法の一例を説明する工程断面図である。 図２１は、実施の形態４の半導体光装置の製造方法の一例を説明する工程断面図である。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。

図面が異なっても同じ構造を有する部分等には同一の符号を付し、その説明を省略する。

（実施の形態１）
（１）構造
図１は、実施の形態１の光変調器を説明する平面図である。図１には、実施の形態１の光位相変調器２ａ，２ｂを含む半導体光装置４が示されている。実施の形態１の半導体光装置４は、マッハ・ツェンダ型光変調器である。

半導体光装置４は、入力導波路６と、入力端に入力導波路６が接続された１×２ ＭＭＩカプラ８ａ(multi-mode-interference coupler)とを有する。半導体光装置４は更に、１ｘ２ ＭＭＩカプラ８ａの出力端の一方に接続された光位相変調器２ａと、１ｘ２ ＭＭＩカプラ８ａの出力端の他方に接続された光位相変調器２ｂとを有する。半導体光装置４は更に、入力端の一方に光位相変調器２ａが接続され入力端の他方に光位相変調器２ｂが接続された２×１ ＭＭＩカプラ８ｂと、２×１ ＭＭＩカプラ８ｂの出力端に接続された出力導波路１０とを有する。

光変調器２ａと光変調器２ｂの構造は、略同じである。図２は、図１のＩＩ−ＩＩ線に沿った断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿った断面図である。

光変調器２ａ，２ｂ（図２参照）は、第１導電型（例えば、ｎ型）の半導体（例えば、ｎ型ＩｎＰ）を有する下部クラッド層１２と、下部クラッド層１２上に配置されたノンドープ層１４とを有する。下部クラッド層１２は、例えば半導体基板（例えば、ｎ型ＩｎＰ基板）と半導体基板上に形成されたバッファ層（例えば、ｎ型ＩｎＰ層）とを有する。ノンドープ層１４は例えば、ノンドープ（すなわち、ｉ型）のＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ多重量子井戸（以下、ＡｌＧａＩｎＡｓＭＱＷと呼ぶ）からなるコア層を含む半導体層である。ノンドープ層１４には、コア層とは別に、ｉ型ＡｌＧａＩｎＡｓ層やｉ型ＩｎＰ層が含まれてもよい。コア層は、ｉ型のＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸であってもよい（実施の形態２〜４においても同様）。

光位相変調器２ａ，２ｂ（図２参照）は更に、ノンドープ層１４上に配置され、第１導電型と逆の第２導電型（例えば、ｐ型）を有する第１上部クラッド層１６ａ（例えば、ｐ型ＩｎＰ層）を有する。光位相変調器２ａ，２ｂは更に、ノンドープ層１４上に設けられ第１上部クラッド層１６ａと同じ導電型（例えば、ｐ型）を有し、第１上部クラッド層１６ａ及び後述する第１半導体層１８ａ（図３参照）により上面が覆われた第２上部クラッド層１６ｂを有する。第２上部クラッド層１６ｂは、例えばｐ型ＩｎＰ層である。コア層は、第１及び第２上部クラッド層１６ａ，１６ｂおよび下部クラッド層１２より高い屈折率を有する半導体層である。

光位相変調器２ａ，２ｂは更に、後述する上部電極の長手方向の端付近から外側にかけての部分（以降、「端部」と呼ぶ）においてノンドープ層１４（図３参照）と第１上部クラッド層１６ａの間に配置された第１半導体層１８ａ（例えば、ｉ型ＩｎＧａＡｓＰ層）を有する。第１半導体層１８ａは、ノンドープ層１４の中央部側（すなわち、後述する第２電極側）の第１側面２０ａが第１上部クラッド層１６ａで覆われると共に、下面に接する下層に対して選択的にエッチング可能な半導体層である。実施の形態１の下層は、第２上部クラッド層１６ｂである。下層に対して選択的にエッチング可能とは、下層に対するエッチング速度より５倍以上（好ましくは、１０倍以上）速いエッチング速度でエッチング可能なことを言う。この様なエッチングを可能にするエッチング液は、選択エッチング液と呼ばれる。

実施の形態１の第１半導体層１８ａは更に、第１及び第２上部クラッド層１６ａ，１６ｂより高い抵抗率を有する半導体層である。第１半導体層１８ａは、後述するように、ノンドープ層１４の長手方向の端部に印加される電界を抑制する半導体層（以下、ブロック層と呼ぶ）である。

光位相変調器２ａ，２ｂ（図２及び図３参照）は更に、第１上部クラッド層１６ａの中央部上に配置されたコンタクト層２２ａ，２２ｂ（例えば、ｐ型ＩｎＧａＡｓ層）と第２電極２４ｂａ，２４ｂｂ（以下、上部電極と呼ぶ）とを有する。上部電極２４ｂａ，２４ｂｂは、コンタクト層２２ａ，２２ｂを介して、上部クラッド層１６ａの中央部上に配置される。光位相変調器２ａ，２ｂは更に、下部クラッド層１２に接続された共通の第１電極２４ａ（以下、下部電極と呼ぶ）を有する。

上部電極２４ｂａ，２４ｂｂ（図２及び図３参照）は好ましくは、平面視においてブロック層（実施の形態１では、第１半導体層１８ａ）に接する電極である。上部電極２４ｂａ，２４ｂｂは、平面視においてブロック層の端部を覆ってもよい。或いは上部電極２４ｂａ，２４ｂｂは、平面視においてブロック層から離隔してもよい。上部電極２４ｂａ，２４ｂｂとブロック層の重なりは、好ましくは５μｍ以内である。同様に上部電極２４ｂａ，２４ｂｂとブロック層の間隔は、好ましくは５μｍ以内である。

第１上部クラッド層１６ａ（図３参照）、第２上部クラッド層１６ｂおよび下部クラッド層１２は好ましく、１×１０^１７ｃｍ^−３以上１×１０^２０ｃｍ^−３以下の不純物濃度（あるいはキャリア濃度；以下、同様）を有する導電性の半導体層である。更に好ましくは、第１上部クラッド層１６ａ、第２上部クラッド層１６ｂおよび下部クラッド層１２は、５×１０^１７ｃｍ^−３以上５×１０^１９ｃｍ^−３以下の不純物濃度を有する導電性の半導体層である。コンタクト層２２ａ，２２ｂは、第１上部クラッド層１６ａの不純物濃度より高い不純物濃度を有する導電性の半導体層である。

ノンドープ層１４は好ましくは、５×１０^１６ｃｍ^−３以下の不純物濃度を有する半導体層（すなわち、ｉ型半導体層）である。更に好ましくはノンドープ層１４は、２×１０^１６ｃｍ^−３以下の不純物濃度を有する半導体層である。ノンドープ層１４は、１×１０^５Ωｃｍ以上（又は、５×１０^５Ωｃｍ以上）の抵抗率を有する半導体層（すなわち、半絶縁性の半導体層（以下、半絶縁層と呼ぶ））で置き換えてもよい。

光位相変調器２ａ，２ｂ（図２及び図３参照）は例えば、ノンドープ層１４を有し一方向に延在する突出部（即ち、ハイメサ）を持つ導波路構造からなる。光位相変調器２ａ，２ｂの側方には好ましくは、樹脂層２６（例えば、ベンゾシクロブテン層）が設けられる。ノンドープ層１４と樹脂層２６の間には好ましくは、パッシベーション膜２８ａ（例えば、ＳｉＯ_２膜）が設けられる。樹脂層２６の表面には好ましくは、別のパッシベーション膜２８ｂ（例えば、ＳｉＯ_２膜）が設けられる。

図１〜３を参照して説明した例では、第１半導体層１８ａは、ノンドープ層１４の一端側の領域および他端側の領域の両方の上に配置されている。しかし第１半導体層１８ａは、ノンドープ層１４の一端側の領域の上に配置されてもよい。この場合、コンタクト層２２ａ，２２ｂおよび上部電極２４ｂａ，２４ｂｂは、第１上部クラッド層１６ａを介してノンドープ層１４の他端側の領域の上方に配置される（後述する実施の形態２においても同様）。

（２）動作
（２−１）半導体光装置の動作
図４は、実施の形態１の半導体光装置４の動作の一例を説明する図である。

入力導波路６に入射した光３０は、１×２ＭＭＩカプラ８ａにより第１分岐光２９ａと第２分岐光２９ｂに分割される。第１分岐光２９ａは一方の光位相変調器２ａに供給され、位相が変調される。第２分岐光２９ｂは、他方の光位相変調器２ｂに供給される。図４に示す例では、第２分岐光２９ｂの位相は変調されない。その後、第１分岐光２９ａおよび第２分岐光２９ｂは、２×１ＭＭＩカプラ８ｂにより合波されて出力光になる。出力光３２は出力導波路１０を伝搬し、半導体光装置４から出力される。

出力光の強度は、第１分岐光２９ａと第２分岐光２９ｂの位相差に応じて変化する。例えば、第１分岐光２９ａと第２分岐光２９ｂの位相差が０ ｒａｄの場合、出力光の強度は最大になる。一方、第１分岐光２９ａと第２分岐光２９ｂの位相差がπ ｒａｄの場合、出力光の強度は最小になる。第１分岐光２９ａの位相は、一方の光位相変調器２ａに供給される電気信号の電圧に応じて変化する。第２分岐光２９ｂの位相は、他方の光変調器２ｂに供給される定電圧により、一定に保たれる。

光位相変調器２ａ，２ｂの上部電極２４ｂａ,２４ｂｂと下部電極２４ａの間には、第１及び第２上部クラッド層１６ａ，１６ｂと下部クラッド層１２とを含むＰＮ接合の逆バイアス電圧が印加される。逆バイアス電圧は、例えば定電圧源３４、３５により供給される。

逆バイアス電圧の印加によりコア層１４には、電界（ビルドイン・ポテンシャルに対応する電界より強い電界）が発生する。すると、例えばＱＣＳＥ効果（Quantum Confined Stark Effect）により、コア層１４の屈折率が変化する。すなわちコア層１４の屈折率が、コア層内の電界強度に応じて変化する。

光位相変調器２ａには更に、逆バイアス電圧に重畳された１０Ｇｂ／ｓを超える電気信号が供給される。電気信号は例えば、外部回路３６により供給される。

上部電極２４ｂａ,２４ｂｂと下部電極２４ａの間に印加される電気信号に応答して、一方の光変調器２ａに含まれるコア層１４の屈折率（以下、コア屈折率と呼ぶ）が変化する。このコア屈折率の変化により、一方の光位相変調器２ａを伝搬する第１分岐光２９ａの位相が変調される。すると、第１分岐光２９ａと第２分岐光２９ｂの位相差が変化し、半導体光装置４の出力光の強度が変化する。

（２−２）光変調器の周波数特性
図５〜図７は、光変調器２ａ，２ｂの周波数特性を説明する図である。図５（ａ）は、第１半導体層１８ａ（ブロック層）を有さない光位相変調器３７（以下、ブロック層無し光変調器と呼ぶ）の長手方向の断面図である。ブロック層無し光位相変調器３７の構造は、第１半導体層１８ａ（ブロック層）を有さないこと以外は、実施の形態１の光位相変調器２ａ，２ｂの構造と略同じである。

図５（ａ）には、ブロック層無し光位相変調器３７に発生する電界３８ａが示されている。図５（ｂ）には、実施の形態１の光位相変調器２ａ，２ｂに発生する電界３８ｂが示されている。

図５（ａ）の電界３８ａは、逆バイアス電圧に重畳された変調信号のビットレートに対して低周波の信号（例えば、５０ＭＨｚ以下の信号）が、ブロック層無し光位相変調器３７に供給された場合に発生する電界である。同様に図５（ｂ）の電界３８ｂは、逆バイアス電圧に重畳された低周波信号（例えば、５０ＭＨｚ以下の電気信号）が、実施の形態１の光変調器２ａ，２ｂに供給された場合に発生する電界である。

実線は、ノンドープ層１４に発生する電界を示している（後述する図６についても同様）。

破線は、下部クラッド層１２および上部クラッド層１６（又は、第１及び第２上部クラッド層１６ａ，１６ｂ）に発生する微弱な電界を示している。

図５（ａ）に示すようにブロック層無し光変調器３７の電界３８ａは、平面視において上部電極２４ｂの外側に浸み出す。ノンドープ層１４における電界強度は、上部電極２４ｂの下側では略一定に保たれ、上部電極２４ｂの外側では、上部電極２４ｂから遠ざかるに従い徐々に弱くなる。

実施の形態１の光位相変調器２ａ，２ｂのノンドープ層１４における電界強度も、上部電極２４ｂａ，２４ｂｂの下側では略一定に保たれる。上部電極２４ｂａ，２４ｂｂの外側では、実施の形態１のノンドープ層１４における電界強度は、前述のブロック層無し光位相変調器３７と比較して弱くなる。

実施の形態１の光位相変調器２ａ，２ｂには、上部電極２４ｂａ，２４ｂｂの外側に第１半導体層１８ａ（ブロック層）が設けられている。第１半導体層１８ａは、第１及び第２上部クラッド層１６ａ，１６ｂ（以下、上部クラッド層１６ａ，１６ｂと呼ぶ）より高い抵抗率を有する半導体層である。従って第１半導体層１８ａ（ブロック層）における電界強度は、ノンドープ層１４における電界強度と同程度になる。従って、上部電極２４ｂａ，２４ｂｂに逆バイアス電圧が印加されると、上部電極２４ｂａ，２４ｂｂの外側では、逆バイアス電圧の一部が第１半導体層１８ａ（ブロック層）に印加される。その結果、実施の形態１の光変調器２ａ，２ｂではノンドープ層１４における電界強度が、上部電極２４ｂａ，２４ｂｂの外側では小さくなる。すなわち、ノンドープ層１４の長手方向の端部に発生する電界の強度が、第１半導体層１８ａ（ブロック層）により抑制される。

図６（ａ）には、逆バイアス電圧に重畳された高周波信号（例えば、１ＧＨｚ以上の電気信号）が供給されたブロック層無し光位相変調器３７に発生する電界４０ａが示されている。図６（ｂ）には、逆バイアス電圧に重畳された高周波信号（例えば、１ＧＨｚ以上の電気信号）が供給された光変調器２ａ，２ｂ（実施の形態１の光変調器）に発生する電界４０ｂが示されている。

図６（ａ）および図６（ｂ）に示すように、第１半導体層１８ａ（ブロック層）の有無に拘わらず、高周波信号に対する電界４０ａ，４０ｂは、上部電極２４ｂ，２４ｂａ，２４ｂｂの外側には殆ど浸み出さない。

ＩｎＰ等の半導体の誘電損失は、電気信号の周波数が増加すると増加する。上部電極２４ｂ，２４ｂａ，２４ｂｂの外側を通りノンドープ層１４に至る経路は、上部電極２４ｂ，２４ｂａ，２４ｂｂの下側を通りノンドープ層１４に至る経路より長い。従って、上部電極２４ｂ，２４ｂａ，２４ｂｂの外側の経路は、誘電損失の影響を受けやすい。その結果、高帯域（例えば、１ＧＨｚ以上の周波数領域）では上部電極２４ｂ，２４ｂａ，２４ｂｂの外側には電界４０ａ，４０ｂは殆ど浸み出さない。

ブロック層無し光位相変調器３７では、高周波信号（例えば、１ＧＨｚ以上の電気信号）に対するコア層１４の電界強度の分布と、低周波信号（例えば、５０ＭＨｚ以下の電気信号）に対するコア層１４の電界強度分布とは大きく異なる。具体的には、低周波信号により発生する電界の浸み出しは、高周波信号に対しては殆ど生じない（図５（ａ）および図６（ａ）参照）。

従ってブロック層無し光位相変調器３７では、高周波信号によりコア屈折率が実質的に変化する領域は、上部電極２４ｂの下側の領域に限定される。一方、低周波信号によりコア屈折率が実質的に変化する領域は、上部電極２４ｂの外側と下側とを合わせた領域である。従ってブロック層無し光位相変調器３７では、高周波信号に対する変調度は、低周波信号に対する変調度より小さくなる。具体的には例えば、ブロック層無し光位相変調器３７の変調度は、５０ＭＨｚ〜１ＧＨｚの周波数領域（以下、低帯域と呼ぶ）で急激に低下する。

なお、図５の電界３８ａ，３８ｂに対応する低周波信号の周波数は、上記低帯域の下限周波数（５０ＭＨｚ）以下の周波数である。すなわち、図５の電界３８ａ，３８ｂに対応する低周波信号の周波数と図６の電界４０ａ，４０ｂに対応する高周波信号の周波数の間の帯域を、低帯域と呼ぶ。

一方、図５（ｂ）に示すように、実施の形態１の光変調器２ａ，２ｂでは、低周波信号による電界の浸み出しによりノンドープ層に印加される電界は小さい。従って、低周波信号の印加によりコア屈折率が変化する量は微小である。従って実施の形態１の光変調器２ａ，２ｂでは、コア屈折率が変化する量が、電気信号の周波数に大きく依存しない従って実施の形態１によれば、光位相変調器２ａ，２ｂの低帯域における応答特性（変調度）の劣化が抑制される。

図７は、ノンドープ層１４における電界強度分布の一例を示す図である。縦軸は、ノンドープ層１４における電界強度である。横軸は、ノンドープ層１４の長手方向における座標である。横軸の原点は、上部電極２４ｂ，２４ｂａ，２４ｂｂの一端の座標が０．５ｍｍになるように定められている。長手方向の座標が０〜０．５ｍｍの領域は、上部電極２４ｂ，２４ｂａ，２４ｂｂの下側の領域である。長手方向の座標が０．５ｍｍより大きい領域は、上部電極２４ｂ，２４ｂａ，２４ｂｂの外側の領域である。

図７のデータは、電磁界シミュレーションにより算出されたデータである。電磁界シミュレーションに用いた電気信号の周波数は、５０ＭＨｚである。シミュレーションに用いたモデル（光変調器）のノンドープ層１４は、厚さ９００ｎｍでありｉ型ＡｌＧａＩｎＡｓ ＭＱＷ（Multiple Quantum Well）コア層およびｉ型ＩｎＰ層を含む層である。

第１電界分布４２ａは、ブロック層無し光位相変調器３７のノンドープ層１４における電界分布である。第２電界分布４２ｂは、厚さ２００ ｎｍの第１半導体層１８ａ（ブロック層）を有する光位相変調器２ａ，２ｂのノンドープ層１４における電界分布である。第３電界分布４２ｃは、厚さ５００ ｎｍの第１半導体層１８ａ（ブロック層）を有する光位相変調器２ａ，２ｂのノンドープ層１４における電界分布である。

図７に示すように、ブロック層無し光位相変調器３７（図５（ａ）参照）では、上部電極２４ｂの外側の電界強度は、上部電極２４ｂから遠ざかるに従って徐々に減少する（第１電界分布４２ａ参照）。一方、第１半導体層１８ａ（ブロック層）を有する光位相変調器２ａ，２ｂ（図５（ｂ）参照）では、上部電極２４ｂａ，２４ｂｂの外側の電界強度は、ブロック層無し光変調器３７の場合と比較して小さい（第２及び第３電界分布４２ｂ，４２ｃ参照）。

すなわち実施の形態１の光変調器２ａ，２ｂによれば、低周波信号（５０ＭＨｚ以下の電気信号）の印加により上部電極２４ｂａ、２４ｂｂの外側で起こるコア屈折率の変化量は小さい。従って、実施の形態１の光変調器２ａ，２ｂによれば、低帯域（例えば、５０ＭＨｚ〜１ＧＨｚ）における応答特性（変調度）の劣化を抑制することができる。

尚、図７に示すように、上部電極２４ｂａ，２４ｂｂの外側の電界強度は、第１半導体層１８ａ（ブロック層）が厚いほど小さい。従って、第１半導体層１８ａ（ブロック層）は厚いほど好ましい。

（３）製造方法
図８及び図９は、実施の形態１の光変調器の製造方法を説明する工程断面図である。

（３−１）コア層を含むノンドープ層の形成工程（図８（ａ）参照）
第１導電型の半導体を有する下部クラッド層１２上に、コア層を含むノンドープ層１４を成長する。ノンドープ層１４は例えば、有機金属成長法または分子線エピタキシー成長法により成長する。後述する各半導体層についても、同様である。

具体的には例えば、ｎ型ＩｎＰ基板４４の上に、ｎ型ＩｎＰバッファ層（図示せず）と、ＡｌＧａＩｎＡｓ ＭＱＷを含むｉ型半導体層（ノンドープ層１４）とを成長する。ｎ型ＩｎＰ基板４４とｎ型ＩｎＰバッファ層は、下部クラッド層１２を形成する。

（３−２）第２上部クラッドの形成工程（図８（ｂ）参照）
ノンドープ層１４上に、第１導電型とは異なる第２導電型の第２上部クラッド層１６ｂを成長する。

具体的には例えば、ノンドープ層１４上に、第２ｐ型ＩｎＰ層（第２上部クラッド層１６ｂ）を成長する。

（３−３）第１半導体膜の形成工程（図８（ｃ）参照）
第２上部クラッド層１６ｂの上に、下面に接する第１下層（実施の形態１では、第２上部クラッド層１６ｂ）に対して選択的にエッチング可能な第１半導体膜４６ａを成長する。第１半導体膜４６ａは、第２上部クラッド層１６ｂおよび後述する第１上部クラッド層１６ａより高い抵抗率を有するブロック層である。

具体的には例えば、第２ｐ型ＩｎＰ層（第２上部クラッド層１６ｂ）の上に、ｉ型ＩｎＧａＡｓＰ膜（第１半導体膜４６ａ）を成長する。ｉ型ＩｎＧａＡｓＰ膜（第１半導体膜４６ａ）は、第２ｐ型ＩｎＰクラッド層（第２上部クラッド層１６ｂ）に対して選択的にエッチング可能な半導体である。

（３−４）選択エッチング工程（図９（ａ）参照）
第１半導体膜４６ａ（図８（ｃ）参照）の変調器形成領域４８ａの中央部（以下、第１中央部と呼ぶ）を、第１下層（具体的には、第２上部クラッド層１６ｂ）に対して選択的にエッチングする。この時、第１下層は殆どエッチングされない。変調器形成領域４８ａは、光位相変調器２ａ，２ｂ（図１参照）に対応する領域である。

第１半導体膜４６ａのエッチング速度は好ましくは、第１下層の５倍以上（好ましくは、１０倍以上）である。このエッチングにより第１半導体膜４６ａは、図９（ａ）に示すように、第１半導体層１８ａ（ブロック層）になる。

具体的には例えば、ｉ型ＩｎＧａＡｓＰ膜（第１半導体膜４６ａ）のうち上部電極２４ｂａ，２４ｂｂ（図３参照）に対応する領域を、例えばＨＣｌとＨ_２Ｏ_２とＨ_２Ｏの混合液により、選択的にウェットエッチングする。第２上部クラッド層１６ｂは殆どエッチングされず、該混合液に曝されても表面は平坦なままである。

（３−５）第１上部クラッド層およびコンタクト層の形成工程（図９（ｂ）参照）
第１中央部がエッチングされた第１半導体膜４６ａ（すなわち、第１半導体層１８ａ）および第１下層（第２上部クラッド層１６ｂ）の上に第１導電型と逆の第２導電型（例えば、ｐ型）の第１上部クラッド層１６ａを成長する（図９（ｂ）参照）。その後、第１上部クラッド層１６ａの上に、第２導電型のコンタクト層２２ａ，２２ｂ（図２参照）を形成する。

例えば、選択的にエッチングしたｉ型ＩｎＧａＡｓＰ膜（第１半導体膜４６ａ）および第２ｐ型ＩｎＰ層（第２上部クラッド層１６ｂ）の上に更に、第１ｐ型ＩｎＰ層（第１上部クラッド層１６ａ）を成長する。その後、第１ｐ型ＩｎＰ層（第１上部クラッド層１６ａ）の上に、ｐ型ＩｎＧａＡｓ層（コンタクト層１２２）を成長する。

第１ｐ型ＩｎＰクラッド層（第１上部クラッド層１６ａ）およびｐ型ＩｎＧａＡｓ層（コンタクト層１２２）は、ｎ型ＩｎＰ基板４４全体を覆うように成長する。

その後、上部電極２４ｂａ，２４ｂｂに対応する領域が残るようにｐ型ＩｎＧａＡｓ層をエッチングして、コンタクト層２２ａ，２２ｂを形成する。

（３−６）光導波路の形成（図２参照）
コンタクト層２２ａ，２２ｂの形成後、例えばドライエッチングにより成長層を下部クラッド層１２の上面までエッチングして、ハイメサ構造の光導波路を形成する。

その後、エッチング面をパッシベーション膜２８ａ（図２参照）で覆う。更に形成した光導波路の側方に、樹脂層２６を形成する。樹脂層２６は、例えばベンゾシクロブテン層である。更に、樹脂層２６を覆うパッシベーション膜２８ｂを形成する。パッシベーション膜２８ａ，２８ｂは、例えばＳｉＯ_２膜である。

（３−７）電極の形成（図９（ｃ）参照）
導波路の形成後、下部クラッド層１２に接続された下部電極２４ａと、第１上部クラッド層１６ａの中央部上の上部電極２４ｂａ，２４ｂｂとを形成する。

具体的には例えば、ｎ型ＩｎＰ基板４４の裏面に下部電極２４ａを形成する。更に、コンタクト層２２ａ,２２ｂ上に、上部電極２４ｂａ，２４ｂｂを形成する。その後、半導体基板４４を劈開して、それぞれが光変調器２ａ，２ｂを含む複数の半導体装置に分割する。

以上の工程により、光変調器２ａ，２ｂが形成される。光位相変調器２ａ，２ｂは例えば、半導体光装置４の各構成要素（例えば、入力導波路６等）と一緒に形成される。

実施の形態１の製造方法によれば、電界の浸み出しを抑制する層構造（例えば、第１半導体層１８+第１上部クラッド層１６ａ）を、選択成長を用いずに形成することができる。従って、光変調器２ａ，２ｂの形成が容易になる。

図８〜９を参照して説明した製造方法では、変調器形成領域４８ａの中央部で第１半導体膜４６ａを選択的にエッチングする。しかし、変調器形成領域４８ａの一端側で第１半導体膜４６ａを選択的にエッチングしてもよい。この場合、コンタクト層２２ａ，２２ｂおよび上部電極２４ｂａ，２４ｂｂは、第１半導体層１８ａを選択的にエッチングした領域の上方に形成する。

また図８〜９を参照して説明した製造方法では、下部クラッド層１２上にコア層を含むノンドープ層１４を成長する。このノンドープ層１４の代わりに、コア層を含む半絶縁層を成長してもよい（実施の形態２においても同様）。

（４）半絶縁性クラッド層を有する光変調器
図１０は、上部クラッド層１６の長手方向の両側に半絶縁性クラッド層５２を有する光変調器５４の断面図である。図１０には、逆バイアス電圧に重畳された低周波信号（例えば、５０ＭＨｚ以下の電気信号）が供給された時に発生する電界３８ｃが示されている。低周波信号は、コンタクト層２２上に配置された上部電極２４ｂに供給される。

半絶縁性クラッド層５２は、図１０に示すように、上部電極２４ｂの外側に発生する電界（コア層１４内の電界）を抑制する。従って図１０に示す光変調器５４によれば、光変調器の低帯域における応答特性（変調度）の劣化が抑制される。

図１１は、半絶縁性クラッド層５２の問題点を説明する図である。半絶縁性クラッド層５２を形成するためには先ず、上部クラッド層１６（図５（ａ）参照）のうち上部電極２４ｂの外側に対応する領域を除去する。その後、上部クラッド層１６を除去した領域に半絶縁性クラッド層５２（例えば、半絶縁性ＩｎＰ層）を、有機金属成長法により選択的に成長する。しかし、上部クラッド層１６を除去した領域に半絶縁性クラッド層５２を選択的に成長すると、上部クラッド層１６と半絶縁性クラッド層５２の境界に段差５６（図１１参照）が形成される。この様な段差５６は、上部電極２４ｂの形成を困難にする。

上述したように、実施の形態１の光位相変調器２ａ，２ｂは、選択成長によらずに形成可能な層構造（第１半導体層１８ａ+第１上部クラッド層１６ａ）により、電界の浸み出しを抑制する。従って実施の形態１によれば、上部電極２４ｂの形成を困難にする突起５６を発生させずに、光位相変調器の周波数特性を改善することができる。すなわち実施の形態１によれば、周波数特性に優れた光変調器の形成が容易になる。

なお、以上の例ではマッハ・ツェンダ型光変調器に用いられる光位相変調器の例を示したが、本発明の構造は逆バイアスを印加する光変調器すべてに適用可能であり、例えば電界吸収型変調器でも同様の効果が得られる。

（５）変形例
（５−１）変形例１
以上の例では第１半導体層１８ａは、第１上部クラッド層１６ａおよび第２上部クラッド層１６ｂより高い抵抗率を有するブロック層である。しかし第１半導体層１８ａは、第１上部クラッド層１６ａの導電型（例えば、ｐ型）とは逆の導電型（例えば、ｎ型）を有するブロック層であってもよい。以下、第１半導体層１８ａの導電型が第１上部クラッド層１６ａの導電型と逆の光変調器を、変形例１の光変調器と呼ぶ。

変形例１の上部電極２４ｂａ，２４ｂｂに逆バイアス電圧が印加されると、上部電極２４ｂａ，２４ｂｂの外側では逆バイアス電圧の一部が、第１上部クラッド層１６ａと第１半導体層１８ａとを含むｐｎ接合の空乏層を広げるために使われる。その結果、上部電極２４ｂａ，２４ｂｂの外側のコア層１４に印加される電圧が抑制される。従って変形例１によっても、低帯域における応答特性（変調度）の劣化が抑制される。

第１半導体層１８ａにおける不純物濃度が十分高ければ、第１半導体層１８ａが薄くても、第１上部クラッド層１６ａと第１半導体層１８ａとを含むｐｎ接合には、大きな電圧の印加が発生し得る。従って、第１半導体層１８ａを薄層化しても、周波数特性の劣化は抑制できる。すなわち変形例１によれば、第１半導体層１８ａを薄層化できる。第１半導体層１８ａが薄層化されると、第１上部クラッド層１６ａの中央部と第１半導体層１８ａの境界で発生する導波光の反射が抑制される。

変形例１の光変調器は、図８及び図９を参照して説明した製造方法と略同じ手順で製造できる。具体的には、第１半導体膜４６ａ（図８（ｃ）参照）の導電型が第１上部クラッド層１６ａの導電型とは逆導電型であること以外は、図８及び図９を参照して説明した製造方法と同じ手順により変形例１の光変調器を製造できる。従って変形例１の光変調器も、図３を参照して説明した光変調器と同様、容易に形成である。

（５−２）変形例２
また以上の例では、第１上部クラッド層１６ａおよび第２上部クラッド層１６ｂは、下部クラッド層１２の導電型（例えば、ｎ型）と逆の第２導電型（例えば、ｐ型）を有する半導体層である。しかし、第１上部クラッド層１６ａおよび第２上部クラッド層１６ｂは、下部クラッド層１２の導電型（例えば、ｎ型）と同じ導電型を有する半導体層であっても良い（実施の形態２〜４に於いても同様）。以下、上部クラッド層と下部クラッド層の導電型が同じ光変調器を、変形例２の光変調器と呼ぶ。

上部クラッド層と下部クラッド層が同じ導電型を有していてもコア層周辺の層１４がｉ型または半絶縁性なので、コア層には大きな電界が印加される。従って、入射光の位相を変調することは可能である。更に変形例２の変調器は、第１半導体層１８ａ（ブロック層）を有するので、低帯域における応答特性の劣化を抑制することができる。

ところで、半導体の光吸収係数は導電型により異なることがある。従って、上部クラッド層と下部クラッド層の導電型を、光吸収係数が小さくなる導電型にすることで光変調器の光損失を低減することができる。例えば、ｎ型ＩｎＰの光吸収係数は、ｐ型ＩｎＰの光吸収形係数より小さい。従って、上部クラッド層および下部クラッド層をｎ型ＩｎＰで形成することで、光変調器の光損失を低減することができる。

同様に、高周波に対する半導体の損失は導電型により異なることがある。上部クラッド層と下部クラッド層の導電型を、高周波に対する損失が小さい導電型にすることで光変調器の高周波特性を改善することができる。例えば、ｎ型ＩｎＰの高周波に対する損失は、ｐ型ＩｎＰの高周波に対する損失より小さい。従って、上部クラッド層および下部クラッド層をｎ型ＩｎＰで形成することで、光変調器の高周波特性を改善することができる。

変形例２の光変調器は、図８及び図９を参照して説明した製造方法と略同じ手順で製造できる。具体的には、第１及び第２上部クラッド層１６ａ，１６ｂとして、下部クラッド層１２の導電型と同じ導電型を有する半導体層を成長すること以外は、図８及び図９を参照して説明した製造方法と同じ手順により、変形例２の光変調器を製造できる。従って、変形例２の光変調器も、図３を参照して説明した光変調器と同様に容易に形成である。

（５−３）変形例３
また以上の例では、光変調器２ａ，２ｂは、第１半導体層１８ａとノンドープ層１４の間に、第２上部クラッド層１６ｂ（図３参照）を有する。しかし光位相変調器２ａ，２ｂは、第２上部クラッド層１６ｂを有さなくても良い。以下、第２上部クラッド層１６ｂを有さない光変調器を、変形例３の光変調器と呼ぶ。

図１２は、変形例３の光変調器２ｃの長手方向の断面図である。第２上部クラッド層１６ｂの有無に拘わらず、上部電極２４ｂａ，２４ｂｂに逆バイアス電圧が印加されると、第１半導体層１８ａ（ブロック層）には、ノンドープ層１４に発生する電界と同程度に強い電界が発生する。従って変形例３によれば、低帯域における応答特性（変調度）の劣化が抑制される。

変形例３の光変調器２ｃは、図８及び図９を参照して説明した製造方法と略同じ手順で形成できる。具体的には、第２上部クラッド層１６ｂ（図８（ｂ）参照）を成長しないこと以外は図８及び図９を参照して説明した製造方法と同じ手順により、変形例３の光変調器３ｃを製造できる。従って変形例３の光変調器２ｃも、図３の光変調器２ａ，２ｂと同様に容易に形成である。更に第２上部クラッド層１６ｂを成長しないので、製造工程が簡素化される（実施の形態２の光変調器２０２ｃについても同様）。

尚、コア層１４がｉ型ＡｌＧａＩｎＡｓ ＭＱＷで第１半導体層１８ａがｉ型ＩｎＧａＡｓ層の場合、選択エッチング液は例えばAlGaAsAs層のエッチングレートが早くなるように組成比率を調整したＨＣｌ：ＣＨ_３ＣＯＯＨ：Ｈ_２Ｏ_２：Ｈ_２Ｏである。

（５−４）変形例４
また以上の例では、第１半導体層１８ａはＩｎＧａＡｓＰ層である。しかし、第１半導体層１８ａは、ＩｎＧａＡｓＰ層以外の半導体層であってもよい。例えば、第１半導体層１８ａは、ＡｌＧａＩｎＡｓ層であっても良い。ＡｌＧａＩｎＡｓ層は、ＩｎＰ層に対して選択エッチング可能な半導体層である。

以上のように実施の形態１の光変調器は、高抵抗率（又は、第１上部クラッド層とは逆の導電型）を有すると共に選択エッチング可能な第１半導体層１８ａ（ブロック層）を、コア層１４の長手方向の端部の上に有する。従って、電界の浸み出しを抑制する層構造（第１半導体層１８ａ+第１上部クラッド層１６ａ）が、選択成長を用いずに形成できる。従って実施の形態１によれば、周波数特性に優れる共に形成が容易な光変調器が提供される。

なお以上の例では、図１に示す半導体光装置４に含まれる光位相変調器２ａ，２ｂを、実施の形態１の光変調器の一例として説明した。しかし、図１に示す半導体光装置４は、図３に示す構造を含むマッハ・ツェンダ型光変調器なので、実施の形態１の光変調器とも考えられる。

（実施の形態２）
実施の形態２の光変調器は、実施の形態１の光位相変調器２ａ，２ｂ（図３参照）において更に、第１半導体層１８ａと第１上部クラッド層１６ａの間に配置された第２半導体層を有する光位相変調器である。実施の形態２の光変調器は、第２半導体層を有すること以外は、実施の形態１の光変調器２ａ，２ｂと略同じ構造を有している。従って、実施の形態１と同じ部分については、説明を省略または簡単にする。

（１）構造
図１３は、実施の形態２の光変調器２０２ａの長手方向に沿った断面図である。

実施の形態２の光変調器２０２ａは、第１半導体層２１８ａと第１上部クラッド層１６ａの間に配置された第２半導体層２１８ｂを有する。

図１３に示すように、第２半導体層２１８ｂの上部電極側（第２電極側）の第２側面２０ｂは、第１上部クラッド層１６ａで覆われる。第２半導体層２１８ｂは、第１上部クラッド層１６ａより高い抵抗率または第１上部クラッド層１６ａの導電型とは逆の導電型を有するブロック層である。

第２半導体層２１８ｂは好ましくは、第１上部クラッド層１６ａの屈折率以上で第１半導体層２１８ａの屈折率より小さい屈折率を有する半導体層である。更に好ましくは、第２半導体層２１８ｂは、第１上部クラッド層１６ａの屈折率を有する半導体層である。

具体的には例えば、第１上部クラッド層１６ａおよび第２上部クラッド層１６ｂは、ｐ型のＩｎＰ層である。第１半導体層２１８ａは例えば、ｉ型（又は、ｎ型）のＩｎＧａＡｓＰ層である。第２半導体層２１８ｂは例えば、ｉ型（又は、ｎ型）のＩｎＰ層である。

光変調器２０２ａは、実施の形態１の光変調器２ａ，２ｂと同様、下層に対して選択エッチング可能な第１半導体層２１８ａを有する。従って、実施の形態２の光変調器２０２ａは、実施の形態１の光変調器２ａ，２ｂと同様、容易に形成することができる。

第１半導体層２１８ａおよび第２半導体層２１８ｂは、高抵抗率（又は、上部クラッド層とは逆の導電型）を有するブロック層である。従って、実施の形態２によれば、実施の形態１と同様、上部電極２４ｂａの外側への電界の浸み出しを抑制することができる。従って、実施の形態２によれば、実施の形態１と同様、周波数特性に優れる共に形成が容易な光変調器を提供できる。

更に第２半導体層２１８ｂが電界の浸み出しを抑制するブロック層なので、第１半導体層２１８ａを薄くしても、上部電極２４ｂａの外側への電界の浸み出しを抑制することができる。

ところで上述したように、第２半導体層２１８ｂは、第１上部クラッド層１６ａ（例えば、ｐ型ＩｎＰ層）の屈折率以上で第１半導体層２１８ａ（例えば、ｉ型ＩｎＧａＡｓＰ層）の屈折率より小さい屈折率を有する半導体層（例えば、ｉ型ＩｎＰ層）である。従って、第１半導体層２１８ａを薄くすることで、第１半導体層２１８ａが配置された領域の導波モードと第1半導体層２１８ａがない電極部の導波モードの差異を小さくすることができる。従って実施の形態２によれば、コア層端部とコア層中央部の境界で発生する光反射を抑制することができる。

（２）製造方法
図１４は、実施の形態２の光変調器２０２ａの製造方法を説明する工程断面図である。

（２−１）コア層および第２上部クラッドの形成工程（図８（ａ）〜図８（ｂ）参照）
実施の形態１と略同じ手順により、第１導電型の半導体（例えば、ｎ型ＩｎＰ）を有する下部クラッド層１２上に、コア層を含むノンドープ層１４（例えば、ｉ型ＡｌＧａＩｎＡｓ ＭＱＷを含む半導体層）と第２上部クラッド層１６ｂ（例えば、ｎ型ＩｎＰ層）を成長する。

（２−２）第２及び第３半導体膜の形成工程（図１４（ａ）参照）
ノンドープ層１４の上方に、下面に接する第２下層（例えば、第２上部クラッド層１６ｂ）に対して選択的にエッチング可能な第２半導体膜４６ｂと第２半導体膜４６ｂ上の第３半導体膜４６ｃとを含む積層膜５８を成長する。第２半導体膜４６ｂは例えば、ｉ型ＩｎＧａＡｓＰ膜である。第３半導体膜４６ｃは、例えばｉ型ＩｎＰ層である。

第２半導体膜４６ｂおよび第３半導体膜４６ｃは、第２上部クラッド層１６ｂおよび後述する第１上部クラッド層１６ａより高い抵抗率（又は、第１及び第２上部クラッド層１６ａ，１６ｂとは逆の導電型）を有する半導体層である。

（２−３）選択エッチング工程（図１４（ｂ）および図１４（ｃ）参照）
積層膜５８の変調器形成領域４８ｂの中央部（以下、第２中央部と呼ぶ）において、第３半導体膜４６ｃを第２半導体膜４６ｂに対して選択的にエッチングする（図１４（ｂ）参照）。その後、更に第２下層（具体的には、第２上部クラッド層１６ｂ）に対して第２半導体膜４６ｂを選択的にエッチングする（図１４（ｃ）参照）。変調器形成領域４８ｂは、光位相変調器に対応する領域である。上記エッチングにより、第３半導体膜４６ｃは第２半導体層２１８ｂになる。第２半導体膜４６ｂは、第１半導体層２１８ａになる。

具体的には例えば、ｉ型ＩｎＰ層（第３半導体膜４６ｃ）のうち上部電極２４ｂａ（図１３参照）に対応する第２中央部を、濃ＨＣｌで選択的にエッチングする（図１４（ｂ）参照）。その後、ｉ型ＩｎＧａＡｓＰ層（第２半導体膜４６ｂ）のうち第２中央部を、ＨＣｌとＨ_２Ｏ_２とＨ_２Ｏの混合液により選択的にエッチングする図１４（ｃ）参照）。

（２−４）第１上部クラッドおよびコンタクト層の形成工程（図１３参照）
その後、実施の形態１と略同じ手順により、第１上部クラッド層１６ａ、コンタクト層２２ａを成長し、光導波路を形成し、下部電極２４ａおよび上部電極２４ｂａを形成する。

実施の形態２によれば、実施の形態１と同様、電界の浸み出しを抑制する層構造（第１半導体層１８ａ+第２半導体層１８ｂ+第１上部クラッド層１６ａ）を、選択成長を用いず形成することができる。従って実施の形態２によれば、周波数特性に優れた光変調器２０２ａを容易に形成できる。

図１４〜１５を参照して説明した製造方法では、変調器形成領域４８ｂの中央部で第３半導体膜４６ｃを選択的にエッチングする。しかし、変調器形成領域４８ｂの一端側で第３半導体膜４６ｃを選択的にエッチングしてもよい。この場合、コンタクト層２２ａおよび上部電極２４ｂａは、第３半導体膜４６ｃを選択的にエッチングした領域の上方に形成する。

（３）変形例
以上の例では、第２半導体層２１８ｂはＩｎＰ層である。しかし、第２半導体層２１８ｂは、ＩｎＰ層以外の半導体層であってもよい。例えば第２半導体層２１８ｂは、ＩｎＧａＡｓＰ層またはＡｌＧａＩｎＡｓ層であっても良い。

また以上の例では、第１半導体層２１８ａはＩｎＧａＡｓＰ層である。しかし第１半導体層２１８ａは、ＩｎＧａＡｓＰ層以外の半導体層であっても良い。第１半導体層２１８ａは例えば、ＡｌＧａＩｎＡｓ層またはＩｎＰ層であってもよい。第１半導体層２１８ａがＩｎＰ層の場合、第２上部クラッド層１６ｂの最上層は、ＩｎＰ層に対して選択エッチング可能なｐ型ＩｎＧａＡｓＰ層（または、ｐ型ＡｌＧａＩｎＡｓ層）であることが好ましい。

以上の例では第１半導体層２１８ａは、第１及び第２上部クラッド層１６ａ，１６ｂより高い抵抗率（または、第１及び第２上部クラッド層１６ａ，１６ｂの導電型とは逆の導電型）を有する半導体層（すなわち、ブロック層）である。しかし第１半導体層２１８ａは、第１及び第２上部クラッド層１６ａ，１６ｂ（例えば、ｐ型ＩｎＰ層）と同じ導電型を有する半導体層（例えば、ｐ型ＩｎＧａＡｓＰ層）であっても良い。この様な構造でも、第２半導体層２１８ｂにより、上部電極２４ｂａの外側への電界の浸み出しを抑制することができる。

この場合、第１半導体層２１８ａに対応する第２半導体膜４６ｂ（図１４（ｂ）参照）は、第１及び第２上部クラッド層１６ａ，１６ｂ（例えば、ｐ型ＩｎＰ層）と同じ導電型を有する半導体層（例えば、ｐ型ＩｎＧａＡｓＰ膜）である。

また以上の例では、光位相変調器２０２ａは、第２上部クラッド層１６ｂ（図１３参照）を有する。しかし光位相変調器２０２ａは、第２上部クラッド層１６ｂを有さなくても良い。

図１５は、第２上部クラッド層１６ｂを有さない光位相変調器２０２ｃの長手方向の断面図である。第２上部クラッド層１６ｂの有無に拘わらず、上部電極２４ｂａに電圧が印加されると、少なくとも第２半導体層２１８ｂ（ブロック層）には、ノンドープ層１４に発生する電界と同程度の強い電界が発生する。従って第２上部クラッド層１６ｂが存在しなくても、低帯域における応答特性（変調度）の劣化を抑制できる。

第２上部クラッド層１６ｂを有さない光変調器２０２ｃは、図１４の製造方法と略同じ手順で形成できる。具体的には、第２上部クラッド層１６ｂ（図１３参照）を成長しないこと以外は、図１４を参照して説明した光変調器２０２ｃの製造方法と同じ手順により、図１５の光変調器２０２ｃを製造することができる。

以上のように、実施の形態２によれば、実施の形態１と同様、周波数特性に優れる共に形成が容易な光変調器が提供される。更に実施の形態２によれば、下層に対して選択エッチング可能な第１半導体層２１８ａを、第１上部クラッド層１６ａの屈折率と同一または略同じ屈折率を有する半導体層で形成できる。従って、端部と上部電極が形成された部分との境界における光反射を抑制することができる。

（実施の形態３）
実施の形態３の光変調器は、コプレーナ型電極を有する光変調器である。実施の形態３の光変調器は、コプレーナ型電極を有すること以外は、実施の形態１の光変調器２ａ，２ｂと略同じ構造を有する。従って、実施の形態１と同じ部分については、説明を省略または簡単にする。

図１６は、実施の形態３の光変調器３０２ａ，３０２ｂが搭載された半導体光装置３０４の平面図である。図１７は、図１６のＸＶＩＩ−ＸＶＩＩ線に沿った断面図である。半導体光装置３０４は、コプレーナ型電極３２４ａ，３２４ｂａ，３２４ｂｂを有するマッハ・ツェンダ型光変調器である。

半導体光装置３０４の下部クラッド層３１２（第１クラッド層）は、半絶縁性の半導体基板３４４（例えば、ＳＩ ＩｎＰ基板）と、半導体基板３４４の上に配置された第１導電型の半導体層３６２（例えば、ｎ型ＩｎＰ層）とを有する。更に半導体光装置３０４は、下部電極２４ａの代わりに、第１導電型の半導体層３６２の表面に配置された接地電極３２４ａ（第１電極）を有する。第１上部電極３２４ｂａ、第２上部電極３２４ｂｂおよび接地電極３２４ａは、コプレーナ型電極を形成する。以上の点を除けば、光変調器３０２ａ，３０２ｂは、実施の形態１の光変調器２ａ，２ｂと略同じ構造を有する。

実施の形態３の光位相変調器３０２ａ，３０２ｂは、実施の形態１の光位相変調器２ａ，２ｂと同様、下面に対して選択エッチング可能な第１半導体層１８ａ（ブロック層）を有する。従って実施の形態３によれば、実施の形態１と同様、周波数特性に優れる共に形成が容易な光変調器が提供される。

ところで半絶縁性の半導体基板は、半導体光装置の周波数特性を改善する。従って実施の形態３に依れば、実施の形態１の光位相変調器２ａ，２ｂより更に優れた周波数特性を有する光変調器の提供が可能になる。

（実施の形態４）
（１）構造
実施の形態４の光変調器は、半導体レーザと共に半導体光装置に集積される。しかかし実施の形態４の光変調器は、実施の形態１の光位相変調器２ａ，２ｂと略同じ構造を有する。従って、実施の形態１と同じ部分については、説明を省略または簡単にする。

図１８は、実施の形態４の光位相変調器２ａ，２ｂが集積された半導体光装置４０４の平面図である。図１９は、図１８のＸＩＸ−ＸＩＸ線に沿った断面図である。半導体光装置４０４は、実施の形態１の半導体光装置４において、更に入力導波路６に接続された半導体レーザ４７０を有する半導体装置である。以上の点を除けば、半導体光装置４０４は、実施の形態１の半導体光装置４と略同じ構造を有する。

半導体レーザ４７０は例えば、分布帰還型半導体レーザである。半導体レーザ４７０は例えば、第１導電型の下部クラッド層１２（例えば、ｎ型ＩｎＰクラッド層）と、下部クラッド層１２内に配置された回折格子４７２（例えば、ＩｎＧａＡｓＰ回折格子）とを有する（図１９参照）。半導体レーザ４７０は更に、活性層４７４（例えば、ＩｎＧａＡｓＰ系ＭＱＷ）と第２導電型の上部クラッド層４１６（例えば、ｐ型ＩｎＰクラッド層）とを有する。活性層４７４は例えば、１．５５μｍ帯に利得を有する。半導体レーザ４７０は更に、コンタクト層４２２（例えば、ｐ型ＩｎＧａＡｓ層）と上部電極４２４と、下部電極２４ａとを有する。

上部電極４２４と下部電極２４ａの間に順バイアス電圧を印加すると、活性層４７４に電流が注入される。図１９に示すように、半導体レーザ４７０には、第１半導体層１８ａ（ブロック層）は配置されない。従って、活性層４７４への電流注入が第１半導体層１８ａ（ブロック層）により阻害されることはない。

第１半導体層１８ａ（ブロック層）は、実施の形態１と同様、光位相変調器２ａ，２ｂにおける電界の浸み出しを抑制する。第１半導体層１８ａ（ブロック層）は更に、半導体レーザ４７０から光変調器２ａ，２ｂへの電流の漏れを抑制する。従って実施の形態４によれば、半導体レーザと光変調器２ａ，２ｂとを有する光半導体装置の電流漏れを抑制することができる。

（２）製造方法
図２０及び図２１は、実施の形態４の半導体光装置４０４の製造方法の一例を説明する工程断面図である。

（２−１）回折格子の形成工程（図２０（ａ）〜図２０（ｂ）参照）
第１導電型の半導体基板４４４（例えば、ｎ型ＩｎＰ基板）の上に、半導体基板４４４とは異なる屈折率を有する半導体層４８０（例えば、ＩｎＧａＡｓＰ層）を成長する（図２０（ａ）参照）。

次にこの半導体層４８０を加工して、半導体レーザ４７０に対応する領域に回折格子４７２を形成する（図２０（ｂ）参照）。半導体層４８０の加工は例えば、電子ビーム描画法を用いて行う。

（２−２）ｐ型クラッド及び活性層の形成工程（図２０（ｃ）参照）
回折格子４７２が形成された半導体基板４４４の上に、第１導電型の半導体層４８４（例えば、ｎ型ＩｎＰ層）を成長する。その後、半導体層４８４の上に、ＭＱＷ４８６（例えば、ＩｎＧａＡｓＰ系ＭＱＷ）と第２導電型の半導体層４８８（例えば、ｐ型ＩｎＰ層）を成長する。

半導体基板４４４と半導体層４８４は、下部クラッド層１２になる。ＭＱＷ４８６は、活性層４７４に対応する半導体層である。半導体層４８８は、上部クラッド層４１６に対応する半導体層である。

（２−３）バットジョイントの形成工程（図２０（ｄ）〜図２０（ｅ）参照）
半導体レーザ４７０に対応する領域を除いて、半導体層４８８およびＭＱＷ４８６を除去する（図２０（ｄ）参照）。

半導体層４８８およびＭＱＷ４８６を除去した領域に、コア層１４、第２上部クラッド層１６ｂ、および第１半導体膜４６ａを選択的に成長する。この選択成長により、バットジョイント（突合せ接合）が形成される（図２０（ｅ）参照）。

コア層１４は例えば、ｉ型ＡｌＧａＩｎＡｓ ＭＱＷを含む半導体層である。第２上部クラッド層１６ｂは例えば、ｐ型ＩｎＰ層である。第１半導体膜４６ａは例えば、ｉ型ＩｎＧａＡｓＰ膜である。

（２−４）ブロック層および第１上部クラッド層の形成工程（図２１（ｆ）〜図２１（ｇ）参照）
第１半導体膜４６ａのうち上部電極２４ｂａ，２４ｂｂ（図１９及び図２参照）に対応する領域を選択的にエッチングして、第１半導体層１８ａ（ブロック層）を形成する(図２１（ｆ）参照)。

その後、半導体基板４４４の全面に、第１上部クラッド層１６ａと、不純物濃度が第１上部クラッド層１６ａより高い半導体層４４６（例えば、ｐ型ＩｎＧａＡｓ層）とを成長する。

半導体層４４６のうち上部電極４２４，２４ｂａ，２４ｂｂ（図１９及び図２参照）に対応する領域以外の半導体層４４６をエッチングして、半導体レーザおよび光変調器のコンタクト層４２２,２２ａ，２２ｂを形成する(図２１（ｇ）参照)。

（２−５）導波路および電極の形成工程（図２１（ｈ）参照）
コンタクト層の成長後、例えばドライエッチングにより、下部クラッド層１２の上面まで成長層をエッチングして、ハイメサ構造の光導波路を形成する。

その後、半導体レーザ４７０の側方に例えば、半絶縁性のＩｎＰ層を形成する。光変調器２ａ，２ｂの側方には、パッシベーション膜（図示せず）および樹脂層（図示せず）を形成する。更に、樹脂層２６（図２参照）および第１半導体層１８ａの上方を覆うパッシベーション膜２８ｂを形成する。

その後、コンタクト層４２２，２２ａ，２２ｂ（図２１（ｈ）および図２参照）の上に、上部電極４２４，２４ｂａ，２４ｂｂ（図２１（ｈ）および図２参照）を形成する。

実施の形態４によれば、実施の形態１と同様、電界の浸み出しを抑制する層構造（第１半導体層１８ａ+第１上部クラッド層１６ａ）を、選択成長を用いず形成することができる。従って、光変調器２ａ，２ｂの形成が容易になる。

ところで、バットジョイント（突合せ接合）の形成後に一旦、半導体層の成長を中断する。この中断は、選択成長に用いた絶縁膜を除去するためのものである。この中断の間に、第１半導体膜４６ａを選択的にエッチングすることができる。従って、成長中断の回数を増やさずに、第１半導体層１８ａ（ブロック層）を形成することができる。

なお半導体レーザ４７０の代わりに、半導体光増幅器や分波器を半導体光装置４０４に集積してもよい。

以上、本発明の実施形態について説明したが、実施の形態１〜４は、例示であって制限的なものではない。

例えば実施の形態の光変調器は、位相変調器である。しかし実施の形態の光変調器は、入力光の強度を変調する電界吸収型の光変調器であってもよい。

また実施の形態の光変調器は、半導体光装置の一部である。しかし、実施の形態１〜４の光変調器は、単独の光素子であってもよい。

また実施の形態では、半導体基板はＩｎＰである。しかし、半導体基板はＩｎＰ基板以外の半導体であってもよい。例えば、半導体基板はＧａＡｓであってもよい。この場合、コア層はＧａＡｓ／ＡｌＧａＡｓ ＭＱＷにより形成できる。クラッド層は、ＡｌＧａＡｓにより形成できる。

以上の実施の形態１〜４に関し、更に以下の付記を開示する。

（付記１）
第１導電型の半導体を有する下部クラッド層と、
前記下部クラッド層上に配置されたコア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層と、
前記ノンドープ層、あるいは、前記半絶縁層上に配置され、前記第１導電型と逆の第２導電型または前記第１導電型を有する第１上部クラッド層と、
前記下部クラッド層に接続された第１電極と、
前記第１上部クラッド層の上に配置された第２電極と、
前記第２電極の長手方向の端付近から外側にかけての少なくとも一部において前記ノンドープ層、あるいは、前記半絶縁層と前記第１上部クラッド層の間に配置され前記第２電極側の第１側面が前記第１上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第１半導体層と、
前記第１半導体層と前記第１上部クラッド層の間に配置され前記第２電極側の第２側面が前記第１上部クラッド層で覆われた第２半導体層または前記１半導体層であって、前記第１上部クラッド層より高い抵抗率または前記第１上部クラッド層の導電型とは逆の導電型を有するブロック層とを有する
光変調器。

（付記２）
更に、前記ノンドープ層、あるいは、前記半絶縁層上に設けられ、前記第１上部クラッド層の導電型を有し、前記第１上部クラッド層および前記第１半導体層により上面が覆われた第２上部クラッド層を有し、
前記ブロック層が、前記第２上部クラッド層より高い抵抗率または前記第２上部クラッド層の導電型とは逆の導電型を有することを
特徴とする付記１に記載の光変調器。

（付記３）
前記第２半導体層は、前記第１上部クラッド層の屈折率以上で前記第１半導体層の屈折率より小さい屈折率を有することを
特徴とする付記１又は２に記載の光変調器。

（付記４）
前記第１上部クラッド層、前記第２上部クラッド層および下部クラッド層は、１×１０^１７ｃｍ^−３以上の不純物濃度を有し、
前記ノンドープ層は、５×１０^１６ｃｍ^−３以下の不純物濃度（あるいはキャリア濃度）を有し、
前記半絶縁層は、１×１０^５Ωｃｍ以上の抵抗率を有し、
前記第１半導体層または前記第２半導体層は、５×１０^１６ｃｍ^−３以下の不純物濃度（あるいはキャリア濃度）または１×１０^５Ωｃｍ以上の抵抗率を有することを
特徴とする付記２に記載の光変調器。

（付記５）
前記第１上部クラッド層の導電型は、前記下部クラッド層が有する前記第１導電型とは逆の前記第２導電型であり、
前記第１電極と前記第２電極の間に、前記第１上部クラッド層と前記下部クラッド層とを含むＰＮ接合の逆バイアス電圧と、前記逆バイアス電圧に重畳された１ＧＨｚを超える高周波信号とが供給されることを
特徴とする付記１乃至４のいずれか１項に記載の光変調器。

（付記６）
第１導電型の下部クラッド層と、
前記下部クラッド層上に配置されたノンドープ層、あるいは、前記コア層を含む半絶縁層と、
前記ノンドープ層、あるいは、前記半絶縁層上に配置され、前記第１導電型と逆の第２導電型または前記第１導電型を有する第１上部クラッド層と、
前記下部クラッド層に接続された第１電極と、
前記第１上部クラッド層の上に配置された第２電極と、
前記ノンドープ層、あるいは、前記半絶縁層の前記第２電極の長手方向の端付近から外側にかけての少なくとも一部と前記第１上部クラッド層の間に配置され前記第２電極側の第１側面が前記第１上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第１半導体層と、
前記第１半導体層と前記第１上部クラッド層の間に配置され前記第２電極側の第２側面が前記第１上部クラッド層で覆われた第２半導体層または前記１半導体層であって、前記ノンドープ層、あるいは、前記半絶縁層の前記第２電極の長手方向の端付近から外側にかけての少なくとも一部に印加される電界を抑制するブロック層とを有する
光変調器。

（付記７）
第１導電型の半導体を有する下部クラッド層上に、コア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層を成長する工程と、
下面に接する第１下層に対して選択的にエッチング可能な第１半導体膜を前記ノンドープ層、あるいは、前記半絶縁層上に成長する工程と、
前記第１半導体膜の一部を前記第１下層に対して選択的にエッチングする工程と、
前記エッチングする工程の後に、前記一部がエッチングされた前記第１半導体膜および前記第１下層の上に前記第１導電型と逆の第２導電型または前記第１導電型を有する第１上部クラッド層を成長する工程と、
前記下部クラッド層に接続された第１電極と、前記第１上部クラッド層を介して前記一部の上方に配置される第２電極とを形成する工程を有し、
前記第１半導体膜は、前記第１上部クラッド層より高い抵抗率または前記第１上部クラッド層の導電型とは逆の導電型を有する
光変調器の製造方法。

（付記８）
更に、前記第１半導体膜を成長する工程の前に、前記ノンドープ層、あるいは、前記半絶縁層上に、前記第１上部クラッド層の導電型を有する第２上部クラッド層を成長する工程を有し、
前記第１半導体膜は、前記第２上部クラッド層より高い抵抗率または前記第２上部クラッド層の導電型とは逆の導電型を有することを
特徴とする付記７に記載の光変調器の製造方法。

（付記９）
第１導電型の半導体を有する下部クラッド層上に、コア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層を成長する工程と、
下面に接する第２下層に対して選択的にエッチング可能な第２半導体膜と前記第２半導体膜上の第３半導体膜とを含む積層膜を、前記ノンドープ層、あるいは、前記半絶縁層上に成長する工程と、
前記積層膜の一部で前記第３半導体膜をエッチングし更に前記第２下層に対して前記第２半導体膜を選択的にエッチングする工程と、
前記一部がエッチングされた前記積層膜および前記第２下層の上に前記第１導電型と逆の第２導電型または前記第１導電型を有する第１上部クラッド層を成長する工程と、
前記下部クラッド層に接続された第１電極と、前記第１上部クラッド層を介して前記一部の上方に配置される第２電極とを形成する工程を有し、
前記第３半導体膜は、前記第１上部クラッド層より高い抵抗率または前記第１上部クラッド層の導電型とは逆の導電型を有する
光変調器の製造方法。

（付記１０）
更に、前記積層膜を成長する工程の前に、前記ノンドープ層、あるいは、前記半絶縁層上に、前記第１上部クラッド層の導電型を有する第２上部クラッド層を成長する工程を有し、
前記第３半導体膜は、前記第２上部クラッド層より高い抵抗率または前記第２上部クラッド層の導電型とは逆の導電型を有することを
特徴とする付記９に記載の光変調器の製造方法。

２ａ,２ａ,２ｃ・・・光位相変調器
１２・・・下部クラッド層
１４・・・ノンドープ層、あるいは、半絶縁層
１６ａ・・・第１上部クラッド層 １６ｂ・・・第２上部クラッド層
１８ａ，２１８ａ・・・第１半導体層
１８ｂ，２１８ｂ・・・第２半導体層
２０ａ・・・第１側面 ２０ｂ・・・第２側面
２４ａ・・・第１電極（下部電極）
２４ｂａ，２４ｂｂ・・・第２電極（上部電極）
４６ａ・・・第１半導体膜 ４６ｂ・・・第２半導体膜
４６ｃ・・・第３半導体膜
４８ａ，４８ｂ・・・変調器形成領域
５８・・・積層膜

Claims (4)

1. 第１導電型の半導体を有する下部クラッド層と、
   前記下部クラッド層上に配置されたコア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層と、
   前記ノンドープ層、あるいは、前記半絶縁層上に配置され、前記第１導電型と逆の第２導電型または前記第１導電型を有する第１上部クラッド層と、
   前記下部クラッド層に接続された第１電極と、
   前記第１上部クラッド層の上に配置された第２電極と、
   前記第２電極の長手方向の端付近から外側にかけての少なくとも一部において前記ノンドープ層、あるいは、前記半絶縁層と前記第１上部クラッド層の間に配置され前記第２電極側の第１側面が前記第１上部クラッド層で覆われると共に、下面に接する下層に対して選択的にエッチング可能な第１半導体層と、
   前記ノンドープ層、あるいは、前記半絶縁層上に設けられ、前記第１上部クラッド層の導電型を有し、前記第１上部クラッド層および前記第１半導体層により上面が覆われた第２上部クラッド層と、
   前記第１半導体層と前記第１上部クラッド層の間に配置され前記第２電極側の第２側面が前記第１上部クラッド層で覆われた第２半導体層または前記第１半導体層であって、前記第１上部クラッド層および前記第２上部クラッド層より高い抵抗率または前記第１上部クラッド層の導電型とは逆の導電型を有するブロック層とを有する
   光変調器。
2. 前記第２半導体層は、前記第１上部クラッド層の屈折率以上で前記第１半導体層の屈折率より小さい屈折率を有することを
   特徴とする請求項１に記載の光変調器。
3. 第１導電型の半導体を有する下部クラッド層上に、コア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層を成長する工程と、
   前記ノンドープ層、あるいは、前記半絶縁層上に、前記第１導電型と逆の第２導電型または前記第１導電型を有する第２上部クラッド層を成長する工程と、
   下面に接する第１下層に対して選択的にエッチング可能な第１半導体膜を、前記第２上部クラッド層上に成長する工程と、
   前記第１半導体膜の一部を前記第１下層に対して選択的にエッチングする工程と、
   前記エッチングする工程の後に、前記一部がエッチングされた前記第１半導体膜および前記第１下層の上に前記第２上部クラッド層の導電型を有する第１上部クラッド層を成長する工程と、
   前記下部クラッド層に接続された第１電極と、前記第１上部クラッド層を介して前記一部の上方に配置される第２電極とを形成する工程を有し、
   前記第１半導体膜は、前記第１上部クラッド層および前記第２上部クラッド層より高い抵抗率または前記第１上部クラッド層の導電型とは逆の導電型を有する
   光変調器の製造方法。
4. 第１導電型の半導体を有する下部クラッド層上に、コア層を含むノンドープ層、あるいは、前記コア層を含む半絶縁層を成長する工程と、
   前記ノンドープ層、あるいは、前記半絶縁層上に、前記第１導電型と逆の第２導電型または前記第１導電型を有する第２上部クラッド層を成長する工程と、
   下面に接する第２下層に対して選択的にエッチング可能な第２半導体膜と前記第２半導体膜上の第３半導体膜とを含む積層膜を、前記第２上部クラッド層上に成長する工程と、
   前記積層膜の一部で前記第３半導体膜をエッチングし更に前記第２下層に対して前記第２半導体膜を選択的にエッチングする工程と、
   前記一部がエッチングされた前記積層膜および前記第２下層の上に前記第２上部クラッド層の導電型を有する第１上部クラッド層を成長する工程と、
   前記下部クラッド層に接続された第１電極と、前記第１上部クラッド層を介して前記一部の上方に配置される第２電極とを形成する工程を有し、
   前記第３半導体膜は、前記第１上部クラッド層および前記第２上部クラッド層より高い抵抗率または前記第１上部クラッド層の導電型とは逆の導電型を有する
   光変調器の製造方法。

Images