JP2022077623A - リードフレーム、半導体装置及び半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2022077623A
JP2022077623A JP2020188506A JP2020188506A JP2022077623A JP 2022077623 A JP2022077623 A JP 2022077623A JP 2020188506 A JP2020188506 A JP 2020188506A JP 2020188506 A JP2020188506 A JP 2020188506A JP 2022077623 A JP2022077623 A JP 2022077623A
Authority
JP
Japan
Prior art keywords
lead
bed
semiconductor device
extending
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020188506A
Other languages
English (en)
Inventor
浩二 荒木
Koji Araki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020188506A priority Critical patent/JP2022077623A/ja
Priority to US17/470,078 priority patent/US11823985B2/en
Publication of JP2022077623A publication Critical patent/JP2022077623A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体素子のクラック発生を抑制できるリードフレーム、半導体装置、及び半導体装置の製造方法を提供する。【解決手段】実施形態のリードフレームは、第１フレーム部分と、第２フレーム部分と、を有する。第１フレーム部分は、第１方向における厚さが薄い部分を有するベッド部と、第１支持部と、第２方向において、前記ベッド部と前記第１支持部と接続された第１リード部と、前記ベッド部に接続された第１延在部と、第３方向において前記第１延在部と離間して設けられ、前記ベッド部に接続された第２延在部と、を有する。第２フレーム部分は、前記第１延在部と前記第２延在部とに接続された第２支持部と、前記第２支持部に接続された第２リード部と、を有する。【選択図】図１

Description

本発明の実施形態は、リードフレーム、半導体装置及び半導体装置の製造方法に関する。
半導体装置の１つとして、樹脂等で封止された半導体装置がある。樹脂等で封止された半導体装置は、例えば、半導体素子を載置するベッド部と、外部電源と接続される端子となるリード部と、半導体素子とベッド部とリード部の一部を封止する樹脂、及び半導体素子の電極とリード部とを電気的に接続するボンディングワイヤーなどで構成される。
特開平１１－１２１６８０号公報
本発明が解決しようとする課題は、半導体素子のクラック発生を抑制できるリードフレーム、半導体装置、及び半導体装置の製造方法を提供することである。
実施形態のリードフレームは、第１フレーム部分と、第２フレーム部分と、を有する。第１フレーム部分は、第１方向における厚さが薄い部分を有するベッド部と、第１支持部と、前記第１方向と交わる第２方向において、前記ベッド部と前記第１支持部との間に位置し、且つ前記ベッド部と前記第１支持部と接続された第１リード部と、前記第２方向において前記第１リード部に対向する側に位置し、前記ベッド部に接続された第１延在部と、前記第１方向及び前記第２方向と交わる第３方向において前記第１延在部と離間して設けられ、前記ベッド部に接続された第２延在部と、を有する。第２フレーム部分は、前記第１延在部と前記第２延在部とに接続された第２支持部と、前記第２方向において前記ベッド部と前記第２支持部との間に位置し、前記第２支持部に接続された第２リード部と、を有する。
実施形態の半導体装置は、ベッド部と、第１リード部と、第１延在部と、第２延在部と、第２リード部と、半導体素子と、樹脂と、を有する。ベッド部は、第１方向における厚さが薄い第１部分を有する。第１リード部は、前記ベッド部と接続されている。第１延在部は、前記第１方向と交わる第２方向において、前記第１リード部に対向する側の前記ベッド部に接続されている。第２延在部は、前記第１方向及び前記第２方向と交わる第３方向において前記第１延在部と離間して設けられ、前記ベッド部に接続されている。第２リード部は、前記ベッド部と離間し、前記第２方向において前記第１延在部と前記第２延在部との間に設けられている。半導体素子はベッド部に設けられている。樹脂は、前記ベッド部、前記第１リード部、前記第１延在部、前記第２延在部、前記第２リード部、及び前記半導体素子の少なくとも一部を覆う。
（ａ）第１の実施形態に係るリードフレーム１００の平面図。（ｂ）図１（ａ）に示すＡ－Ａ’線による断面図。（ｃ）図１（ａ）に示すＢ－Ｂ’線による断面図。（ｄ）第１の実施形態に係るリードフレーム１００の全体図。 （ａ）第１の実施形態に係る半導体装置２００の平面図。（ｂ）図２（ａ）に示すＣ－Ｃ’線による断面図。（ｃ）図２（ａ）に示すＤ－Ｄ’線による断面図。 （ａ）第１の実施形態に係る半導体装置２００の製造方法を示す平面図。（ｂ）図３（ａ）に示すＥ－Ｅ’による断面図。 （ａ）比較例の半導体装置４００の平面図。（ｂ）図４（ａ）に示すＦ－Ｆ’線による断面図。 （ａ）リフロー炉の温度降下中において、接合材の融点に達するまでの半導体装置４００の断面図。図５（ｂ）リフロー炉の下降中において、接合材の融点未満の温度にある半導体装置４００の断面図。
以下、本発明の実施形態について、図面を参照しながら説明する。この説明に際し、全図にわたり、共通する部分には共通する符号を付す。また、図面の寸法比率は、図示の比率に限定されるものではない。なお、本実施形態は、本発明を限定するものではない。
［第１の実施形態］
（リードフレーム１００の構造）
第１の実施形態に係るリードフレーム１００について、図１を参照して説明する。図１（ａ）は第１の実施形態に係るリードフレーム１００の平面図、図１（ｂ）は図１（ａ）に示すＡ－Ａ’線による断面図、図１（ｃ）は図１（ａ）に示すＢ－Ｂ’線による断面図、図１（ｄ）は第１の実施形態に係るリードフレーム１００の全体図を示している。
リードフレーム１００は、第１フレーム部分１１０と第２フレーム部分１２０と、を有する。第１フレーム部分１１０は、ベッド部１３０と、第１リード部１４０と、第１支持部１５１と、第１延在部１６０と、第２延在部１７０と、を有する。第２フレーム部分１２０は、第２リード部１８０と、第２支持部１５２と、を有する。なお、各図面において第１フレーム部分１１０は鎖線、第２フレーム部分１２０は一点鎖線によって示されている。
リードフレーム１００の厚み方向をＺ方向（第１方向）とする。また、Ｚ方向と直交する方向をＸ方向（第２方向）、Ｘ方向及びＺ方向と直交する方向をＹ方向（第３方向）とする。図１（ａ）に示すリードフレーム１００はＸ－Ｙ平面における平面図、図１（ｂ）及び図１（ｃ）に示すリードフレーム１００はＸ－Ｚ平面における断面図を示している。なお、Ｘ方向、Ｙ方向、及びＺ方向は本実施形態では直交関係で示しているが直交に限定されず、互いに交差する関係であればよい。
図１（ｂ）及び図１（ｃ）に示すように、第１リード部１４０はＸ方向においてベッド部１３０と第１支持部１５１との間に位置し、それぞれと接合している。すなわち、ベッド部１３０、第１リード部１４０、及び第１支持部１５１は一体となっている。なお、第１支持部１５１はＹ方向に延在した構造を有する。また、本実施形態では一例として、第１リード部１４０はＹ方向において２つ設けられている。
第１延在部１６０と第２延在部１７０は、Ｘ方向においてベッド部１３０と第２支持部１５２との間に位置し、それぞれと接合している。すなわち、ベッド部１３０、第１延在部１６０、第２延在部１７０、及び第２支持部１５２は一体となっている。なお、第１延在部１６０、第２延在部１７０、及び第２支持部１５２は、Ｘ方向において第１リード部１４０と第１支持部１５１とは対向する側に設けられている。また、第２支持部１５２はＹ方向に延在した構造を有する。さらにまた、第２延在部１７０は、Ｙ方向において第１延在部１６０と離間して設けられている。
ベッド部１３０はＺ方向における厚さが薄い第１薄板部１３１（第１部分）を有する。前述した第１薄板部１３１はベッド部１３０のうち第２支持部１５２側に形成されており、第１薄板部１３１のＺ方向における厚さは第１延在部１６０と第２延在部１７０のＺ方向における厚さと等しくなっている。
第２リード部１８０は、Ｘ方向においてベッド部１３０と第２支持部１５２との間、Ｙ方向において第１延在部１６０と第２延在部１７０との間に設けられている。また、第２リード部１８０は第２支持部１５２と接合しているが、ベッド部１３０、第１延在部１６０、及び第２延在部１７０とは離間して設けられている。また、図１（ｃ）に示すように、ベッド部１３０側において、第２リード部１８０はＺ方向における厚さが薄い第２薄板部１８１（第２部分）を有する。異なる電位が印加される第１リード部１４０及びベッド部１３０と、第２リード部１８０とが近接する領域においては、絶縁耐圧の確保やショートを抑制する目的で樹脂２５０の充填体積が大きい方が望ましい。そのため、ベッド部１３０には第１薄板部１３１、第２リード部１８０には第２薄板部１８１をそれぞれ設け、樹脂２５０の充填体積を確保することが、半導体装置の信頼性の観点から望ましい。なお、第１薄板部１３１のＺ方向における厚さは、第１薄板部１３１以外の部分のＺ方向における厚さの１／２以下であることが望ましい。同様に、第２薄板部１８１のＺ方向における厚さは、第２薄板部１８１以外の部分のＺ方向における厚さの１／２以下であることが望ましい。
以上説明したように、リードフレーム１００は、第１支持部１５１、第１リード部１４０、ベッド部１３０、第１延在部１６０、第２延在部１７０、第２リード部１８０、及び第２支持部１５２が一体となった構造を有する。また、リードフレーム１００の構成部材のそれぞれは、例えば銅（Ｃｕ）からなる。
また、図１において、ベッド部１３０のうち第１支持部１５１側にも第１薄板部１３１のように薄い部分があるように示した。ベッド部１３０のうち第１支持部１５１側に形成された薄い部分は、後述するリードフレーム１００を用いて製造された半導体装置２００において、樹脂２５０で被覆される。そのため、Ｘ方向において、外部端子となるために樹脂の外に一部が露出した第１リード部１４０と、樹脂２５０の外部に一部が露出したベッド部１３０のＺ方向における厚さが厚い部分との間には、ベッド部１３０のうち第１支持部１５１側に形成された薄い部分が設けられる。半導体装置２００を基板に実装する際（すなわち、第１リード部１４０が基板に実装される際）、例えばはんだが用いられる。はんだは樹脂２５０には付着しない性質を持つ。そのため、ベッド部１３０のうち第１支持部１５１側に形成された薄い部分を被覆している樹脂２５０によって、第１リード部１４０に付着したはんだがＸ方向に流出し、樹脂２５０の外部に露出したベッド部１３０へ付着することを防ぐことができる。以上、第１支持部１５１側の薄板部を設ける目的を記載したが、本実施形態において、第１支持部１５１側の薄板部は設けなくても実施可能である。
なお、後述する半導体装置２００を製造する際は、図１（ｄ）に示すような、リードフレーム１００がＹ方向に繰り返し設けられ、且つそれぞれが第１支持部１５１と第２支持部１５２を介して一体構造となったリードフレームが一例として用いられる。以降の説明では簡易的に図１（ａ）に示したリードフレーム１００を用いて説明する。
（半導体装置２００の構造）
次にリードフレーム１００を用いた半導体装置２００の構造について図２を参照して説明する。
図２（ａ）は第１の実施形態に係る半導体装置２００の平面図、図２（ｂ）は図２（ａ）に示すＣ－Ｃ’線による断面図、図２（ｃ）は図２（ａ）に示すＤ－Ｄ’線による断面図を示している。なお、図２（ａ）においては、樹脂２５０は透過し、内部の構造が見えるように示している。
半導体装置２００は、ベッド部１３０と、第１リード部１４０と、第１延在部１６０と、第２延在部１７０と、半導体素子２２０と、接合材２３１と、ボンディングワイヤー２４０（電流経路部材）と、樹脂２５０と、を有する。
半導体素子２２０は例えば縦型ＭＯＳＦＥＴであり、Ｚ方向における下面にドレイン電極（不図示）、上面にソース電極とゲート電極（不図示）が形成され、電流は下面から上面に流れる。半導体装置２２０はＭＯＳＦＥＴに限定されず、ＩＧＢＴなどでも適用可能である。また、半導体素子２２０は、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、または窒化ガリウム（ＧａＮ）などで構成される。
ベッド部１３０は、第１薄板部１３１を有する。第１リード部１４０は、Ｘ方向においてベッド部１３０と接合している。すなわち、ベッド部１３０と、第１リード部１４０は一体となっている。また、本実施形態では一例として、第１リード部１４０はＹ方向において２つ設けられている。
第１延在部１６０と第２延在部１７０は、Ｘ方向においてベッド部１３０と接合している。すなわち、ベッド部１３０と、第１延在部１６０及び第２延在部１７０は一体となっている。なお、第１延在部１６０と第２延在部１７０は、Ｘ方向において第１リード部１４０とは対向する側に設けられている。
第２リード部１８０は、Ｘ方向においてベッド部１３０と離間し、Ｙ方向において第１延在部１６０と第２延在部１７０との間に設けられている。第２リード部１８０は、第１延在部１６０、及び第２延在部１７０と離間している。また、本実施形態では一例として、第２リード部１８０はＹ方向において２つ設けられ、互いに離間して設けられている。
半導体素子２２０のドレイン電極は、ベッド部１３０の第１薄板部１３１側とはＺ方向において対向する面に接合材２３１を介して電気的に接続されている。
ボンディングワイヤー２４０は、半導体素子２２０のソース電極と第２リード部１８０の一方とを電気的に接続している。また、半導体素子２２０のゲート電極と第２リード部１８０の他方とを電気的に接続している。
本実施形態ではボンディングワイヤー２４０は金属細線で表したが、コネクタ板でも適用可能である。ボンディングワイヤー２４０は、例えばＣｕが用いられる。半導体素子２２０のドレイン電極、ソース電極及びゲート電極は例えばアルミニウム（Ａｌ）が用いられる。接合材２３１は、例えばはんだが使用される。はんだは、例えばＳｎ-アンチモン（Ｓｂ）-銀（Ａｇ）系はんだが使用される。
樹脂２５０は、ベッド部１３０、第１リード部１４０、第１延在部１６０、第２延在部１７０、第２リード部１８０、半導体素子２２０、及びボンディングワイヤー２４０の少なくとも一部を覆う。詳細には、ベッド部１３０と接合している側と対向する側の第１リード部１４０の一部と、Ｘ方向においてベッド部１３０とは対向する側の第２リード部１８０の一部は、外部端子として樹脂２５０の外部に露出している。樹脂２５０は、例えばエポキシ樹脂が使用される。
（リードフレーム１００、及び半導体装置２００の製造方法）
まず、リードフレーム１００の製造方法について説明する。リードフレーム１００は金属製の板材をプレスまたはエッチングすることによって、図１に示すようなリードフレーム１００の形状に形成される。
リードフレーム１００の第１薄板部１３１及び第２薄板部１８１は、プレスあるいはエッチングによって形成される。
続いて、半導体装置２００の製造方法について図３を参照して説明する。図３は半導体装置２００の製造方法を示す図であり、図３（ａ）は第１の実施形態に係る半導体装置２００の製造方法を示す平面図、図３（ｂ）は図３（ａ）に示すＥ－Ｅ’線による断面図を示している。
まず、図３（ａ）に示すように、図１で示したリードフレーム１００の第１支持部１５１、及び第２支持部１５２を固定部材３１０でそれぞれ固定する。固定部材３１０には例えばテープなどが用いられる。
次に、図３（ｂ）に示すように、ベッド部１３０に接合材２３１を塗布し、接合材２３１が半導体素子２２０下面のドレイン電極と接するように半導体素子２２０を搭載する。
その後、リフロー炉にて温度を上昇させ、接合材２３１を融解させる。その後、リフロー炉の温度を降下させ、接合材２３１を固着させることによってベッド部１３０と半導体素子２２０のドレイン電極とを電気的に接続させる。
また、半導体素子２２０のソース電極及びゲート電極と第２リード部１８０とを例えば超音波を用いてボンディングワイヤー２４０で電気的に接続する。
次に、第１フレーム部分１１０の一部、第２フレーム部分１２０の一部、半導体素子２２０、及びボンディングワイヤー２４０を樹脂２５０で封止（モールド）する。この時、ベッド部１３０の第１薄板部１３１を有する面において、第１薄板部１３１以外の部分の少なくとも下面を樹脂２５０の外に露出させる。ベッド部１３０と接合している側と対向する側の第１リード部１４０の一部と、Ｘ方向において第１フレーム部分１１０とは対向する側の第２リード部１８０の一部に付着した樹脂が取り除かれ、完全に外部に露出される。
最後に、第１リード部１４０と第１支持部１５１の接続部、第２リード部１８０と第２支持部１５２の接続部、第１延在部１６０と第２支持部１５２の接続部、及び第２延在部１７０と第２支持部１５２の接続部がダイシングカッターなどで切断される。これによって、第１支持部１５１と第２支持部１５２が切り外される。以上の工程によって、半導体装置２００は形成される。
（第１の実施形態の効果）
第１の実施形態の半導体装置２００の効果について、比較例の半導体装置４００を用いて説明する。図４（ａ）は、比較例の半導体装置４００の平面図を示しており、図４（ｂ）は、図４（ａ）に示すＦ－Ｆ’線による断面図を示している。第１の実施形態の半導体装置２００と同じ部分については、同一の符号を付している。
比較例の半導体装置４００は、第１延在部１６０と第２延在部１７０が設けられていない点で、第１の実施形態の半導体装置２００と異なる。すなわち、半導体素子２２０を載置するベッド部１３０と、外部端子となるリード部１８０とが離間しており、ベッド部１３０とリード部１８０の間は封止樹脂２５０、及び半導体素子２２０の電極とリード部１８０とを電気的に接続するボンディングワイヤー２４０のみで構成される。そのため、半導体装置４００に外力（例えば、Ｚ方向への外力）が加わった場合、主にベッド部１３０と第２リード部１８０との間を起点として樹脂２５０が変形し、樹脂２５０にクラックが発生してしまう恐れがある。
一方、第１の実施形態の半導体装置２００は、第２リード部１８０が位置する側の樹脂２５０端部とベッド部１３０との間に、第１延在部１６０、及び第２延在部１７０が設けられている。そのため、半導体装置２００に外力（例えば、Ｚ方向への外力）が加わった際、第１延在部１６０、及び第２延在部１７０が外力による樹脂２５０の変形を抑制できる。そのため、半導体装置２００は、樹脂２５０へのクラック発生を抑制することが可能となる。
次に、第１の実施形態に係る半導体装置２００の製造方法の効果について、比較例の半導体装置４００の製造方法と比較して説明する。
図５は、比較例の半導体装置４００の製造時の断面図を示している。図５（ａ）はリフロー炉の温度降下中において、接合材の融点に達するまでの半導体装置４００の断面図、図５（ｂ）はリフロー炉の温度下降中において、接合材の融点未満の温度にある半導体装置４００の断面図を示している。
比較例の半導体装置４００の製造方法について説明する。第１延在部１６０、及び第２延在部１７０が設けられていないベッド部１３０と半導体素子２２０下面のドレイン電極を接合材２３１で接続するために、リフロー炉の温度を上昇させる。
その際、ベッド部１３０は温度上昇によって熱膨張する。ベッド部１３０に載置された半導体素子２２０も熱膨張するが、一般に半導体素子の線膨張係数よりもリードフレームの線膨張係数のほうが大きいため、半導体素子２２０の膨張量よりもベッド部１３０の膨張量のほうが大きい。例えば、リードフレームの主材料がＣｕ、半導体素子の主材料がＳｉであるとすると、Ｃｕの線膨張係数は１．７×１０－５、Ｓｉの線膨張係数は２．８×１０－６である。
続いて、接合材２３１を固着させるためにリフロー炉の温度を降下させる。この時、温度上昇時に膨張したベッド部１３０と半導体素子２２０は共に収縮するが、半導体素子２２０の線膨張係数よりもベッド部１３０の線膨張係数のほうが大きいため、半導体素子２２０の収縮量よりもベッド部１３０の収縮量が大きい。図５（ａ）に示すように接合材２３１の融点に達するまでは半導体素子２２０及びベッド部１３０はＸ方向に収縮する。温度降下時に接合材２３１の融点に達すると、ベッド部１３０と半導体素子２２０が接合材２３１を介して固着する。
さらに温度を降下させていくと、ベッド部１３０と半導体素子２２０は収縮し続けるが、ベッド部１３０と半導体素子２２０は接合材２３１を介して固着している。そのため、ベッド部１３０と半導体素子２２０が固着した部分の面積は一定でなければならない。
その際、収縮量が大きいベッド部１３０のＸ方向の長さが短くなるよう曲げ応力が生じ、ベッド部１３０と半導体素子２２０は半導体素子２２０搭載側に凸に歪む。曲げ応力に起因する歪みが原因で、半導体素子２２０にクラックが発生する恐れがある。特に、ベッド部１３０の厚さが半導体素子２２０の厚さより薄くなっている場合、歪みが大きくなり、半導体素子２２０にクラックが発生しやすくなっていた。
図５（ｂ）に示すような曲げ応力を緩和するために、ベッド部１３０に設けられた第１薄板部１３１を設けない、すなわち、ベッド部１３０のＺ方向における厚さを大きくする方法がある。しかしながら、異なる電位が印加されるベッド部１３０と第２リード部１８０とが近接する領域においては、絶縁耐圧の確保やショートを抑制する目的で樹脂２５０の充填体積が大きい方が望ましい。そのため、ベッド部１３０には第１薄板部１３１、第２リード部１８０には第２薄板部１８１をそれぞれ設け、樹脂２５０の充填体積を確保することが、半導体装置の信頼性の観点から望ましい。
以上の内容を踏まえ、第１の実施形態に係る半導体装置２００の製造方法の効果について説明する。図３（ａ）で示したように、第１支持部１５１、及び第２支持部１５２を固定部材３１０で固定し、第１接続材２３１を介して半導体素子２２０をベッド部１３０上に載置した状態でリフロー炉の温度を上昇させる。ここで、第１支持部１５１及び第２支持部１５２は、例えばピンなどを用いることで固定され、Ｘ－Ｙ－Ｚ方向への動きが抑制される。
次に、リフロー炉の温度を徐々に降下し、接合材２３１を固着させる。ここで、ベッド部１３０はＸ方向において第１延在部１６０及び第２延在部１７０を介して、固定部材３１０で固定された第２支持部１５２と接続されている。曲げ応力が発生しやすいベッド部１３０端部が第２支持部１５２によって固定されるため、図５（ｂ）で示したような線膨張係数差に起因する曲げ応力の発生を抑制することができる。よって、曲げ応力に起因する第１フレーム部分１１０の第１薄板部１３１の一部と半導体素子２２０の凸形状の歪み発生が抑制されるため、第１薄板部１３１を設けることで半導体装置の耐圧向上や電極ショートを抑制しつつ、半導体素子２２０へのクラック発生を抑制できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００ リードフレーム
１１０ 第１フレーム部分
１２０ 第２フレーム部分
１３０ ベッド部
１３１ 第１薄板部
１４０ 第１リード部
１５１ 第１支持部
１５２ 第２支持部
１６０ 第１延在部
１７０ 第２延在部
１８０ 第２リード部
１８１ 第２薄板部
２００、４００ 半導体装置
２２０ 半導体素子
２３１ 接合材
２４０ ボンディングワイヤー
２５０ 樹脂
３１０ 固定部材

Claims (9)

  1. 第１方向における厚さが薄い第１部分を有するベッド部と、
    第１支持部と、
    前記第１方向と交わる第２方向において、前記ベッド部と前記第１支持部との間に位置し、且つ前記ベッド部と前記第１支持部と接続された第１リード部と、
    前記第２方向において前記第１リード部に対向する側に位置し、前記ベッド部に接続された第１延在部と、
    前記第１方向及び前記第２方向と交わる第３方向において前記第１延在部と離間して設けられ、前記ベッド部に接続された第２延在部と、
    を有する第１フレーム部分と、
    前記第１延在部と前記第２延在部とに接続された第２支持部と、
    前記第２方向において前記ベッド部と前記第２支持部との間に位置し、前記第２支持部に接続された第２リード部と、
    を有する第２フレーム部分と、
    を有することを特徴とするリードフレーム。
  2. 前記第２リード部は、前記第１方向における厚さが薄い第２部分を有する請求項１に記載のリードフレーム。
  3. 第１方向における厚さが薄い第１部分を有するベッド部と、
    前記ベッド部と接続された第１リード部と、
    前記第１方向と交わる第２方向において、前記第１リード部に対向する側の前記ベッド部に接続された第１延在部と、
    前記第１方向及び前記第２方向と交わる第３方向において前記第１延在部と離間して設けられ、前記ベッド部に接続された第２延在部と、
    前記ベッド部と離間し、前記第２方向において前記第１延在部と前記第２延在部との間に設けられた第２リード部と、
    前記ベッド部上に設けられた半導体素子と、
    前記ベッド部、第１リード部、前記第１延在部、前記第２延在部、前記第２リード部、及び前記半導体素子の少なくとも一部を覆う樹脂と、
    を有する半導体装置。
  4. 前記第２リード部は、前記第１方向における厚さが薄い第２部分を有する請求項３に記載の半導体装置。
  5. 前記半導体素子の電極と、
    前記第２リード部と、
    が電流経路部材で電気的に接続されていることを特徴とする請求項３に記載の半導体装置。
  6. 前記第１部分上に前記半導体素子が搭載されていることを特徴とする請求項３に記載の半導体装置。
  7. 前記ベッド部の下面の少なくとも一部が前記樹脂から露出していることを特徴とする請求項３乃至６いずれか１つに記載の半導体装置。
  8. 請求項１に記載のリードフレームを用いた半導体装置の製造方法であって、
    前記第１支持部と前記第２支持部をそれぞれ固定する工程と、
    前記ベッド部に接合材を介して前記半導体素子を搭載し、加熱により前記ベッド部に前記半導体素子を固着する工程と、
    前記第１リード部を前記第１支持部から切り離す工程と、
    前記第２リード部と前記第１延在部と前記第２延在部とを第２支持部から切り離す工程と、
    を有する請求項３乃至７いずれか１つに記載の半導体装置の製造方法。
  9. 前記第１支持部と前記第２支持部をそれぞれ固定する工程、前記ベッド部に前記半導体素子を固着する工程は、前記第２のリード部と前記第１延在部と前記第２延在部とを第２支持部から切り離す工程よりも前にあることを特徴とする請求項８に記載の半導体装置の製造方法。
JP2020188506A 2020-11-12 2020-11-12 リードフレーム、半導体装置及び半導体装置の製造方法 Pending JP2022077623A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020188506A JP2022077623A (ja) 2020-11-12 2020-11-12 リードフレーム、半導体装置及び半導体装置の製造方法
US17/470,078 US11823985B2 (en) 2020-11-12 2021-09-09 Leadframe, semiconductor device, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020188506A JP2022077623A (ja) 2020-11-12 2020-11-12 リードフレーム、半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022077623A true JP2022077623A (ja) 2022-05-24

Family

ID=81454851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020188506A Pending JP2022077623A (ja) 2020-11-12 2020-11-12 リードフレーム、半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11823985B2 (ja)
JP (1) JP2022077623A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62117354A (ja) 1985-11-18 1987-05-28 Fuji Electric Co Ltd リ−ドフレ−ム
JPH11121680A (ja) 1997-10-09 1999-04-30 Matsushita Electron Corp リードフレームおよび半導体装置
JP2013048150A (ja) 2011-08-29 2013-03-07 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP7337733B2 (ja) * 2020-03-05 2023-09-04 株式会社東芝 半導体パッケージ

Also Published As

Publication number Publication date
US11823985B2 (en) 2023-11-21
US20220148945A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US20170338190A1 (en) Power module
KR20080096483A (ko) 반도체 장치
CN104485321A (zh) 半导体管芯封装件及其制造方法
US9991220B2 (en) Semiconductor device
JP6481527B2 (ja) 半導体装置
JP2016018866A (ja) パワーモジュール
US11869865B2 (en) Semiconductor device having a contact clip with a contact region having a convex shape and method for fabricating thereof
JP6305176B2 (ja) 半導体装置及び製造方法
JP2006202976A (ja) 樹脂封止型半導体装置およびリードフレーム
JP2008016469A (ja) 半導体装置
US20130256920A1 (en) Semiconductor device
US7332804B2 (en) Semiconductor device and method of manufacturing the same
US20110163432A1 (en) Semiconductor device and method of manufacturing the same
JP2008294219A (ja) 半導体装置及びその製造方法
JP2022077623A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2004111745A (ja) 半導体装置
JP2016086003A (ja) パワー半導体装置の製造方法
JP2017135144A (ja) 半導体モジュール
JP2011151109A (ja) 半導体装置およびその製造方法
JP4861200B2 (ja) パワーモジュール
JP2016225365A (ja) パワー半導体装置
JP2020136331A (ja) 半導体装置及びその製造方法
US11929306B2 (en) Semiconductor device comprising first and second lead frames

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109