TW202326955A - 功率半導體裝置 - Google Patents

功率半導體裝置 Download PDF

Info

Publication number
TW202326955A
TW202326955A TW110147293A TW110147293A TW202326955A TW 202326955 A TW202326955 A TW 202326955A TW 110147293 A TW110147293 A TW 110147293A TW 110147293 A TW110147293 A TW 110147293A TW 202326955 A TW202326955 A TW 202326955A
Authority
TW
Taiwan
Prior art keywords
flange
semiconductor device
power semiconductor
terminal
terminal base
Prior art date
Application number
TW110147293A
Other languages
English (en)
Inventor
余泰君
吳昇財
高國書
吳翰林
李泰廣
張景堯
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW110147293A priority Critical patent/TW202326955A/zh
Priority to CN202111612953.XA priority patent/CN116266566A/zh
Priority to US17/667,558 priority patent/US20230197578A1/en
Publication of TW202326955A publication Critical patent/TW202326955A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

一種功率半導體裝置，包括一端子座。端子座具有相對的一第一端與一第二端，其中第一端具有向外擴展的一第一凸緣，第一凸緣藉由焊料焊接於一基板的一接墊，第一凸緣的一延伸方向與端子座的一長度方向的夾角大於90度。

Description

功率半導體裝置
本發明是有關於一種功率半導體裝置。
近年來，功率半導體裝置的製程技術發展迅速，使得電子元件的功能大幅提昇。現有常見功率半導體裝置主要透過外殼上的訊號端子而對外連接。外殼上的訊號端子是透過射出成型的方式固定，再透過打線連接訊號端子與內部的電路。然而，此種作法的訊號端子分布在外圍，整體的尺寸較大，且電性導通路徑長，寄生阻抗較大。
-近年來發展出另一種技術，直接將訊號端子焊接於內部電路的基板上，可大幅縮小整體的尺寸，且有效降低打線數量。但是，訊號端子的焊接強度將決定產品的可靠度。
本發明提供一種功率半導體裝置，可提升產品的可靠度。
本發明的功率半導體裝置包括一端子座。端子座具有相對的一第一端與一第二端，其中第一端具有向外擴展的一第一凸緣，第一凸緣藉由焊料焊接於一基板的一接墊，第一凸緣的一延伸方向與端子座的一長度方向的夾角大於90度。
基於上述，在本發明的功率半導體裝置中，向外擴展的第一凸緣可增加所容納的焊料的量，以加強焊接強度而提升產品的可靠度。
圖1是依照本發明的一實施例的功率半導體裝置的局部剖面示意圖。圖2是圖1的功率半導體裝置的端子座的立體示意圖。請參照圖1與圖2，本實施例的功率半導體裝置100包括一端子座120。端子座120具有相對的一第一端E12與一第二端E14。第一端E12具有向外擴展的一第一凸緣122。從另一觀點來看，第一凸緣122的徑向寬度從靠近第二端E14的一側往遠離第二端E14的一側逐漸增加。第一凸緣122藉由焊料130焊接於一基板110的一接墊112。因此，端子座120與接墊112電性連接。第一凸緣122的一延伸方向D10與端子座120的一長度方向D20的夾角A10大於90度。
根據上述可知，因為端子座120的第一端E12具有向外擴展的第一凸緣122，所以在第一凸緣122藉由焊料130焊接於接墊112時，焊料130比較容易停留在第一凸緣122上較高的位置。並且，第一凸緣122內可以容納焊料130的空間也比較大。整體而言，第一凸緣122與接墊112之間的焊料130的量會比不具有向外擴展的第一凸緣122的習知技術的端子座多，因此焊接的強度能得到增強，進而提升整個功率半導體裝置100的可靠度。
在本實施例中，第一凸緣122的延伸方向D10與端子座120的長度方向D20的夾角A10小於等於150度，但本發明不以此為限。
在本實施例中，功率半導體裝置100更包括一端子針140。本實施例的端子座120為空心柱狀，而端子針140***端子座120內。在本實施例中，僅以單一個端子座120搭配一個端子針140為例，但在其他實施例中端子座120與端子針140的數量都可以是更多，本發明不以此為限。由於端子座120的高度較低，所以在功率半導體裝置100需要進行打線製程以連接其他接墊（未繪示）時，可以降低對打線製程的干擾。當打線製程完成後，再將端子針140***端子座120內，則可提高功率半導體裝置100藉由端子座120與端子針140而對外連接的方便性。
在本實施例中，第一凸緣122具有至少一穿孔124，部分的焊料130填充於穿孔124。穿孔124是貫穿第一凸緣122的孔，且穿孔124具有封閉式的邊緣。也就是，穿孔124並不位於第一凸緣122的靠近接墊112的邊緣。本實施例中，穿孔124為對稱設置（如圖2的實施例）或環狀等距間格設置（如圖4的實施例）。此設置有助於增加銲料爬升的均勻度，避免非對稱設置導致銲料爬升的均勻度不佳而使得應力集中於一側，產生可靠度低下的問題。本實施例的第一凸緣122具有四個穿孔124。在其他實施例中，穿孔可為不對稱設置，第一凸緣可具有一個穿孔、兩個穿孔或更多穿孔。因為穿孔124的存在，可以在焊接時幫助焊料130爬上更高的高度而增加停留的焊料130的量。並且，因為焊料130填充於穿孔124，所以焊料130與第一凸緣122之間的結合強度也能提高。
在本實施例中，第一凸緣122的邊緣具有至少一排氣缺口126。排氣缺口126貫穿第一凸緣122，且排氣缺口126具有開放式的邊緣。也就是，排氣缺口126位於第一凸緣122的靠近接墊112的邊緣。本實施例的排氣缺口126位於第一凸緣122的轉折處，但本發明不以此為限。為了提升焊接強度，通常會對於端子座120與接墊112進行迴焊。在迴焊的過程中，焊料130可能會釋出氣體。如果不能快速將氣體排出端子座120外，可能會使焊料130噴濺而停留在端子座120的內壁上，造成後續端子針140***時的困難。由於本實施例的第一凸緣122的邊緣具有排氣缺口126，所以可以改善前述問題。
在本實施例中，第一凸緣122包括相互連接的四個平面122A，但在其他實施例中也可以是較少或較多的平面122A連接成第一凸緣122。
圖3是依照本發明的另一實施例的功率半導體裝置的端子座與端子針結合的立體示意圖。請參照圖3，在本實施例中，功率半導體裝置更包括一端子針240。與前一實施例不同，端子針240為空心柱狀，而端子針240套合於端子座220。也就是說，本發明並不限制端子針與端子座的結合方式，也可採用其他的方式結合。此外，當端子針240為空心柱狀，端子座220與端子針240結合的部分可以是實心的。此外，端子座220的第一凸緣222也具有至少一穿孔224與排氣缺口226，但排氣缺口226不是位於第一凸緣222的轉折處。
圖4是依照本發明的再一實施例的功率半導體裝置的端子座的立體示意圖。圖5是圖4的端子座的立體剖視圖。請參照圖4與圖5，本實施例的端子座320與圖2的端子座120相似，差異在於本實施例的第一凸緣322是一曲面。此外，本實施例的端子座320的其他部分是圓柱狀，而圖2的端子座120對應的部分則是四方柱狀，但本發明不以此為限。第一凸緣322的一延伸方向與端子座320的一長度方向的夾角A20為110度。端子座320的第一凸緣322也具有至少一穿孔324與排氣缺口326。
圖6是依照本發明的又一實施例的功率半導體裝置的端子座的立體剖視圖。請參照圖6，本實施例的端子座420與圖5的端子座320相似，差異在於本實施例的第一凸緣422朝向如圖1所示的接墊112的表面具有刻花428。也就是，第一凸緣422的所述表面具有由許多溝槽構成的刻花428。刻花428可以是切削形成、衝壓形成或其他方式形成，本發明並不對此做限制。因為第一凸緣422具有刻花428，所以其與如圖1所示的焊料130接觸的面積較大，可以強化焊料130與第一凸緣422之間的結合強度。此外，第一凸緣422的一延伸方向與端子座420的一長度方向的夾角A30為125度。
圖7A、圖7B與圖7C說明具有不同凸緣的本發明的三種實施例的功率半導體裝置的端子座的焊接狀態。請參照圖，圖7A、圖7B與圖7C，圖7A的第一凸緣522的延伸方向與端子座520的長度方向的夾角A40是110度，圖7B的第一凸緣622的延伸方向與端子座620的長度方向的夾角A50是125度，圖7C的第一凸緣722的延伸方向與端子座720的長度方向的夾角A60是140度。由圖中可以看出，圖7B的第一凸緣622能附著的焊料130的高度會高於圖7A的第一凸緣522能附著的焊料130的高度，而圖7C的第一凸緣722能附著的焊料130的高度會高於圖7B的第一凸緣622能附著的焊料130的高度。因此，圖7C的端子座720理論上能提供最佳的焊接強度。
圖8說明圖7A、圖7B與圖7C的三種端子座的焊接強度。請參照圖8，本圖中的縱軸是表示端子座的塑性應變增量，也就是端子座的疲勞損傷量。疲勞損傷量越大表示端子座與接墊的結合越容易出現問題。此外，本圖中的塑性應變增量並非實際數值，而是經過歸一化以便凸顯各筆資料之間的差異。從圖8可知，確實圖7B的端子座620的焊接強度會高於圖7A的端子座520的焊接強度，而圖7C的端子座720的焊接強度會高於圖7B的端子座620的焊接強度。
綜上所述，在本發明的一實施例之功率半導體裝置中，端子座具有向外擴展的第一凸緣，所以第一凸緣與接墊之間的焊料的量較多，因此焊接的強度能得到增強。當第一凸緣上具有穿孔，在焊接時因為焊料填充於穿孔，所以焊料與第一凸緣之間的結合強度也能提高，進而提升整個功率半導體裝置的可靠度。
100:功率半導體裝置 110:基板 112:接墊 120,220,320,420,520,620,720:端子座 122,222,322,422,522,622,722:第一凸緣 124,224,324:穿孔 130:焊料 E12:第一端 E14:第二端 D10:延伸方向 D20:長度方向 A10,A20,A30,A40,A50,A60:夾角 122A:平面 126,226,326:排氣缺口
圖1是依照本發明的一實施例的功率半導體裝置的局部剖面示意圖。 圖2是圖1的功率半導體裝置的端子座的立體示意圖。 圖3是依照本發明的另一實施例的功率半導體裝置的端子座與端子針結合的立體示意圖。 圖4是依照本發明的再一實施例的功率半導體裝置的端子座的立體示意圖。 圖5是圖4的端子座的立體剖視圖。 圖6是依照本發明的又一實施例的功率半導體裝置的端子座的立體剖視圖。 圖7A、圖7B與圖7C說明具有不同凸緣的本發明的三種實施例的功率半導體裝置的端子座的焊接狀態。 圖8說明圖7A、圖7B與圖7C的三種端子座的焊接強度。
100:功率半導體裝置
110:基板
112:接墊
120:端子座
122:第一凸緣
124:穿孔
130:焊料
E12:第一端
E14:第二端
D10:延伸方向
D20:長度方向
A10:夾角

Claims (9)

  1. 一種功率半導體裝置，包括： 一端子座，具有相對的一第一端與一第二端，其中該第一端具有向外擴展的一第一凸緣，該第一凸緣藉由焊料焊接於一基板的一接墊，該第一凸緣的一延伸方向與該端子座的一長度方向的夾角大於90度。
  2. 如請求項1所述的功率半導體裝置，其中該第一凸緣的該延伸方向與該端子座的該長度方向的夾角小於等於150度。
  3. 如請求項1所述的功率半導體裝置，更包括一端子針，其中該端子座為空心柱狀，該端子針***該端子座。
  4. 如請求項1所述的功率半導體裝置，更包括一端子針，其中該端子針為空心柱狀，該端子針套合於該端子座。
  5. 如請求項1所述的功率半導體裝置，其中該第一凸緣朝向該接墊的表面具有刻花。
  6. 如請求項1所述的功率半導體裝置，其中該第一凸緣具有至少一穿孔，部分的焊料填充於該至少一穿孔。
  7. 如請求項1所述的功率半導體裝置，其中該第一凸緣的邊緣具有至少一排氣缺口。
  8. 如請求項1所述的功率半導體裝置，其中該第一凸緣包括相互連接的多個平面。
  9. 如請求項1所述的功率半導體裝置，其中該第一凸緣是一曲面。
TW110147293A 2021-12-16 2021-12-16 功率半導體裝置 TW202326955A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110147293A TW202326955A (zh) 2021-12-16 2021-12-16 功率半導體裝置
CN202111612953.XA CN116266566A (zh) 2021-12-16 2021-12-27 功率半导体装置
US17/667,558 US20230197578A1 (en) 2021-12-16 2022-02-09 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110147293A TW202326955A (zh) 2021-12-16 2021-12-16 功率半導體裝置

Publications (1)

Publication Number Publication Date
TW202326955A true TW202326955A (zh) 2023-07-01

Family

ID=86744055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147293A TW202326955A (zh) 2021-12-16 2021-12-16 功率半導體裝置

Country Status (3)

Country Link
US (1) US20230197578A1 (zh)
CN (1) CN116266566A (zh)
TW (1) TW202326955A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008005547B4 (de) * 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
CN105027279B (zh) * 2013-03-21 2018-02-13 富士电机株式会社 接触部件以及半导体模块
JP6481527B2 (ja) * 2015-06-25 2019-03-13 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN116266566A (zh) 2023-06-20
US20230197578A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
JP3797992B2 (ja) 半導体装置
JPH11289024A (ja) 半導体装置及びその製造方法
TWI732568B (zh) 內埋元件的基板結構及其製造方法
KR100634238B1 (ko) 테이프 캐리어 패키지용 탭 테이프
JP2010040253A (ja) コネクタ及び該コネクタを備えた電子部品
JP4412974B2 (ja) プラグ接続デバイス用の受容要素
JP4366342B2 (ja) 実装基板及びそれに載置されるマイクロホン
JP3516611B2 (ja) 半導体装置、その製造方法及び半導体装置用基板
JP5641815B2 (ja) フレキシブル配線基板とリード端子付き電子部品との接続構造
JP2007059533A (ja) 回路モジュール
TW202326955A (zh) 功率半導體裝置
US20160240494A1 (en) Rf package and manufacturing method thereof
KR19990045613A (ko) 테이프 자동화 접착 필름 및 그 제조방법
JP3222687U (ja) リードフレーム構造及びそのパッケージユニット
JP2003208938A (ja) 配線基板用リードピン
JPH1197827A (ja) プリント配線基板および電子部品が実装されたプリント配線基板
JP2021093431A (ja) プリント配線板及びプリント配線板の製造方法
JPH1074884A (ja) 半導体搭載基板用導体ピンの製造方法
CN211880725U (zh) 电路板的插件孔结构
JP2006310537A (ja) 半導体装置
JP2000277556A (ja) ソルダーバンプランドメタル構造
TWI717116B (zh) 刺破型單粒端子線對板連接器
JPH07122831A (ja) 回路基板及びその製造方法
JP2002093936A (ja) 電子部品搭載用基板
JPH118261A (ja) 半導体装置の製造方法