CN107770947A - 印刷布线板和印刷布线板的制造方法 - Google Patents

印刷布线板和印刷布线板的制造方法 Download PDF

Info

Publication number
CN107770947A
CN107770947A CN201710710820.3A CN201710710820A CN107770947A CN 107770947 A CN107770947 A CN 107770947A CN 201710710820 A CN201710710820 A CN 201710710820A CN 107770947 A CN107770947 A CN 107770947A
Authority
CN
China
Prior art keywords
conductor
face
layered product
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710710820.3A
Other languages
English (en)
Inventor
石原辉幸
坂浩之
梅海樱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN107770947A publication Critical patent/CN107770947A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit

Abstract

本发明为印刷布线板和印刷布线板的制造方法，其实现印刷布线板的小型化和提高与外部的电气电路的连接品质。实施方式的印刷布线板具有层叠体(10)，该层叠体(10)包含交替层叠的导体层(2a)～(2d)和树脂绝缘层(3a)～(3c)，在至少一层的树脂绝缘层的双面具有导体层。层叠体(10)具有形成在第1面(10F)的两个以上的第1导体焊盘(21)和嵌入构成第2面(10S)的树脂绝缘层(3c)内并使一面(22a)在第2面(10S)侧露出的两个以上的第2导体焊盘(22)，第2导体焊盘(22)的一面(22a)从层叠体(10)的第2面(10S)凹陷，在层叠体(10)的第1面(10F)上形成具有使第1导体焊盘(21)露出的开口(5a)的阻焊层(5)，在层叠体(10)的第1面(10F)上隔着阻焊层(5)设置有支撑板(7)。

Description

印刷布线板和印刷布线板的制造方法
技术领域
本发明涉及具备支撑板的印刷布线板及其制造方法。
背景技术
专利文献1中公开了一种不具有芯基板的多层布线基板。多层布线基板仅由连接焊盘等布线图案以及绝缘层和保护膜构成。形成在多层布线基板的半导体元件的搭载面上的连接焊盘在从搭载面露出的绝缘层上突出而形成。
现有技术文献
专利文献
专利文献1：日本特开2009-224739号公报
发明内容
发明所要解决的课题
专利文献1的多层布线基板不具有芯基板且仅由薄的布线图案、主要由树脂构成的绝缘层和保护膜构成，因此认为在安装半导体元件时等容易产生翘曲。认为难以以良好的连接品质且稳定地安装半导体元件。此外，将半导体元件连接的焊盘在绝缘层上突出而形成，因此在焊盘间未夹设绝缘物。因此认为，若未形成阻焊层等，则由于焊料等接合材料的润湿扩展而容易产生相邻的焊盘间的短路故障。以细间距设置连接焊盘的布线基板的情况下，有时难以在相邻的连接焊盘间形成阻焊层。认为更容易发生短路故障。认为难以进行连接焊盘的细间距化。
用于解决课题的手段
本发明的印刷布线板具有层叠体，该层叠体包含交替层叠的导体层和树脂绝缘层，在至少一层的树脂绝缘层的双面具有导体层。上述层叠体具有第1面和与上述第1面相反的一侧的第2面，并且具有形成在上述第1面上的两个以上的第1导体焊盘和嵌入构成上述第2面的树脂绝缘层内并使一面在上述第2面侧露出的两个以上的第2导体焊盘，上述第2导体焊盘的上述一面从上述层叠体的第2面凹陷，在上述层叠体的第1面上形成有具有使上述第1导体焊盘露出的开口的阻焊层，在上述层叠体的第1面上隔着上述阻焊层设置有支撑板。
本发明的印刷布线板的制造方法包含：在设置在基板上的金属箔上形成导体层；通过在上述导体层上层叠至少一组树脂绝缘层和导体层，形成导体层和树脂绝缘层的层叠体，该层叠体在上述金属箔侧具有第2面且在与上述第2面相反的一侧具有第1面；在上述层叠体的第1面上形成阻焊层；在上述层叠体的第1面隔着上述阻焊层而设置支撑板；去除上述基板；和通过蚀刻去除上述金属箔。并且，在上述金属箔上形成导体层包含在上述金属箔上形成两个以上的第2导体焊盘，形成上述层叠体包含利用构成上述第2面的树脂绝缘层覆盖除了上述金属箔侧的一面之外的上述第2导体焊盘和在上述第1面侧的最表层的导体层上形成第1导体焊盘，去除上述金属箔包含使通过去除上述金属箔而露出的上述第2导体焊盘的上述一面比上述层叠体的第2面凹陷。
根据本发明的实施方式，通过支撑板能够抑制印刷布线板的翘曲、挠曲，因此能够适当地安装电子部件。此外，在支撑板侧形成阻焊层，与支撑板相反的一侧的导体焊盘嵌入树脂绝缘层内，因此在印刷布线板的任一面上均能够抑制导体焊盘间的短路故障的发生。此外，能够在与支撑板相反的一侧的表面以细间距形成导体焊盘。
附图说明
图1是本发明的一个实施方式的印刷布线板的一例的截面图。
图2是本发明的一个实施方式的印刷布线板的其它例的截面图。
图3是图2的印刷布线板的III部的放大图。
图4是示出安装有电子部件的一个实施方式的印刷布线板的一例的图。
图5A是示出在一个实施方式的印刷布线板的制造方法中所用的基板的一例的图。
图5B是示出一个实施方式的印刷布线板的制造方法中的在基板上形成导体层的一例的图。
图5C是示出一个实施方式的印刷布线板的制造方法中的层叠体的形成的一例的图。
图5D是示出一个实施方式的印刷布线板的制造方法中的层叠体的形成的一例的图。
图5E是示出一个实施方式的印刷布线板的制造方法中的层叠体的形成的一例的图。
图5F是示出一个实施方式的印刷布线板的制造方法中的层叠体的形成的一例的图。
图5G是示出一个实施方式的印刷布线板的制造方法中的层叠体的形成的一例的图。
图5H是示出一个实施方式的印刷布线板的制造方法中的阻焊层的形成的一例的图。
图5I是示出一个实施方式的印刷布线板的制造方法中的设置支撑板的工序的一例的图。
图5J是示出一个实施方式的印刷布线板的制造方法中的去除基板的一例的图。
图5K是示出一个实施方式的印刷布线板的制造方法中的去除金属箔的一例的图。
图5L是示出一个实施方式的印刷布线板的制造方法中的安装电子部件的一例的图。
图5M是示出一个实施方式的印刷布线板的制造方法中的去除支撑板的一例的图。
图6是本发明的其它实施方式的印刷布线板的截面图。
图7是图6的印刷布线板的VI部的放大图。
图8是示出安装有电子部件的其它实施方式的印刷布线板的一例的图。
图9A是示出其它实施方式的印刷布线板的制造方法中的导体柱的形成工序的一例的图。
图9B是示出其它实施方式的印刷布线板的制造方法中的导体柱的形成工序的一例的图。
图9C是示出其它实施方式的印刷布线板的制造方法中的去除金属箔的一例的图。
图9D是示出其它实施方式的印刷布线板的制造方法中的安装电子部件的一例的图。
图9E是示出其它实施方式的印刷布线板的制造方法中的去除支撑板的一例的图。
具体实施方式
参照附图，对本发明的一个实施方式的印刷布线板进行说明。图1中示出一个实施方式的印刷布线板1的一例的截面图。印刷布线板1具有包含交替层叠的导体层和树脂绝缘层的层叠体10。层叠体10具有至少一层的树脂绝缘层和形成在树脂绝缘层的双面的导体层。在图1的示例中，层叠体10通过第1～第4导体层2a、2b、2c、2d和第1～第3树脂绝缘层3a、3b、3c交替层叠而形成。层叠体10具有第1面10F和与第1面10F相反的一侧的第2面10S。第1面10F由在层叠体10的层叠方向的一侧露出的树脂绝缘层(在图1的示例中为第1树脂绝缘层3a)的面构成，第2面10S由在层叠体10的层叠方向的另一侧露出的树脂绝缘层(在图1的示例中为第3树脂绝缘层3c)的面构成。并且，层叠体10具有形成在第1面10F的两个以上的第1导体焊盘21和形成在第2面10S的两个以上的第2导体焊盘22。第2导体焊盘22嵌入构成层叠体10的第2面10S的第3树脂绝缘层3c内，使一面22a在第2面10S侧露出。并且，第2导体焊盘22的一面22a从层叠体10的第2面10S凹陷。此外，在层叠体10的第1面10F上形成有阻焊层5。阻焊层5具有使第1导体焊盘21露出的开口5a。并且，支撑板7隔着阻焊层5设置在层叠体10的第1面10F上。
第1导体焊盘21形成在构成层叠体10的导体层中位于最靠第1面10F侧的第1导体层2a上。第2导体焊盘22形成在构成层叠体10的导体层中位于最靠第2面10S侧的第4导体层2d上。第2导体焊盘22能够与外部的电气电路连接。例如，将电子部件E、未图示的外部的布线板与第2导体焊盘22连接。作为电子部件E，可以示例半导体元件的裸芯片、WLP或者其它形态的集成电路装置。作为外部的布线板，可以示例使用印刷布线板1的电气设备的母板、构成外部的电子部件的封装的布线板等。
在一个实施方式的印刷布线板1中，支撑板7设置在层叠体10的第1面10F上，因此能够抑制印刷布线板1的翘曲、挠曲。例如，将电子部件E安装在形成于层叠体10的第2面10S的第2导体焊盘22上的情况下，能够使电子部件E的两个以上的电极分别与两个以上的第2导体焊盘22大致均匀地接近。认为不易产生电子部件E的电极从第2导体焊盘22的翘起。能够维持层叠体10的第2面10S的平坦性，因此认为也不易产生电子部件E的位置偏差等。此外，认为在这样的部件安装工序、印刷布线板1本身的制造工序中，印刷布线板1的处理是容易的。
如后所述，支撑板7能够在形成层叠体10内的各导体层、树脂绝缘层后设置在第1面10F上。因此，支撑板7例如能够在由各导体层的导体图案构成的电气电路(未图示)的通电检査后安装在层叠体10上。即，能够将支撑板7仅设置在通电检査中判定为合格品的层叠体10上。并且，能够在被支撑板7支撑的具有适当的通电性能的层叠体10上安装电子部件E。
与第2导体焊盘22连接的电子部件E等的端子具体而言经由焊料等接合材料(未图示)而与第2导体焊盘22露出的一面22a连接。在本实施方式中，第2导体焊盘22的一面22a比层叠体10的第2面10S凹陷。即，在第2导体焊盘22彼此之间夹设有基于构成第2面10S的第3树脂绝缘层3c的绝缘性的间隔壁。因此，能够抑制提供给第2导体焊盘22上的焊料等的润湿扩展。认为不易在相邻的第2导体焊盘22彼此之间发生短路故障。在图1的示例中，层叠体10的第2面10S未被阻焊剂覆盖而露出。认为：如此在第2面10S上未形成阻焊层的情况下以及第2导体焊盘22以细间距配置的情况下，均能够以良好的品质将电子部件等连接到第2面10S上。如后所述，根据一个实施方式的印刷布线板的制造方法，包含第2导体焊盘22的第4导体层2d例如能够仅通过电镀而不使用蚀刻来形成。因此，第2导体焊盘22能够以细间距形成。因此认为，通过具有从层叠体10的第2面10S凹陷的第2导体焊盘22的一面22a而能够抑制短路故障的印刷布线板1的结构特别有益。
第1导体焊盘21未嵌入构成层叠体10的第1面10F的第1树脂绝缘层3a内，形成在第1面10F上。在图1的示例中，第1导体焊盘在第1面10F上突出。第1导体焊盘21也能够与电子部件、母板等外部的电气电路连接。如图1所示，印刷布线板1在层叠体10的第1面10F上具有阻焊层5。因此，在第1导体焊盘21与外部的电气电路连接时，能够抑制第1导体焊盘21间的焊料等所导致的短路故障的发生。
如此，在本实施方式中，在印刷布线板1的一个面(例如层叠体10的第1面10F)和另一个面(例如层叠体10的第2面10S)的两侧，能够抑制焊料等所导致的短路故障。并且，在通过被支撑板7支撑而具有良好的平坦性的印刷布线板1上，能够将第2导体焊盘22与外部的电气电路连接。认为能够得到使用实施方式的印刷布线板1的具有高的连接品质的电气设备。需要说明的是，如后所述，支撑板7优选经由在与阻焊层5之间未表现出牢固的粘接力的粘接层8而粘接在阻焊层5上。第1导体焊盘21与外部的电气电路连接的情况下，能够在其连接前去除支撑板7。或者，仅使与外部的电气电路连接的规定的第1导体焊盘21露出。
层叠体10具有与积层布线板中的所谓积层部同样的层叠结构。在图1的层叠体10中，从第1面10F侧以第1导体层2a、第1树脂绝缘层3a、第2导体层2b、第2树脂绝缘层3b、第3导体层2c、第3树脂绝缘层3c以及第4导体层2d的顺序层叠导体层和树脂绝缘层。但是，一个实施方式的印刷布线板的层叠体10能够由任意数量的导体层和树脂绝缘层构成。例如，层叠体10可以仅由一层树脂绝缘层和分别设置在该树脂绝缘层的双面的导体层构成，也可以包含多于四层的导体层。此外，层叠体10可以如积层布线板那样通过一次性层叠一部分的导体层和树脂绝缘层而形成，而并非各形成一层导体层和树脂绝缘层。
层叠体10内的各导体层分别具有被图案化为焊盘、布线等规定的形状的导体图案。各导体层由例如铜等具有良好的导电性的材料形成。层叠体10内的各树脂绝缘层只要是具有绝缘性、与导体层的密合性和适度的热膨胀率等，则对其没有特别限定。例如能够将环氧树脂用于形成各树脂绝缘层。
如图1所示，层叠体10具有分别贯通第1～第3树脂绝缘层3a、3b、3c的两个以上的第1～第3通路导体4a、4b、4c。第1通路导体4a将第1导体层2a内的导体图案(例如第1导体焊盘21)和第2导体层2b内的导体图案电连接。同样地，第2通路导体4b将第2导体层2b内的导体图案和第3导体层2c内的导体图案连接，第3通路导体4c将第3导体层2c内的导体图案和第4导体层2d内的导体图案(例如第2导体焊盘22)连接。各通路导体优选由与第1～第4导体层2a～2d同样的材料形成。
第1～第3通路导体4a、4b、4c分别从层叠体10的第1面10F侧向第2面10S侧缩径。即，各通路导体的与层叠体10的厚度方向正交的截面的尺寸越靠近第1面10F侧越大、越靠近第2面10S侧越小。各通路导体的第2面10S侧的端面小于第1面10F侧的端面。例如，第3通路导体4c的第2面10S侧的端面小，因此有时能够实现第2导体焊盘22的小径化。认为：第2导体焊盘22间的间隙扩大，因此更能够抑制短路故障的发生。需要说明的是，“缩径”这一术语仅仅是为了便于说明而进行使用，各通路导体的截面形状不限于圆形、椭圆形。
在图1的示例中，在各个第1导体焊盘21之间形成阻焊层5。阻焊层5覆盖各个第1导体焊盘21的边缘部，在开口5a内，一个第1导体焊盘21的中央部分露出。认为：通过在各个第1导体焊盘21之间形成的阻焊层5，能够以高概率防止第1导体焊盘21间的短路故障。阻焊层5例如能够由感光性的环氧树脂、聚酰亚胺树脂形成。需要说明的是，可以与图1的示例不同而在层叠体10的第2面10S上也设置阻焊层。
支撑板7通过构成粘接层8的粘接剂而粘贴在阻焊层5上。支撑板7由具有刚性的材料形成，对层叠体10进行支撑，以使得能够抑制印刷布线板1的翘曲、挠曲。支撑板7例如由金属板、向玻璃纤维等增强材料中浸渗环氧树脂而成的玻璃环氧板、或在玻璃环氧基板的双面具有铜箔的覆铜层叠板等构成。对于支撑板7而言，除了这些以外，能够使用具有适度的刚性的任意的材料。支撑板7的厚度例如为100μm以上、500μm以下。认为：层叠体10被适当地支撑且包含支撑板7的印刷布线板1的厚度不会变得极厚。
构成粘接层8的材料只要是能够使支撑板7和阻焊层5密合的材料，则对其没有特别限定。在使用印刷布线板1时将支撑板7的一部分或全部去除的情况下，优选与阻焊层5或第1导体层2a之间不表现出牢固的粘接力但具有适度的密合性的材料作为粘接层8的材料。优选至少能够在与支撑板7之间表现出比与阻焊层5或第1导体层2a之间更强的粘接力的材料作为粘接层8的材料。构成粘接层8的材料可以通过紫外线照射或加热等特定的处理而使与阻焊层5或第1导体层2a的粘接性丧失。例如可以示例丙烯酸系树脂作为粘接层8的材料。
虽然没有图示，但可以在支撑板7和粘接层8中设置与阻焊层5的开口5a连通而使第1导体焊盘21露出的开口。在粘接支撑板7后进行印刷布线板1的通电检査的情况下，有时通电检査的容易性、不良检出性能提高。此外，有时第1导体焊盘21与外部的电气电路的连接变得容易。
在层叠体10的第2面10S上，除了第2导体焊盘22之外，还可以设置两个以上的第3导体焊盘。两个以上的第3导体焊盘可以具有与两个以上的第2导体焊盘22不同的配置间距和/或尺寸。此外，第3导体焊盘可以为了与外部要素的连接而设置，该外部要素与连接到第2导体焊盘22上的电子部件等不同。
图2中示出具有两个以上的第3导体焊盘23的一个实施方式的其它例的印刷布线板1a。印刷布线板1a中，除了具有第3导体焊盘23这一点以及为了与第3导体焊盘23的连接而具有包含与图1不同的导体图案的第3和第4导体层2c、2d这一点之外，具有与图1的印刷布线板1相同的结构。与印刷布线板1相同的构成要素标记与图1内的符号相同的符号，省略了对于这些构成要素的说明。
如图2所示，第3导体焊盘23形成在与形成在层叠体10的第2面10S的中央部的两个以上的第2导体焊盘22相比更靠近第2面10S的外周侧处。两个以上的第3导体焊盘23例如能够按照围绕两个以上的第2导体焊盘22的方式形成在第2导体焊盘22的整个周围。两个以上的第3导体焊盘23可以仅形成在沿着第2面10S的一个方向(例如图2中的左右方向)上的第2导体焊盘22的两侧。
印刷布线板1a的第3导体焊盘23与第2导体焊盘22一起形成在第4导体层2d内。因此，第3导体焊盘23与第2导体焊盘22同样，除了层叠体10的与第1面10F侧相反的一侧的一面23a之外，均被第3树脂绝缘层3c覆盖。第3导体焊盘23的一面23a与第2导体焊盘22的一面22a同样，比层叠体10的第2面10S凹陷。认为能够抑制第3导体焊盘23彼此之间以及第2导体焊盘22与第3导体焊盘23之间的短路故障的发生。
在图2的印刷布线板1a中，通过布线图案24将一部分的第2导体焊盘22和第3导体焊盘23连接。布线图案24也与第2和第3的导体焊盘22、23同样地形成于第4导体层2d。因此，布线图案24也嵌入第3树脂绝缘层3c，仅使一面在第2面10S侧露出。如图2的示例，通过在第4导体层2d上设置布线图案24，能够不经由其它导体层或通路导体而以短的通路将第2导体焊盘22和第3导体焊盘23连接。在印刷布线板1a中，能够通过第4导体层2d的布线图案将任意数量的第2导体焊盘22和任意数量的第3导体焊盘23连接。
图3中示出图2的以点划线围绕的部分III的放大图。对于第2导体焊盘22的一面22a和第3导体焊盘23的一面23a的自层叠体10的第2面10S起的凹陷的深度D没有特别限定。但是，如后所述，第2导体焊盘22等的自层叠体10的第2面10S起的凹陷例如通过对第2导体焊盘22等在层叠体10的第2面10S上的露出面进行蚀刻而形成。因此，凹陷的深度D优选不需要过长的蚀刻时间的程度的尺寸。例如，第2和第3的导体焊盘22、23各自的一面22a、23a的自第2面10S起的凹陷的深度D小于10μm。需要说明的是，从得到上述的短路故障的抑制效果的观点出发，优选凹陷的深度D为3μm以上。
如图3所示，两个以上的第2导体焊盘22和两个以上的第3导体焊盘23分别具有配置间距P2、P3。在图3的示例中，第2导体焊盘22的配置间距P2小于第3导体焊盘23的配置间距P3。
图4中示出具有电子部件的印刷布线板的一例。在图4的示例中，具有以与层叠体10的第2导体焊盘22大致相同的间距配置的两个以上的连接焊盘(未图示)的电子部件E1安装于图2的印刷布线板1a。电子部件E1的未图示的连接焊盘经由设置于各连接焊盘的导电性部件B1而与第2导体焊盘22连接。作为图4所示的导电性部件B1，可以示例焊料球、焊料块等。导电性部件B1不限于此，能够由具有导电性的其它任意的材料形成。电子部件E1与图1的电子部件E同样地，可以为半导体元件的裸芯片等任意的集成电路装置、无源部件、或外部的布线板等。
图4所示的第3导体焊盘23尚未与外部的要素连接，但能够连接到与电子部件E1不同的电子部件等任意的外部要素。通常尺寸较大的BGA等具有以较宽的间距配置的连接焊盘，尺寸较小的CSP、裸芯片等具有以较窄的间距配置的连接焊盘。例如CSP、裸芯片形态的半导体元件等作为电子部件E1安装在第2导体焊盘22上。并且，可以以跨过电子部件E1的方式将仅在外周部具有端子的BGA(未图示)等安装在具有比第2导体焊盘22宽的间距的第3导体焊盘23上。能够形成包含分层安装的两个以上的半导体装置等的层叠封装形态的电子部件。如此，在印刷布线板1a中，有时能够高密度地安装电子部件。
下面，以图2所示的印刷布线板1a为例，参照图5A～图5M，对一个实施方式的印刷布线板的制造方法的一例进行说明。
如图5A所示，准备在表面设置有金属箔11的基板6。金属箔11具备粘接在一面上的载体金属箔12，载体金属箔12的与金属箔11相反的一侧的面通过热压接等而与基板6的一面接合。金属箔11和载体金属箔12例如由热塑性粘接剂等能够分离的粘接剂粘接。金属箔11和载体金属箔12可以仅在外周附近的空白部分粘接。对于基板6而言，例如使用在玻璃纤维等芯材中浸渗环氧树脂等树脂材料而成的预浸料。该预浸料能够在与载体金属箔12的热压接时进行正式固化。铜等金属板可以用于基板6。此外，双面覆铜层叠板可以用作具备载体金属箔12的基板6。金属箔11和载体金属箔12优选铜箔。可以使用镍箔等其它金属箔。金属箔11的厚度例如为3μm以上、10μm以下。需要说明的是，在图5A～图5M中未打算示出各构成要素的厚度的准确比例。
在图5A的示例中，在基板6的一面6a和与一面6a相反的一侧的另一面6b这二者上设置有金属箔11。在基板6的正反双面上，能够同时形成层叠体10(参照图2)。能够高效地制造印刷布线板1a。但是，金属箔11可以并非一定设置于基板6的正反双面。在图5B～图5J和以下的说明中，省略了基板6的另一面6b侧的图示和说明。此外，在图5B～图5J中仅在基板6的一面6a侧示出一个层叠体10。但是，可以分别在基板6的一面6a侧和另一面6b侧形成两个以上的层叠体10。
在一个实施方式的印刷布线板的制造方法中，层叠体10从第4导体层2d侧开始形成。首先，如图5B所示，在金属箔11上形成用于形成第4导体层2d的抗镀层41。在抗镀层41上，例如通过光刻技术在第4导体层2d的各导体图案的形成区域形成开口41a。并且，通过将金属箔11作为种子层的电镀，在开口41a内形成电镀膜。其结果是，在金属箔11上形成由开口41a内的电镀膜构成的包含规定的导体图案的第4导体层2d。由于未使用蚀刻，因而能够在第4导体层2d上以细间距形成第2导体焊盘22等。形成第4导体层2d后，去除抗镀层41。第4导体层2d优选由与金属箔11相同的材料形成。如后所述，能够容易地使第2和第3的导体焊盘22、23的一面比层叠体10的第2面10S(参照图2)凹陷。第4导体层2d例如可以利用非电解镀覆等其它方法形成。
在图2所示的印刷布线板1a中，第4导体层2d包含两个以上的第2导体焊盘22、两个以上的第3导体焊盘23和布线图案24(制造图1所示的印刷布线板1的情况下，不形成第3导体焊盘23和布线图案24)。第3导体焊盘23在金属箔11上形成在与第2导体焊盘22相比更靠近外周侧处。
如图5C～图5G所示，在第4导体层2d上通过交替层叠树脂绝缘层和导体层而形成层叠体10。能够使用通常的积层布线板的制造方法。首先，如图5C所示，在金属箔11上形成被覆第4导体层2d的第3树脂绝缘层3c。第3树脂绝缘层3c例如通过在第4导体层2d和金属箔11的露出部分上通过将膜状的环氧树脂等热压接而形成。第3树脂绝缘层3c构成层叠体10(参照图2)的第2面10S。第3树脂绝缘层3c形成为被覆第2导体焊盘22、第3导体焊盘23和布线图案24(除了金属箔11侧的一面之外)。
如图5D所示，在第3通路导体4c(参照图2)的形成位置形成贯通第3树脂绝缘层3c的导通用孔4ca。例如向第3树脂绝缘层3c上的规定位置照射CO2激光。通过从第3树脂绝缘层3c的与基板6相反的一侧照射激光，形成向第2面10S侧缩径的锥形形状的导通用孔4ca。接着，在导通用孔4ca内和第3树脂绝缘层3c的表面上通过非电解镀覆或者溅射等形成金属层2ca。
如图5E所示，电镀膜2cb通过将金属层2ca作为种子层的电镀而形成。电镀膜2cb使用在第3导体层2c的导体图案的形成区域和导通用孔4ca的位置具有规定的开口的抗镀层(未图示)，通过所谓图案镀覆法等形成。形成电镀膜2cb后，去除未图示的抗镀层。并且，通过取出抗镀层而露出的未被金属层2ca的电镀膜2cb覆盖的部分通过蚀刻去除。其结果是，由第3树脂绝缘层3c上的金属层2ca以及第3树脂绝缘层3c上和导通用孔4ca上的电镀膜2cb形成第3导体层2c。此外，由导通用孔4ca内的金属层2ca和电镀膜2cb形成第3通路导体4c。导通用孔4ca具有向第2面10S侧缩径的锥形形状，因此能够形成具有沿着导通用孔4ca的形状向第2面10S侧缩径的形状的第3通路导体4c。
如图5F所示，通过在第3导体层2c和第3树脂绝缘层3c上反复进行与图5C～图5E的工序同样的工序，形成第2树脂绝缘层3b、第2导体层2b和具有向第2面10S侧缩径的形状的第2通路导体4b。需要说明的是，图5F中将第3导体层2c和第2导体层2b简化为一层而示出。在图5G～图5K中各导体层也同样地进行了简化。
进一步，通过反复进行与图5C～图5E的工序同样的工序，如图5G所示那样在第2树脂绝缘层3b和第2导体层2b上形成第1树脂绝缘层3a、第1导体层2a和具有向第2面10S侧缩径的形状的第1通路导体4a。
通过形成以上的导体层和树脂绝缘层，在金属箔11上形成层叠体10。层叠体10包含形成在金属箔11上的第4导体层2d，具有金属箔11侧的第2面10S和与第2面10S相反的一侧的第1面10F。在位于最靠近第1面10F侧的第1导体层2a上形成有两个以上的第1导体焊盘21。两个以上的第1导体焊盘21以在第1面10F上突出的方式形成。印刷布线板1a具有与图2所示的层叠体10不同数量的导体层时，适当增减图5C～图5E所示的工序的重复次数。例如制作仅具有一层树脂绝缘层和设置在该树脂绝缘层的双面的导体层的印刷布线板的情况下，不反复进行图5C～图5E的工序。
第1～第4导体层2a～2d和第1～第3通路导体4a～4c的材料只要是具有良好的导电性且基于镀覆的形成、基于蚀刻的去除容易的材料，则对其没有特别限定。作为各导体层和各通路导体的材料，可以示例铜、镍等，优选使用铜。第1～第3树脂绝缘层3a～3c的材料只要是如上所述具有良好的绝缘性等的材料，则对其没有特别限定。除了上述的环氧树脂之外，还能够使用双马来酰亚胺三嗪树脂(BT树脂)、酚树脂等。形成各树脂绝缘层的树脂材料可以含有二氧化硅等无机填料。
如图5H所示，形成在第1导体焊盘21上具有开口5a的阻焊层5。阻焊层5形成在未被第1导体层2a覆盖而露出的第1树脂绝缘层3a的表面上和第1导体焊盘21的外缘部上。例如，由感光性的环氧树脂构成的层通过印刷、喷雾涂布等而形成在第1导体层2a上和第1树脂绝缘层3a上，通过光刻技术形成开口5a。
如图5I所示，在层叠体10的第1面10F上隔着阻焊层5设置支撑板7。通过支撑板7支撑后述的去除基板6后的层叠体10。支撑板7如上所述使用玻璃环氧板等。在支撑板7和/或阻焊层5的粘接面设置对阻焊层5具有适度的粘接性(密合性)的粘接层8，通过粘接层8的粘接性将支撑板7和阻焊层5贴合。根据需要通过加热等使粘接层8固化。
如图5J所示，将基板6和层叠体10分离，去除基板6。具体而言，将与基板6接合的载体金属箔12和金属箔11分离。即，按照金属箔11残留在层叠体10的第2面10S上的方式将基板6和层叠体10分离。例如，通过对使金属箔11和载体金属箔12粘接的热塑性粘接剂进行加热使其软化，在该状态下将金属箔11和载体金属箔12拉开。金属箔11和载体金属箔12仅在外周部分进行粘接的情况下，可以在该粘接部分的内周侧分别切断金属箔11和载体金属箔12，以去除粘接部分。也可以仅仅将基板6和层叠体10向相互反方向拉伸而将两者分离。如图5J所示，通过载体金属箔12和金属箔11的分离，金属箔11在层叠体10的第2面10S上露出。
通过与载体金属箔12的分离而露出的金属箔11通过蚀刻等去除。通过去除金属箔11，层叠体10的第2面10S露出。同时第2和第3导体焊盘22、23各自的未被第3树脂绝缘层3c覆盖的一面22a、23a也分别露出。第4导体层2d由能够利用金属箔11用的蚀刻液蚀刻的材料形成的情况下(例如第4导体层2d和金属箔11由同种材料形成的情况下)，在金属箔11消失后还继续进行蚀刻。或者，在去除金属箔11后，利用能够溶解第4导体层2d的蚀刻液对第2和第3导体焊盘22、23的一面22a、23a进行蚀刻。从能够将第4导体层2d内的各导体图案间可靠地进行电分离的方面出发，这样的过蚀刻是优选的。其结果是，如图5K所示，形成分别具有比层叠体10的第2面10S凹陷的一面22a、23a的第2导体焊盘22和第3导体焊盘23。在图5K的示例中，布线图案24的露出面也从第2面10S凹陷。
通过经过以上的工序，完成了图2所示的印刷布线板1a。虽然没有图示，但在层叠体10的第2面10S上也可以利用与阻焊层5的形成方法同样的方法形成具有使第2导体焊盘22和第3导体焊盘23露出的开口的阻焊层。此外，可以在设置支撑板7的工序之前进行层叠体10的通电检査。
制造图4所示的具有电子部件的印刷布线板的情况下，在图5K所示的印刷布线板1a上安装电子部件E1。如图5L所示，按照导电性部件B1位于第2导体焊盘22的一面22a上的方式，将电子部件E1配置在层叠体10的第2面10S。在配置电子部件E1之前，可以将焊料糊料等接合材料供给至第2导体焊盘22上。将印刷布线板1a与电子部件E1一起在回焊炉、高温槽等中加热，使电子部件E1与第2导体焊盘22连接。在层叠体10被支撑板7支撑的状态下安装电子部件E1，因此能够将电子部件E1适当地安装在印刷布线板1a上。从而完成图4所示的具有电子部件的印刷布线板。
安装电子部件E1后，如图5M所示，可以将支撑板7从层叠体10剥离。由此，第1导体焊盘21露出，外部的电气电路与第1导体焊盘21的连接变得容易。此外，如图5M所示，可以形成覆盖电子部件E1的周围的树脂密封层M。形成树脂密封层M的情况下，支撑板7可以在树脂密封层M的形成前剥离，也可以在树脂密封层M的形成后剥离。
如上所述，使支撑板7和层叠体10密合的粘接层8优选由与阻焊层5不具有牢固的粘接性的材料构成。该情况下，支撑板7和层叠体10通过向相互反方向拉伸而能够容易地分离。可以根据粘接层8的粘接特性一边伴随紫外线照射或加热一边将支撑板7和层叠体10拉开，或者在紫外线照射或加热后将支撑板7和层叠体10拉开。支撑板7能够在安装电子部件E1后，例如在至第1导体焊盘21与外部的电气电路的连接工序为止的适当的时机去除。
树脂密封层M例如能够通过将主要由环氧树脂等构成的流动性的模制树脂供给至电子部件E1的上表面、周围，根据需要进行加热而形成。树脂密封层M可以利用树脂膜向电子部件E1上的层叠和加热等其它任意方法形成。此外，可以形成仅填充电子部件E1和层叠体10的间隙的、所谓底部填充形状的树脂密封层。
接着，参照附图对本发明的其它实施方式的印刷布线板进行说明。
图6中示出其它实施方式的印刷布线板1b的截面图。本实施方式的印刷布线板1b在具有导体柱9这一点上与图2的印刷布线板1a不同。与图1和图2的印刷布线板1、1a相同的构成要素标记与图1等中所标记的符号相同的符号，适当省略了其说明。
如图6所示，在印刷布线板1b中，在两个以上的第3导体焊盘23各自的一面23a上形成有导体柱9。导体柱9是由导电性的材料形成的具有任意的底面(端面)形状的柱状体。例如，外部的电子部件、布线板(未图示)连接到导体柱9的与层叠体10相反的一侧的端面上。即，层叠体10与未图示的外部的电气电路能够经由导体柱9进行连接。
导体柱9由与层叠体10对置且与第3导体焊盘23接触的金属箔层9a和形成在金属箔层9a上的镀膜层9b构成。金属箔层9a例如由铜、镍等金属箔构成。作为镀膜层9b的材料，也可以示例铜、镍等，但不特别限定于此。优选镀膜层9b由电解铜镀膜构成。
导体柱9能够形成为与层叠体10和未图示的外部的电子部件等之间所需的间隔对应的任意的高度。与外部的电子部件等之间所需的间隔例如根据安装在第2导体焊盘22上的电子部件E(参照图1)的厚度进行规定。例如，导体柱9的高度H为50μm以上200μm以下。认为能够实现较厚的电子部件E安装在第2导体焊盘22上。此外，认为通过电镀等能够在较短的时间内形成导体柱9。需要说明的是，导体柱9的高度H是从与第3导体焊盘23的界面至导体柱9的前端面的距离。
两个以上的导体柱9具有配置间距P4。例如，导体柱9的配置间距P4与第3导体焊盘23的配置间距大致相同。在图6的示例中，导体柱9的配置间距P4大于第2导体焊盘22的配置间距P2。
导体柱9隔着第3导体焊盘23与层叠体内的规定的导体图案连接。导体柱9能够与层叠体10内的任意的导体层的任意的导体焊盘、布线图案连接。在图6的印刷布线板1b中，在附图上，左右方向的外侧的导体柱91和两个以上的第1导体焊盘21中的一个第1导体焊盘211形成在俯视下重叠的位置。层叠体10具有在俯视下与导体柱91重叠的位置形成的第1～第3通路导体4a、4b、4c。导体柱91经由在该俯视下重叠的位置形成的第3通路导体4c、第2通路导体4b和第1通路导体4a而与第1导体焊盘211连接。即，导体柱91和第1导体焊盘211经由所谓叠孔而连接。特别是在图6的示例中，第1导体焊盘211、第1～第3通路导体4a、4b、4c、第3导体焊盘23和导体柱91形成在大致同轴上。在层叠体10内的各导体层中能够不需要较多的区域就将导体柱91和第1导体焊盘211连接。需要说明的是，“俯视”涉及从外部观察印刷布线板1b的观察方法，是指以与印刷布线板1b的厚度方向平行的视线观察印刷布线板1b。
图7中示出图5的以点划线围绕的部分VI的放大图。如图7所示，导体柱9具有小于第3导体焊盘23的宽度W2的宽度W1。认为：即使在镀膜层9b的形成位置产生一些偏差，导体柱9也较少从第3导体焊盘23上突出。认为导体柱9整体可靠地形成在第3导体焊盘23上。例如，导体柱9的宽度与第3导体焊盘23的宽度的比例(W1/W2)为0.6以上、0.8以下。认为在第3导体焊盘23上不产生较大的空白区域且导体柱9整体能够可靠地形成在第3导体焊盘23上。需要说明的是，导体柱9的宽度和第3导体焊盘23的宽度分别是导体柱9的底面(端面)和第3导体焊盘23的一面23a各自的外周的任意两点间的最长距离。例如，导体柱9为圆柱体的情况下，导体柱9的宽度是导体柱9的底面的直径。
如图7所示，导体柱9的宽度小于第3导体焊盘23的宽度，因此第3导体焊盘23的外缘部的上表面(导体柱9侧的表面)23b未被导体柱9覆盖而露出。并且，外缘部的上表面23b比层叠体10的第2面10S凹陷。上表面23b与第2导体焊盘22的一面22a在大致同一水平面。另一方面，第3导体焊盘23与导体柱9的界面和层叠体10的第2面10S在大致同一水平面。即，被导体柱9被覆的第3导体焊盘23的一面23a与层叠体10的第2面10S在大致同一水平面。第3导体焊盘23在导体柱9侧的表面由于作为中央部的上表面的一面23a和外缘部的上表面23b而具有阶差。推测向导体柱9施加与印刷布线板1b的厚度方向交叉的方向的力时，该应力容易集中在作为第3导体焊盘23的宽度的改变点的角部C。角部C存在于一体地形成的第3导体焊盘23内。因此，认为对于角部C附近的应力的强度比第3导体焊盘23与导体柱9的界面附近等的强度高。认为印刷布线板1b的可靠性高。
例如与图4的示例同样地，电子部件E1经由导电性部件B1而连接到图6的印刷布线板1b的第2导体焊盘22上。如图8所示，能够形成具有安装在第2导体焊盘22上的电子部件E1的印刷布线板1b。并且，例如通过在导体柱9的前端面连接半导体装置等外部的电子部件，能够得到包含分级安装的两个半导体装置的层叠封装形态的电子部件。
接着，参照图9A～图9E对图6～图8所示的其它实施方式的印刷布线板1b的制造方法的一例进行说明。首先，通过经过与图5A～图5J所示的工序同样的工序，形成层叠体10和阻焊层5、设置支撑板7、去除基板6。并且，制造印刷布线板1b的情况下，在去除金属箔11前，形成导体柱9。
如图9A所示，在通过去除基板6而露出的金属箔11的一面上形成用于形成导体柱的抗镀层42。在抗镀层42上在导体柱9的形成位置、即第3导体焊盘23上通过例如光刻技术设置开口42a。图6的印刷布线板1b的导体柱9的宽度小于第3导体焊盘23的宽度，因此开口42a形成为具有小于第3导体焊盘23的宽度的开口宽度。接着，通过将金属箔11作为种子层的电镀在开口42a内形成镀膜，然后去除抗镀层42。如图9B所示，在第3导体焊盘23上隔着金属箔11形成镀膜层9b。镀膜层9b具有小于第3导体焊盘23的宽度的宽度。
如图9C所示，未被镀膜层9b覆盖而露出的金属箔11通过蚀刻等去除。金属箔11的被镀膜层9b覆盖的部分未被去除而残留于第3导体焊盘23与镀膜层9b之间。形成由作为该金属箔11的残留部分的金属箔层9a和镀膜层9b构成的导体柱9。
与图5K所示的工序同样地，通过去除金属箔11而露出的第2导体焊盘22的一面22a在金属箔11之后继续进行蚀刻。另一方面，第3导体焊盘23的一面23a被镀膜层9b覆盖，而不会被蚀刻。但是，在第3导体焊盘23的外缘部，上表面23b通过去除金属箔11而露出，因此与第2导体焊盘22的一面22a同样地被蚀刻。其结果是，仅在层叠体10的第2面10S侧露出的外缘部的上表面23b形成比第2面10S凹陷的第3导体焊盘23。通过经过以上的工序，图6所示的印刷布线板1b完成。
图9A～图9C中示出一个支撑板7上的导体柱9的形成工序，但导体柱9可以分别在两个支撑板7上大致同时地形成。例如，在层叠体10上设置支撑板7的工序(参照图5I)之后，在去除基板6(参照图5J)前或后，分别设置在两个层叠体10上的两个支撑板7彼此通过能够剥离的粘接剂等接合。两个支撑板7使与层叠体10相反的一侧的露出面对置而接合。并且，在所接合的两个支撑板7上的层叠体10的第3导体焊盘23上分别使用参照图9A～图9C进行说明的方法形成导体柱9。然后，将两个支撑板7分离。导体柱9能够在两个支撑板7上大致同时地形成。能够高效地形成导体柱9。如上所述，在基板6的双面上形成层叠体10的情况下，可以将通过去除基板6而分离的两个层叠体10的支撑板7彼此接合。
制造图8所示的具有电子部件的印刷布线板的情况下，如图9D所示，将电子部件E1安装在印刷布线板1b上。电子部件E1利用与焊料回焊等参照图5L进行说明的方法同样的方法，经由导电性部件B1而与第2导体焊盘22连接。并且，如图9E所示，支撑板7利用与参照图5M进行说明的方法同样的方法适当地从层叠体10剥离。
实施方式的印刷布线板不限于图1、图2和图5所示的结构。例如，第2导体焊盘22的配置间距P2可以与第3导体焊盘23的配置间距P3相同，也可以大于配置间距P3。第1导体层2a、第4导体层2d除了第1～第3导体焊盘21～23之外，还可以包含导体图案。第1～第3通路导体4a～4c可以并非一定向第2面10S侧缩径。导体柱9的宽度W1可以与第3导体焊盘23的宽度W2相同，也可以大于宽度W2。此外，导体柱91(参照图6)以外的导体柱9和第1导体焊盘211(参照图6)以外的第1导体焊盘21可以利用叠孔连接。反之，也可以完全不形成将导体柱9和第1导体焊盘21连接的叠孔。此外，阻焊层5的开口5a可以使一个第1导体焊盘21整体露出。可以按照使两个以上的第1导体焊盘21一并在一个开口5a内露出的方式形成阻焊层5。此外，实施方式的印刷布线板的制造方法不限于参照图5A～图5M和图9A～图9E进行说明的方法。实施方式的印刷布线板的制造方法中，除了上述的各工序以外，可以追加任意的工序，也可以省略上述的说明中所说明的工序中的一部分。
符号说明
1、1a、1b 印刷布线板
2a 第1导体层
2b 第2导体层
2c 第3导体层
2d 第4导体层
3a 第1树脂绝缘层
3b 第2树脂绝缘层
3c 第3树脂绝缘层
4a 第1通路导体
4b 第2通路导体
4c 第3通路导体
5 阻焊层
5a 开口
6 基板
7 支撑板
8 粘接层
9、91 导体柱
10 层叠体
10F 第1面
10S 第2面
11 金属箔
21、211 第1导体焊盘
22 第2导体焊盘
22a 第2导体焊盘的一面
23 第3导体焊盘
23a 第3导体焊盘的一面
E、E1 电子部件

Claims (20)

1.一种印刷布线板，其具有层叠体，该层叠体包含交替层叠的导体层和树脂绝缘层，在至少一层的树脂绝缘层的双面具有导体层，
所述层叠体具有第1面和与所述第1面相反的一侧的第2面，并且具有形成在所述第1面上的两个以上的第1导体焊盘和嵌入构成所述第2面的树脂绝缘层内并使一面在所述第2面侧露出的两个以上的第2导体焊盘，
所述第2导体焊盘的所述一面从所述层叠体的第2面凹陷，
在所述层叠体的第1面上形成具有使所述第1导体焊盘露出的开口的阻焊层，
在所述层叠体的第1面上隔着所述阻焊层设置有支撑板。
2.如权利要求1所述的印刷布线板，其中，所述层叠体进一步具有贯通构成所述层叠体的树脂绝缘层的通路导体，所述通路导体从所述第1面侧向所述第2面侧缩径。
3.如权利要求1所述的印刷布线板，其中，所述第2导体焊盘的所述一面自所述层叠体的第2面起的凹陷的深度为3μm以上、小于10μm。
4.如权利要求1所述的印刷布线板，其中，所述第1导体焊盘形成在所述层叠体的第1面上。
5.如权利要求1所述的印刷布线板，其中，所述层叠体的第2面未被阻焊剂覆盖。
6.如权利要求1所述的印刷布线板，其中，进一步具有安装在所述第2导体焊盘上的电子部件。
7.如权利要求1所述的印刷布线板，其中，所述层叠体进一步在与所述两个以上的第2导体焊盘相比更靠近所述第2面的外周侧处具有两个以上的第3导体焊盘，对于所述两个以上的第3导体焊盘而言，除了与所述第1面侧相反的一侧的一面之外，均被构成所述第2面的树脂绝缘层覆盖，所述第3导体焊盘在所述层叠体的第2面侧的露出面比所述第2面凹陷。
8.如权利要求7所述的印刷布线板，其中，所述两个以上的第2导体焊盘的配置间距小于所述两个以上的第3导体焊盘的配置间距。
9.如权利要求7所述的印刷布线板，其中，所述两个以上的第2导体焊盘的至少一个和所述两个以上的第3导体焊盘的至少一个通过下述布线图案而连接，该布线图案嵌入构成所述层叠体的第2面的树脂绝缘层并使一面在所述第2面侧露出。
10.如权利要求7所述的印刷布线板，其中，在所述第3导体焊盘的所述一面上形成有导体柱。
11.如权利要求10所述的印刷布线板，其中，所述导体柱的宽度小于所述第3导体焊盘的宽度。
12.如权利要求10所述的印刷布线板，其中，所述第3导体焊盘与所述导体柱的界面和所述层叠体的第2面在大致同一水平面。
13.如权利要求10所述的印刷布线板，其中，所述导体柱包含与所述第3导体焊盘接触的金属箔层和形成在所述金属箔层上的镀膜层。
14.如权利要求10所述的印刷布线板，其中，所述导体柱的高度为50μm以上、200μm以下。
15.如权利要求10所述的印刷布线板，其中，所述层叠体进一步在俯视下与所述导体柱重叠的位置具有贯通构成所述层叠体的树脂绝缘层的通路导体，所述导体柱与所述两个以上的第1导体焊盘中的一个形成在俯视下重叠的位置，通过所述通路导体而相互连接。
16.一种印刷布线板的制造方法，该制造方法包含：
在设置在基板上的金属箔上形成导体层；
通过在所述导体层上层叠至少一组树脂绝缘层和导体层，形成导体层与树脂绝缘层的层叠体，该层叠体在所述金属箔侧具有第2面且在与所述第2面相反的一侧具有第1面；
在所述层叠体的第1面上形成阻焊层；
在所述层叠体的第1面上隔着所述阻焊层而设置支撑板；
去除所述基板；和
通过蚀刻去除所述金属箔，
其中，
在所述金属箔上形成导体层包含在所述金属箔上形成两个以上的第2导体焊盘，
形成所述层叠体包含利用构成所述第2面的树脂绝缘层覆盖除了所述金属箔侧的一面之外的所述第2导体焊盘和在所述第1面侧的最表层的导体层上形成第1导体焊盘，
去除所述金属箔包含使通过去除所述金属箔而露出的所述第2导体焊盘的所述一面比所述层叠体的第2面凹陷。
17.如权利要求16所述的印刷布线板的制造方法，其中，
在所述金属箔上形成导体层进一步包含在与所述两个以上的第2导体焊盘相比更靠近外周侧处形成两个以上的第3导体焊盘，
形成所述层叠体进一步包含利用构成所述第2面的树脂绝缘层覆盖除了所述金属箔侧的一面之外的所述第3导体焊盘，
所述方法进一步包含在所述第3导体焊盘的所述一面上形成导体柱。
18.如权利要求16所述的印刷布线板的制造方法，其中，进一步包含：在所述支撑板设置在所述层叠体的第1面的状态下将电子部件安装在通过去除所述金属箔而露出的所述第2导体焊盘上；和在安装所述电子部件后将所述支撑板从所述层叠体剥离。
19.如权利要求17所述的印刷布线板的制造方法，其中，所述导体柱以具有小于所述第3导体焊盘的宽度的方式形成，
去除所述金属箔进一步包含使通过去除所述金属箔而露出的所述第3导体焊盘的露出面比所述层叠体的第2面凹陷。
20.如权利要求17所述的印刷布线板的制造方法，其中，进一步包含：在设置所述支撑板的工序之后，使与所述层叠体相反的一侧的露出面对置，将两个所述支撑板接合；和在去除所述金属箔后，将接合的所述两个支撑板彼此分离，
形成所述导体柱包含在所述两个支撑板上的所述层叠体各自的所述第3导体焊盘上大致同时地形成所述导体柱。
CN201710710820.3A 2016-08-22 2017-08-18 印刷布线板和印刷布线板的制造方法 Pending CN107770947A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016161866A JP2018032657A (ja) 2016-08-22 2016-08-22 プリント配線板およびプリント配線板の製造方法
JP2016-161866 2016-08-22

Publications (1)

Publication Number Publication Date
CN107770947A true CN107770947A (zh) 2018-03-06

Family

ID=61192146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710710820.3A Pending CN107770947A (zh) 2016-08-22 2017-08-18 印刷布线板和印刷布线板的制造方法

Country Status (3)

Country Link
US (2) US10256175B2 (zh)
JP (1) JP2018032657A (zh)
CN (1) CN107770947A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112740382A (zh) * 2018-09-28 2021-04-30 株式会社村田制作所 层叠体及层叠体的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
JP2017084997A (ja) * 2015-10-29 2017-05-18 イビデン株式会社 プリント配線板及びその製造方法
JP2018032659A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US11508648B2 (en) * 2018-06-29 2022-11-22 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards
JP2021086856A (ja) * 2019-11-25 2021-06-03 イビデン株式会社 インダクタ内蔵基板、インダクタ内蔵基板の製造方法
JP2022119655A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120234589A1 (en) * 2011-03-16 2012-09-20 Shinko Electric Industries., Ltd. Wiring substrate and method of manufacturing the same
TW201429351A (zh) * 2012-11-29 2014-07-16 Samsung Electro Mech 內嵌電子元件之基板及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5295596B2 (ja) 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
US8709932B2 (en) * 2010-12-13 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
JP2014154813A (ja) * 2013-02-13 2014-08-25 Ibiden Co Ltd プリント配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120234589A1 (en) * 2011-03-16 2012-09-20 Shinko Electric Industries., Ltd. Wiring substrate and method of manufacturing the same
TW201429351A (zh) * 2012-11-29 2014-07-16 Samsung Electro Mech 內嵌電子元件之基板及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112740382A (zh) * 2018-09-28 2021-04-30 株式会社村田制作所 层叠体及层叠体的制造方法

Also Published As

Publication number Publication date
US20180053715A1 (en) 2018-02-22
US20190139877A1 (en) 2019-05-09
JP2018032657A (ja) 2018-03-01
US10256175B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
US9084381B2 (en) Method for manufacturing flex-rigid wiring board
JP5010737B2 (ja) プリント配線板
JP4592751B2 (ja) プリント配線基板の製造方法
US8238109B2 (en) Flex-rigid wiring board and electronic device
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
TW200908819A (en) Wiring substrate with reinforcing member
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
TW201427523A (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
CN107770946B (zh) 印刷布线板及其制造方法
JP4835629B2 (ja) 半導体装置の製造方法
JP2018032659A (ja) プリント配線板およびプリント配線板の製造方法
CN103889169B (zh) 封装基板及其制作方法
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
KR20080073648A (ko) 다층 배선 기판 및 그 제조 방법
CN108305864B (zh) 端子
US9673063B2 (en) Terminations
JP6735793B2 (ja) 複合基板及びリジッド基板
JP2003324128A (ja) チップオンフィルム基板
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP5172410B2 (ja) 部品内蔵配線基板の製造方法
JPH10189096A (ja) 基板接合用フィルム及びその製造方法並びにこれを用いた多層回路基板及びその製造方法
JP2002222895A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180306

WD01 Invention patent application deemed withdrawn after publication