JP2010272563A - 部品内蔵配線板、部品内蔵配線板の製造方法 - Google Patents
部品内蔵配線板、部品内蔵配線板の製造方法 Download PDFInfo
- Publication number
- JP2010272563A JP2010272563A JP2009120645A JP2009120645A JP2010272563A JP 2010272563 A JP2010272563 A JP 2010272563A JP 2009120645 A JP2009120645 A JP 2009120645A JP 2009120645 A JP2009120645 A JP 2009120645A JP 2010272563 A JP2010272563 A JP 2010272563A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- wiring pattern
- component
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/19015—Structure including thin film passive components
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】第1の絶縁層と、第1の絶縁層に対して積層状に位置する第2の絶縁層と、第2の絶縁層に埋設された、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品と、第2の絶縁層にさらに埋設された、半導体チップの第2の面から離間して対向する第1の表面と半導体チップの端面から離間して対向する第2の表面とを有する熱伝導体と、電子部品と熱伝導体との間を埋めて設けられた接着部材と、第1の絶縁層と第2の絶縁層とに挟まれて設けられた、電子部品用の接続用ランドを含む配線パターンと、電子部品と配線パターンの接続用ランドとの間に挟設された、該電子部品と該接続用ランドとを電気的、機械的に接続する導電部材とを具備する。
【選択図】図1
Description
Claims (12)
- 第1の絶縁層と、
前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
前記第2の絶縁層に埋設された、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品と、
前記第2の絶縁層にさらに埋設された、前記半導体チップの前記第2の面から離間して対向する第1の表面と前記半導体チップの端面から離間して対向する第2の表面とを有する熱伝導体と、
前記電子部品と前記熱伝導体との間を埋めて設けられた接着部材と、
前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記電子部品用の接続用ランドを含む配線パターンと、
前記電子部品と前記配線パターンの前記接続用ランドとの間に挟設された、該電子部品と該接続用ランドとを電気的、機械的に接続する導電部材と
を具備することを特徴とする部品内蔵配線板。 - 前記熱伝導体が、前記第1の表面として、前記半導体チップの前記端面の全周に対向する表面を有することを特徴とする請求項1記載の部品内蔵配線板。
- 前記電子部品が、前記配線パターンの前記接続用ランドに前記導電部材を介してフリップ接続されていることを特徴とする請求項1記載の部品内蔵配線板。
- 前記配線パターンが、前記熱伝導体用の固定用ランドを含み、
前記熱伝導体と前記配線パターンの前記固定用ランドとの間に挟設された、該熱伝導体と該固定用ランドとを熱的、機械的に接続する導熱部材をさらに具備し、
前記電子部品が、チップスケールパッケージの電子部品であること
を特徴とする請求項1記載の部品内蔵配線板。 - 前記導電部材と前記導熱部材とが同じ材料であることを特徴とする請求項4記載の部品内蔵配線板。
- 前記熱伝導体が、その材質として銅であることを特徴とする請求項1記載の部品内蔵配線板。
- 前記熱伝導体が、粗化された表面を有することを特徴とする請求項6記載の部品内蔵配線板。
- 前記熱伝導体の前記第1の表面とは反対の側の表面を第3の表面として、該第3の表面から離間して前記第2の絶縁層中に設けられた第2の配線パターンと、
前記熱伝導体の前記第3の表面と前記第2の配線パターンとの間に挟設された導熱部材と
をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。 - 前記第2の絶縁層中に前記第2の配線パターンと重層的に設けられた第3の配線パターンと、
前記第2の絶縁層の積層方向一部を貫通して前記第2の配線パターンの面と前記第3の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と、をさらに具備し、
前記層間接続体と前記導熱部材とが同じ材料の導電性組成物であること
を特徴とする請求項8記載の部品内蔵配線板。 - 端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品に、第1の段面と、該第1の段面より高い第2の段面と、該第1の段面と該第2の段面とをつなぐ立ち上がり面とを有する熱伝導体を、前記半導体チップの前記第2の面に前記第1の段面を対向させかつ前記半導体チップの端面に前記立ち上がり面を対向させるように、接着部材を介して取り付け固定する工程と、
第1の絶縁板上に積層された第1の金属箔をパターニングし、前記電子部品を実装するためのランドを含む第1の配線パターンを形成する工程と、
前記ランド上にクリームはんだを適用する工程と、
前記ランド上に前記クリームはんだを介して、前記電子部品を、前記半導体チップの前記第1の面の側を下に向けて載置する工程と、
前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装する工程と、
前記第1の絶縁板とは異なる第2の絶縁板上に積層された、前記第1の金属箔とは異なる第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、
前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の上に積層する工程と、
前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程と
を具備することを特徴とする部品内蔵配線板の製造方法。 - 第1の配線パターンを形成する前記工程が、前記ランドに隣り合うように、前記熱伝導体を固定するための第2のランドをも形成する工程であり、
クリームはんだを適用する前記工程が、さらに、前記第2のランド上に第2のクリームはんだを適用する工程であり、
前記ランド上に前記クリームはんだを介して、前記電子部品を、前記半導体チップの前記第1の面の側を下に向けて載置する前記工程が、前記熱伝導体が取り付けられた前記電子部品を用いて、前記熱伝導体の前記第2の段面が前記第2のクリームはんだを介して前記第2のランドに対向するようになされ、
前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装する前記工程が、同時に前記第2のクリームはんだをもリフローして、前記熱伝導体を前記第1の絶縁板上に固定する工程であること
を特徴とする請求項10記載の部品内蔵配線板の製造方法。 - 端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品に、第1の段面と、該第1の段面より高い第2の段面と、該第1の段面と該第2の段面とをつなぐ立ち上がり面とを有する熱伝導体を、前記半導体チップの前記第2の面に前記第1の段面を対向させかつ前記半導体チップの端面に前記立ち上がり面を対向させるように、接着部材を介して取り付け固定する工程と、
前記電子部品の前記半導体チップの前記端子上に導電バンプを形設する工程と、
第1の絶縁板上に積層された第1の金属箔をパターニングし、前記電子部品をフリップ実装するためのランドを含む第1の配線パターンを形成する工程と、
前記ランドに前記導電バンプが対向するように、前記電子部品を前記第1の絶縁板上にフリップ実装する工程と、
前記第1の絶縁板とは異なる第2の絶縁板上に積層された、前記第1の金属箔とは異なる第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、
前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の上に積層する工程と、
前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程と
を具備することを特徴とする部品内蔵配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120645A JP5397012B2 (ja) | 2009-05-19 | 2009-05-19 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120645A JP5397012B2 (ja) | 2009-05-19 | 2009-05-19 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010272563A true JP2010272563A (ja) | 2010-12-02 |
JP5397012B2 JP5397012B2 (ja) | 2014-01-22 |
Family
ID=43420384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009120645A Expired - Fee Related JP5397012B2 (ja) | 2009-05-19 | 2009-05-19 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5397012B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013222946A (ja) * | 2012-04-19 | 2013-10-28 | Dainippon Printing Co Ltd | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 |
JP2013258431A (ja) * | 2013-09-19 | 2013-12-26 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
JP2014154941A (ja) * | 2013-02-05 | 2014-08-25 | Taiyo Yuden Co Ltd | モジュール |
JP2017152692A (ja) * | 2016-02-22 | 2017-08-31 | 太陽誘電株式会社 | 回路基板及びその製造方法 |
CN112736039A (zh) * | 2019-10-14 | 2021-04-30 | 奥特斯奥地利科技与***技术有限公司 | 部件承载件及制造部件承载件的方法 |
CN112736039B (zh) * | 2019-10-14 | 2024-07-26 | 奥特斯奥地利科技与***技术有限公司 | 部件承载件及制造部件承载件的方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
JP2004134669A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | Icチップ内蔵多層基板及びその製造方法 |
JP2007042706A (ja) * | 2005-08-01 | 2007-02-15 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
-
2009
- 2009-05-19 JP JP2009120645A patent/JP5397012B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274034A (ja) * | 2000-01-20 | 2001-10-05 | Shinko Electric Ind Co Ltd | 電子部品パッケージ |
JP2004134669A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | Icチップ内蔵多層基板及びその製造方法 |
JP2007042706A (ja) * | 2005-08-01 | 2007-02-15 | Dainippon Printing Co Ltd | 部品内蔵配線板 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013222946A (ja) * | 2012-04-19 | 2013-10-28 | Dainippon Printing Co Ltd | 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法 |
JP2014154941A (ja) * | 2013-02-05 | 2014-08-25 | Taiyo Yuden Co Ltd | モジュール |
JP2013258431A (ja) * | 2013-09-19 | 2013-12-26 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
JP2017152692A (ja) * | 2016-02-22 | 2017-08-31 | 太陽誘電株式会社 | 回路基板及びその製造方法 |
JP2017201732A (ja) * | 2016-02-22 | 2017-11-09 | 太陽誘電株式会社 | 回路基板及びその製造方法 |
CN112736039A (zh) * | 2019-10-14 | 2021-04-30 | 奥特斯奥地利科技与***技术有限公司 | 部件承载件及制造部件承载件的方法 |
CN112736039B (zh) * | 2019-10-14 | 2024-07-26 | 奥特斯奥地利科技与***技术有限公司 | 部件承载件及制造部件承载件的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5397012B2 (ja) | 2014-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8698303B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP5163806B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
JP4597631B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2010157663A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP5369875B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JP4598140B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2005026573A (ja) | 部品内蔵モジュールの製造方法 | |
JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
JP2013102047A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5601413B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2007305636A (ja) | 部品実装モジュール | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2009130095A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5779908B2 (ja) | 部品内蔵配線板 | |
JP2008135483A (ja) | 電子部品内蔵基板およびその製造方法 | |
JP2010040891A (ja) | 部品内蔵配線板 | |
JP5733378B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP6079329B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP5699344B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |