JP2010272563A - 部品内蔵配線板、部品内蔵配線板の製造方法 - Google Patents

部品内蔵配線板、部品内蔵配線板の製造方法 Download PDF

Info

Publication number
JP2010272563A
JP2010272563A JP2009120645A JP2009120645A JP2010272563A JP 2010272563 A JP2010272563 A JP 2010272563A JP 2009120645 A JP2009120645 A JP 2009120645A JP 2009120645 A JP2009120645 A JP 2009120645A JP 2010272563 A JP2010272563 A JP 2010272563A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
wiring pattern
component
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009120645A
Other languages
English (en)
Other versions
JP5397012B2 (ja
Inventor
Kenji Sasaoka
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009120645A priority Critical patent/JP5397012B2/ja
Publication of JP2010272563A publication Critical patent/JP2010272563A/ja
Application granted granted Critical
Publication of JP5397012B2 publication Critical patent/JP5397012B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/19015Structure including thin film passive components

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】コスト増を招かず、内蔵される部品の放熱性を向上することができる部品内蔵配線板およびその製造方法を提供すること。
【解決手段】第1の絶縁層と、第1の絶縁層に対して積層状に位置する第2の絶縁層と、第2の絶縁層に埋設された、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品と、第2の絶縁層にさらに埋設された、半導体チップの第2の面から離間して対向する第1の表面と半導体チップの端面から離間して対向する第2の表面とを有する熱伝導体と、電子部品と熱伝導体との間を埋めて設けられた接着部材と、第1の絶縁層と第2の絶縁層とに挟まれて設けられた、電子部品用の接続用ランドを含む配線パターンと、電子部品と配線パターンの接続用ランドとの間に挟設された、該電子部品と該接続用ランドとを電気的、機械的に接続する導電部材とを具備する。
【選択図】図1

Description

本発明は、絶縁板中に部品が埋設、実装された部品内蔵配線板およびその製造方法に係り、特に、半導体チップを有する電子部品が埋設、実装された部品内蔵配線板およびその製造方法に関する。
半導体チップがフリップ接続により埋設、実装された部品内蔵配線板の例として、下記特開2003−197849号公報に記載のものがある。半導体チップ(ベアチップ)をフリップ接続すればその実装で生じる厚さは最小限近くに節約され、よってフリップ接続は、半導体チップを有する電子部品を配線板中に内蔵する場合の有力な方法になる。
しかしながら、フリップ接続に限らず配線板中に電子部品を内蔵する場合、電子部品が配線板用の絶縁樹脂により封止される構造になるため、電子部品での放熱が問題になる可能性がある。配線板用の絶縁樹脂は、特に熱伝導性が考慮されているわけではなく、放熱は気中より相当に悪化する。半導体チップを有する電子部品は、その定格電圧や集積度により発熱が顕著に増加する。
よって、電子部品内蔵の配線板が高温になり、部品実装部分を破壊したり、配線板の接続部分にダメージを与えたりして、信頼性を低下させたり、過度の場合は、発煙、発火といった状態が引き起こされる可能性もある。対策として、配線板に用いる絶縁樹脂として熱伝導性のよいものに代替することが考えられる。しかし、一般的でなく特殊な材料となることから、入手性やコストの点で不利であり、さらには加工性も異なることから製造工程としてもコスト増になる。
特開2003−197849号公報
本発明は、半導体チップを有する電子部品が埋設、実装された部品内蔵配線板およびその製造方法において、コスト増を招かず、内蔵される部品の放熱性を向上することができる部品内蔵配線板およびその製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、第1の絶縁層と、前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、前記第2の絶縁層に埋設された、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品と、前記第2の絶縁層にさらに埋設された、前記半導体チップの前記第2の面から離間して対向する第1の表面と前記半導体チップの端面から離間して対向する第2の表面とを有する熱伝導体と、前記電子部品と前記熱伝導体との間を埋めて設けられた接着部材と、前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記電子部品用の接続用ランドを含む配線パターンと、前記電子部品と前記配線パターンの前記接続用ランドとの間に挟設された、該電子部品と該接続用ランドとを電気的、機械的に接続する導電部材とを具備することを特徴とする。
すなわち、この部品内蔵配線板では、埋設の電子部品が有する半導体チップの背面および端面から離間して対向するように、接着部材を介して、熱伝導体が埋設されている。したがって、電子部品が発する熱は、接着部材を介して熱伝導体に移動し、その分電子部品に熱が蓄積される状態が回避される。すなわち、電子部品のより効率的な放熱が達せられる。配線板の絶縁材料として特殊なものを使用するには及ばずコスト増を招くこともない。
また、本発明の別の態様である部品内蔵配線板の製造方法は、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品に、第1の段面と、該第1の段面より高い第2の段面と、該第1の段面と該第2の段面とをつなぐ立ち上がり面とを有する熱伝導体を、前記半導体チップの前記第2の面に前記第1の段面を対向させかつ前記半導体チップの端面に前記立ち上がり面を対向させるように、接着部材を介して取り付け固定する工程と、第1の絶縁板上に積層された第1の金属箔をパターニングし、前記電子部品を実装するためのランドを含む第1の配線パターンを形成する工程と、前記ランド上にクリームはんだを適用する工程と、前記ランド上に前記クリームはんだを介して、前記電子部品を、前記半導体チップの前記第1の面の側を下に向けて載置する工程と、前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装する工程と、前記第1の絶縁板とは異なる第2の絶縁板上に積層された、前記第1の金属箔とは異なる第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の上に積層する工程と、前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程とを具備することを特徴とする。
この製造方法は、上記の部品内層配線板を製造するためのひとつの工程例である。この方法では、電子部品は、例えば、クリームはんだにより実装が可能なチップスケールパッケージの電子部品である。この製造方法によれば、放熱対策のための熱伝導体を導入しても、生産性をほとんど犠牲にすることなく上記構造の部品内蔵配線板を得ることができる。
また、本発明のさらに別の態様である部品内蔵配線板の製造方法は、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品に、第1の段面と、該第1の段面より高い第2の段面と、該第1の段面と該第2の段面とをつなぐ立ち上がり面とを有する熱伝導体を、前記半導体チップの前記第2の面に前記第1の段面を対向させかつ前記半導体チップの端面に前記立ち上がり面を対向させるように、接着部材を介して取り付け固定する工程と、前記電子部品の前記半導体チップの前記端子上に導電バンプを形設する工程と、第1の絶縁板上に積層された第1の金属箔をパターニングし、前記電子部品をフリップ実装するためのランドを含む第1の配線パターンを形成する工程と、前記ランドに前記導電バンプが対向するように、前記電子部品を前記第1の絶縁板上にフリップ実装する工程と、前記第1の絶縁板とは異なる第2の絶縁板上に積層された、前記第1の金属箔とは異なる第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の上に積層する工程と、前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程とを具備することを特徴とする。
この製造方法は、上記の部品内層配線板を製造するための別のひとつの工程例である。この方法では、電子部品は、半導体チップの端子上に導電バンプの形成された電子部品である。この製造方法でも、放熱対策のための熱伝導体を導入しても、生産性をほとんど犠牲にすることなく上記構造の部品内蔵配線板を得ることができる。
本発明によれば、半導体チップを有する電子部品が埋設、実装された部品内蔵配線板およびその製造方法において、コスト増を招かず、内蔵される部品の放熱性を向上することができる部品内蔵配線板およびその製造方法を提供することができる。
本発明の一実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図。 図1中に示したA−Aa位置における部品内蔵配線板の構造を模式的に示す横断面図。 図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 図1に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。 図1に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。 図3に示した製造過程の変形例を模式的断面で示す工程図。 本発明の別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図。 図7に示した部品内蔵配線板を製造するためのひとつの配線板素材の構成を模式的に示す縦断面図。 本発明のさらに別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図。 図9に示した部品内蔵配線板を製造するためのひとつの配線板素材の構成を模式的に示す縦断面図。
本発明の実施態様として、前記熱伝導体が、前記第1の表面として、前記半導体チップの前記端面の全周に対向する表面を有する、とすることができる。これによれば、電子部品からの熱伝導体への熱の移動が効率的になり、一層の放熱に好ましい。
また、実施態様として、前記電子部品が、前記配線パターンの前記接続用ランドに前記導電部材を介してフリップ接続されている、とすることができる。電子部品の接続用ランドへの実装態様としては、電子部品が接着部材を介して熱伝導体を伴ったものであっても、このようにフリップ接続とすることができる。これによればフリップ接続の一般的利点を享有することができる。
また、実施態様として、前記配線パターンが、前記熱伝導体用の固定用ランドを含み、前記熱伝導体と前記配線パターンの前記固定用ランドとの間に挟設された、該熱伝導体と該固定用ランドとを熱的、機械的に接続する導熱部材をさらに具備し、前記電子部品が、チップスケールパッケージの電子部品である、とすることができる。このように電子部品がチップスケールパッケージの電子部品である場合には、導電部材を介する電子部品の実装高さに融通性があり、熱伝導体をも配線パターンへ導熱部材を介して接続することは比較的容易である。この構成によれば、電子部品が発する熱は、さらに、導電部材、配線パターン、および導熱部材を介して熱伝導体に移動し、その分電子部品に熱が蓄積される状態が回避される。すなわち、電子部品のより効率的な放熱が達せられる。
ここで、前記導電部材と前記導熱部材とが同じ材料である、とすることができる。これによれば、製造途上において、導電部材を設ける工程と導熱部材を設ける工程とが同時に実行可能であり、製造効率向上に寄与できる。
また、実施態様として、前記熱伝導体が、その材質として銅である、とすることができる。熱伝導体として銅製のものを用いることで、良好な熱伝導性が得られる。
ここで、前記熱伝導体が、粗化された表面を有する、とすることができる。表面を粗化することで熱伝導体を埋設する絶縁層との密着性を増強することができる。これにより、配線板としての信頼性を向上することができる。
また、実施態様として、前記熱伝導体の前記第1の表面とは反対の側の表面を第3の表面として、該第3の表面から離間して前記第2の絶縁層中に設けられた第2の配線パターンと、前記熱伝導体の前記第3の表面と前記第2の配線パターンとの間に挟設された導熱部材とをさらに具備する、とすることができる。これによれば、熱伝導体から導熱部材を介して一層の放熱が進み好ましい。
ここで、前記第2の絶縁層中に前記第2の配線パターンと重層的に設けられた第3の配線パターンと、前記第2の絶縁層の積層方向一部を貫通して前記第2の配線パターンの面と前記第3の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と、をさらに具備し、前記層間接続体と前記導熱部材とが同じ材料の導電性組成物である、とすることができる。
この態様では、製造途上において、第2の配線パターンの面と第3の配線パターンの面との間に挟設されるべき層間接続体(=縦方向の配線部)の形成と同時に導熱部材を形成することができる。したがって、生産効率のよい製造が可能である。
また、製造方法の実施態様として、第1の配線パターンを形成する前記工程が、前記ランドに隣り合うように、前記熱伝導体を固定するための第2のランドをも形成する工程であり、クリームはんだを適用する前記工程が、さらに、前記第2のランド上に第2のクリームはんだを適用する工程であり、前記ランド上に前記クリームはんだを介して、前記電子部品を、前記半導体チップの前記第1の面の側を下に向けて載置する前記工程が、前記熱伝導体が取り付けられた前記電子部品を用いて、前記熱伝導体の前記第2の段面が前記第2のクリームはんだを介して前記第2のランドに対向するようになされ、前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装する前記工程が、同時に前記第2のクリームはんだをもリフローして、前記熱伝導体を前記第1の絶縁板上に固定する工程である、とすることができる。
この構成により製造される配線板によれば、電子部品が発する熱は、さらに、はんだ(クリームはんだによる)、第1の配線パターン、およびはんだ(第2のクリームはんだによる)を介して熱伝導体に移動し、その分電子部品に熱が蓄積される状態が回避される。すなわち、電子部品のより効率的な放熱が達せられる。また、放熱対策のための熱伝導体が、あらかじめ電子部品に取り付け固定されるので、その後は熱伝導体のみを単独で扱う必要がなくなり、製造効率が高まる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す縦断面図である。
図1に示すように、この部品内蔵配線板は、絶縁層11(第1の絶縁層)、同12、同13、同14、同15(12、13、14、15で第2の絶縁層)、配線層21、同22(配線パターン)、同23、同24(第3の配線パターン)、同25(第2の配線パターン)、同26(=合計6層)、層間接続体31、同32、同34、同35、スルーホール導電体33、表面実装型受動素子部品41、電子部品(ウエハレベル・チップスケールパッケージによる半導体素子)42、熱伝導体(銅板)43、接続部材(はんだ)51、導電部材(はんだ)52、導熱部材(はんだ)53、はんだレジスト61、62、導熱部材34aを有する。
なお、図2は、図1中に示したA−Aa位置における、この部品内蔵配線板の構造を模式的に示す横断面図である。以下の説明においては、図2も適宜参照され得る。図2において、図1中に示した構成要素と同一のものには同一符号を付してある。図1との関係で補足すると、図1では、説明の便宜上、板の厚さ方向が現実より相当に大きく描画されている。また、図1、図2における表面実装型受動素子部品41と電子部品42との平面的な大きさの関係は、現実には、通常、電子部品42の方が相当に(例えば長さで1桁程度)大きい。
この配線板は、内蔵の電気/電子部品として、表面実装型受動素子部品41、電子部品42を有することができる。これらの内蔵部品のうち特に電子部品42については、その放熱性改善を意図して、その周りを取り囲むように熱伝導体43をも内蔵している。
表面実装型受動素子部品41は、いわゆるチップ部品であり、ここでは例えばチップコンデンサ(あるいはチップ抵抗、チップインダクタ)である。その平面的な大きさは例えば0.6mm×0.3mmである。両端に端子41aを有し、その下側が配線層22による実装用ランドに対向位置している。表面実装型受動素子部品41の端子41aと実装用ランドとは接続部材(はんだ)51により電気的・機械的に接続されている。
電子部品42は、例えば、ウエハレベル・チップスケールパッケージによる半導体素子であり、半導体チップと、該半導体チップ上に形成されたグリッド状配列の表面実装用端子42aとを少なくとも備えている。表面実装用端子42aは、半導体チップの一面にもともと設けられた端子(パッド)から再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子である。このような再配置により、端子としての配置密度が半導体チップ上のパッドのそれより粗くなっている。電子部品42は、表面実装技術により、配線層22による接続用ランドに導電部材(はんだ)52を介して実装され、電子部品42と接続用ランドとは機械的、電気的に接続されている。
熱伝導体43は、この形態では、銅の板材を加工して用いているが、熱伝導性のよい他の材料の板も使用できる。平面的には、図2に示すように、熱伝導体43は、電子部品42(の半導体チップ)の端面から離間して隣り合うように、かつこの半導体チップの背面から離間して覆うように、配置されている。これらの離間は、これらの間に設けられた接着部材44によっている。接着部材44を非導電性のものとすれば、熱伝導体43と電子部品42との電気的な接触を避けることができる。あるいは、接着部材44を積極的に導電性のものとして半導体素子の基板の電位を熱伝導体43の側から固定するように構成することもできる。
電子部品42が発する熱は、半導体チップの端面および背面から接着部材44の層を貫通して熱伝導体43の対向する各面に移動する。これが電子部品42の発する熱のひとつの放熱経路になる。また、熱伝導体43は、導熱部材(はんだ)53によって配線層22(の固定用ランド)に固定され、これらの間は、機械的、熱的に接続されている。これにより、電子部品42が発する熱は、さらに、導電部材52、配線パターン22、および導熱部材53を介して熱伝導体43に移動して、さらに、電子部品42に熱が蓄積される状態が回避されるようになっている。なお、熱伝導体43は実際には、配線層22に電気的にも接続されることになり、接着部材44が非導電性のものである場合には、熱伝導体43は、電子部品42に対するシールド部材として機能させることも可能である。
電子部品42と熱伝導体43とは、接着部材44を用いてあらかじめ一体化しておけば、製造時において、この一体化部品の全体を新たな内蔵部品として扱うことができる。すなわち、その場合には、電子部品42の端子42aと熱伝導体43の配線層22への接続部位とは、新たな端子の集合として扱うことができる。これにより、電子部品42単独の場合と同様に、上記一体化部品を、導電部材52、53を用いて配線層22上に表面実装技術により実装することができる。
熱伝導体43を得るための加工方法について補足する。熱伝導体43は、平板材に対して、意図する平面的外形を持たせること、および電子部品43を覆うような凹部を持たせることの各加工を行うことで得ることができる。平板材としては、例えば0.3mm厚の銅板材を用い、外形の形成および凹部形成とも例えばエッチング加工を用いて行うことが可能である。
外形の形成については、外形線に沿って板厚を貫通するように平板材をエッチングする。凹部形成については、平板材の凹部を形成すべき領域に対して深さ方向の制御を利かせてハーフエッチングする。その形成深さは、電子部品43の高さが例えば0.2mm弱、接着部材44の厚さが例えば20μmであるとして、例えば0.2mmとする。エッチング加工は、効率的に大量の加工が可能であり好ましいが、機械加工(切削加工、座くり加工)を用いることももちろんできる。
熱伝導体43は、図2に示すように、電子部品43の全周を取り囲むような形状にすることが熱伝導体として一応は好ましい。ただし、全周を取り囲まずに、電子部品43の特に発熱の大きな部位に近い周および背面に対向するように熱伝導体43を設けることでも好ましい放熱が可能である。いずれにしても、熱伝導体43は、電子部品43の半導体チップの背面から離間して対向する表面と、半導体チップの端面から離間して対向する表面とを有することになる。このため、熱伝導体43は、半導体チップ43の背面に対向する段面と、この段面より高い段面(配線層22への接続部位として利用)と、これらの段面をつなぐ立ち上がり面とを有するように加工されている。
熱伝導体43の平面的な形状は、配線パターン23、同24の配置されている領域を避けるようにできるだけ大きく設定すると放熱の目的に好ましい。配線パターン23、同24の領域を避けるのは、図示で分かるように、この配線板では、内蔵の部品が中央の(コアの)絶縁層13の開口内に設けられ、この開口によりその領域には配線パターン23、24が設けられることがないためである。配線パターン23、同24の領域を避ければ、しかしながら、配線パターン23、24の配置されない領域に広げて大きく熱伝導体43を配置することができる。これにより、放熱性をより向上できる。
また、熱伝導体43は、導熱部材53が配される側とは反対の側の面で導熱部材34aが接触しており、この導熱部材34aの反対側は配線層25に接触している。したがって、電子部品42から熱伝導体43に移動した熱は、この導熱部材34aを介してさらに別の各配線層にも移動することができる。よって、一層の放熱性の改善が図られている。なお、導熱部材34aは、層間接続体34と同様の材料からなり、層間接続体34と同様の工程により形成されたものである(後述する)。したがって、導熱部材34aを設けても、この配線板の組み立て、製造において特に新規な工程が必要となることがなく、生産効率が低下しない。
なお、導電部材52、導熱部材53は、はんだに代えて例えば導電性組成物を用いることもできる。
部品内蔵配線板としてのほかの構造について述べると、配線層21、26は、配線板としての両主面上の配線層であり、その上に各種の部品(不図示)が実装され得る。実装ではんだ(不図示)が載るべき配線層21、26のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト61、62が形成されている(厚さはそれぞれ例えば20μm程度)。ランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。
また、配線層22、23、24、25は、それぞれ、内層の配線層であり、順に、配線層21と配線層22との間に絶縁層11が、配線層22と配線層23との間に絶縁層12が、配線層23と配線層24との間に絶縁層13が、配線層24と配線層25との間に絶縁層14が、配線層25と配線層26との間に絶縁層15が、それぞれ位置しこれらの配線層21〜26を隔てている。各配線層21〜26は、例えばそれぞれ厚さ18μmの金属(銅)箔からなっている。
各絶縁層11〜15は、絶縁層13を除き例えばそれぞれ厚さ100μm、絶縁層13のみ例えば厚さ300μmで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層13は、内蔵された表面実装型受動素子部品41および電子部品42、熱伝導体43に相当する位置部分が開口部となっており、これらを埋設するための空間を提供する。絶縁層12、14は、この開口部および絶縁層13のスルーホール導電体33内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。
配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、絶縁層13を貫通して設けられたスルーホール導電体33により導通し得る。配線層24と配線層25とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間絶縁体34により導通し得る。配線層25と配線層26とは、それらのパターンの面の間に挟設されかつ絶縁層15を貫通する層間接続体35により導通し得る。
層間接続体31、32、34、35(および導熱部材34a)は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は、太い側で例えば200μmである。
次に、図1、図2に示した部品内蔵配線板の製造工程を図3ないし図5を参照して説明する。図3ないし図5は、それぞれ、図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。
図3から説明する。図3は、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図3(a)に示すように、厚さ例えば18μmの金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば200μm、高さ例えば160μm)に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい(以下の各図も同じである)。層間接続体31の印刷後これを乾燥させて硬化させる。
次に、図3(b)に示すように、金属箔22A上に厚さ例えば公称100μmのFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。)。続いて、図3(c)に示すように、プリプレグ11A上に金属箔(電解銅箔)21Aを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31と電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11になる。
次に、図3(d)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを、部品の接続(実装)用ランドおよびその一部に隣り合う熱伝導体43用の固定用ランドを含む配線パターン22に加工する。そして、加工により得られた接続用ランド上および熱伝導体43用の固定用ランド上に、図3(e)に示すように、クリームはんだ51A、52A、53Aを適用する。これらは、例えばスクリーン印刷を用いて適用することができる。スクリーン印刷によれば容易に効率的に所定パターンに印刷できる。なお、スクリーン印刷に代えてディスペンサで適用することもできる。
次に、表面実装型受動素子部品41、およびあらかじめ熱伝導体43が接着部材44を介して取り付け固定されている電子部品42を、それぞれ、クリームはんだ51A、52A、53Aを介した各ランド上にそれぞれ例えばマウンタで載置する。続いて、例えばリフロー炉で加熱してクリームはんだ51A、52A、53Aをリフローする。クリームはんだ52A、53Aのリフローにより、端子42aと熱伝導体43とのそれぞれ配線層22への接続部位に多少の段差がある場合にも、溶融したはんだがこれを埋め良好な接続が可能である。
以上により、図3(f)に示すように、表面実装型受動素子部品41と、熱伝導体43を伴った電子部品42とが、それぞれ、接続部材51と、導電部材52および導熱部材53とを介して配線層22の各ランド上に接続された状態の配線板素材1を得ることができる。この配線板素材1を用いる後の工程については図5で述べる。
次に、図4を参照して説明する。図4は、図1中に示した各構成のうち絶縁層13および同12を中心とした部分の製造工程を示している。まず、図4(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)23A、24Aが積層された例えば厚さ300μmのFR−4の絶縁層13を用意し、その所定位置にスルーホール導電体を形成するための貫通孔83をあけ、かつ内蔵する表面実装型受動素子部品41、および電子部品42、熱伝導体43に相当する部分に部品用開口部81、82を形成する。部品用開口部82は、放熱対応部品用開口部である。
次に、無電解めっきおよび電解めっきを行い、図4(b)に示すように、貫通孔83の内壁にスルーホール導電体33を形成する。このとき開口部81、82の内壁にも導電体が形成される。さらに、図4(c)に示すように、金属箔23A、24Aを周知のフォトリソグラフィを利用して所定にパターニングして配線層23、24を形成する。配線層23、24のパターニング形成により、開口部81、82の内壁に形成された導電体も除去される。
次に、図4(d)に示すように、配線層23上の所定の位置に層間接続体32となる導電性バンプ(底面径例えば200μm、高さ例えば160μm)をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図4(e)に示すように、絶縁層12とすべきFR−4のプリプレグ12A(公称厚さ例えば100μm)を配線層23側にプレス機を用い積層する。プリプレグ12Aには、絶縁層13と同様の、内蔵する表面実装型受動素子部品41、および電子部品42、熱伝導体43に相当する部分の開口部をあらかじめ設けておく。
図4(e)の積層工程では、層間接続体32の頭部をプリプレグ12Aに貫通させる。なお、図4(e)における層間接続体32の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。以上により得られた配線板素材を配線板素材2とする。
以上の図4に示した工程は、以下のような手順とすることも可能である。図4(a)の段階では、貫通孔83のみ形成し内蔵部品用の開口部81、82を形成せずに続く図4(b)から図4(d)までの工程を行う。次に、図4(e)に相当する工程として、プリプレグ12A(開口のないもの)の積層を行う。そして、絶縁層13およびプリプレグ12Aに部品内蔵用の開口部を同時に形成する、という工程である。
次に、図5を参照して説明する。図5は、上記で得られた配線板素材1、2などを積層する配置関係を示す図である。ここで、図示上側の配線板素材3は、下側の配線板素材1と同様な工程を適用し、かつそのあと層間接続体34およびプリプレグ14Aを、図示中間の配線板素材2における層間接続体32およびプリプレグ12Aと同様にして形成し得られたものである。配線板素材3において、層間接続体34と導熱部材34aとは同一の工程により形成できる。
ただし、配線板素材3は、部品(表面実装型受動素子部品41、および熱伝導体43を伴った電子部品42)およびこれを接続するための部位(各ランド)のない構成であり、さらにプリプレグ14Aには、表面実装型受動素子部品41用の開口部、および熱伝導体43を伴った電子部品42用の開口部を設けない。そのほかは、金属箔(電解銅箔)26A、絶縁層15、層間接続体35、配線層25、プリプレグ14A、層間接続体34(導熱部材34a)とも、それぞれ配線板素材1の金属箔21A、絶縁層11、層間接続体31、配線層22、配線板素材2のプリプレグ12A、層間接続体32と同じである。
図5に示すような配置で各配線板素材1、2、3を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、14Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12A、14Aの流動性により、表面実装型受動素子部品41、および電子部品42、熱伝導体43の周りの空間、ならびにスルーホール導電体33内部の空間にはプリプレグ12A、14Aが変形進入し空隙は発生しない。また、配線層22、24は、層間接続体32、34にそれぞれ電気的に接続され、熱伝導体43の背面には導熱部材34aが塑性変形して接触する。
図5に示す積層工程の後、上下両面の金属箔26A、21Aを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト61、62の層を形成することにより、図1に示したような部品内蔵配線板を得ることができる。図5において、絶縁層11は第1の絶縁板、プリプレグ12Aおよび絶縁層13は第4の絶縁板、プリプレグ14Aは第3の絶縁板、絶縁層15は第2の絶縁板に相当する。
変形例として、中間の絶縁層13に設けられたスルーホール導電体33については、層間接続体31や同32と同様なものとする構成も当然ながらあり得る。また、層間接続体31、32、34、35について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。また、外側の配線層21、26は、最後の積層工程のあとにパターニングして得る以外に、各配線板素材1、3の段階で(例えば図3(d)の段階で)形成するようにしてもよい。
次に、図6は、図3に示した製造過程の変形例を模式的断面で示す工程図である。図6において、すでに説明した構成部分と同一または同一相当の部分には同一符号を付してある。図6は、より具体的には、図3(f)に示した配線板素材1についてさらに処理を進めてこれを配線板素材1に代わる新たな配線板素材1Aに改変する工程を示している。
まず、図6(a)は、図4(f)とまったく同じ図示である。次に、図6(b)に示すように、配線層22のこの時点で露出されている表面および熱伝導体43のこの時点で露出されている表面を粗化処理して、それぞれ粗化表面22a、粗化表面43aに改質する。これには、具体的に、例えば、黒化還元処理やマイクロエッチング処理を採用することができる。マイクロエッチング処理としては、例えば、CZ処理(メック社商品名)やボンドフィルム処理(アトテック社商品名)がある。
図6(b)に示す形態の配線板素材1Aは、図5に示した積層工程における配線板素材1の代わりに用いられる。この積層工程では、配線層22の表面が粗化表面22aになっており、かつ熱伝導体43の表面も粗化表面43aになっているので、プリプレグ12A、プリプレグ14Aと、配線層22、熱伝導体43との機械的な接続信頼性(密着性)の向上がもたらされる。これにより部品内蔵配線板として信頼性を増すことができる。
次に、本発明の別の実施形態に係る部品内蔵配線板について図7を参照して説明する。図7は、別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。
この実施形態は、熱伝導体43Aが配線層22への接続部位をまったく有していないという点で、図1、図2に示した実施形態と異なる。そのほかの点は同じである。このような部品内蔵配線板を製造するには、図8に示す構成の配線板素材1Bを、図5中に示した配線板素材1の代わりに用いればよい。この実施形態は、熱伝導体43Aが配線層22への接続部位をまったくもたないという点で簡易な構成であり、その接続部位を通る排熱経路がない分電子部品42の放熱性は低下する。しかしながら、必要な放熱の程度によって採用できる。
配線板素材1Bを形成するには、電子部品42と熱伝導体43Aとの部分は、上記の実施形態での場合と同様に、あらかじめ電子部品42に熱伝導体43Aを接着部材44を介して取り付け固定しておき、しかるのち、その一体化部品を配線層22上に実装する手順を採用できる。あるいは、電子部品42のみを先に配線層22上に実装しておき、その後に電子部品42にかぶせるように接着部材44を介して熱伝導体43Aを取り付け固定する手順も採用できる。前者の手順は、熱伝導体43Aが、あらかじめ電子部品42に取り付け固定されるので、図8に示す状態を得る手順としてはより効率的と考えられる。
次に、本発明のさらに別の実施形態に係る部品内蔵配線板について図9を参照して説明する。図9は、さらに別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。
この実施形態は、内蔵の電子部品42Aが、導電バンプ42b(導電部材)を介して配線層22にフリップ接続された半導体素子であるという点で図1、図2に示した実施形態とまず異なる。加えて、熱伝導体43Aは、図7に示した実施形態と同様に配線層22への接続部位をまったく有していない。
電子部品42Aは、内層の配線層22への電気的、機械的な接続のため、その有する半導体チップの面上に設けられた端子(パッド;不図示)上にあらかじめ導電バンプ42bが形設され、この導電バンプ42bに位置を合わせて配線層22には内蔵部品接続用ランドがパターン形成されている。導電バンプ42bは、材質として例えばAuであり、あらかじめ端子上にスタッド状に形成されたものである。電子部品42Aと配線層22および絶縁層11との間には、フリップ接続部分の機械的および化学的な保護のためアンダーフィル樹脂54が満たされている。
図9に示す部品内蔵配線板を製造するには、図10に示す構成の配線板素材1Cを、図5中に示した配線板素材1の代わりに用いればよい。配線板素材1Cを形成するには、電子部品42Aと熱伝導体43Aとの部分は、あらかじめ電子部品42Aに熱伝導体43Aを接着部材44を介して取り付け固定しておき、しかるのち、その一体化部品を配線層22上にフリップ実装する手順を採用できる。あるいは、電子部品42Aのみを先に配線層22上にフリップ実装しておき、その後に電子部品42Aにかぶせるように接着部材44を介して熱伝導体43Aを取り付け固定する手順も採用できる。
前者の手順は、熱伝導体43Aが、あらかじめ電子部品42Aに取り付け固定されるので、図10に示す状態を得る手順としてはより効率的と考えられる。いずれの場合も、アンダーフィル樹脂54は、その硬化前の状態のものを、絶縁層11のフリップ接続される領域上にあらかじめ適用しておくか、または、電子部品42Aのフリップ接続後に電子部品42Aと絶縁層11および配線層22との間に硬化前液状の状態のものをキャピラリ効果で侵入させるようにして、形成することができる。
この実施形態では、熱伝導体43Aとして、図1、図2に示した実施形態と同様の、配線層22への接続部位を有する熱伝導体43の採用を避けている。これは、フリップ接続が専用の機器を用いてなされるやや別種の工程であり、この工程に影響なく熱伝導体43のように配線層22への接続をクリームはんだで行うことが困難と考えられるためである。しかしながら、生産効率の要求があまり厳しくない場合などは、工程が増加すると考えられるものの、そのような構成が不可能なわけではない。
1…配線板素材、1A,1B,1C…配線板素材、2…配線板素材、3…配線板素材、11…絶縁層、11A…プリプレグ、12…絶縁層、12A…プリプレグ、13…絶縁層、14…絶縁層、14A…プリプレグ、15…絶縁層、21…配線層(配線パターン)、21A…金属箔(銅箔)、22…配線層(配線パターン)、22A…金属箔(銅箔)、22a…粗化表面、23…配線層(配線パターン)、23A…金属箔(銅箔)、24…配線層(配線パターン)、24A…金属箔(銅箔)、25…配線層(配線パターン)、26…配線層(配線パターン)、26A…金属箔(銅箔)、31,32,34,35…層間接続体(導電性組成物印刷による導電性バンプ)、33…スルーホール導電体、34a…導熱部材(導電性組成物印刷による導電性バンプ)、41…表面実装型受動素子部品、41a…端子、42…電子部品(ウエハレベル・チップスケールパッケージによる半導体素子)、42a…表面実装用端子、42A…電子部品(ベアチップ半導体素子)、42b…導電部材(導電バンプ)、43,43A…熱伝導体(銅板)、43a…粗化表面、44…接着部材、51…接続部材(はんだ)、51A…クリームはんだ、52…導電部材(はんだまたは導電性組成物)、52A…クリームはんだ、53…導熱部材(はんだまたは導電性組成物)、53A…クリームはんだ(第2のクリームはんだ)、54…アンダーフィル樹脂、61,62…はんだレジスト、81…部品用開口部、82…放熱対応部品用開口部、83…貫通孔。

Claims (12)

  1. 第1の絶縁層と、
    前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
    前記第2の絶縁層に埋設された、端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品と、
    前記第2の絶縁層にさらに埋設された、前記半導体チップの前記第2の面から離間して対向する第1の表面と前記半導体チップの端面から離間して対向する第2の表面とを有する熱伝導体と、
    前記電子部品と前記熱伝導体との間を埋めて設けられた接着部材と、
    前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記電子部品用の接続用ランドを含む配線パターンと、
    前記電子部品と前記配線パターンの前記接続用ランドとの間に挟設された、該電子部品と該接続用ランドとを電気的、機械的に接続する導電部材と
    を具備することを特徴とする部品内蔵配線板。
  2. 前記熱伝導体が、前記第1の表面として、前記半導体チップの前記端面の全周に対向する表面を有することを特徴とする請求項1記載の部品内蔵配線板。
  3. 前記電子部品が、前記配線パターンの前記接続用ランドに前記導電部材を介してフリップ接続されていることを特徴とする請求項1記載の部品内蔵配線板。
  4. 前記配線パターンが、前記熱伝導体用の固定用ランドを含み、
    前記熱伝導体と前記配線パターンの前記固定用ランドとの間に挟設された、該熱伝導体と該固定用ランドとを熱的、機械的に接続する導熱部材をさらに具備し、
    前記電子部品が、チップスケールパッケージの電子部品であること
    を特徴とする請求項1記載の部品内蔵配線板。
  5. 前記導電部材と前記導熱部材とが同じ材料であることを特徴とする請求項4記載の部品内蔵配線板。
  6. 前記熱伝導体が、その材質として銅であることを特徴とする請求項1記載の部品内蔵配線板。
  7. 前記熱伝導体が、粗化された表面を有することを特徴とする請求項6記載の部品内蔵配線板。
  8. 前記熱伝導体の前記第1の表面とは反対の側の表面を第3の表面として、該第3の表面から離間して前記第2の絶縁層中に設けられた第2の配線パターンと、
    前記熱伝導体の前記第3の表面と前記第2の配線パターンとの間に挟設された導熱部材と
    をさらに具備することを特徴とする請求項1記載の部品内蔵配線板。
  9. 前記第2の絶縁層中に前記第2の配線パターンと重層的に設けられた第3の配線パターンと、
    前記第2の絶縁層の積層方向一部を貫通して前記第2の配線パターンの面と前記第3の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と、をさらに具備し、
    前記層間接続体と前記導熱部材とが同じ材料の導電性組成物であること
    を特徴とする請求項8記載の部品内蔵配線板。
  10. 端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品に、第1の段面と、該第1の段面より高い第2の段面と、該第1の段面と該第2の段面とをつなぐ立ち上がり面とを有する熱伝導体を、前記半導体チップの前記第2の面に前記第1の段面を対向させかつ前記半導体チップの端面に前記立ち上がり面を対向させるように、接着部材を介して取り付け固定する工程と、
    第1の絶縁板上に積層された第1の金属箔をパターニングし、前記電子部品を実装するためのランドを含む第1の配線パターンを形成する工程と、
    前記ランド上にクリームはんだを適用する工程と、
    前記ランド上に前記クリームはんだを介して、前記電子部品を、前記半導体チップの前記第1の面の側を下に向けて載置する工程と、
    前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装する工程と、
    前記第1の絶縁板とは異なる第2の絶縁板上に積層された、前記第1の金属箔とは異なる第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、
    前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の上に積層する工程と、
    前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程と
    を具備することを特徴とする部品内蔵配線板の製造方法。
  11. 第1の配線パターンを形成する前記工程が、前記ランドに隣り合うように、前記熱伝導体を固定するための第2のランドをも形成する工程であり、
    クリームはんだを適用する前記工程が、さらに、前記第2のランド上に第2のクリームはんだを適用する工程であり、
    前記ランド上に前記クリームはんだを介して、前記電子部品を、前記半導体チップの前記第1の面の側を下に向けて載置する前記工程が、前記熱伝導体が取り付けられた前記電子部品を用いて、前記熱伝導体の前記第2の段面が前記第2のクリームはんだを介して前記第2のランドに対向するようになされ、
    前記クリームはんだをリフローして、前記電子部品を前記第1の絶縁板上に実装する前記工程が、同時に前記第2のクリームはんだをもリフローして、前記熱伝導体を前記第1の絶縁板上に固定する工程であること
    を特徴とする請求項10記載の部品内蔵配線板の製造方法。
  12. 端子を有する第1の面と該第1の面の反対の側の第2の面とを備えた半導体チップを有する電子部品に、第1の段面と、該第1の段面より高い第2の段面と、該第1の段面と該第2の段面とをつなぐ立ち上がり面とを有する熱伝導体を、前記半導体チップの前記第2の面に前記第1の段面を対向させかつ前記半導体チップの端面に前記立ち上がり面を対向させるように、接着部材を介して取り付け固定する工程と、
    前記電子部品の前記半導体チップの前記端子上に導電バンプを形設する工程と、
    第1の絶縁板上に積層された第1の金属箔をパターニングし、前記電子部品をフリップ実装するためのランドを含む第1の配線パターンを形成する工程と、
    前記ランドに前記導電バンプが対向するように、前記電子部品を前記第1の絶縁板上にフリップ実装する工程と、
    前記第1の絶縁板とは異なる第2の絶縁板上に積層された、前記第1の金属箔とは異なる第2の金属箔をパターニングし、第2の配線パターンを形成する工程と、
    前記第1、第2の絶縁板とは異なる第3の絶縁板を前記第2の絶縁板の前記第2の配線パターンのある側の上に積層する工程と、
    前記第1ないし第3の絶縁板とは異なる第4の絶縁板中に前記電子部品および前記熱伝導体を埋め込むように、前記第1の絶縁板に積層状に前記第4、第3、第2の絶縁板を該積層位置順で一体化する工程と
    を具備することを特徴とする部品内蔵配線板の製造方法。
JP2009120645A 2009-05-19 2009-05-19 部品内蔵配線板、部品内蔵配線板の製造方法 Expired - Fee Related JP5397012B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009120645A JP5397012B2 (ja) 2009-05-19 2009-05-19 部品内蔵配線板、部品内蔵配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009120645A JP5397012B2 (ja) 2009-05-19 2009-05-19 部品内蔵配線板、部品内蔵配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2010272563A true JP2010272563A (ja) 2010-12-02
JP5397012B2 JP5397012B2 (ja) 2014-01-22

Family

ID=43420384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009120645A Expired - Fee Related JP5397012B2 (ja) 2009-05-19 2009-05-19 部品内蔵配線板、部品内蔵配線板の製造方法

Country Status (1)

Country Link
JP (1) JP5397012B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222946A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
JP2013258431A (ja) * 2013-09-19 2013-12-26 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014154941A (ja) * 2013-02-05 2014-08-25 Taiyo Yuden Co Ltd モジュール
JP2017152692A (ja) * 2016-02-22 2017-08-31 太陽誘電株式会社 回路基板及びその製造方法
CN112736039A (zh) * 2019-10-14 2021-04-30 奥特斯奥地利科技与***技术有限公司 部件承载件及制造部件承载件的方法
CN112736039B (zh) * 2019-10-14 2024-07-26 奥特斯奥地利科技与***技术有限公司 部件承载件及制造部件承载件的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2004134669A (ja) * 2002-10-11 2004-04-30 Sony Corp Icチップ内蔵多層基板及びその製造方法
JP2007042706A (ja) * 2005-08-01 2007-02-15 Dainippon Printing Co Ltd 部品内蔵配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2004134669A (ja) * 2002-10-11 2004-04-30 Sony Corp Icチップ内蔵多層基板及びその製造方法
JP2007042706A (ja) * 2005-08-01 2007-02-15 Dainippon Printing Co Ltd 部品内蔵配線板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013222946A (ja) * 2012-04-19 2013-10-28 Dainippon Printing Co Ltd 部品内蔵配線基板、及び部品内蔵配線基板の放熱方法
JP2014154941A (ja) * 2013-02-05 2014-08-25 Taiyo Yuden Co Ltd モジュール
JP2013258431A (ja) * 2013-09-19 2013-12-26 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2017152692A (ja) * 2016-02-22 2017-08-31 太陽誘電株式会社 回路基板及びその製造方法
JP2017201732A (ja) * 2016-02-22 2017-11-09 太陽誘電株式会社 回路基板及びその製造方法
CN112736039A (zh) * 2019-10-14 2021-04-30 奥特斯奥地利科技与***技术有限公司 部件承载件及制造部件承载件的方法
CN112736039B (zh) * 2019-10-14 2024-07-26 奥特斯奥地利科技与***技术有限公司 部件承载件及制造部件承载件的方法

Also Published As

Publication number Publication date
JP5397012B2 (ja) 2014-01-22

Similar Documents

Publication Publication Date Title
US8698303B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5163806B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010157663A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009135391A (ja) 電子装置およびその製造方法
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP2013102047A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007305636A (ja) 部品実装モジュール
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2009130095A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5779908B2 (ja) 部品内蔵配線板
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2010040891A (ja) 部品内蔵配線板
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6079329B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5699344B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees