JP6459894B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6459894B2 JP6459894B2 JP2015204626A JP2015204626A JP6459894B2 JP 6459894 B2 JP6459894 B2 JP 6459894B2 JP 2015204626 A JP2015204626 A JP 2015204626A JP 2015204626 A JP2015204626 A JP 2015204626A JP 6459894 B2 JP6459894 B2 JP 6459894B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- conductive film
- electrode
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
(1)本開示に係る炭化珪素半導体装置1の製造方法は以下の工程を備えている。第1の主面11と第1の主面11と反対側の第2の主面12とを有する炭化珪素基板10の第2の主面12上に第1導電膜25を形成する。第1導電膜25上に第2導電膜27を形成する。第1導電膜25及び第2導電膜27にレーザ光52を照射することにより、炭化珪素基板10とオーミック接合する第1電極30を形成する。第1電極30は、第1導電膜25を構成する材料と第2導電膜27を構成する材料とを含む。第2導電膜27は、レーザ光52の波長において、第1導電膜25よりも低い反射率を有する。
次に、図面を参照しながら、本開示の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
図1及び図2に示されるように、実施の形態1の炭化珪素半導体装置1の製造方法は、第1導電膜25を形成する工程(S40)と、第2導電膜27を形成する工程(S50)と、第1電極30を形成する工程(S60)とを主に備える。本実施の形態の炭化珪素半導体装置1の製造方法は、炭化珪素基板10を準備する工程(S10)と、炭化珪素基板10の第2の主面12を研削する工程(S20)と、ダメージ層を除去する工程(S30)と、第2電極40を形成する工程(S70)と、炭化珪素基板10をダイシングする工程(S80)とをさらに備えてもよい。以下、縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)を例に、本実施の形態に係る炭化珪素半導体装置1及びその製造方法を説明する。
図3に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、炭化珪素基板10を準備する工程(S10)を備えてもよい。炭化珪素基板10は、炭化珪素ウエハであってもよい。炭化珪素基板10は、第1の主面11と第1の主面11の反対側の第2の主面12とを有する。第2の主面12は、後に第1電極30が形成される主面である。この工程では、第1の主面11側に、ボディ領域15、n+領域16、コンタクト領域18のような不純物領域、ソース電極21、ゲート電極22及び表面側パッド電極23のような電極、ゲート絶縁膜20等が形成されてもよい。
本実施の形態に係る炭化珪素半導体装置1の製造方法は、炭化珪素基板10の第2の主面12を研削する工程(S20)を備えてもよい。炭化珪素基板10の第2の主面12を研削して炭化珪素基板10を薄くすることにより、炭化珪素基板10の厚さ方向の電気抵抗を小さくすることができ、例えば、炭化珪素半導体装置1のオン抵抗を減少させることができる。グラインダのような研削装置を用いて、炭化珪素基板10の第2の主面12を研削してもよい。
第2の主面12を研削すると、第2の主面12から一定の深さにわたって結晶構造が変質したダメージ層(「加工変質層」ともいう。)が生成され得る。このダメージ層は、炭化珪素基板10を構成する炭化珪素と異なる物性を有し、炭化珪素基板10を構成する炭化珪素よりも第1電極30とオーミック接合し難い層である。本実施の形態に係る炭化珪素半導体装置1の製造方法は、ダメージ層を除去する工程(S30)を備えてもよい。ダメージ層は、例えば、反応性イオンエッチング(RIE)等のドライエッチングによって除去され得る。
図4に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、第2の主面12上に第1導電膜25を形成する工程を備える。第1導電膜25は、例えば、スパッタリング法あるいは真空蒸着法等により形成され得る。第1導電膜25は、50nm以上150nm以下の厚さを有してもよい。
図5に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、第1導電膜25上に第2導電膜27を形成する工程(S50)を備える。第2導電膜27は、例えば、スパッタリング法あるいは真空蒸着法等により形成されてもよい。第2導電膜27は、第1電極30を形成するために照射されるレーザ光52(図6参照)の波長において、第1導電膜25よりも低い反射率を有する。第2導電膜27は、レーザ光52の波長において、40%以下、好ましくは30%以下、さらに好ましくは20%以下の反射率を有してもよい。本明細書においてある膜の反射率は、この膜に垂直に入射する光の強度に対する、この膜に垂直に反射される光の強度の比として定義される。第2導電膜27は、金、銀、銅、グラファイト、ダイアモンドライクカーボン(DLC)、酸化チタン、酸化セリウム、酸化亜鉛、酸化インジウム錫(ITO)からなる群から選択される少なくとも1つの材料を含んでもよい。なお、第2導電膜27は、第2導電膜27を形成する際に不可避的に混入する不純物を含んでもよい。
図6に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、第1電極30を形成する工程(S60)を備える。第1電極30を形成する工程(S60)では、レーザ照射光学系50に含まれるレーザ光源51から放射されたレーザ光52を、炭化珪素基板10の第2の主面12上の第1導電膜25及び第2導電膜27に照射することにより、第1導電膜25及び第2導電膜27がアニールされる。このレーザアニールによって、第1導電膜25を構成する材料と第2導電膜27を構成する材料とが混ざり合って、炭化珪素基板10とオーミック接合する第1電極30が形成される。第1電極30は、第1導電膜25を構成する材料と第2導電膜27を構成する材料とを含む合金であってもよい。第1電極30は、例えば、金、銀、銅、炭素、チタン、セリウム、亜鉛、インジウム、錫、酸素からなる群から選択される少なくとも1つの元素を含んでもよい。第1電極30に含まれる元素の種類は、例えば、エネルギー分散型X線分析法(EDX)、二次イオン質量分析法(SIMS)等によって測定することができる。なお、第1電極30は、第1電極30を形成する際に不可避的に混入する不純物を含んでもよい。
図7に示されるように、本実施の形態に係る炭化珪素半導体装置1の製造方法は、第1電極30上に、第2電極40を形成する工程(S70)を備えてもよい。第2電極40は、裏面側パッド電極として機能してもよい。第2電極40は、例えば、スパッタリング法、真空蒸着法等により形成されてもよい。第2電極40は、例えば300〜900nmの厚さを有してもよい。
本実施の形態に係る炭化珪素半導体装置1の製造方法は、炭化珪素基板10をダイシングする工程(S80)を備えてもよい。炭化珪素基板10の厚さ方向に炭化珪素基板10をダンシングすることによって、複数の炭化珪素半導体装置1が一括して製造され得る。
実施の形態2に係る炭化珪素半導体装置1の製造方法について説明する。本実施の形態の炭化珪素半導体装置1の製造方法は、基本的には、図1から図7に示す実施の形態1の炭化珪素半導体装置1の製造方法と同様の工程を備えるが、主に以下の点で異なる。実施の形態1に係る炭化珪素半導体装置1の製造方法では、第1導電膜25上に、単一の層からなる第2導電膜27が形成されていた。これに対し、本実施の形態に係る炭化珪素半導体装置1の製造方法では、第2導電膜27は、多層膜(28,29)であってもよい。本実施の形態に係る炭化珪素半導体装置1の製造方法は、第1導電膜25上に、多層膜(28,29)である第2導電膜27を形成する工程(S50)を備えてもよい。多層膜(28,29)である第2導電膜27は、レーザ光52に対して反射防止膜として機能してもよい。
図8に示されるように、第1導電膜25上に、多層膜(28,29)である第2導電膜27を形成する。第2導電膜27は、第1の層28と第2の層29とを含んでもよい。第1の層28及び第2の層29の少なくとも1つは、導電性を有する層である。第1の層28は、例えば、酸化チタン層であり、第2の層29は、例えば、酸化珪素層であってもよい。酸化チタン層である第1の層28は、例えば、85nmの厚さを有してもよい。酸化珪素層である第2の層29は、60nmの厚さを有してもよい。第1の層28は、例えば、酸化インジウム錫(ITO)層であり、第2の層29は、例えば、銀及びニッケルの少なくとも1つからなる層であってもよい。図8では、第2の層29は第1の層28上に形成されているが、第1の層28は第2の層29上に形成されてもよい。第1の層28が導電性を有する層であり、第2の層29が導電性を有しない層であってもよい。第1の層28は第2の層29よりも厚くてもよい。第1の層28が第2の層29よりも厚いため、導電性を有する層の体積を導電性を有しない層の体積よりも大きくすることができる。そのため、第1電極30と炭化珪素基板10との接触抵抗を小さくすることができる。第2導電膜27は、3層以上の層を含んでもよい。第2導電膜27は、互いに異なる材料または組成を有する3層以上の層を含んでもよい。第2導電膜27は、ITO/Ag/Ni層であってもよいし、ITO/Ni/Ag層であってもよいし、ITO/Ni/Ag/Ni層であってもよい。
10 炭化珪素基板
11 第1の主面
12 第2の主面
13 炭化珪素層
14 エピタキシャル層
15 ボディ領域
16 n+領域
18 コンタクト領域
20 ゲート絶縁膜
21 ソース電極
22 ゲート電極
23 表面側パッド電極
25 第1導電膜
27 第2導電膜
28 第1の層
29 第2の層
30 第1電極
40 第2電極
50 レーザ照射光学系
51 レーザ光源
52 レーザ光
55 反射鏡
56 レンズ
Claims (13)
- 第1の主面と前記第1の主面と反対側の第2の主面とを有する炭化珪素基板の前記第2の主面上に第1導電膜を形成する工程と、
前記第1導電膜上に第2導電膜を形成する工程と、
前記第1導電膜及び前記第2導電膜にレーザ光を照射することにより、前記炭化珪素基板とオーミック接合する第1電極を形成する工程とを備え、
前記第1電極は、前記第1導電膜を構成する材料と前記第2導電膜を構成する材料とを含み、
前記第2導電膜は、前記レーザ光の波長において、前記第1導電膜よりも低い反射率を有し、
前記第2導電膜は、多層膜であり、
前記多層膜は、酸化インジウム錫からなる第1の層と、銀及びニッケルの少なくとも1つからなる第2の層とを含む、炭化珪素半導体装置の製造方法。 - 第1の主面と前記第1の主面と反対側の第2の主面とを有する炭化珪素基板の前記第2の主面上に第1導電膜を形成する工程と、
前記第1導電膜上に第2導電膜を形成する工程と、
前記第1導電膜及び前記第2導電膜にレーザ光を照射することにより、前記炭化珪素基板とオーミック接合する第1電極を形成する工程とを備え、
前記第1電極は、前記第1導電膜を構成する材料と前記第2導電膜を構成する材料とを含み、
前記第2導電膜は、前記レーザ光の波長において、前記第1導電膜よりも低い反射率を有し、
前記第2導電膜は、前記第1導電膜よりも低い電気抵抗率を有する、炭化珪素半導体装置の製造方法。 - 前記第2導電膜は、多層膜である、請求項2に記載の炭化珪素半導体装置の製造方法。
- 前記多層膜は、酸化チタンからなる第1の層と、酸化珪素からなる第2の層とを含む、請求項3に記載の炭化珪素半導体装置の製造方法。
- 前記多層膜は、酸化インジウム錫からなる第1の層と、銀及びニッケルの少なくとも1つからなる第2の層とを含む、請求項3に記載の炭化珪素半導体装置の製造方法。
- 前記第1電極は、金、銀、銅、炭素、チタン、セリウム、亜鉛、インジウム、錫、酸素からなる群から選択される少なくとも1つの元素を含む、請求項1から請求項5のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記第1導電膜は、ニッケル、ニッケルシリサイドまたはチタンアルミニウムシリサイドのいずれかからなる、請求項1から請求項6のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記第2導電膜は、金、銀、銅、グラファイト、ダイアモンドライクカーボン、酸化チタン、酸化セリウム、酸化亜鉛、酸化インジウム錫からなる群から選択される少なくとも1つの材料を含む、請求項1から請求項7のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記第2導電膜は、50nm以上150nm以下の厚さを有する、請求項1から請求項8のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記レーザ光は、150nmから400nmの波長を有する、請求項1から請求項9のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記炭化珪素基板上に前記第1導電膜を形成する前記工程の前に、前記炭化珪素基板の前記第2の主面を研削する工程をさらに備える、請求項1から請求項10のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記第1電極上に第2電極を形成する工程をさらに備える、請求項1から請求項11のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記第2電極は、チタン、ニッケル、白金、金からなる群から選択される少なくとも1つの材料を含む、請求項12に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204626A JP6459894B2 (ja) | 2015-10-16 | 2015-10-16 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204626A JP6459894B2 (ja) | 2015-10-16 | 2015-10-16 | 炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017076743A JP2017076743A (ja) | 2017-04-20 |
JP6459894B2 true JP6459894B2 (ja) | 2019-01-30 |
Family
ID=58551553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015204626A Expired - Fee Related JP6459894B2 (ja) | 2015-10-16 | 2015-10-16 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6459894B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069798A (ja) * | 2010-09-24 | 2012-04-05 | Toyota Motor Corp | 半導体装置の製造方法 |
JP5962475B2 (ja) * | 2012-12-06 | 2016-08-03 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 |
-
2015
- 2015-10-16 JP JP2015204626A patent/JP6459894B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017076743A (ja) | 2017-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10361274B2 (en) | Silicon carbide semiconductor device having metal silicide surrounds a peripheral of metal carbide | |
JP5436231B2 (ja) | 半導体素子の製造方法及び半導体素子、並びに半導体装置 | |
JP5928101B2 (ja) | SiC半導体デバイスの製造方法 | |
JP6323252B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6616691B2 (ja) | 半導体装置およびその製造方法 | |
JP2012178603A (ja) | 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法 | |
WO2015025625A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2014053393A (ja) | ワイドギャップ半導体装置およびその製造方法 | |
JP5962475B2 (ja) | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 | |
KR102549581B1 (ko) | 발광소자의 제조 방법 | |
JP2014078660A (ja) | ワイドギャップ半導体装置およびその製造方法 | |
JP6091703B2 (ja) | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 | |
JP6459894B2 (ja) | 炭化珪素半導体装置の製造方法 | |
CN106575610B (zh) | 碳化硅半导体装置的制造方法以及碳化硅半导体装置 | |
JP2014241345A (ja) | 炭化珪素半導体装置の製造方法 | |
JPWO2014199510A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2014229697A (ja) | 炭化珪素半導体装置 | |
JP2021064672A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6034694B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20170271158A1 (en) | Method for manufacturing a wide bandgap junction barrier schottky diode | |
JP2017224694A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2018174164A (ja) | 発光素子の製造方法 | |
JP6013817B2 (ja) | ジャンクションバリアショットキーダイオードの製造方法 | |
JP7505402B2 (ja) | 炭化珪素半導体ウェハおよび炭化珪素半導体装置の製造方法 | |
JP6309211B2 (ja) | 炭化ケイ素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6459894 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |