JP6435651B2 - 有機半導体素子 - Google Patents
有機半導体素子 Download PDFInfo
- Publication number
- JP6435651B2 JP6435651B2 JP2014121451A JP2014121451A JP6435651B2 JP 6435651 B2 JP6435651 B2 JP 6435651B2 JP 2014121451 A JP2014121451 A JP 2014121451A JP 2014121451 A JP2014121451 A JP 2014121451A JP 6435651 B2 JP6435651 B2 JP 6435651B2
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- layer
- external connection
- wiring
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
しかしながら、特許文献1に示される有機半導体素子においては、上記被覆層で外部接続端子を完全に被覆する必要があることから、被覆層の大きさについては、アライメントマージンを加味する必要がある。そのため、被覆層を高精細に形成することが困難となる場合があり、被覆層の下層に形成される外部接続端子についても高精細に形成することが困難となるといった問題がある。
また、近年、ディスプレイ用途等に用いられる有機半導体トランジスタにおいては、更なる小型化、高精細化が求められていることから、特に問題となっている。
また、本発明によれば、外部接続部において、マイグレーションの発生を抑制可能な導電性材料を用いて外部接続端子を形成することができ、被覆層を形成しなくてもよいことから、高精細な有機半導体素子とすることができる。
本発明の有機半導体素子は、基板、上記基板上に形成されたソース電極およびドレイン電極、上記基板上に形成され上記ソース電極に電気的に接続されたデータ配線、上記ソース電極および上記ドレイン電極の間のチャネル領域において、上記基板上に形成された有機半導体層、上記ソース電極、上記ドレイン電極、上記データ配線および上記有機半導体層を覆うように形成されたゲート絶縁層、上記ゲート絶縁層上に形成されたゲート電極、上記ゲート電極上に形成された誘電体層、ならびに上記誘電体層上に形成された画素電極、を有する表示部と、上記ゲート絶縁層を貫通し上記データ配線に達するコンタクトホール、および上記ゲート絶縁層上に形成され上記コンタクトホール内で上記データ配線と接続された外部接続配線、を有する配線部と、上記基板上に形成され、上記外部接続配線と接続された外部接続端子を有する外部接続部と、を有することを特徴とするものである。
図1は本発明の有機半導体素子の一例を示す概略平面図である。図1においては、基板2、ソース電極3、ドレイン電極4およびデータ配線5以外の構成は省略されている。また、図1においては、ゲート電極8およびスキャン電極12は一点破線で示されており、画素電極10が配置される領域は破線で示されている。図2は図1に示す有機半導体素子をA−A線断面から見た概略側面図である。また、図3は本発明における表示部の一例を示す概略断面図である。
本発明における表示部Xは、基板2と、基板2上に形成されたソース電極3、ドレイン電極4およびデータ配線5と、ソース電極3、ドレイン電極4およびデータ配線5を覆うように形成された有機半導体層6と、ソース電極3と、ドレイン電極4、データ配線5および有機半導体層6を覆うように形成されたゲート絶縁層7と、ゲート絶縁層7上に形成されたゲート電極8と、ゲート電極8上に形成された誘電体層9と、誘電体層9上に形成された画素電極10とを有する。また、図2および図3においては、誘電体層9がパッシベーション層9aである例について示している。
また、図3に示すように、表示部においては、通常、ゲート絶縁層7を貫通しドレイン電極4aに達する表示部用コンタクトホール11が設けられている。図3においては、表示部用コンタクトホール11が有機半導体層6およびゲート絶縁層7を貫通する第1表示部用コンタクトホール11aと、誘電体層9を貫通する第2表示部用コンタクトホール11bとを有する例について示しており、第1表示部用コンタクトホール11aを通じてドレイン電極4aおよび中間電極4bが接続され、第2表示部用コンタクトホール11bを通じて中間電極4bおよび画素電極10が接続されている例について示している。
また、本発明における外部接続部Zは、ゲート絶縁層7上に形成され、外部接続配線22と接続された外部接続端子31を有する。
図2においては、ゲート絶縁層7が、表示部X、配線部Yおよび外部接続部Zに連続して設けられている例について示している。
図4に示すように、本発明の有機半導体素子1は、上述の表示部X、配線部Yおよび外部接続部Z以外にも、例えば、基板上にスキャン電極が形成された第2配線部V、スキャン電極と接続され、FPC等の外部部材と接続される第2外部接続端子を有する第2外部接続部Wを有していてもよい。また、有機半導体素子1は、検査端子Uを有していてもよい。
これに対して、特許文献1においては、図12に示すように、外部接続端子31を覆うようにゲート電極8または画素電極10と同一の材料を用いて被覆層32を形成することでマイグレーションの発生を抑制することも提案されているが、上記構成を有する場合、被覆層32のアライメントマージンを考慮する必要があることから、外部接続端子31を高精細に形成することが困難であるという問題がある。
また、表示部においてはゲート絶縁層上にゲート電極、誘電体層、画素電極等が形成されることからデータ配線に対するバリア性を十分に付与することができるのに対し、配線部においてはゲート絶縁層のみが形成される場合が多いことから、ゲート絶縁層のバリア性が十分でない場合は、配線部においてマイグレーションが発生することが懸念されている。
さらに、外部接続端子と被覆層との密着性を十分に図れない場合もあり、外部接続部とFPC等とを貼合した場合に、外部接続端子と被覆層とが剥離して接触不良が生じることも懸念されている。
なお、図11および図12は従来の有機半導体素子の例を示す概略側面図であり、説明していない符号については、図2で説明した内容と同様とすることができるため、ここでの説明は省略する。
また、本発明によれば、表示部と配線部との境界部分にコンタクトホールを設けることにより、配線部に形成されるデータ配線の面積を小さくすることができるため、ゲート絶縁層のバリア性が十分でない場合も、マイグレーションの発生を抑制することが可能である。
本発明における配線部は、ゲート絶縁層を貫通しデータ配線に達するコンタクトホールと、上記ゲート絶縁層上に形成され上記コンタクトホール内でデータ配線と接続された外部接続配線とを有するものである。
また、上記配線部においては、通常、表示部から連続してゲート絶縁層が形成されているものである。また、配線部においては、必要に応じて、表示部から連続して誘電体層が形成されていてもよい。
本発明におけるコンタクトホールは、ゲート絶縁層を貫通し、データ配線に達するものである。
また、コンタクトホールが、さらに有機半導体層および誘電体層の少なくともいずれかを貫通するように形成されている場合、各層の開口部の大きさについては、同一であってもよく、異なっていてもよい。各層の開口部の大きさが異なる場合は、例えば、ゲート絶縁層の開口部の大きさが誘電体層の開口部の大きさよりも大きくてもよく、ゲート絶縁層の開口部の大きさが誘電体層の開口部の大きさよりも小さくてもよい。また、例えば、ゲート絶縁層の開口部の大きさが有機半導体層の開口部の大きさよりも大きくてもよく、ゲート絶縁層の開口部の大きさが有機半導体層の開口部の大きさよりも小さくてもよい。
本発明における外部接続配線は、ゲート絶縁層上に形成され、コンタクトホール内でデータ配線と接続されたものである。また、外部接続配線は、外部接続部における外部接続端子と接続するように形成されるものである。
本発明において、「外部接続配線がゲート絶縁層上に形成される」とは、外部接続配線がゲート絶縁層上に直接形成される場合だけでなく、ゲート絶縁層上に誘電体層が形成されている場合は、外部接続配線が誘電体層上に形成される場合も含む。
上記配線部においては、通常、基板上にコンタクトホールを通じて外部接続配線の接続可能なようにデータ配線が形成される。配線部におけるデータ配線のパターン形状については、コンタクトホールの形成位置、開口部の大きさ等に応じて適宜設計することができる。
本発明においては、例えば、コンタクトホールと平面視上重なるようにデータ配線が形成されていることが好ましい。
また、有機半導体層がデータ配線を覆うように形成されている場合は、コンタクトホールが形成されるコンタクトホール領域以外のデータ配線上に有機半導体層が形成されていればよく、図2に示すように、コンタクトホール領域21cを含むデータ配線の端部において、有機半導体層6にコンタクトホールが設けられていてもよく、図5に示すように、コンタクトホール領域21cを含むデータ配線5の端部において、有機半導体層6が形成されない部分を設けてもよい。
ここで、「コンタクトホールが形成されるコンタクトホール領域」とは、有機半導体素子の構成の中でデータ配線に通じる孔が形成されている領域をいう。
本発明における外部接続部は、外部接続端子を有するものである。
本発明における外部接続端子は、基板上に形成されるものである。
また、外部接続端子は、その表面が大気に露出するように形成されるものである。
さらに、外部接続部においては、配線部から連続的にゲート絶縁層が形成されていてもよい。さらにまた、外部接続部においては配線部から連続的に誘電体層が形成されていてもよい。
本発明において、「外部接続端子が基板上に形成される」とは、外部接続端子が基板上に直接形成されている場合だけではなく、基板上にゲート絶縁層が形成されている場合は、外部接続端子がゲート絶縁層上に形成されている場合を含む。さらに、ゲート絶縁層上に誘電体層が形成されている場合は、外部接続端子が誘電体層上に形成されている場合を含む。
本発明においては、中でも、ゲート電極または画素電極と、外部接続配線および外部接続端子とが同一の導電性材料を含み、上記導電性材料がマイグレーションの発生を抑制可能な導電性材料であることが好ましい。本発明の有機半導体素子の製造において、ゲート電極または画素電極と、外部接続配線および外部接続端子とを同時に形成することができ、工程数を少なくすることができるため、生産性が良好な有機半導体素子とすることができるからである。
本発明においては、特に、ゲート電極、外部接続配線および外部接続端子が同一の導電性材料を含むことが好ましい。誘電体層にコンタクトホールを設けずに、外部接続配線およびデータ配線を接続させることができるため、本発明の有機半導体素子をより簡便な製造方法で製造することができるからである。
本発明における外部接続部においては、基板上にゲート絶縁層が形成されていてもよく、形成されていなくてもよい。また、基板上に誘電体層が形成されていてもよく、形成されていなくてもよい。本発明においては、中でも、配線部における外部接続配線と、外部接続部における外部接続端子とが同一平面上に形成されることが好ましい。より具体的には、配線部においてゲート絶縁層上に外部接続配線が形成されている場合は、配線部から連続してゲート絶縁層が形成され、ゲート絶縁層上に外部接続配線から連続して外部接続端子が形成されていることが好ましい。また、配線部において誘電体層上に外部接続配線が形成されている場合は、配線部から連続して誘電体層が形成され、誘電体層上に外部接続配線から連続して外部接続端子が形成されていることが好ましい。ゲート絶縁層または誘電体層の厚みの段差による外部接続配線および外部接続端子の断線を抑制することができるからである。
本発明における表示部は、基板と、ソース電極、ドレイン電極およびデータ配線と、有機半導体層と、ゲート絶縁層と、ゲート電極と、誘電体層と、画素電極とを有するものである。
本発明におけるソース電極およびドレイン電極は、ソース電極およびドレイン電極の間に所望のチャネル領域を有するように基板上に形成されるものである。
銀または銅を含む導電性材料としては、より具体的には、銀、銅、銀合金、銅合金等を挙げることができる。
銀合金とは、複数の構成金属元素の中に銀を含むものをいい、銅合金とは、複数の構成金属元素の中に銅を含むものをいう。
チャネル長さとしては、チャネル領域内に有機半導体層を形成可能な程度であれば特に限定されないが、1μm〜100μmの範囲内であることが好ましく、特に3μm〜50μmの範囲内、さらに5μm〜30μmの範囲内であることが好ましい。チャネル長さとは、ソース電極およびドレイン電極間の距離をいう。
本発明におけるデータ配線は、基板上に形成され、上記ソース電極に接続されるものである。
データ配線に含まれる導電性材料は、ソース電極およびドレイン電極に含まれる導電性材料と同じであってもよく異なっていてもよいが、通常はソース電極、ドレイン電極およびデータ配線は同一工程で形成されることから、データ配線、ソース電極およびドレイン電極に含まれる導電性材料は同一である。
本発明における有機半導体層は、上記ソース電極および上記ドレイン電極の間のチャネル領域において、上記基板上に形成されるものであり、有機半導体トランジスタに半導体特性を付与するものである。
有機半導体材料は1種類のみであってもよく、2種類以上であってもよい。
しかしながら、ボトムコンタクト型の有機半導体トランジスタにおいては、有機半導体層のエッチング時に真空紫外光の影響によりソース電極、ドレイン電極およびデータ配線が酸化され、電極性能が低下したり断線したりするという問題がある。このような問題に対して、有機半導体層をソース電極、ドレイン電極およびデータ配線を覆うように形成することにより、真空紫外光を用いて有機半導体層をエッチングする場合に、ソース電極、ドレイン電極およびデータ配線の酸化を抑制することができる。
ここで、「表示部用コンタクトホールが形成されている表示部用コンタクトホール領域」とは、有機半導体素子の構成の中でドレイン電極に通じる孔が形成されている領域をいう。例えば図3に示すように表示部用コンタクトホール11として第1表示部用コンタクトホール11aおよび第2表示部用コンタクトホール11bが形成されている場合には、コンタクトホール領域11cは、ドレイン電極4aに通じる第1コンタクトホール11aが形成されている領域を指す。
ここで、有機半導体層のエッチングに用いる程度の真空紫外光の強度では、仮に電極および配線が暴露されたとしても、電極および配線の酸化の進行は緩やかである。ただし、真空紫外光の照射ムラや電極および配線の厚みムラ等の影響で電極および配線の酸化を完全にゼロにすることはできない。そのため、線幅の細い電極および配線では酸化が問題となる。これに対し、表示部用コンタクトホール領域の幅はソース電極やデータ配線の線幅と比較して広いため、表示部用コンタクトホール領域の全域が酸化される可能性は非常に低い。また、データ配線が酸化した場合はライン欠陥となり、表示品質に多大な影響を与えるが、表示部用コンタクトホール領域におけるドレイン電極の一部が酸化した場合は点欠陥が発生するのみであり、表示品質に与える影響は少ない。したがって、表示部用コンタクトホール領域におけるドレイン電極の一部が酸化してしまったとしても特に問題にはならないと考えられる。
さらに、有機半導体層は、ソース電極およびドレイン電極間のチャネル領域、ソース電極、ドレイン電極、データ配線の他にも、上記の端子および配線の境界等のように線幅が細く酸化されやすい部分に形成されていることが好ましい。特に、線幅が20μm以下である電極や配線上、およびそれらの電極や配線に接続された端子との境界に有機半導体層が形成されていることが好ましい。
本発明におけるゲート絶縁層は、ソース電極、ドレイン電極、データ配線および有機半導体層を覆うように形成されるものである。
また、ゲート絶縁層は、少なくとも、表示部に形成されるものであり、必要に応じて、上述した配線部および外部接続部に連続して形成される。
また、コンタクトホールを有するゲート絶縁層を形成する場合には、例えばフォトリソグラフィ法、印刷法等を挙げることができる。
本発明におけるゲート絶縁層は、基板上に形成されるものである。
また、中間電極が形成されている場合、通常、ゲート電極および中間電極は一括形成される。
本発明における誘電体層は、ゲート絶縁層上に形成されるものであり、ゲート電極と画素電極とを絶縁するために設けられるものである。
このような誘電体層としては、所望の絶縁性を示すことができれば特に限定されないが、例えば、遮光層およびパッシベーション層の少なくともいずれか、または遮光層およびパッシベーション層の積層体を挙げることができる。
本発明における誘電体層としては、例えば、図9および図10に示すように、ゲート絶縁層7上に形成された遮光層9bを挙げることができる。
本発明における遮光層は、有機半導体層への光照射を防ぐために設けられるものである。遮光層が形成されていることにより、オフ電流の増加や有機半導体層の経時的劣化を抑制することができる。
なお、図9および図10は、本発明における表示部の他の例を示す概略断面図であり、説明していない符号については、図3において説明した符号と同様とすることができるため、ここでの説明は省略する。
本発明における誘電体層としては、例えば、図3および図10に示すように、ゲート絶縁層7上に形成されたパッシベーション層9aを挙げることができる。
本発明におけるパッシベーション層は、空気中に存在する水分や酸素の作用により有機半導体層が劣化するのを防止するために設けられるものである。パッシベーション層が形成されていることにより、有機半導体層の劣化を防止することが可能になることから、経時的な劣化の少ない高性能な有機半導体素子とすることができる。
また、遮光層は絶縁性が不十分である場合があり、画素電極と配線との間にリーク電流が発生し、画素電極電位が保持できない場合がある。さらに、上記遮光層は誘電率が大きい場合があり、画素電極と配線間の寄生容量が大きくなり、配線からのノイズにより画素電極電位が変動する場合がある。さらにまた、上記遮光層は遮光性粒子を含有しているため、表面に凹凸を有している場合があり、遮光層表面に金属層を形成した場合、金属層のエッチング残渣が残りやすくなるなどの場合がある。このような場合に、パッシベーション層を形成することにより、絶縁性、寄生容量の低下及び表面平坦性が確保できる。
本発明における画素電極は、誘電体層上に形成されるものである。また、上記画素電極は、通常、表示部用コンタクトホールを通じてドレイン電極と接続される。
また、画素電極の形成方法としては、一般的な電極の形成方法と同様とすることができる。
基板は、上述した各層を支持するものである。
基板としては所定の自己支持性を備えるものであれば特に限定されるものではなく、本発明の有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。基板としては、ガラス基板等の可撓性を有さないリジット基板、および、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基板を挙げることができる。プラスチック樹脂としては、例えば、ポリエチレンテレフタラート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルホン(PES)、ポリイミド(PI)、ポリエーテルエーテルケトン(PEEK)、ポリカーボネート(PC)、ポリフェニレンサルファイド(PPS)およびポリエーテルイミド(PEI)等を挙げることができる。
また、この場合、さらにバリア層を積層してもよい。シリコン酸化物などの絶縁性のバリア層であれば、基板表面及び上記平坦化層の下が好ましく、金属系バリア層であれば、上記平坦化層の下が好ましい。これにより、バリア層に傷が入ることがなくバリア性が維持できる。
ある場合、上記厚みは各層の厚みの総和を意味する。
本発明の有機半導体素子は、通常、表示部用コンタクトホールを有する。
本発明における表示部用コンタクトホールは、ゲート絶縁層を貫通し、ドレイン電極に達するように形成されるものである。また、本発明の有機半導体素子がボトムコンタクト型の有機半導体トランジスタを有する場合は、有機半導体層を貫通しドレイン電極に達するように形成されていることが好ましい。
本発明の有機半導体素子においては、図3に示すようにゲート絶縁層7および有機半導体層6を貫通する第1表示部用コンタクトホール11aと誘電体層9を貫通する第2表示部用コンタクトホール11bとが形成される場合がある。この場合、第1表示部用コンタクトホール11aおよび第2表示部用コンタクトホール11bを合わせた表示部用コンタクトホール11が、有機半導体層6、ゲート絶縁層7および誘電体層9を貫通して形成されていればよい。
また、本発明の有機半導体素子においては、後述する図9および図10に示すように、有機半導体層6、ゲート絶縁層7および誘電体層9を貫通する表示部用コンタクトホール11が形成される場合もある。
また、表示部用コンタクトホールが、さらに有機半導体層および誘電体層の少なくともいずれかを貫通するように形成されている場合、各層の開口部の大きさについては、同一であってもよく、異なっていてもよい。各層の開口部の大きさが異なる場合は、例えば、ゲート絶縁層の開口部の大きさが誘電体層の開口部の大きさよりも大きくてもよく、ゲート絶縁層の開口部の大きさが誘電体層の開口部の大きさよりも小さくてもよい。また、例えば、ゲート絶縁層の開口部の大きさが有機半導体層の開口部の大きさよりも大きくてもよく、ゲート絶縁層の開口部の大きさが有機半導体層の開口部の大きさよりも小さくてもよい。
また、有機半導体層に表示部用コンタクトホールを形成する方法としては、ソース電極、ドレイン電極およびデータ配線が形成された基材の全面に有機半導体層を形成した後、有機半導体層を真空紫外光を用いてエッチングする方法が好ましい。なお、有機半導体層に表示部用コンタクトホールを形成する方法については、後述の「5.有機半導体素子の製造方法」に詳しく記載するので、ここでの説明は省略する。
本発明の有機半導体素子は、上述した各構成を有していれば特に限定されず、必要に応じて他の構成を適宜選択して追加することができる。このような構成としては、スキャン電極、コモン電極等を挙げることができる。なお、これらの構成については、一般的な有機半導体素子に用いられるものと同様とすることができるため、ここでの説明は省略する。
本発明の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。
例えば、有機半導体素子の製造方法としては、金属材料を含むソース電極、ドレイン電極およびデータ配線が形成された基板上に、有機半導体層を形成する有機半導体層形成工程と、上記データ配線に達するコンタクトホールが形成されるコンタクトホール領域、および上記ドレイン電極に達する表示部用コンタクトホールが形成される表示部用コンタクトホール領域以外の上記ソース電極、上記ドレイン電極および上記データ配線が形成されている電極領域、ならびに上記ソース電極および上記ドレイン電極の間のチャネル領域において、上記有機半導体層上にレジスト層を形成し、上記レジスト層および上記有機半導体層に真空紫外光を照射することにより、上記レジスト層が形成されていない部位の上記有機半導体層をエッチングし、上記レジスト層を除去する有機半導体層パターニング工程とを有する製造方法を好適に用いることができる。以下、各工程について説明する。
有機半導体層形成工程は、金属材料を含むソース電極、ドレイン電極およびデータ配線が形成された基板上に、有機半導体層を形成する工程である。
なお、基板、ソース電極、ドレイン電極、データ配線および端子等については、既に記載したので、ここでの説明は省略する。
有機半導体層パターニング工程は、上記データ配線に達するコンタクトホールが形成されるコンタクトホール領域、および上記ドレイン電極に達する表示部用コンタクトホールが形成される表示部用コンタクトホール領域以外の上記ソース電極、上記ドレイン電極および上記データ配線が形成されている電極領域、ならびに上記ソース電極および上記ドレイン電極の間のチャネル領域において、上記有機半導体層上にレジスト層を形成し、上記レジスト層および上記有機半導体層に真空紫外光を照射することにより、上記レジスト層が形成されていない部位の上記有機半導体層をエッチングし、上記レジスト層を除去する工程である。
ここで、「真空紫外光」とは、波長が10nm〜200nmの範囲内である紫外線をいう。本発明に用いられる真空紫外光としては、有機半導体層を所望の時間内に除去できる波長を有していれば特に限定されるものではなく、有機半導体層を構成する有機半導体材料の種類に応じて適切な波長の真空紫外光を用いればよい。中でも、真空紫外光の波長は126nm〜193nmの範囲内、さらに172nmであることが好ましい。このような波長範囲の真空紫外光を用いることにより、有機半導体層を構成する有機半導体材料の種類に関わらず、有機半導体層を短時間でパターニングすることが可能になるからである。
また、真空紫外光の照射量としては、有機半導体層をエッチングできる範囲内であれば特に限定されるものではなく、有機半導体層を構成する有機半導体材料の種類や、真空紫外光の波長等によって適宜調整すればよい。
中でも、後者の方法を用いることが好ましい。その理由は次の通りである。すなわち、真空紫外光は指向性のない分散光であるため、レジスト層および有機半導体層の全面を同時に照射する方法では、例えば、大面積のレジスト層および有機半導体層に真空紫外光を照射する場合に、中央部と端部とで真空紫外光の照射量に差が生じてしまう可能性がある。しかしながら、レジスト層および有機半導体層の全面を順次に照射する方法によれば、たとえ大面積のレジスト層および有機半導体層に真空紫外光を照射する場合であっても、全面に対して均一に真空紫外光を照射することが容易になるからである。
上述の有機半導体素子の製造方法においては、通常、有機半導体層パターニング工程後に、ゲート絶縁層を形成する工程、ゲート電極を形成する工程、誘電体層を形成する工程および画素電極を形成する工程を有する。また、ゲート電極を形成する工程または画素電極を形成する工程と同時に、外部接続電極および外部接続端子を形成する工程が行われる。
なお、上述した各層を形成する工程に用いられる各層の形成方法については、既に説明したため、ここでの説明は省略する。
本発明の有機半導体素子の用途としては、例えば、TFT方式を用いる表示装置のTFTアレイ基板として用いることができる。このような表示装置としては例えば、液晶表示装置、電気泳動表示装置、有機EL表示装置等を挙げることができる。
基板として、ガラス基板を準備した。上記基板上の全面に銀を厚み40nmでスパッタ蒸着した。次に、銀スパッタ膜上にポジ型フォトレジストをスピンコートにて塗布してレジスト層を形成し、フォトマスクを用いた露光および現像工程を経て、レジスト層をパターニングした。次いで、エッチング処理を施して、レジスト層が形成されていない部位の銀スパッタ膜をエッチングした後、レジスト層を除去した。これにより、ソース電極、ドレイン電極およびデータ配線を形成した。
次に、大気下で、波長172nm、照度3mW/cm2の真空紫外線を60秒間照射し、レジスト層で覆われている部位以外の有機半導体層をエッチング除去し、有機半導体層のパターニングを行った。その後、レジスト層を除去した。
次に、遮光層上に紫外線感光性アクリル系樹脂をスピンコートしてパッシベーション層を形成し、フォトマスクを介した露光およびアルカリ現像工程を行い、パッシベーション層のパターニングを行った。この際、パッシベーション層に表示部用コンタクトホールが形成されるようにパターニングした。次いで、150℃のオーブンにて加熱硬化させ、膜厚4μmのパッシベーション層を形成した。
上記実施例におけるデータ配線と連続して外部接続配線および外部接続端子を銀で基材上に形成し、外部接続端子部が大気に露出するようにゲート絶縁層をパターニングした以外は、全て同様の手順でアクティブマトリクス基板を作製した。
2 … 基板
3 … ソース電極
4 … ドレイン電極
5 … データ配線
6 … 有機半導体層
7 … ゲート絶縁層
8 … ゲート電極
9 … 誘電体層
10 … 画素電極
11 … 表示部用コンタクトホール
21 … コンタクトホール
22 … 外部接続配線
31 … 外部接続端子
X … 表示部
Y … 配線部
Z … 外部接続部
Claims (3)
- 基板、
前記基板上に形成されたソース電極およびドレイン電極、
前記基板上に形成され前記ソース電極に電気的に接続されたデータ配線、
前記ソース電極および前記ドレイン電極の間のチャネル領域において、前記基板上に形成された有機半導体層、
前記ソース電極、前記ドレイン電極、前記データ配線および前記有機半導体層を覆うように形成されたゲート絶縁層、
前記ゲート絶縁層上に形成されたゲート電極、
前記ゲート電極上に形成された誘電体層、ならびに
前記誘電体層上に形成された画素電極、
を有する表示部と、
前記ゲート絶縁層を貫通し前記データ配線に達するコンタクトホール、および
前記ゲート絶縁層上に形成され前記コンタクトホール内で前記データ配線と接続された
外部接続配線、
を有する配線部と、
前記基板上に形成され、前記外部接続配線と接続された外部接続端子
を有する外部接続部と、
を有し、
前記データ配線が銀または銅を含む導電性材料であり、
前記外部接続配線および外部接続端子が、Ti、AlおよびMoの少なくとも一種を含む金属材料であることを特徴とする有機半導体素子。 - 前記ゲート電極または前記画素電極と、前記外部接続配線および前記外部接続端子とが同一の導電性材料を含むことを特徴とする請求項1または請求項2に記載の有機半導体素子。
- 有機半導体層が、前記ソース電極、前記ドレイン電極および前記データ配線を覆うように形成されていることを特徴とする請求項1または請求項2に記載の有機半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014121451A JP6435651B2 (ja) | 2014-06-12 | 2014-06-12 | 有機半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014121451A JP6435651B2 (ja) | 2014-06-12 | 2014-06-12 | 有機半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016001687A JP2016001687A (ja) | 2016-01-07 |
JP6435651B2 true JP6435651B2 (ja) | 2018-12-12 |
Family
ID=55077150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014121451A Expired - Fee Related JP6435651B2 (ja) | 2014-06-12 | 2014-06-12 | 有機半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6435651B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2019203200A1 (ja) * | 2018-04-17 | 2021-05-13 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、薄膜トランジスタアレイ多面付け基板、およびそれらの製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3231487B2 (ja) * | 1993-06-28 | 2001-11-19 | 株式会社東芝 | アクティブマトリクス型液晶表示装置 |
JP2004247533A (ja) * | 2003-02-14 | 2004-09-02 | Casio Comput Co Ltd | アクティブマトリックスパネル |
JP4522660B2 (ja) * | 2003-03-14 | 2010-08-11 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
KR100768199B1 (ko) * | 2006-01-02 | 2007-10-17 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치 |
JP5533050B2 (ja) * | 2009-04-23 | 2014-06-25 | セイコーエプソン株式会社 | 半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器 |
JP5810810B2 (ja) * | 2011-10-04 | 2015-11-11 | 大日本印刷株式会社 | トップゲート型アクティブマトリックス基板、およびその製造方法 |
JP2015092518A (ja) * | 2012-02-22 | 2015-05-14 | 富士フイルム株式会社 | 半導体素子、放射線検出器、及び半導体素子の製造方法 |
-
2014
- 2014-06-12 JP JP2014121451A patent/JP6435651B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016001687A (ja) | 2016-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4550030B2 (ja) | 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置 | |
US8598570B2 (en) | Organic transistor array, display device and method of fabricating display device | |
WO2017113467A1 (zh) | 一种coa基板及其制作方法 | |
US9865664B2 (en) | Thin film transistor array and manufacturing method of the same | |
JP5256676B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP5741832B2 (ja) | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置 | |
JP5655421B2 (ja) | 半導体装置、表示装置、および電子機器 | |
JP2009087996A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP2007335560A (ja) | 有機薄膜トランジスタ、表示装置、有機薄膜トランジスタの製造方法 | |
JP2015233044A (ja) | 有機半導体素子の製造方法および有機半導体素子 | |
JP2012038924A (ja) | 半導体装置、表示装置、および電子機器 | |
JP6435651B2 (ja) | 有機半導体素子 | |
JP2016001689A (ja) | 有機半導体素子 | |
WO2016098860A1 (ja) | 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法 | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
WO2015045287A1 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
JP6160361B2 (ja) | 有機半導体素子およびその製造方法 | |
JP6277625B2 (ja) | 有機半導体素子およびその製造方法 | |
JP5685932B2 (ja) | 薄膜トランジスタ | |
WO2015199120A1 (ja) | 積層配線部材の製造方法、半導体素子の製造方法、積層配線部材および半導体素子 | |
JP5181586B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
JP2010262007A (ja) | 表示装置および表示装置の製造方法 | |
JP5685933B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP5381244B2 (ja) | 薄膜トランジスタアレイの製造方法及び表示装置 | |
JP5205894B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6435651 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |