JP5685933B2 - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタ及び薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP5685933B2 JP5685933B2 JP2010291679A JP2010291679A JP5685933B2 JP 5685933 B2 JP5685933 B2 JP 5685933B2 JP 2010291679 A JP2010291679 A JP 2010291679A JP 2010291679 A JP2010291679 A JP 2010291679A JP 5685933 B2 JP5685933 B2 JP 5685933B2
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- organic semiconductor
- layer
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
系有機半導体材料を挙げることができる。なかでも本実施形態においては、ペンタセンまたはポリチオフェン類を好適に用いることができる。
また、ゲート電極140を設けるための好ましい成膜方法としては、高周波スパッタを挙げることができる。なお、通常のRFスパッタでは周波数として13.56MHzを用いるが、周波数として60MHzを用いることで、スパッタされた金属原子の電離度を増加させ、アスペクト比の大きい細い穴などに万遍なく且つ密着性良く成膜することが可能となる。このため、溝部165の側壁部に成膜に好適となる。
真空蒸着においては、蒸着源から成膜対象まで直線的に材料原子が飛来するため、穴の壁など蒸着源の影になっている部分に成膜されないからである。
導通部180が設けられた構成となっている。
1.実施例1
実施例1においては、トップゲート型構造を有する有機半導体トランジスタを備える薄膜トランジスタ素子を作製した。
(1)遮光層111の形成
まず、150mm×150mm×0.7mmのガラス基板上にスピンコート法で感光性樹脂製ブラックマトリックスを塗布した。プリベーク後、通常のフォトリソグラフィの方法でアイランド状にパターニングした。厚さは2um、寸法は60um□、OD値は3程度であった。
(2)平坦化層112の形成
カルド系樹脂溶液(固形分濃度:20wt%)を前記基板上にスピンコートした。このときのスピンコートは、800rpmで10sec保持させた。その後、基板を120℃で2分乾燥させた後、350mJ/cm2で全面露光した。120℃のオーブンで30分乾燥させた。平坦化層の膜厚は1μmであった。
(3)ソース電極120・ドレイン電極130の形成
金を真空蒸着により成膜し、通常のフォトリソグラフィーの方法によりソース電極・ドレイン電極形状にパターニングした。形成されたソース電極およびドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離(チャネル長)は5μmであった。
(4)有機半導体層150の形成
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた塗工液を、上記ソース、ドレイン電極間にインクジェット法により付与することにより、ソース電極およびドレイン電極の間(チャネル形成部位)とその周辺にパターン塗布した。なお、インクジェット法による塗布方向はソースおよびドレイン電極に対し垂直方向とした。その後、N2雰囲気下にてホットプレートで200℃、10分乾燥さ
せることにより、有機半導体層を形成した。形成された有機半導体層の膜厚は0.1μmであった。半導体は前述のブラックマトリックスのエッジ部から10um内側であった。(5)ゲート絶縁層160の形成
カルド系樹脂溶液(固形分濃度:20wt%)を前記基板上にスピンコートした。このときのスピンコートは、800rpmで10sec保持させた。その後、基板を100℃で2分乾燥させ、350mJ/cm2でパターン露光した。次に、露光部分のレジスト現像
を行い、その後、100℃のオーブンで30分乾燥させた。ゲート絶縁層は有機半導体層(チャネル形成部)上およびソース電極・ドレイン電極上に形成した。なお形成されたゲート絶縁層の膜厚は1μmであった。有機半導体層のエッジ部と前述のゲート絶縁層の溝部165との間の距離は5um、ソース電極・ドレイン電極と溝部との距離は5umであった。
(6)ゲート電極140の形成
アルミニウムをスパッタリングにより成膜し、通常のフォトリソグラフィーの方法によりパターニングした。ゲート絶縁層の溝部165の内側のエッジはゲート電極のエッジの5um内側にあった
(5)評価
作製した有機半導体層を有する薄膜トランジスタ素子のトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は1×10-5A以上、OFF電流は2×10-13A以下であった。また、蛍
光灯を照射しても閾値変動などの特性劣化は見られなかった。
溝部165を持つゲート絶縁層に代えて、溝部165を持たないゲート絶縁層を設ける以外は実施例1.と同じ。つまり、ゲート絶縁層をパターン露光せずに全面露光した。
(2)評価
初期特性はほぼ同じであったが、蛍光灯照射によって閾値変動が起こった。
110・・・基材
111・・・遮光層
112・・・平坦化層
120・・・ソース電極
130・・・ドレイン電極
140・・・ゲート電極
150・・・有機半導体層
160・・・ゲート絶縁層
165・・・溝部
170・・・層間絶縁層
180・・・ビアホール導通部
190・・・画素電極
Claims (7)
- 主面を有する基材と、
前記基材の前記主面に対する積層方向に配設され、黒色顔料を含んだ感光性樹脂よりなる遮光層と、
前記積層方向からみて、前記遮光層に含まれるように設けられる有機半導体層と、
前記有機半導体層と接触するように設けられ、互いに対向しチャネル領域を形成するソース電極及びドレイン電極と、
前記積層方向からみて、前記有機半導体層の外周において前記ソース電極と前記ドレイン電極と重畳しない位置に溝部が設けられたゲート絶縁層と、
前記積層方向からみて前記有機半導体層を含むように、前記ゲート絶縁層上及び前記溝部に設けられるゲート電極と、からなることを特徴とする薄膜トランジスタ。 - 前記遮光層と前記半導体との間には平坦化層が設けられることを特徴とする請求項1に記載の薄膜トランジスタ。
- 前記遮光層のOD値が1以上であることを特徴とする請求項1又は請求項2に記載の薄ランジスタ。
- 前記ゲート電極のOD値が1以上であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の薄膜トランジスタ。
- 前記主面と、前記ゲート電極が形成される前記ゲート絶縁層とがなす角をθとすると、θ<90°であることを特徴とする請求項1乃至請求項4のいずれか1項に記載の薄膜トランジスタ。
- 前記主面と、前記ゲート電極が形成される前記ゲート絶縁層とがなす角をθ、前記ゲート絶縁層の厚さをtとすると、前記溝部の幅Lの最小値はL=t×tan(90°−θ)×2により規定することを特徴とする請求項1乃至請求項5のいずれか1項に記載の薄膜トランジスタ。
- 主面を有する基材に、黒色顔料を含んだ感光性樹脂よりなる遮光層を形成する工程と、
互いに対向しチャネル領域を形成するソース電極及びドレイン電極を設ける工程と、
積層方向からみて、前記遮光層に含まれるように、前記ソース電極及び前記ドレイン電極と接触する有機半導体層を設ける工程と、
前記有機半導体層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層に、前記積層方向からみて、前記有機半導体層の外周において前記ソース電極と前記ドレイン電極と重畳しない位置に溝部を設ける工程と、
前記積層方向からみて前記半導体層を含むように、前記ゲート絶縁層上及び前記溝部にゲート電極を形成する工程と、からなることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010291679A JP5685933B2 (ja) | 2010-12-28 | 2010-12-28 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010291679A JP5685933B2 (ja) | 2010-12-28 | 2010-12-28 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012138550A JP2012138550A (ja) | 2012-07-19 |
JP5685933B2 true JP5685933B2 (ja) | 2015-03-18 |
Family
ID=46675717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010291679A Expired - Fee Related JP5685933B2 (ja) | 2010-12-28 | 2010-12-28 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5685933B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017028165A (ja) * | 2015-07-24 | 2017-02-02 | ソニー株式会社 | 表示装置および撮像装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05273539A (ja) * | 1992-03-25 | 1993-10-22 | Sanyo Electric Co Ltd | 液晶表示装置 |
JPH10173195A (ja) * | 1996-12-12 | 1998-06-26 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
JP3551778B2 (ja) * | 1998-09-07 | 2004-08-11 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器 |
JP2008191517A (ja) * | 2007-02-07 | 2008-08-21 | Seiko Epson Corp | 電気光学装置用基板及び電気光学装置、並びに電子機器 |
JP5245333B2 (ja) * | 2007-09-10 | 2013-07-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP2011071476A (ja) * | 2009-08-25 | 2011-04-07 | Canon Inc | 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法 |
-
2010
- 2010-12-28 JP JP2010291679A patent/JP5685933B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012138550A (ja) | 2012-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4550030B2 (ja) | 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置 | |
US20120211737A1 (en) | Manufacturing method of semiconductor device | |
US8546197B2 (en) | Thin film transistor, method of manufacturing the same, and electronic device | |
EP3166156B1 (en) | Organic thin film transistor and preparation method thereof, array substrate and preparation method thereof, display device | |
JP2007071928A (ja) | 液晶表示装置 | |
JP5396734B2 (ja) | 有機半導体素子、有機半導体素子の製造方法、および表示装置 | |
JP5741832B2 (ja) | アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置 | |
JP5055849B2 (ja) | 表示装置、有機薄膜トランジスタの製造方法 | |
JP2010224403A (ja) | アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器 | |
KR20060105576A (ko) | 반도체 장치, 전자 기기, 반도체 장치의 제조 방법, 및전자 기기의 제조 방법 | |
JP5685933B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
JP2015233044A (ja) | 有機半導体素子の製造方法および有機半導体素子 | |
US20180061892A1 (en) | Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate | |
JP5685932B2 (ja) | 薄膜トランジスタ | |
JP2015041642A (ja) | 電子デバイス、画像表示装置、及び、画像表示装置を構成する基板 | |
JP2016001689A (ja) | 有機半導体素子 | |
JP6435651B2 (ja) | 有機半導体素子 | |
JP6160361B2 (ja) | 有機半導体素子およびその製造方法 | |
JP6277625B2 (ja) | 有機半導体素子およびその製造方法 | |
JP2016163029A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置 | |
JP2010262007A (ja) | 表示装置および表示装置の製造方法 | |
TWI646668B (zh) | Thin film transistor array, manufacturing method thereof, and image display device | |
JP2013074191A (ja) | 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置 | |
KR101785916B1 (ko) | 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5685933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |