JP6430348B2 - シングルエンドのキャパシタンスが低減された電圧制御発振器 - Google Patents
シングルエンドのキャパシタンスが低減された電圧制御発振器 Download PDFInfo
- Publication number
- JP6430348B2 JP6430348B2 JP2015173626A JP2015173626A JP6430348B2 JP 6430348 B2 JP6430348 B2 JP 6430348B2 JP 2015173626 A JP2015173626 A JP 2015173626A JP 2015173626 A JP2015173626 A JP 2015173626A JP 6430348 B2 JP6430348 B2 JP 6430348B2
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- terminal
- inductor
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000004891 communication Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 206010012586 Device interaction Diseases 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
103 一次段
104 一次インダクタ
105 二次段
106 二次インダクタ
108 ゲイン段
110 キャパシタバンク
112 供給ノード
114a,b 出力ノード
116 バラクタ
118 スイッチドキャパシタ
120 スイッチ
122a 第1のトランジスタ
122b 第2のトランジスタ
124,130 第1の端子
126,132 第2の端子
128 ソースは接地端子
200 システム
204 プロセッサ
208 システム制御ロジック
212 システムメモリ
216 ストレージ
220 ネットワークインターフェース
222 無線トランシーバ
232 I/Oデバイス
Claims (20)
- 無線通信のための回路であって、
無線通信ネットワークを介してキャリア周波数により無線通信信号を送信又は受信する無線トランシーバと、
前記無線トランシーバへ結合される電圧制御発振器と
を有し、
前記電圧制御発振器は、
巻数が同じである一次インダクタ及び二次インダクタを有し、該二次インダクタが前記一次インダクタへ誘導結合されるよう構成される変圧器と、
前記二次インダクタへ結合され、前記電圧制御発振器の総キャパシタンスの大部分を提供するキャパシタバンクと、
前記一次インダクタへ結合され、供給信号を受信し、前記電圧制御発振器の共振周波数と略等しい周波数を有して前記二次インダクタの両端で出力信号を生成すように前記一次インダクタにおいて電流を駆動するゲイン段と
を有し、
前記一次インダクタは、第1端子及び第2端子を有し、
前記二次インダクタは、第3端子及び第4端子を有し、
前記ゲイン段は、第1ドレイン及び第1ゲートを備える第1トランジスタと、第2ドレイン及び第2ゲートを備える第2トランジスタとを有し、
前記第1ドレインは、前記第1端子へ結合され、
前記第2ドレインは、前記第2端子へ結合され、
前記第1ゲートは、前記第4端子へ結合され、
前記第2ゲートは、前記第3端子へ結合される、
回路。 - 前記無線トランシーバは、前記無線通信信号を送信し、
前記出力信号の周波数は、キャリア周波数に対応する、
請求項1に記載の回路。 - 前記電圧制御発振器は、前記ゲイン段へ結合される1つ以上のバラクタを更に有し、該1つ以上のバラクタは、前記一次インダクタと並列に結合され、前記供給信号を受信する、
請求項1に記載の回路。 - 前記キャパシタバンクは、複数のスイッチを有し、該複数のスイッチのうちの個々のスイッチは、前記キャパシタバンクの1つ以上のキャパシタを選択的に前記二次インダクタと並列に結合するように該1つ以上のキャパシタへ結合される、
請求項1に記載の回路。 - 前記一次インダクタはセンタータップを有する、
請求項1に記載の回路。 - 前記キャパシタバンクは、前記供給信号とは異なる制御信号を受信し、該制御信号は、前記キャパシタバンクのキャパシタンスを制御する、
請求項1に記載の回路。 - 前記一次インダクタ及び前記二次インダクタは、巻数が2である、
請求項1に記載の回路。 - 前記一次インダクタにおいて前記ゲイン段によって駆動される前記電流は、差動電流である、
請求項1に記載の回路。 - 無線通信のための集積回路であって、
無線通信ネットワークを介してキャリア周波数により無線通信信号を送信又は受信する無線トランシーバと、
前記無線トランシーバへ結合され、出力周波数により出力信号を供給し、該出力信号の周波数が前記キャリア周波数に対応する電圧制御発振器と
を有し、
前記電圧制御発振器は、
一次インダクタ及び二次インダクタを有し、該二次インダクタが前記一次インダクタへ誘導結合されるよう構成される変圧器と、
前記一次インダクタへ結合され、前記二次インダクタの出力端子で前記出力信号を生じさせるゲイン段と、
前記二次インダクタへ結合され、前記電圧制御発振器の総キャパシタンスの大部分を提供するキャパシタバンクと
を有し、
前記一次インダクタは、第1端子及び第2端子を有し、
前記二次インダクタは、第3端子及び第4端子を有し、
前記ゲイン段は、第1ドレイン及び第1ゲートを備える第1トランジスタと、第2ドレイン及び第2ゲートを備える第2トランジスタとを有し、
前記第1ドレインは、前記第1端子へ結合され、
前記第2ドレインは、前記第2端子へ結合され、
前記第1ゲートは、前記第4端子へ結合され、
前記第2ゲートは、前記第3端子へ結合される、
集積回路。 - 前記ゲイン段は、供給信号を受信し、
前記キャパシタバンクは、前記供給信号とは異なる制御信号を受信し、該制御信号は、前記キャパシタバンクのキャパシタンスを制御する、
請求項9に記載の集積回路。 - 前記一次インダクタ及び前記二次インダクタは、巻数が同じである、
請求項9に記載の集積回路。 - 前記出力周波数は、前記キャリア周波数と略等しい、
請求項9乃至11のうちいずれか一項に記載の集積回路。 - 前記ゲイン段は、一対の交差結合トランジスタを有する、
請求項9乃至11のうちいずれか一項に記載の集積回路。 - 複数のアンテナと、
プロセッサと、
前記プロセッサ及び前記複数のアンテナと結合され、MIMOインターフェースを提供するネットワークインターフェースと
を有し、
前記ネットワークインターフェースは、
前記アンテナのうちの1つ以上を用いて無線通信ネットワークを介してキャリア周波数により無線通信信号を送信又は受信する無線トランシーバと、
前記無線トランシーバへ結合され、出力周波数により出力信号を供給し、該出力信号の周波数が前記キャリア周波数に対応する電圧制御発振器と
を有し、
前記電圧制御発振器は、
一次インダクタ及び二次インダクタを有し、該二次インダクタが前記一次インダクタへ誘導結合されるよう構成される変圧器と、
前記二次インダクタへ結合され、前記電圧制御発振器の総キャパシタンスの大部分を提供するキャパシタバンクであって、該キャパシタバンクのキャパシタンスを制御する制御信号を受信する前記キャパシタバンクと、
前記一次インダクタへ結合され、前記制御信号とは異なる供給信号を受信し、前記二次インダクタの両端で前記出力信号を生成すように前記一次インダクタにおいて差動電流を駆動するゲイン段と
を有し、
前記一次インダクタは、第1端子及び第2端子を有し、
前記二次インダクタは、第3端子及び第4端子を有し、
前記ゲイン段は、第1ドレイン及び第1ゲートを備える第1トランジスタと、第2ドレイン及び第2ゲートを備える第2トランジスタとを有し、
前記第1ドレインは、前記第1端子へ結合され、
前記第2ドレインは、前記第2端子へ結合され、
前記第1ゲートは、前記第4端子へ結合され、
前記第2ゲートは、前記第3端子へ結合される、
コンピュータ装置。 - 前記プロセッサへ結合されるタッチスクリーンディスプレイを更に有する
請求項14に記載のコンピュータ装置。 - 前記プロセッサへ結合される電源インターフェースと、
前記プロセッサへ結合されるハードディスクドライブと
を更に有する請求項14に記載のコンピュータ装置。 - 前記プロセッサへ結合される電源インターフェースと、
前記プロセッサへ結合される不揮発性メモリポートと
を更に有する請求項14に記載のコンピュータ装置。 - 前記出力周波数は、前記キャリア周波数と略等しい、
請求項14乃至17のうちいずれか一項に記載のコンピュータ装置。 - プロセッサと、
前記プロセッサへ結合されるシステムメモリと、
前記プロセッサへ結合される電源インターフェースと、
前記プロセッサへ結合されるオーディオコネクタと、
前記プロセッサと結合されるネットワークインターフェースと
を有し、
前記ネットワークインターフェースは、
1つ以上のアンテナを用いて無線通信ネットワークを介してキャリア周波数により無線通信信号を送信又は受信する無線トランシーバと、
前記無線トランシーバへ結合され、出力周波数により出力信号を供給し、該出力信号の周波数が前記キャリア周波数に対応する電圧制御発振器と
を有し、
前記電圧制御発振器は、
一次インダクタ及び二次インダクタを有し、該二次インダクタが前記一次インダクタへ誘導結合されるよう構成される変圧器と、
前記二次インダクタへ結合され、前記電圧制御発振器の総キャパシタンスの大部分を提供するキャパシタバンクであって、該キャパシタバンクのキャパシタンスを制御する制御信号を受信する前記キャパシタバンクと、
前記一次インダクタへ結合され、前記制御信号とは異なる供給信号を受信し、前記二次インダクタの両端で前記出力信号を生成すように前記一次インダクタにおいて差動電流を駆動するゲイン段と
を有し、
前記一次インダクタは、第1端子及び第2端子を有し、
前記二次インダクタは、第3端子及び第4端子を有し、
前記ゲイン段は、第1ドレイン及び第1ゲートを備える第1トランジスタと、第2ドレイン及び第2ゲートを備える第2トランジスタとを有し、
前記第1ドレインは、前記第1端子へ結合され、
前記第2ドレインは、前記第2端子へ結合され、
前記第1ゲートは、前記第4端子へ結合され、
前記第2ゲートは、前記第3端子へ結合される、
無線通信システム。 - 前記出力周波数は、前記キャリア周波数と略等しい、
請求項19に記載の無線通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015173626A JP6430348B2 (ja) | 2015-09-03 | 2015-09-03 | シングルエンドのキャパシタンスが低減された電圧制御発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015173626A JP6430348B2 (ja) | 2015-09-03 | 2015-09-03 | シングルエンドのキャパシタンスが低減された電圧制御発振器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014545873A Division JP6357105B2 (ja) | 2011-12-19 | 2011-12-19 | シングルエンドのキャパシタンスが低減された電圧制御発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015228702A JP2015228702A (ja) | 2015-12-17 |
JP6430348B2 true JP6430348B2 (ja) | 2018-11-28 |
Family
ID=54885887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015173626A Active JP6430348B2 (ja) | 2015-09-03 | 2015-09-03 | シングルエンドのキャパシタンスが低減された電圧制御発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6430348B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102387572B1 (ko) | 2017-04-20 | 2022-04-18 | 삼성전자주식회사 | 무선 통신 장치 및 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135829A (ja) * | 2004-11-09 | 2006-05-25 | Renesas Technology Corp | 可変インダクタ並びにそれを用いた発振器及び情報機器 |
US7245190B2 (en) * | 2005-02-14 | 2007-07-17 | Stmicroelectronics S.R.L. | Transformer-based VCO for both phase noise and tuning range improvement in bipolar technology |
JP5027472B2 (ja) * | 2005-11-09 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 発振器およびそれを用いた情報機器 |
JP2007174552A (ja) * | 2005-12-26 | 2007-07-05 | Renesas Technology Corp | 発振回路およびそれを内蔵した半導体集積回路 |
DE102007022999A1 (de) * | 2007-05-15 | 2008-11-27 | Atmel Duisburg Gmbh | Oszillator |
WO2009041868A1 (en) * | 2007-09-25 | 2009-04-02 | Telefonaktiebolaget Lm Ericsson (Publ) | An improved hartley voltage controlled oscillator |
US20090327346A1 (en) * | 2008-06-30 | 2009-12-31 | Nokia Corporation | Specifying media content placement criteria |
US8135436B2 (en) * | 2009-03-13 | 2012-03-13 | Intel Mobile Communications GmbH | Mobile radio communication devices and methods for controlling a mobile radio communication device |
EP2795790B1 (en) * | 2011-12-19 | 2020-06-03 | Intel Corporation | Voltage-controlled oscillator with reduced single-ended capacitance |
-
2015
- 2015-09-03 JP JP2015173626A patent/JP6430348B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015228702A (ja) | 2015-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6357105B2 (ja) | シングルエンドのキャパシタンスが低減された電圧制御発振器 | |
US9046552B2 (en) | On-die trim-able passive components for high volume manufacturing | |
US9953986B2 (en) | Method and apparatus for improving read margin for an SRAM bit-cell | |
JP5881855B2 (ja) | 多相電圧制御発振器 | |
US8710900B2 (en) | Methods and apparatus for voltage selection for a MOSFET switch device | |
EP2884494B1 (en) | Techniques to boost word-line voltage using parasitic capacitances | |
US20190007033A1 (en) | Tunnel field-effect transistor (tfet) based high-density and low-power sequential | |
US7362192B1 (en) | Low noise voltage-controlled oscillator | |
JP6430348B2 (ja) | シングルエンドのキャパシタンスが低減された電圧制御発振器 | |
US8970454B2 (en) | Level shifter, system-on-chip including the same, and multimedia device including the same | |
KR20120051562A (ko) | 레벨 변환기, 그것을 포함하는 시스템-온-칩, 그리고 그것을 포함하는 멀티미디어 장치 | |
JP2005312004A (ja) | 半導体集積回路及び周波数変調装置 | |
US9621163B2 (en) | Current steering level shifter | |
KR101478949B1 (ko) | 트랜스포머와 전류 재사용 방식을 사용한 암스트롱 및 암스트롱 콜핏츠 전압 제어 발진기 | |
US20130271227A1 (en) | Self-biased oscillator | |
US20160241229A1 (en) | Leakage current-based delay circuit | |
US9190987B2 (en) | Latch apparatus and applications thereof | |
KR20170084971A (ko) | 신호를 송수신하기 위한 장치 및 방법 | |
KR101693983B1 (ko) | 캐패시티브 디바이딩을 이용한 전압 제어 발진기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6430348 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |