JP6416142B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6416142B2
JP6416142B2 JP2016048997A JP2016048997A JP6416142B2 JP 6416142 B2 JP6416142 B2 JP 6416142B2 JP 2016048997 A JP2016048997 A JP 2016048997A JP 2016048997 A JP2016048997 A JP 2016048997A JP 6416142 B2 JP6416142 B2 JP 6416142B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor region
insulating
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016048997A
Other languages
English (en)
Other versions
JP2017163122A (ja
Inventor
俊亮 加藤
俊亮 加藤
川口　雄介
雄介 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2016048997A priority Critical patent/JP6416142B2/ja
Priority to US15/252,210 priority patent/US10236377B2/en
Publication of JP2017163122A publication Critical patent/JP2017163122A/ja
Application granted granted Critical
Publication of JP6416142B2 publication Critical patent/JP6416142B2/ja
Priority to US16/230,351 priority patent/US10763359B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などの半導体装置は、電力変換等の用途に用いられる。半導体装置のオン抵抗は、低いことが望ましい。
特開２０１５−２２５９７６号公報
本発明が解決しようとする課題は、オン抵抗を低減できる半導体装置を提供することである。
実施形態に係る半導体装置は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、第１絶縁部と、ゲート電極と、第１電極と、第１金属層と、第１絶縁層と、第２金属層と、第１接続部と、を有する。
前記第２半導体領域は、前記第１半導体領域の上に設けられている。
前記第３半導体領域は、前記第２半導体領域の上に設けられている。
前記第１絶縁部は、前記第３半導体領域の上面から前記第１半導体領域へ延びている。
前記ゲート電極は、前記第１絶縁部中に設けられ、かつ前記第１電極を環状に囲い、前記第１絶縁部を介して前記第２半導体領域と向かい合うように設けられている。
前記第１電極は、前記第１絶縁部中に設けられ、前記第１半導体領域から前記第３半導体領域へ延びている。
前記第１金属層は、前記第３半導体領域上面と前記第１絶縁部上面と前記第１電極上面とに接して覆うように設けられ、前記環状のゲート電極の一部上に第１開口を有する。
前記第１絶縁層は、前記第１金属層の上に設けられている。
前記第２金属層は、前記第１絶縁層の上に設けられている。
前記第１接続部は、前記第１絶縁層中に設けられ、前記第１開口を通して前記第２金属層と前記ゲート電極とを接続している。
第１実施形態に係る半導体装置を表す平面図である。 第１実施形態に係る半導体装置を表す平面図である。 図２の部分Ａを拡大した平面図である。 図３のＢ−Ｂ’断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態に係る半導体装置の製造工程を表す工程断面図である。 第１実施形態の第１変形例に係る半導体装置の一部を表す断面図である。 第１実施形態の第２変形例に係る半導体装置の一部を表す断面図である。 第２実施形態に係る半導体装置を表す平面図である。 第２実施形態に係る半導体装置を表す平面図である。 図１１のＡ−Ａ’断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、ＸＹＺ直交座標系を用いる。ｎ−形半導体領域１からｐ形ベース領域２に向かう方向をＺ方向（第１方向）とし、Ｚ方向に対して垂直な方向であって相互に直交する２方向をＸ方向（第３方向）及びＹ方向（第２方向）とする。
以下の説明において、ｎ＋、ｎ−及びｐの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」および「−」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「−」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
（第１実施形態）
図１〜図３を用いて、第１実施形態に係る半導体装置の一例について説明する。
図１および図２は、第１実施形態に係る半導体装置１００を表す平面図である。
図３は、図２の部分Ａを拡大した平面図である。
図４は、図３のＢ−Ｂ’断面図である。
なお、図２および図３では、半導体装置１００の内部構造を説明するために、ソース電極２１、絶縁層３１、ゲートパッド２２、絶縁層３２、およびソースパッド２３のそれぞれの一部を省略されている。
また、図２では、ソース電極２１が有する開口ＯＰ１およびゲートパッド２２が有する開口ＯＰ２が省略されている。
図３では、ソース電極２１およびゲートパッド２２の下に設けられたゲート電極１０、ＦＰ電極１１、および絶縁部１２が破線で表されている。
半導体装置１００は、ＭＯＳＦＥＴである。
図１〜図４に表すように、半導体装置１００は、ｎ−形（第１導電形）半導体領域１（第１半導体領域）、ｐ形（第２導電形）ベース領域２（第２半導体領域）、ｎ＋形ソース領域３（第３半導体領域）、ｎ＋形ドレイン領域４、ゲート電極１０、フィールドプレート電極（以下、ＦＰ電極という）１１（第１電極）、絶縁部１２（第１絶縁部）、ドレイン電極２０、ソース電極２１（第１金属層）、ゲートパッド２２（第２金属層）、ソースパッド２３（第３金属層）、絶縁層３１（第１絶縁層）、絶縁層３２（第２絶縁層）、プラグ４１（第１接続部）、およびプラグ４２（第２接続部）を有する。
図１に表すように、半導体装置１００の上面には、ゲートパッド２２の一部およびソースパッド２３が露出している。ゲートパッド２２の他の部分は、絶縁層３２およびソースパッド２３に覆われている。
図２に表すように、絶縁層３１は、ゲートパッド２２の下に設けられ、ソース電極２１は、絶縁層３１の下に設けられている。そして、ソース電極２１の下には、Ｘ方向およびＹ方向に並べられた複数のゲート電極１０および複数のＦＰ電極１１が設けられている。
図２および図３に表すように、ゲート電極１０およびＦＰ電極１１は、絶縁部１２に囲まれている。また、ゲート電極１０は、環状に設けられており、ＦＰ電極１１は、ゲート電極１０の内側に設けられている。
図３に表すように、ソース電極２１は、複数の開口ＯＰ１（第１開口）を有する。開口ＯＰ１は、ゲート電極１０の一部の上に形成されている。
ゲートパッド２２は、複数の開口ＯＰ２（第２開口）を有する。開口ＯＰ２は、開口ＯＰ１とＺ方向において重ならないように、例えばｎ＋形ソース領域３の上に形成されている。また、開口ＯＰ２の幅（Ｘ方向またはＹ方向における寸法）は、開口ＯＰ１の幅よりも広い。
図４に表すように、半導体装置１００の下面には、ドレイン電極２０が設けられている。
ｎ＋形ドレイン領域４は、ドレイン電極２０の上に設けられ、ドレイン電極２０と電気的に接続されている。
ｎ−形半導体領域１は、ｎ＋形ドレイン領域４の上に設けられている。
ｐ形ベース領域２は、ｎ−形半導体領域１の上に設けられている。
ｎ＋形ソース領域３は、ｐ形ベース領域２の上に設けられている。
絶縁部１２は、ｎ−形半導体領域１の上に設けられ、ｐ形ベース領域２およびｎ＋形ソース領域３に囲まれている。
ゲート電極１０は、Ｘ方向およびＹ方向において、ｐ形ベース領域２と並んでいる。
ＦＰ電極１１は、ゲート電極１０よりも下方に向かって延びている。ＦＰ電極１１の一部は、Ｘ方向およびＹ方向において、ｎ−形半導体領域１の一部と並んでいる。
ゲート電極１０とＦＰ電極１１との間には、絶縁部１２の一部が設けられ、これらの電極は電気的に分離されている。
ソース電極２１は、ｎ＋形ソース領域３および絶縁部１２の上に設けられ、ｎ＋形ソース領域３およびＦＰ電極１１と電気的に接続されている。
ソース電極２１の上には、上述した通り、絶縁層３１、ゲートパッド２２、絶縁層３２、およびソースパッド２３が、この順で積層されている。
プラグ４１は、絶縁層３１中に設けられ、ソース電極２１の開口ＯＰ１を通してゲートパッド２２とゲート電極１０とを接続している。
プラグ４２は、絶縁層３１中および絶縁層３２中に設けられ、ゲートパッド２２の開口ＯＰ２を通してソースパッド２３とソース電極２１とを接続している。
ここで、半導体装置１００の動作について説明する。
ドレイン電極２０に、ソース電極２１に対して正の電圧が印加された状態で、ゲート電極１０に閾値以上の電圧が印加されると、半導体装置がオン状態となる。このとき、ｐ形ベース領域２の絶縁部１２近傍の領域にチャネル（反転層）が形成される。
その後、ゲート電極１０に印加される電圧が閾値未満になると、チャネルが消滅し、半導体装置がオフ状態となる。
半導体装置がオフ状態のときは、ＦＰ電極１１とドレイン電極２０との間の電位差により、絶縁部１２とｎ−形半導体領域１との界面からｎ−形半導体領域１に向けて空乏層が広がる。絶縁部１２とｎ−形半導体領域１との界面から広がるこの空乏層により、半導体装置の耐圧を高めることができる。あるいは、半導体装置の耐圧が向上した分、ｎ−形半導体領域１におけるｎ形不純物濃度を高め、半導体装置のオン抵抗を低減することができる。
次に、各構成要素の材料の一例を説明する。
ｎ＋形ドレイン領域４、ｎ−形半導体領域１、ｐ形ベース領域２、およびｎ＋形ソース領域３は、半導体材料として、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を含む。半導体材料としてシリコンが用いられる場合、半導体材料に添加されるｎ形不純物としては、ヒ素、リン、またはアンチモンを用いることができる。ｐ形不純物としては、ボロンを用いることができる。
ゲート電極１０およびＦＰ電極１１は、ポリシリコンなどの導電材料を含む。
絶縁部１２、絶縁層３１、および絶縁層３２は、酸化シリコンや窒化シリコンなどの絶縁材料を含む。
ドレイン電極２０、ソース電極２１、ゲートパッド２２、およびソースパッド２３は、アルミニウムなどの金属を含む金属層である。
プラグ４１および４２は、チタンやタングステンなどの金属を含む。あるいは、プラグ４１および４２は、チタンやタングステンを含む部分と、アルミニウムを含む部分と、が積層された構造を有していてもよい。
次に、図５〜図７を用いて、第１実施形態に係る半導体装置１００の製造方法の一例について説明する。
図５〜図７は、第１実施形態に係る半導体装置１００の製造工程を表す工程断面図である。
まず、ｎ＋形半導体層４ａと、ｎ−形半導体層１ａと、を有する半導体基板を用意する。次に、ｎ−形半導体層１ａの表面にｐ形不純物をイオン注入し、ｐ形ベース領域２を形成する。続いて、ｐ形ベース領域２を貫通する複数の開口を形成する。
次に、これらの開口の内壁に沿って絶縁層ＩＬ１を形成する。続いて、絶縁層ＩＬ１の上に導電層を形成する。この導電層をエッチバックすることで、図５（ａ）に表すように、それぞれの開口の内側にＦＰ電極１１を形成する。
次に、ＦＰ電極１１上部の周りの絶縁層ＩＬ１を除去する。これにより、ＦＰ電極１１の上部および半導体層の表面が露出する。続いて、図５（ｂ）に表すように、熱酸化により、これらの露出した部分に絶縁層ＩＬ２を形成する。
次に、絶縁層ＩＬ２の上に導電層を形成し、この導電層をエッチバックすることで、ＦＰ電極１１の上部の周りにゲート電極１０を形成する。続いて、熱酸化を行うことで、ゲート電極１０の上面に絶縁層ＩＬ３を形成する。続いて、図６（ａ）に表すように、ｐ形ベース領域２の表面にｎ形不純物をイオン注入し、ｎ＋形ソース領域３を形成する。
次に、絶縁層ＩＬ２の一部を除去し、ｎ＋形ソース領域３およびＦＰ電極１１の上面を露出させる。続いて、これらの上に金属層を形成する。この金属層をパターニングすることで、図６（ｂ）に表すように、複数の開口ＯＰ１を有するソース電極２１が形成される。
次に、ソース電極２１の上に絶縁層３１を形成し、絶縁層３１に複数の開口を形成する。絶縁層３１に形成された開口を通して、ゲート電極１０の上面およびソース電極２１の上面が露出する。続いて、絶縁層３１に形成された開口を金属材料で埋め込む。これにより、プラグ４１と、プラグ４２の一部と、が形成される。続いて、絶縁層３１の上に金属層を形成する。この金属層をパターニングすることで、図７（ａ）に表すように、複数の開口ＯＰ２を有するゲートパッド２２と、プラグ４２の他の一部と、が形成される。
次に、ゲートパッド２２の上に絶縁層３２を形成し、絶縁層３２に複数の開口を形成する。続いて、絶縁層３２に形成された開口を金属材料で埋め込む。これにより、絶縁層３１中および３２中にプラグ４２が形成される。続いて、絶縁層３２の上に金属層を形成する。この金属層をパターニングすることで、図７（ｂ）に表すように、ソースパッド２３が形成される。
次に、ｎ＋形半導体層４ａが所定の厚みになるまで、ｎ＋形半導体層４ａの裏面を研削する。その後、ｎ＋形半導体層４ａの裏面にドレイン電極２０を形成することで、図１〜図４に表す半導体装置１００が得られる。
なお、図５〜図７に表した製造方法の一例では、複数の金属層がＺ方向に積層されることで、プラグ４２が形成されている。しかし、この方法に限らず、プラグ４２は、絶縁層３２を形成した後に、絶縁層３１および３２を貫通する開口を形成し、この開口を金属材料で埋め込むことで、形成されてもよい。
ここで、本実施形態による作用および効果について説明する。
本実施形態に係る半導体装置では、複数のゲート電極１０が、Ｘ方向およびＹ方向に配列され、各ゲート電極１０が、絶縁部１２を介してｐ形ベース領域２に囲まれている。半導体装置がこのような構成を有する場合、ゲート電極１０に電圧を印加すると、絶縁部１２の周りのｐ形ベース領域２に、環状にチャネルが形成される。このため、ゲート電極１０が、Ｘ方向またはＹ方向に一方向に延びている場合に比べて、半導体装置の単位面積当たりのチャネルの面積（チャネル密度）を向上させることができる。
また、本実施形態に係る半導体装置では、ＦＰ電極１１が設けられており、ｎ−形半導体領域１における空乏化が促進されるため、半導体装置の耐圧を維持しつつ、ｎ−形半導体領域１におけるｎ形不純物濃度を高めることができる。
加えて、ＦＰ電極１１は、ゲート電極１０の内側に設けられており、これらの２つの電極が絶縁部１２に囲まれている。このような構造を採用することで、ゲート電極１０およびＦＰ電極１１を、別個の絶縁部中に設けた場合に比べて、ゲート電極１０およびＦＰ電極１１をより高密度に設けることができ、半導体装置のチャネル密度をさらに向上させることができる。
すなわち、本実施形態によれば、ｎ−形半導体領域１におけるｎ形不純物濃度を高め、かつ半導体装置のチャネル密度を向上させることができ、半導体装置のオン抵抗を低減することが可能である。
また、ゲート電極１０を、ＦＰ電極１１の周りに環状に設けることで、ゲート電極１０を、図５〜図７の製造工程で表したように、ＦＰ電極１１が形成された位置に対して、自己整合的に形成することができる。
このため、本実施形態に係る半導体装置およびその製造方法によれば、製造過程における、ゲート電極１０とＦＰ電極１１との相対的な位置のずれを抑制し、半導体装置の歩留まりを向上させることが可能である。
さらに、ｎ＋形ソース領域３の上にソース電極２１を設け、ｎ＋形ソース領域３とソース電極２１とを接続することで、ソースパッド２３とｎ＋形ソース領域３とをプラグによって直接接続した場合に比べて、ソース電位に接続された金属層と、ｎ＋形ソース領域３と、の間の接触面積を大きくすることができる。接触面積を大きくすることで、ｐ形ベース領域２およびｎ＋形ソース領域３における電流密度の偏りが緩和され、半導体装置がオン状態のときに、半導体装置により大きな電流を流すことが可能となる。
また、本実施形態に係る半導体装置では、ゲートパッド２２とソースパッド２３とが積層され、プラグ４１を介してゲートパッド２２とゲート電極１０とを接続し、プラグ４２を介してソースパッド２３とＦＰ電極１１とを接続している。このような構造を採用することで、ゲート電極１０およびＦＰ電極１１がＸ方向およびＹ方向に複数設けられている場合であっても、ゲートパッド２２とゲート電極１０との接続およびソースパッド２３とＦＰ電極１１との接続を容易に行うことができる。
（第１変形例）
図８は、第１実施形態の第１変形例に係る半導体装置１１０の一部を表す断面図である。
図８に表すように、半導体装置１１０では、ソース電極２１が設けられていない。
また、絶縁層３１中および絶縁層３２中には、プラグ４２に加えてプラグ４３が設けられている。
ゲートパッド２２は、複数の開口ＯＰ２および複数の開口ＯＰ３を有する。
プラグ４２は、開口ＯＰ２を通して、ソースパッド２３とｎ＋形ソース領域３とを直接接続している。また、プラグ４３は、開口ＯＰ３を通して、ソースパッド２３とＦＰ電極１１とを直接接続している。
本変形例に係る半導体装置では、ソース電極２１が設けられていないため、半導体装置１００に比べて、ソース電位に接続された金属層と、ゲート電位に接続された金属層と、の対向面積を小さくすることができる。
このため、本変形例によれば、半導体装置１００に比べて、ゲート・ソース間の容量を低減し、半導体装置のスイッチング時間を短縮することができる。
（第２変形例）
図９は、第１実施形態の第２変形例に係る半導体装置１２０の一部を表す断面図である。
図９に表すように、半導体装置１２０では、ゲート電極１０とＦＰ電極１１とが一体に設けられている。すなわち、半導体装置１００では、ＦＰ電極１１がソース電位に接続されていたのに対して、半導体装置１２０では、ＦＰ電極１１がゲート電位に接続されている。
この場合でも、半導体装置がオフ状態のときには、ドレイン電極２０とゲート電極１０との間の電位差により、絶縁部１２とｎ−形半導体領域１との界面からｎ−形半導体領域１に向けて空乏層が広がる。
このため、本変形例によっても、半導体装置１００と同様に、ｎ−形半導体領域１におけるｎ形不純物濃度を高め、かつ半導体装置のチャネル密度を向上させることができ、半導体装置のオン抵抗を低減することができる。
（第２実施形態）
図１０および図１１は、第２実施形態に係る半導体装置２００を表す平面図である。
図１２は、図１１のＡ−Ａ’断面図である。
なお、図１０では、絶縁層３２およびソースパッド２３の一部が省略されている。
図１１では、ソース電極２１、絶縁層３１、絶縁層３２、およびソースパッド２３の一部が省略され、ゲートパッド２２が破線で表されている。
図１０に表すように、本実施形態に係る半導体装置２００では、ゲートパッド２２のソースパッド２３に覆われた部分が、格子状に設けられている。
より具体的には、ゲートパッド２２は、Ｙ方向に延びる第１部分２２ａと、Ｘ方向に延びる第２部分２２ｂと、を有する。第１部分２２ａは、Ｘ方向において複数設けられ、第２部分２２ｂは、Ｙ方向において複数設けられている。これらの部分が互いに交差しながら並べられ、ゲートパッド２２の一部が格子状となっている。
図１１に表すように、ゲート電極１０の一部は、第１部分２２ａの下に位置している。 図１２に表すように、プラグ４１は、Ｚ方向においてゲート電極１０と第１部分２２ａとの間に設けられ、第１部分２２ａとゲート電極１０とを接続している。
また、プラグ４２は、格子状に並べられた第１部分２２ａと第２部分２２ｂとによって形成される開口ＯＰ２を通して、ソースパッド２３とソース電極２１とを接続している。
本実施形態のように、ゲートパッド２２の一部を格子状に設けることで、ゲートパッド２２とソース電極２１との間の対向面積およびゲートパッド２２とソースパッド２３との間の対向面積を低減することができる。
すなわち、本実施形態によれば、第１実施形態に係る半導体装置１００に比べて、ゲート・ソース間の容量を低減し、半導体装置のスイッチング時間を短縮することができる。
また、本実施形態では、半導体装置１００と同様に、ｎ＋形ソース領域３の上にソース電極２１が設けられている。このため本実施形態によれば、第１実施形態の第１変形例に係る半導体装置１１０に比べて、ゲート・ソース間の容量の増加を抑制しつつ、半導体装置により大きな電流を流すことが可能となる。
また、ゲートパッド２２が、互いに異なる方向に延びる第１部分２２ａおよび第２部分２２ｂを有することで、ゲートパッド２２における電気抵抗を小さくすることができる。このため、ゲートパッド２２にゲート電圧が印加された際の、それぞれのゲート電極１０への信号の伝達速度のばらつきを低減することが可能である。
なお、図１０〜図１２では、第１部分２２ａとゲート電極１０とがプラグ４１によって接続された場合を表したが、本実施形態はこれに限定されない。例えば、第２部分２２ｂとゲート電極１０とがプラグ４１によって接続されていてもよい。または、半導体装置２００は、より多くのプラグ４１を有し、第１部分２２ａおよび第２部分２２ｂの両方がゲート電極１０と接続されていてもよい。
また、ゲートパッド２２は、第１部分２２ａおよび第２部分２２ｂの一方のみを有し、第１部分２２ａおよび第２部分２２ｂの一方とゲート電極１０とが接続されていてもよい。このような構成を採用することで、半導体装置のゲート・ソース間の容量をさらに低減することができる。
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、ＳＣＭ（走査型静電容量顕微鏡）を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、ＳＣＭを用いて確認することができる。
また、各半導体領域における不純物濃度については、例えば、ＳＩＭＳ（二次イオン質量分析法）により測定することが可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、ｎ−形半導体領域１、ｐ形ベース領域２、ｎ＋形ソース領域３、ｎ＋形ドレイン領域４、ゲート電極１０、ＦＰ電極１１、絶縁部１２、ドレイン電極２０、ソース電極２１、ゲートパッド２２、ソースパッド２３、絶縁層３１、絶縁層３２、プラグ４１、プラグ４２などの各要素の具体的な構成に関しては、当業者が公知の技術から適宜選択することが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１００〜１２０、２００…半導体装置、 １…ｎ−形半導体領域、 ２…ｐ形ベース領域、 ３…ｎ＋形ソース領域、 ４…ｎ＋形ドレイン領域、 １０…ゲート電極、 １１…ＦＰ電極、 １２…絶縁部、 ２０…ドレイン電極、 ２１…ソース電極、 ２２…ゲートパッド、 ２３…ソースパッド、 ３１、３２…絶縁層、 ４１〜４３…プラグ

Claims (5)

  1. 第１導電形の第１半導体領域と、
    前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
    前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
    前記第３半導体領域の上面から前記第１半導体領域へ延びる第１絶縁部と、
    前記第１絶縁部中に設けられ、前記第１半導体領域から前記第３半導体領域へ延びる第１電極と、
    前記第１絶縁部中に設けられ、かつ前記第１電極を環状に囲い、前記第１絶縁部を介して前記第２半導体領域と向かい合うように設けられたゲート電極と、
    前記第３半導体領域上面と前記第１絶縁部上面と前記第１電極上面とに接して覆うように設けられ、前記環状のゲート電極の一部上に第１開口を有する第１金属層と、
    前記第１金属層の上に設けられた第１絶縁層と、
    前記第１絶縁層の上に設けられた第２金属層と、
    前記第１絶縁層中に設けられ、前記第１開口を通して前記第２金属層と前記ゲート電極とを接続している第１接続部と、
    を備えた半導体装置。
  2. 前記第２金属層の上に設けられた第２絶縁層と、
    前記第２絶縁層の上に設けられた第３金属層と、
    前記第１絶縁層中および前記第２絶縁層中に設けられた第２接続部と、
    をさらに備え、
    前記第２金属層は、第２開口を有し、
    前記第２接続部は、前記第２開口を通して前記第１金属層と前記第３金属層とを接続している請求項１記載の半導体装置。
  3. 前記第２金属層は、前記第２方向に延びる第１部分を有し、
    前記第１接続部は、前記第１開口を通して前記第１部分と前記ゲート電極とを接続している請求項２記載の半導体装置。
  4. 第１導電形の第１半導体領域と、
    前記第１半導体領域の上に設けられた第２導電形の第２半導体領域と、
    前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
    前記第３半導体領域の上面から前記第１半導体領域へ延びる第１絶縁部と、
    前記第１絶縁部中に設けられ、前記第１半導体領域から前記第３半導体領域へ延びる第１電極と、
    前記第１絶縁部中に設けられ、かつ前記第１電極を環状に囲い、前記第１絶縁部を介して前記第２半導体領域と向かい合うように設けられたゲート電極と、
    前記第３半導体領域の上および前記第１絶縁部の上に設けられた第１絶縁層と、
    前記第１絶縁層の上に設けられ、前記第１電極の直上に第２開口を有する第２金属層と、
    前記第１絶縁層中に設けられ、前記第２金属層と前記ゲート電極とを接続している第１接続部と、
    前記第２金属層の上に設けられた第２絶縁層と、
    前記第２絶縁層の上に設けられた第３金属層と、
    前記第１絶縁層中および前記第２絶縁層中に設けられ、前記第２開口を通して前記第１電極と前記第３金属層とを接続している第２接続部と、
    を備えた半導体装置。
  5. 前記第１絶縁部、前記ゲート電極、および前記第１電極は、前記第１電極が延びる第１方向に対して垂直な第２方向と、前記第１方向に対して垂直であり前記第２方向と交差する第３方向と、において複数設けられ、
    前記複数のゲート電極のそれぞれは、前記複数の第１絶縁部のそれぞれに囲まれ、
    前記複数の第１電極のそれぞれは、前記複数の第１絶縁部のそれぞれと、前記複数のゲート電極のそれぞれと、に囲まれた請求項１〜４のいずれか１つに記載の半導体装置。
JP2016048997A 2016-03-11 2016-03-11 半導体装置 Active JP6416142B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016048997A JP6416142B2 (ja) 2016-03-11 2016-03-11 半導体装置
US15/252,210 US10236377B2 (en) 2016-03-11 2016-08-30 Semiconductor device
US16/230,351 US10763359B2 (en) 2016-03-11 2018-12-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016048997A JP6416142B2 (ja) 2016-03-11 2016-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2017163122A JP2017163122A (ja) 2017-09-14
JP6416142B2 true JP6416142B2 (ja) 2018-10-31

Family

ID=59788109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016048997A Active JP6416142B2 (ja) 2016-03-11 2016-03-11 半導体装置

Country Status (2)

Country Link
US (2) US10236377B2 (ja)
JP (1) JP6416142B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128368B2 (en) * 2016-01-13 2018-11-13 Sinopower Semiconductor, Inc. Double gate trench power transistor and manufacturing method thereof
JP6416142B2 (ja) * 2016-03-11 2018-10-31 株式会社東芝 半導体装置
JP6761389B2 (ja) * 2017-09-19 2020-09-23 株式会社東芝 半導体装置
JP7164497B2 (ja) * 2019-08-23 2022-11-01 株式会社東芝 半導体装置
JP7248541B2 (ja) * 2019-08-23 2023-03-29 株式会社東芝 半導体装置
US11322612B2 (en) 2019-09-17 2022-05-03 Kabushiki Kaisha Toshiba Semiconductor device with region of varying thickness
JP7370781B2 (ja) * 2019-09-24 2023-10-30 株式会社東芝 半導体装置
JP7465123B2 (ja) * 2020-03-12 2024-04-10 株式会社東芝 半導体装置
JP7317752B2 (ja) 2020-03-17 2023-07-31 株式会社東芝 半導体装置
CN111403341B (zh) * 2020-03-28 2023-03-28 电子科技大学 降低窄控制栅结构栅电阻的金属布线方法
CN111785642B (zh) * 2020-08-26 2023-03-21 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN111785641B (zh) * 2020-08-26 2024-02-02 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
JP7481975B2 (ja) * 2020-09-16 2024-05-13 株式会社東芝 半導体装置
JP2022142065A (ja) * 2021-03-16 2022-09-30 株式会社東芝 半導体装置
JP7471250B2 (ja) * 2021-03-19 2024-04-19 株式会社東芝 半導体装置
JP2023040756A (ja) * 2021-09-10 2023-03-23 株式会社東芝 半導体装置
CN116666437B (zh) * 2023-07-27 2023-11-10 绍兴中芯集成电路制造股份有限公司 屏蔽栅mosfet结构、屏蔽栅功率器件及制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120798B2 (ja) * 1988-03-18 1995-12-20 三洋電機株式会社 縦型ｍｏｓｆｅｔ
JPH07142709A (ja) * 1993-06-22 1995-06-02 Nec Corp 縦型ｍｏｓｆｅｔ
JP2001102576A (ja) 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体装置
JP3884206B2 (ja) 2000-01-20 2007-02-21 株式会社東芝 半導体装置
JP4860102B2 (ja) * 2003-06-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2006032598A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp 半導体装置の製造方法および半導体装置
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US20100264486A1 (en) * 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
US8546893B2 (en) * 2010-01-12 2013-10-01 Mohamed N. Darwish Devices, components and methods combining trench field plates with immobile electrostatic charge
US8796760B2 (en) * 2012-03-14 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and method of manufacturing the same
US8975662B2 (en) * 2012-06-14 2015-03-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using an impurity source containing a metallic recombination element and semiconductor device
ITMI20121123A1 (it) * 2012-06-26 2013-12-27 St Microelectronics Srl Transistore mos a gate verticale con accesso ad armatura di campo
JP2015225976A (ja) 2014-05-28 2015-12-14 株式会社東芝 半導体装置
JP6416142B2 (ja) * 2016-03-11 2018-10-31 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2017163122A (ja) 2017-09-14
US10763359B2 (en) 2020-09-01
US20170263768A1 (en) 2017-09-14
US20190123197A1 (en) 2019-04-25
US10236377B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
JP6416142B2 (ja) 半導体装置
US8269272B2 (en) Semiconductor device and method for manufacturing the same
JP6378220B2 (ja) 半導体装置
US9064952B2 (en) Semiconductor device
JP2017162909A (ja) 半導体装置
JP6509673B2 (ja) 半導体装置
JP6416056B2 (ja) 半導体装置
JP2017135245A (ja) 半導体装置
JP2016152357A (ja) 半導体装置および半導体パッケージ
JP2017038015A (ja) 半導体装置
JP6448513B2 (ja) 半導体装置
JP2017162969A (ja) 半導体装置
JP6526579B2 (ja) 半導体装置
US20170012136A1 (en) Semiconductor device and manufacturing method thereof
JP6639365B2 (ja) 半導体装置
JP2016062975A (ja) 半導体装置およびその製造方法
JP6334438B2 (ja) 半導体装置
JP2017034156A (ja) 半導体装置およびその製造方法
JP7352360B2 (ja) 半導体装置
JP6782213B2 (ja) 半導体装置
JP6450659B2 (ja) 半導体装置
JP2017157673A (ja) 半導体装置
JP2017045874A (ja) 半導体装置
JP6509674B2 (ja) 半導体装置
JP6445990B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170904

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181003

R150 Certificate of patent or registration of utility model

Ref document number: 6416142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150