JP6406129B2 - 電力変換装置 - Google Patents

Description

本発明は、交流電力を直流電力に変換する電力変換装置に関するものである。

交流電力を直流電力に変換する電力変換装置（ＡＣ／ＤＣコンバータ）において、力率改善回路により交流電源の力率を改善する力率改善回路と、交流電源から出力される交流を整流する整流回路とを有する構成が知られている。ここで、力率改善回路の動作によって、フレームグラウンドに対し、コモンモード電流が流れることが問題とされている。そこで、交流電源と、整流回路との間に力率改善回路を設け、コモンモード電流を抑制する構成が知られている（例えば、特許文献１）。

特開２０１３−１２３２９５号公報

また、ブリッジ回路において損失を低減するために４つのスイッチング素子による同期整流を実施する場合、上アームスイッチング素子を駆動する絶縁電源の数を低減する手法として、ブートストラップ回路が知られている。このブートストラップ回路では、下アームスイッチング素子がオン状態とされている場合に、下アームスイッチング素子を介して、上アームスイッチング素子に設けられたブートストラップコンデンサを充電する。

上記特許文献１に記載の整流回路を４つのスイッチング素子で構成されたブリッジ回路で構成する場合、交流電源の出力電圧が正となる正期間において、第１レグの上アームスイッチング素子と第２レグの下アームスイッチング素子とが開閉制御される。また、交流電源の出力電圧が負となる負期間において、第２レグの上アームスイッチング素子と第１レグの下アームスイッチング素子とが開閉制御される。つまり、第１レグにおいて、正期間では、上アームスイッチング素子が開閉制御され、負期間では、下アームスイッチング素子が開閉制御される。また、第２レグにおいて、正期間では、下アームスイッチング素子が開閉制御され、負期間では、上アームスイッチング素子が開閉制御される。

この構成に、ブートストラップコンデンサを適用すると、以下の課題が生じる。即ち、下アームスイッチング素子がオン状態とされている場合に、下アームスイッチング素子を介してブートストラップコンデンサを充電する構成とすると、正期間及び負期間の一方でブートストラップコンデンサが充電され、正期間及び負期間の他方でブートストラップコンデンサが放電されることになる。このため、正期間及び負期間の一方で上アームスイッチング素子を駆動し続けるための電荷をブートストラップコンデンサに充電する必要が生じる。つまり、ブートストラップコンデンサの容量を大きくしなければならない。

本発明は、上記の課題に鑑みてなされたものであり、交流電源と整流回路との間に力率改善回路を設ける構成において、ブートストラップコンデンサの容量を低減することを主たる目的とする。

本発明は、交流電源（１０）に接続され、昇圧用スイッチング素子（Ｑ１，Ｑ２，Ｑ１ｄ，Ｑ２ｄ）を有し、前記昇圧用スイッチング素子の開閉状態を変更することで、前記交流電源の出力の力率を改善する力率改善回路（２１，２１ｄ）と、直列接続された上アームスイッチング素子（Ｑ３，Ｑ４）及び下アームスイッチング素子（Ｑ５，Ｑ６）をそれぞれ有し、その直列接続された上アームスイッチング素子及び下アームスイッチング素子の接続点である中性点に対し、前記力率改善回路の出力端子がそれぞれ接続されている第１レグ及び第２レグを備え、前記第１レグ及び前記第２レグの前記上アームスイッチング素子及び前記下アームスイッチング素子の開閉状態をそれぞれ変更することで、前記力率改善回路の出力を同期整流する整流回路（２２）と、を備える電力変換装置（２０，２０ａ，２０ｂ，２０ｄ）において、前記昇圧用スイッチング素子を駆動する電圧源（５０，Ｃ１）が、前記昇圧用スイッチング素子を介して、前記第１レグ及び前記第２レグの前記上アームスイッチング素子を駆動する際の電圧源であるブートストラップコンデンサ（Ｃ３，Ｃ４）に充電可能に接続されていることを特徴とする。

上記構成における昇圧用スイッチング素子と、整流回路のスイッチング素子とは、同期して開閉制御が実施される。また、昇圧用スイッチング素子は、交流電源の出力電圧の変化の周期と比較して、短い周期で開閉制御が行われる。そこで、昇圧用スイッチング素子を介してブートストラップコンデンサを充電する構成とした。これにより、下アームスイッチング素子を介してブートストラップコンデンサを充電する場合と比較して、短い周期でブートストラップコンデンサを充電することが可能となる。このため、ブートストラップコンデンサの容量を低減することが可能となる。

第１実施形態のコンバータの電気的構成図。 第１実施形態のコンバータの動作を示す図。 コモンモードノイズの低減作用を表す図。 従来技術におけるブートストラップコンデンサの電圧変化を示す図。 第１実施形態におけるブートストラップコンデンサの電圧変化を示す図。 第２実施形態のコンバータの電気的構成図。 第３実施形態のコンバータの電気的構成図。 第３実施形態におけるブートストラップコンデンサの電圧変化を示す図。 従来技術のコンバータの電気的構成図。 変形例におけるコンバータの電気的構成図。

（第１実施形態）
図１は、交流電源１０、各種の電気負荷１１および、交流電源１０から出力される交流電圧を昇圧して整流する電力変換装置であるコンバータ２０を示す。このコンバータ２０は、昇圧型の力率改善回路２１、及び、ブリッジ型の全波整流回路２２を有している。２０の入力端子には交流電源１０が接続されており、コンバータ２０の出力端子には電気負荷１１が接続されている。

力率改善回路２１は、交流電源１０と整流回路２２の間に直列接続されるｐ側インダクタ２３及びｎ側インダクタ２４を備えている。また、力率改善回路２１は、ｐ側インダクタ２３及びｎ側インダクタ２４より整流回路２２側に、整流回路２２に並列接続されている昇圧スイッチング素子として第１スイッチＱ１と第２スイッチＱ２との直列接続体を備えている。

スイッチＱ１，Ｑ２は、それぞれＮチャネルＭＯＳ−ＦＥＴであり、それぞれボディダイオードを備えている。スイッチＱ１，Ｑ２がオフ状態とされているときに、ボディダイオードを介し、逆方向に電流が流れることが可能である。スイッチＱ１のソースは、スイッチＱ２のソースと接続されている。スイッチＱ１のドレインは、ｐ側インダクタ２３に接続されており、スイッチＱ２のドレインはｎ側インダクタ２４に接続されている。これらスイッチＱ１，Ｑ２のオフオン制御（開閉制御）は、制御装置４０（スイッチ制御部）によって実施される。

以下の説明では、スイッチＱ１のドレイン側をｐ側、スイッチＱ２のドレイン側をｎ側と記載する。スイッチＱ１のドレインの電圧変化と同様に電圧変化する配線をｐ側ラインＷｐ、スイッチＱ２のドレインの電圧変化と同様に電圧変化する配線をｎ側ラインＷｎと呼ぶ。

整流回路２２は、４つのスイッチＱ３〜Ｑ６を接続して構成されたブリッジ回路、及び、平滑コンデンサ２５を有している。整流回路２２は、力率改善回路２１の出力を同期整流する。スイッチＱ３〜Ｑ６は、それぞれＮチャネルＭＯＳ−ＦＥＴであり、それぞれボディダイオードを備えている。

スイッチＱ３のソースは、スイッチＱ５のドレインと接続されており、スイッチＱ３，Ｑ５は、第１レグを構成する。スイッチＱ３のドレインは、平滑コンデンサ２５の正側に、スイッチＱ５のソースは、平滑コンデンサ２５の負側にそれぞれ接続されている。スイッチＱ４のソースは、スイッチＱ６のドレインと接続されており、スイッチＱ４，Ｑ６は、第２レグを構成する。スイッチＱ４のドレインは、平滑コンデンサ２５の正側に、スイッチＱ６のソースは、平滑コンデンサ２５の負側にそれぞれ接続されている。

スイッチＱ３とスイッチＱ５との接続点は、第１レグの中性点であり、力率改善回路２１の出力端子が接続されている。また、スイッチＱ４とスイッチＱ６との接続点は、第２レグの中性点であり、力率改善回路２１の出力端子が接続されている。

スイッチＱ３は、第１レグの上アームスイッチング素子であり、スイッチＱ５は、第１レグの下アームスイッチング素子であり、スイッチＱ４は、第２レグの上アームスイッチング素子であり、スイッチＱ６は、第２レグの下アームスイッチング素子である。

次に、力率改善回路２１による昇圧作動、及び、整流回路２２による整流作動について、図２を用いて説明する。以下の説明では、交流電源１０が出力する平均電圧より高い期間を正期間、低い期間を負期間と呼ぶ。

正期間には、スイッチＱ１，Ｑ２，Ｑ３，Ｑ６を以下のようにスイッチング作動させて交流電圧を昇圧させる。すなわち、スイッチＱ１，Ｑ２をオン作動させると、交流電源１０→ｐ側インダクタ２３→スイッチＱ１→スイッチＱ２→ｎ側インダクタ２４→交流電源１０といった経路で電流が流れる（図２（ａ）参照）。この時、ｐ側インダクタ２３およびｎ側インダクタ２４にエネルギが蓄積される。なお、このスイッチ状態では、力率改善回路２１から整流回路２２に対して電流は流れず、平滑コンデンサ２５に蓄えられた電荷が電気負荷１１へ流れる。

その後、スイッチＱ１，Ｑ２をともにオフ作動させるとともに、スイッチＱ３，Ｑ６をともにオン作動させる。これにより、交流電源１０→ｐ側インダクタ２３→スイッチＱ３→電気負荷１１及び平滑コンデンサ３５→スイッチＱ６→ｎ側インダクタ２４→交流電源１０といった経路で電流が流れる（図２（ｂ）参照）。

この時、ｐ側インダクタ２３及びｎ側インダクタ２４に蓄積されたエネルギが交流電源１０の出力に加えられるので、出力端子Ｔｏｕｔの平均電圧（出力電圧Ｖｏｕｔ）は入力端子Ｔｉｎの電圧（入力電圧Ｖｉｎ）よりも高くなるよう昇圧されることとなる。この昇圧の度合いは、スイッチＱ１，Ｑ２によるデューティα（α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を制御することで調整される。Ｔｏｎはオン作動時間、Ｔｏｆｆはオフ作動時間である。

負期間には、スイッチＱ１，Ｑ２，Ｑ４，Ｑ５を以下のようにスイッチング作動させて交流電圧を昇圧させる。すなわち、スイッチＱ１，Ｑ２をオン作動させると、交流電源１０→ｎ側インダクタ２４→スイッチＱ２→スイッチＱ１→ｐ側インダクタ２３→交流電源１０といった経路で電流が流れる（図２（ｃ）参照）。この時、ｐ側インダクタ２３およびｎ側インダクタ２４にエネルギが蓄積される。なお、このスイッチ状態では、力率改善回路２１から整流回路２２に対して電流は流れず、平滑コンデンサ２５に蓄えられた電荷が電気負荷１１へ流れる。

その後、スイッチＱ１，Ｑ２をともにオフ作動させるとともに、スイッチＱ４，Ｑ５をともにオン作動させる。これにより、交流電源１０→ｎ側インダクタ２４→スイッチＱ４→電気負荷１１及び平滑コンデンサ２５→スイッチＱ５→ｐ側インダクタ２３→交流電源１０といった経路で電流が流れる（図２（ｄ）参照）。この時、ｐ側インダクタ２３およびｎ側インダクタ２４に蓄積されたエネルギが交流電源１０の出力に加えられるので昇圧されることとなる。この昇圧の度合いは、スイッチＱ１，Ｑ２によるデューティα（α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を制御することで調整される。

ちなみに、平滑コンデンサ２５は、スイッチＱ１，Ｑ２のオフ作動時に充電され、スイッチＱ１，Ｑ２のオン作動時には電気負荷１１へ放電する。これにより、出力電圧Ｖｏｕｔの脈動が低減される。また、力率改善回路２１から出力される交流電力は、図２（ａ）〜（ｄ）のいずれの場合においても電気負荷１１および平滑コンデンサ２５へ電力供給される向きが同じになるよう、４つのスイッチＱ３〜Ｑ６により整流される。

次に、図３を用いて、本実施形態の力率改善回路２１によるコモンモードノイズの低減作用を表す。

スイッチＱ１，Ｑ２に対し、スイッチＱ１，Ｑ２において生じた熱を吸熱するようにヒートシンク２６を設ける構成とする。ここで、スイッチＱ１，Ｑ２と、ヒートシンク２６との間に浮遊コンデンサＦｐ，Ｆｎが生じる。また、ヒートシンク２６は、コンバータ２０のフレームグラウンドと接続されている。

ｐ側インダクタ及びｎ側インダクタの値が同じである場合、スイッチＱ１，Ｑ２のオンオフおよび交流電源１０の正負期間に拘わらず、ｐ側インダクタ２３およびｎ側インダクタ２４には同じ電圧が印加される。これにより、スイッチング作動時のｐ側ラインＷｐの対地電圧Ｖｐｇとｎ側ラインＷｎの対地電圧Ｖｎｇは相補的に変化する。そのため、ｐ側ラインＷｐに存在する浮遊コンデンサＦｐに印加される電圧と、ｎ側ラインＷｎに存在する浮遊コンデンサＦｎに印加される電圧とが相補的に変化する。

具体的には、スイッチＱ１，Ｑ２のスイッチング作動に伴い両コンデンサＦｐ，Ｆｎの電圧が変化するにあたり、一方の浮遊コンデンサＦｐの電圧が高くなる時には他方の浮遊コンデンサＦｎの電圧が低くなり、一方が低くなる時には他方が高くなる。

これにより、従来ｐ側ラインＷｐから浮遊コンデンサＦｐを介して、ヒートシンク２６、つまり、フレームグラウンドへコモンモード電流が流出してしまう所を、ｎ側の浮遊コンデンサＦｎを介してｎ側ラインＷｎへ電流Ｉｎｐとして回収されるようにできる。つまり、コモンモード電流がフレームグラウンドへ流れ出ることを抑制する、即ち、コモンモード電流をコンバータ２０の内部に閉じ込めるように促すことができる。

ｐ側インダクタ２３およびｎ側インダクタ２４のインダクタンスをＬ１，Ｌ２とし、ｐ側ラインＷｐに存在する浮遊コンデンサＦｐの容量をＣｐとし、ｎ側ラインＷｎに存在する浮遊コンデンサＦｎの容量をＣｎとした場合において、Ｌ１・Ｃｎ＝Ｌ２・Ｃｐとの等式を成立させるように構成すれば、外部へ漏れ出るコモンモード電流Ｉｃｏｍ（コモンモードノイズ）をゼロにできる。

図１の説明に戻り、力率改善回路２１のスイッチＱ１，Ｑ２のゲートは、電圧源５０を用いて駆動信号を出力するゲートドライブ回路５１によって駆動される。スイッチＱ１，Ｑ２には、同一の駆動信号が入力されるため、スイッチＱ１，Ｑ２のオンオフ状態は同一となる。電圧源５０の低電圧側の端子は、スイッチＱ１，Ｑ２の接続点に接続されている。また、整流回路２２の下アームスイッチング素子であるスイッチＱ５，Ｑ６は、電圧源５８を用いて駆動信号を出力するゲートドライブ回路５９，６０によってそれぞれ駆動される。

ここで、整流回路２２の上アームスイッチング素子であるスイッチＱ３，Ｑ４は、ブートストラップコンデンサＣ３，Ｃ４に充電された電荷を用いて駆動信号を出力するゲートドライブ回路５２，５５によって駆動される。

前述したとおり、正期間において、第１レグの上アームスイッチング素子Ｑ３と第２レグの下アームスイッチング素子Ｑ６とが開閉制御される。また、負期間において、第２レグの上アームスイッチング素子Ｑ４と第１レグの下アームスイッチング素子Ｑ５が開閉制御される。つまり、第１レグにおいて、正期間では、上アームスイッチング素子Ｑ３が開閉制御され、負期間では、下アームスイッチング素子Ｑ５が開閉制御される。また、第２レグにおいて、正期間では、下アームスイッチング素子Ｑ６が開閉制御され、負期間では、上アームスイッチング素子Ｑ４が開閉制御される。

ここで、図９に下アームスイッチング素子Ｑ５，Ｑ６がオン状態とされている場合に、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成のコンバータ２０ｃを示す。具体的には、電圧源５８と、ブートストラップコンデンサＣ３とが、抵抗６１及びダイオード６２を介して充電可能に接続されている。また、電圧源５８と、ブートストラップコンデンサＣ４とを、抵抗６３及びダイオード６４を介して充電可能に接続する。この構成では、正期間及び負期間の一方でブートストラップコンデンサＣ３，Ｃ４が充電され、正期間及び負期間の他方でブートストラップコンデンサＣ３，Ｃ４が充電されることになる。

下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成とした場合のブートストラップコンデンサＣ３，Ｃ４の電圧（ＶＣ３，ＶＣ４）の変化を表すタイミングチャートを図４に示す。

図４に示すように、正期間及び負期間の一方で上アームスイッチング素子Ｑ３，Ｑ４を駆動し続けるための電荷をブートストラップコンデンサＣ３，Ｃ４に充電する必要が生じる。

具体的には、負期間において、スイッチＱ５を介してブートストラップコンデンサＣ３の充電を行い、正期間において、ゲートドライブ回路５２は、ブートストラップコンデンサＣ３に蓄積された電荷を用いて、スイッチＱ３を駆動する。また、正期間において、スイッチＱ６を介してブートストラップコンデンサＣ４の充電を行い、負期間において、ゲートドライブ回路５５は、ブートストラップコンデンサＣ４に蓄積された電荷を用いて、スイッチＱ４を駆動する。

例えば、交流電源１０が商用電源であり、周波数が６０Ｈｚだとすると、正期間及び負期間の長さは、それぞれ１／１２０ｓｅｃとなる。一般的に、スイッチＱ１〜Ｑ６のスイッチング周波数ｆ１は、交流電源１０の周波数より高く設定されている。このため、１／１２０ｓｅｃの期間において、スイッチＱ３，Ｑ４をスイッチング駆動する度に、ブートストラップコンデンサＣ３，Ｃ４に蓄えられた電荷が放出され、ブートストラップコンデンサＣ３，Ｃ４の電圧（コンデンサ電圧）が低下していく。この際、１／１２０ｓｅｃの期間において、スイッチＱ３，Ｑ４を駆動可能な電圧値以上にコンデンサ電圧を保つためには、ブートストラップコンデンサＣ３，Ｃ４の容量を大きくする必要がある。

そこで、本実施形態では、力率改善回路２１のスイッチＱ１，Ｑ２を介して、ブートストラップコンデンサＣ３，Ｃ４を充電する。具体的には、図１に示すように、電圧源５０と、ブートストラップコンデンサＣ３とを、抵抗５３及びダイオード５４を介して充電可能に接続する。これにより、スイッチＱ１がオン状態とされている場合に、電圧源５０→抵抗５３→ダイオード５４→ブートストラップコンデンサＣ３→スイッチＱ１のドレイン→スイッチＱ１のソース→電圧源５０という経路が形成される。この経路によって、ブートストラップコンデンサＣ３を充電することができる。

また、電圧源５０と、ブートストラップコンデンサＣ４とを、抵抗５６及びダイオード５７を介して充電可能に接続する。これにより、スイッチＱ２がオン状態とされている場合に、電圧源５０→抵抗５６→ダイオード５７→ブートストラップコンデンサＣ４→スイッチＱ２→電圧源５０という経路が形成される。この経路によって、ブートストラップコンデンサＣ４を充電することができる。

図５に、スイッチＱ１，Ｑ２を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成（図１参照）とした場合のブートストラップコンデンサＣ３，Ｃ４の電圧ＶＣ３，ＶＣ４の変化を表すタイミングチャートを示す。

正期間では、スイッチＱ３がオフ状態とされている場合に、オン状態となるスイッチＱ１を介してブートストラップコンデンサＣ３の充電が実施される。その後、スイッチＱ１がオフ状態とされると、ブートストラップコンデンサＣ３に蓄積された電荷を用いて、ゲートドライブ回路５２はスイッチＱ３を駆動し、スイッチＱ３はオン状態とされる。

負期間では、スイッチＱ４がオフ状態とされている場合に、オン状態となるスイッチＱ２を介してブートストラップコンデンサＣ４の充電が実施される。その後、スイッチＱ２がオフ状態とされると、ブートストラップコンデンサＣ４に蓄積された電荷を用いて、ゲートドライブ回路５５はスイッチＱ４を駆動し、スイッチＱ４はオン状態とされる。

スイッチＱ１，Ｑ２が、交流電源１０の周波数（６０Ｈｚ）より高い周波数ｆ１でオフオン作動される場合、下アームスイッチング素子Ｑ５，Ｑ６を介して、６０ＨｚでブートストラップコンデンサＣ３，Ｃ４を充放電する構成と比較して、ブートストラップコンデンサＣ３，Ｃ４を短い周期で充放電することが可能となる。

つまり、ブートストラップコンデンサＣ３，Ｃ４の電圧ＶＣ３，ＶＣ４のリプル幅を所定の許容範囲内に抑えようとする場合に、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成（図９参照）と比較して、ブートストラップコンデンサＣ３，Ｃ４の容量を小さくすることが可能となる。具体的には、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成と比較して、充電周期が６０／ｆ１となり、容量を６０／ｆ１倍にすることができる。

また、本実施形態の構成では、図１に示すように、ＭＯＳ−ＦＥＴであるスイッチＱ１，Ｑ２のボディダイオードを介して、電圧源５０の低電圧側の端子と、ブートストラップコンデンサＣ３，Ｃ４の低電圧側の端子とが接続されている。このため、スイッチＱ１のソース（電圧源５０の低電圧側の端子）の電位がスイッチＱ４のソース（ブートストラップコンデンサＣ４の低電圧側の端子）の電位に対して過剰に高くなることを抑制できる。また、スイッチＱ２のソース（電圧源５０の低電圧側の端子）の電位がスイッチＱ３のソース（ブートストラップコンデンサＣ３の低電圧側の端子）の電位に対して過剰に高くなることを抑制できる。このため、ブートストラップコンデンサＣ３，Ｃ４に過剰な電圧が印加されることを抑制することができる。

（第２実施形態）
図６に本実施形態のコンバータ２０ａの電気的構成図を示す。図１に示す第１実施形態と同一の構成については適宜説明を省略する。

コンバータ２０ａでは、ブートストラップコンデンサＣ３に対して、下アームスイッチング素子Ｑ５，Ｑ６の駆動に用いられる電圧源５８が、抵抗６１、及び、ダイオード６２を介して接続されている。同様に、ブートストラップコンデンサＣ４に対して、電圧源５８が、抵抗６３、及び、ダイオード６４を介して接続されている。これにより、スイッチＱ１，Ｑ２を介してブートストラップコンデンサＣ３，Ｃ４を充電することが可能とされるとともに、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電することが可能とされている。このため、より安定してブートストラップコンデンサＣ３，Ｃ４を充電することが可能となる。

また、電気負荷１１として二次電池を用いる場合に、整流回路２２の出力側に接続された直流電源としての二次電池から、交流電源１０に対して電力供給を行う、いわゆる逆潮動作が可能である。逆潮動作において、制御装置４０（逆潮制御部）は、整流回路２２においてＰＷＭ制御を実施し、フルブリッジ単相インバータとして動作させるとともに、力率改善回路２１の動作を停止させる。このため、逆潮動作時は、電圧源５０からスイッチＱ１，Ｑ２を介して、ブートストラップコンデンサＣ３，Ｃ４を充電することができない。本実施形態では、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電することが可能とされているため、逆潮動作時において、ブートストラップコンデンサＣ３，Ｃ４を充電することが可能になる。

なお、逆潮動作時では、スイッチＱ３〜Ｑ６において、ＰＷＭ制御が実施される。このため、スイッチＱ３〜Ｑ６の開閉周期は、交流電源１０の周期に比べて短いものであり、ブートストラップコンデンサＣ３，Ｃ４は短い周期で充電される。このため、ブートストラップコンデンサＣ３，Ｃ４の容量を増加させなくても、ブートストラップコンデンサＣ３，Ｃ４の出力電圧のリップル幅が大きくなることを抑制できる。

（第３実施形態）
図７に本実施形態のコンバータ２０ｂの電気的構成図を示す。図１に示す第１実施形態と同一の構成については適宜説明を省略する。

コンバータ２０ｂでは、スイッチＱ１，Ｑ２を駆動する電圧源として、ブートストラップコンデンサＣ１を設けている。ブートストラップコンデンサＣ１は、抵抗６５及びダイオード６６を介して電圧源５８と接続されている。

スイッチＱ５のオン作動時において、電圧源５８→抵抗６５→ダイオード６６→ブートストラップコンデンサＣ１→スイッチＱ１のボディダイオード→スイッチＱ５→電圧源５８という経路が形成され、この経路によって、ブートストラップコンデンサＣ１を充電することができる。また、スイッチＱ６のオン作動時において、電圧源５８→抵抗６５→ダイオード６６→ブートストラップコンデンサＣ１→スイッチＱ２のボディダイオード→スイッチＱ６→電圧源５８という経路が形成され、この経路によって、ブートストラップコンデンサＣ１を充電することができる。

図８に、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ１を充電するとともに、ブートストラップコンデンサＣ１から３，Ｃ４を充電する構成とした場合のブートストラップコンデンサＣ１，Ｃ３，Ｃ４の電圧（ＶＣ，ＶＣ３，ＶＣ４）の変化を表すタイミングチャートを示す。

正期間では、スイッチＱ６のオン作動時において、ブートストラップコンデンサＣ１が充電される。また、負期間では、スイッチＱ５のオン作動時において、ブートストラップコンデンサＣ１が充電される。そして、ブートストラップコンデンサＣ１に充電された電荷を用いて、ゲートドライブ回路５１はスイッチＱ１，Ｑ２を駆動する。また、スイッチＱ１，Ｑ２のオン作動時において、ブートストラップコンデンサＣ３，Ｃ４が第１実施形態と同様に充電される。本実施形態の構成によれば、絶縁電源の数を１つにまで減少させることができ、回路を簡略化することが可能になる。

（他の実施形態）
・スイッチＱ１のスイッチング作動時（正期間における昇圧時）には、スイッチＱ２は常時オフに制御され、スイッチＱ２のスイッチング作動時（負期間における昇圧時）には、スイッチＱ１は常時オフに制御を行ってもよい。

・第２実施形態における下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成と、第３実施形態におけるスイッチＱ１，Ｑ２を駆動する電圧源として、ブートストラップコンデンサＣ１を設ける構成とを、同時に実施してもよい。

・スイッチＱ１，Ｑ２として、オフ状態において電流が逆方向に流れる逆導通性を有する半導体スイッチング素子であるＭＯＳ−ＦＥＴに代えて、逆導通性を有しない半導体スイッチング素子であるＩＧＢＴを用いてもよい。この場合、各スイッチＱ１，Ｑ２に対して還流ダイオードを設ける構成とするとよい。この構成とすることで、電圧源５０（図１）及びブートストラップコンデンサＣ１（図７）の低電圧側の端子と、正期間におけるブートストラップコンデンサＣ４、又は、負期間におけるブートストラップコンデンサＣ３の低電圧側の端子とが接続される。このため、スイッチＱ１，Ｑ２がオフ状態とされている場合に、ブートストラップコンデンサＣ３，Ｃ４に過剰な電圧が印加されることを抑制することができる。

・図１０に示すような力率改善回路２１ｄを用いてもよい。力率改善回路２１ｄは、ｐ側ラインＷｐとｎ側ラインＷｎとの間において、ｐ側インダクタ２３及びｎ側インダクタ２４より整流回路２２側に、スイッチＱ１ｄ，Ｑ２ｄが設けられている。具体的には、ｐ側ラインＷｐからｎ側ラインＷｎに電流が流れることが可能なようにスイッチＱ１ｄが設けられており、ｎ側ラインＷｎからｐ側ラインＷｐに電流が流れることが可能なようにスイッチＱ２ｄが設けられている。スイッチＱ１ｄ，Ｑ２ｄはそれぞれＩＧＢＴであり、還流ダイオードＤ１ｄ，Ｄ２ｄが逆並列にそれぞれ接続されている。また、スイッチＱ１ｄ，Ｑ２ｄと直列、かつ、順方向にダイオードＤ３ｄ，Ｄ４ｄがそれぞれ接続されている。

正期間において、スイッチＱ１ｄをオン作動させることで、図２（ａ）と同様に、交流電源１０→ｐ側インダクタ２３→スイッチＱ１ｄ→ｎ側インダクタ２４→交流電源１０といった経路で電流が流れる。この時、ｐ側インダクタ２３およびｎ側インダクタ２４にエネルギが蓄積される。その後、スイッチＱ１，Ｑ２をともにオフ作動させるとともに、スイッチＱ３，Ｑ６をともにオン作動させる。これにより、図２（ｂ）と同様に、交流電源１０→ｐ側インダクタ２３→スイッチＱ３→電気負荷１１及び平滑コンデンサ２５→スイッチＱ６→ｎ側インダクタ２４→交流電源１０といった経路で電流が流れる。

負期間には、スイッチＱ２ｄをオン作動させることで、図２（ｃ）と同様に、交流電源１０→ｎ側インダクタ２４→スイッチＱ２→ｐ側インダクタ２３→交流電源１０といった経路で電流が流れる。この時、ｐ側インダクタ２３およびｎ側インダクタ２４にエネルギが蓄積される。その後、スイッチＱ１ｄ，Ｑ２ｄをともにオフ作動させるとともに、スイッチＱ４，Ｑ５をともにオン作動させる。これにより、図２（ｄ）と同様に、交流電源１０→ｎ側インダクタ２４→スイッチＱ４→電気負荷１１及び平滑コンデンサ２５→スイッチＱ５→ｐ側インダクタ２３→交流電源１０といった経路で電流が流れる。

本変形例における昇圧用スイッチング素子であるスイッチＱ１ｄは、電圧源５０ｄを用いて駆動信号を出力するゲートドライブ回路５１ｄによって駆動される。また、昇圧用スイッチング素子であるＱ２ｄは、電圧源５２ｄを用いて駆動信号を出力するゲートドライブ回路５３ｄによって駆動される。ここで、電圧源５０ｄの低電圧側の端子は、ｎ側ラインＷｎに接続されており、電源５２ｄの低電圧側端子は、ｐ側ラインＷｐに接続されている。

さらに、電圧源５０ｄの高電圧側端子は、抵抗５３及びダイオード５４を介してブートストラップコンデンサＣ３に接続されている。また、電圧源５２ｄの高電圧側端子は、抵抗５６及びダイオード５７を介してブートストラップコンデンサＣ４に接続されている。

スイッチＱ１ｄがオン作動されることで、電圧源５０ｄ→抵抗５３→ダイオード５４→ブートストラップコンデンサＣ３→スイッチＱ１ｄ→電圧源５０ｄという経路が形成される。また、スイッチＱ２ｄがオン作動されることで、電圧源５２ｄ→抵抗５６→ダイオード５７→ブートストラップコンデンサＣ４→スイッチＱ２ｄ→電圧源５２ｄという経路が形成される。

また、電圧源５０ｄの低電圧側端子と、ｐ側ラインＷｐとが還流ダイオードＤ１ｄを介して接続され、電圧源５２ｄの低電圧側端子と、ｎ側ラインＷｎとが還流ダイオードＤ２ｄを介して接続されている。このため、負期間において、スイッチＱ１ｄがオフ作動されていると、電圧源５０ｄの低電圧側端子と、ブートストラップコンデンサＣ３の低電圧側端子とは還流ダイオードＤ１ｄを介して接続されることになり、ブートストラップコンデンサＣ３に過剰な電圧が印加されることを抑制できる。同様に、正期間において、スイッチＱ２ｄがオフ作動されていると、電圧源５２ｄの低電圧側端子と、ブートストラップコンデンサＣ４の低電圧側端子とは還流ダイオードＤ２ｄを介して接続されることになり、ブートストラップコンデンサＣ４に過剰な電圧が印加されることを抑制できる。

なお、スイッチＱ１ｄ，Ｑ２ｄにＩＧＢＴを用いるとともに、還流ダイオードＤ１ｄ，Ｄ２ｄを設ける構成に代えて、スイッチＱ１ｄ，Ｑ２ｄとしてＭＯＳ−ＦＥＴを用いる構成としてもよい。この場合、スイッチＱ１ｄ，Ｑ２ｄのボディダイオードが、還流ダイオードＤ１ｄ，Ｄ２ｄと同様に作用する。

１０…交流電源、２０…コンバータ（電力変換装置）、２１…力率改善回路、５０…電圧源、Ｃ１…ブートストラップコンデンサ（電圧源）、Ｃ３，Ｃ４…ブートストラップコンデンサ、Ｑ１…第１スイッチ、Ｑ２…第２スイッチ、Ｑ３，Ｑ４…上アームスイッチング素子、Ｑ５，Ｑ６…下アームスイッチング素子。

Claims (8)

1. 交流電源（１０）に接続され、昇圧用スイッチング素子（Ｑ１，Ｑ２，Ｑ１ｄ，Ｑ２ｄ）を有し、前記昇圧用スイッチング素子の開閉状態を変更することで、前記交流電源の出力の力率を改善する力率改善回路（２１，２１ｄ）と、
   直列接続された上アームスイッチング素子（Ｑ３，Ｑ４）及び下アームスイッチング素子（Ｑ５，Ｑ６）をそれぞれ有し、その直列接続された上アームスイッチング素子及び下アームスイッチング素子の接続点である中性点に対し、前記力率改善回路の出力端子がそれぞれ接続されている第１レグ及び第２レグを備え、前記第１レグ及び前記第２レグの前記上アームスイッチング素子及び前記下アームスイッチング素子の開閉状態をそれぞれ変更することで、前記力率改善回路の出力を同期整流する整流回路（２２）と、
   を備える電力変換装置（２０，２０ａ，２０ｂ，２０ｄ）において、
   前記昇圧用スイッチング素子を駆動する電圧源（５０，Ｃ１）が、前記昇圧用スイッチング素子を介して、前記第１レグ及び前記第２レグの前記上アームスイッチング素子を駆動する際の電圧源であるブートストラップコンデンサ（Ｃ３，Ｃ４）に充電可能に接続され、
   前記昇圧用スイッチング素子として、前記交流電源の出力電圧が正となる正期間に閉状態となる第１スイッチ（Ｑ１）と、前記交流電源の出力電圧が負となる負期間に閉状態となる第２スイッチ（Ｑ２）とを備え、
   前記第１レグ及び前記第２レグの前記上アームスイッチング素子のうち、前記正期間において、前記第１スイッチと同期して開状態に制御される方に設けられている前記ブートストラップコンデンサ（Ｃ３）を充電する制御を実施し、
   前記第１レグ及び前記第２レグの前記上アームスイッチング素子のうち、前記負期間において、前記第２スイッチと同期して開状態に制御される方に設けられている前記ブートストラップコンデンサ（Ｃ４）を充電する制御を実施するスイッチ制御部（４０）を備えることを特徴とする電力変換装置。
2. 前記第１レグ及び前記第２レグにおいて、前記下アームスイッチング素子を駆動する電圧源が、前記下アームスイッチング素子を介して、前記ブートストラップコンデンサに充電可能に接続されていることを特徴とする請求項１に記載の電力変換装置（２０ａ）。
3. 交流電源（１０）に接続され、昇圧用スイッチング素子（Ｑ１，Ｑ２，Ｑ１ｄ，Ｑ２ｄ）を有し、前記昇圧用スイッチング素子の開閉状態を変更することで、前記交流電源の出力の力率を改善する力率改善回路（２１，２１ｄ）と、
   直列接続された上アームスイッチング素子（Ｑ３，Ｑ４）及び下アームスイッチング素子（Ｑ５，Ｑ６）をそれぞれ有し、その直列接続された上アームスイッチング素子及び下アームスイッチング素子の接続点である中性点に対し、前記力率改善回路の出力端子がそれぞれ接続されている第１レグ及び第２レグを備え、前記第１レグ及び前記第２レグの前記上アームスイッチング素子及び前記下アームスイッチング素子の開閉状態をそれぞれ変更することで、前記力率改善回路の出力を同期整流する整流回路（２２）と、
   を備える電力変換装置（２０，２０ａ，２０ｂ，２０ｄ）において、
   前記昇圧用スイッチング素子を駆動する電圧源（５０，Ｃ１）が、前記昇圧用スイッチング素子を介して、前記第１レグ及び前記第２レグの前記上アームスイッチング素子を駆動する際の電圧源であるブートストラップコンデンサ（Ｃ３，Ｃ４）に充電可能に接続され、
   前記第１レグ及び前記第２レグにおいて、前記下アームスイッチング素子を駆動する電圧源が、前記下アームスイッチング素子を介して、前記ブートストラップコンデンサに充電可能に接続されていることを特徴とする電力変換装置（２０ａ）。
4. 前記整流回路の出力側に接続された直流電源から前記交流電源に電力供給を行う逆潮動作時において、前記力率改善回路を停止させるとともに、前記整流回路においてＰＷＭ制御を実施する逆潮制御部（４０）を備えることを特徴とする請求項２又は３に記載の電力変換装置。
5. 前記第１レグ及び前記第２レグの前記上アームスイッチング素子のうち、前記交流電源の出力電圧が正となる正期間において、前記昇圧用スイッチング素子と同期して開閉制御される方に設けられている前記ブートストラップコンデンサを、前記昇圧用スイッチング素子が閉状態とされている場合に充電する制御を実施し、
   前記第１レグ及び前記第２レグの前記上アームスイッチング素子のうち、前記交流電源の出力電圧が負となる負期間において、前記昇圧用スイッチング素子と同期して開閉制御される方に設けられている前記ブートストラップコンデンサを、前記昇圧用スイッチング素子が閉状態とされている場合に充電する制御を実施するスイッチ制御部（４０）を備えることを特徴とする請求項３に記載の電力変換装置。
6. 前記昇圧用スイッチング素子として、第１スイッチ（Ｑ１）及び第２スイッチ（Ｑ２）を備え、
   前記第１スイッチと前記第２スイッチとは、前記交流電源及びインダクタ（２３，２４）と直列接続されており、前記第１スイッチ及び前記第２スイッチがともに閉状態とされることで前記インダクタに電力を蓄積し、前記第１スイッチ及び前記第２スイッチがともに開状態とされることで前記インダクタに蓄積した電力を出力することを特徴とする請求項１，２，５のいずれか一項に記載の電力変換装置。
7. 前記昇圧用スイッチング素子を駆動する電圧源の低電圧側の端子が、前記第１スイッチと前記第２スイッチとの接続点と接続されており、
   前記第１スイッチ及び前記第２スイッチは、逆導通性を有する半導体スイッチング素子、又は、逆導通性を有さず、還流ダイオードが逆並列に接続されている半導体スイッチング素子であることを特徴とする請求項６に記載の電力変換装置。
8. 前記第１レグ及び前記第２レグの前記下アームスイッチング素子を駆動する電圧源（５８）が、前記下アームスイッチング素子を介して、前記昇圧用スイッチング素子を駆動する電圧源としてのコンデンサに充電可能に接続されていることを特徴とする請求項１乃至７のいずれか１項に記載の電力変換装置（２０ｂ）。

Images