JP6406129B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6406129B2 JP6406129B2 JP2015107781A JP2015107781A JP6406129B2 JP 6406129 B2 JP6406129 B2 JP 6406129B2 JP 2015107781 A JP2015107781 A JP 2015107781A JP 2015107781 A JP2015107781 A JP 2015107781A JP 6406129 B2 JP6406129 B2 JP 6406129B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- switch
- leg
- power
- arm switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
Description
本発明は、交流電力を直流電力に変換する電力変換装置に関するものである。 The present invention relates to a power conversion device that converts AC power into DC power.
交流電力を直流電力に変換する電力変換装置（ＡＣ／ＤＣコンバータ）において、力率改善回路により交流電源の力率を改善する力率改善回路と、交流電源から出力される交流を整流する整流回路とを有する構成が知られている。ここで、力率改善回路の動作によって、フレームグラウンドに対し、コモンモード電流が流れることが問題とされている。そこで、交流電源と、整流回路との間に力率改善回路を設け、コモンモード電流を抑制する構成が知られている（例えば、特許文献１）。 In a power conversion device (AC / DC converter) that converts AC power into DC power, a power factor correction circuit that improves the power factor of the AC power supply by a power factor correction circuit, and a rectifier circuit that rectifies the AC output from the AC power supply The structure which has these is known. Here, the operation of the power factor correction circuit causes a problem that a common mode current flows to the frame ground. Therefore, a configuration in which a power factor correction circuit is provided between the AC power supply and the rectifier circuit to suppress the common mode current is known (for example, Patent Document 1).
また、ブリッジ回路において損失を低減するために４つのスイッチング素子による同期整流を実施する場合、上アームスイッチング素子を駆動する絶縁電源の数を低減する手法として、ブートストラップ回路が知られている。このブートストラップ回路では、下アームスイッチング素子がオン状態とされている場合に、下アームスイッチング素子を介して、上アームスイッチング素子に設けられたブートストラップコンデンサを充電する。 In addition, when performing synchronous rectification by four switching elements to reduce loss in the bridge circuit, a bootstrap circuit is known as a technique for reducing the number of insulated power supplies that drive the upper arm switching elements. In this bootstrap circuit, when the lower arm switching element is turned on, the bootstrap capacitor provided in the upper arm switching element is charged via the lower arm switching element.
上記特許文献１に記載の整流回路を４つのスイッチング素子で構成されたブリッジ回路で構成する場合、交流電源の出力電圧が正となる正期間において、第１レグの上アームスイッチング素子と第２レグの下アームスイッチング素子とが開閉制御される。また、交流電源の出力電圧が負となる負期間において、第２レグの上アームスイッチング素子と第１レグの下アームスイッチング素子とが開閉制御される。つまり、第１レグにおいて、正期間では、上アームスイッチング素子が開閉制御され、負期間では、下アームスイッチング素子が開閉制御される。また、第２レグにおいて、正期間では、下アームスイッチング素子が開閉制御され、負期間では、上アームスイッチング素子が開閉制御される。
When the rectifier circuit described in
この構成に、ブートストラップコンデンサを適用すると、以下の課題が生じる。即ち、下アームスイッチング素子がオン状態とされている場合に、下アームスイッチング素子を介してブートストラップコンデンサを充電する構成とすると、正期間及び負期間の一方でブートストラップコンデンサが充電され、正期間及び負期間の他方でブートストラップコンデンサが放電されることになる。このため、正期間及び負期間の一方で上アームスイッチング素子を駆動し続けるための電荷をブートストラップコンデンサに充電する必要が生じる。つまり、ブートストラップコンデンサの容量を大きくしなければならない。 When a bootstrap capacitor is applied to this configuration, the following problems occur. That is, when the lower arm switching element is turned on, the bootstrap capacitor is charged via the lower arm switching element, and the bootstrap capacitor is charged during one of the positive period and the negative period. And the bootstrap capacitor is discharged during the other negative period. For this reason, it is necessary to charge the bootstrap capacitor with electric charge for continuing to drive the upper arm switching element in one of the positive period and the negative period. In other words, the capacity of the bootstrap capacitor must be increased.
本発明は、上記の課題に鑑みてなされたものであり、交流電源と整流回路との間に力率改善回路を設ける構成において、ブートストラップコンデンサの容量を低減することを主たる目的とする。 The present invention has been made in view of the above problems, and a main object of the present invention is to reduce the capacity of a bootstrap capacitor in a configuration in which a power factor correction circuit is provided between an AC power supply and a rectifier circuit.
本発明は、交流電源（１０）に接続され、昇圧用スイッチング素子（Ｑ１，Ｑ２，Ｑ１ｄ，Ｑ２ｄ）を有し、前記昇圧用スイッチング素子の開閉状態を変更することで、前記交流電源の出力の力率を改善する力率改善回路（２１，２１ｄ）と、直列接続された上アームスイッチング素子（Ｑ３，Ｑ４）及び下アームスイッチング素子（Ｑ５，Ｑ６）をそれぞれ有し、その直列接続された上アームスイッチング素子及び下アームスイッチング素子の接続点である中性点に対し、前記力率改善回路の出力端子がそれぞれ接続されている第１レグ及び第２レグを備え、前記第１レグ及び前記第２レグの前記上アームスイッチング素子及び前記下アームスイッチング素子の開閉状態をそれぞれ変更することで、前記力率改善回路の出力を同期整流する整流回路（２２）と、を備える電力変換装置（２０，２０ａ，２０ｂ，２０ｄ）において、前記昇圧用スイッチング素子を駆動する電圧源（５０，Ｃ１）が、前記昇圧用スイッチング素子を介して、前記第１レグ及び前記第２レグの前記上アームスイッチング素子を駆動する際の電圧源であるブートストラップコンデンサ（Ｃ３，Ｃ４）に充電可能に接続されていることを特徴とする。 The present invention is connected to an AC power source (10), has boosting switching elements (Q1, Q2, Q1d, Q2d), and changes the open / closed state of the boosting switching element to thereby output the AC power source. The power factor improving circuit (21, 21d) for improving the power factor, the upper arm switching elements (Q3, Q4) and the lower arm switching elements (Q5, Q6) connected in series, respectively, are connected in series. The power supply circuit includes a first leg and a second leg to which an output terminal of the power factor correction circuit is connected, respectively, to a neutral point that is a connection point of the arm switching element and the lower arm switching element. The output of the power factor correction circuit is synchronously rectified by changing the open / close state of the upper arm switching element and the lower arm switching element of two legs. In a power converter (20, 20a, 20b, 20d) comprising a current circuit (22), a voltage source (50, C1) for driving the boosting switching element is connected to the boosting switching element via the boosting switching element. The first leg and the second leg are connected to a bootstrap capacitor (C3, C4), which is a voltage source for driving the upper arm switching elements, in a chargeable manner.
上記構成における昇圧用スイッチング素子と、整流回路のスイッチング素子とは、同期して開閉制御が実施される。また、昇圧用スイッチング素子は、交流電源の出力電圧の変化の周期と比較して、短い周期で開閉制御が行われる。そこで、昇圧用スイッチング素子を介してブートストラップコンデンサを充電する構成とした。これにより、下アームスイッチング素子を介してブートストラップコンデンサを充電する場合と比較して、短い周期でブートストラップコンデンサを充電することが可能となる。このため、ブートストラップコンデンサの容量を低減することが可能となる。 The switching element for boosting in the above configuration and the switching element of the rectifier circuit are controlled to open and close in synchronization. Further, the switching element for boosting is controlled to be opened and closed with a shorter cycle than the cycle of change in the output voltage of the AC power supply. Therefore, the bootstrap capacitor is charged via the boosting switching element. As a result, it is possible to charge the bootstrap capacitor with a shorter cycle than when the bootstrap capacitor is charged via the lower arm switching element. For this reason, the capacity of the bootstrap capacitor can be reduced.
（第１実施形態）
図１は、交流電源１０、各種の電気負荷１１および、交流電源１０から出力される交流電圧を昇圧して整流する電力変換装置であるコンバータ２０を示す。このコンバータ２０は、昇圧型の力率改善回路２１、及び、ブリッジ型の全波整流回路２２を有している。２０の入力端子には交流電源１０が接続されており、コンバータ２０の出力端子には電気負荷１１が接続されている。
(First embodiment)
FIG. 1 shows an
力率改善回路２１は、交流電源１０と整流回路２２の間に直列接続されるｐ側インダクタ２３及びｎ側インダクタ２４を備えている。また、力率改善回路２１は、ｐ側インダクタ２３及びｎ側インダクタ２４より整流回路２２側に、整流回路２２に並列接続されている昇圧スイッチング素子として第１スイッチＱ１と第２スイッチＱ２との直列接続体を備えている。
The power
スイッチＱ１，Ｑ２は、それぞれＮチャネルＭＯＳ−ＦＥＴであり、それぞれボディダイオードを備えている。スイッチＱ１，Ｑ２がオフ状態とされているときに、ボディダイオードを介し、逆方向に電流が流れることが可能である。スイッチＱ１のソースは、スイッチＱ２のソースと接続されている。スイッチＱ１のドレインは、ｐ側インダクタ２３に接続されており、スイッチＱ２のドレインはｎ側インダクタ２４に接続されている。これらスイッチＱ１，Ｑ２のオフオン制御（開閉制御）は、制御装置４０（スイッチ制御部）によって実施される。
Each of the switches Q1 and Q2 is an N channel MOS-FET and includes a body diode. When the switches Q1 and Q2 are in the OFF state, current can flow in the reverse direction via the body diode. The source of the switch Q1 is connected to the source of the switch Q2. The drain of the switch Q1 is connected to the p-
以下の説明では、スイッチＱ１のドレイン側をｐ側、スイッチＱ２のドレイン側をｎ側と記載する。スイッチＱ１のドレインの電圧変化と同様に電圧変化する配線をｐ側ラインＷｐ、スイッチＱ２のドレインの電圧変化と同様に電圧変化する配線をｎ側ラインＷｎと呼ぶ。 In the following description, the drain side of the switch Q1 is referred to as the p side, and the drain side of the switch Q2 is referred to as the n side. A wiring that changes in voltage similarly to the voltage change of the drain of the switch Q1 is called a p-side line Wp, and a wiring that changes voltage similarly to the voltage change of the drain of the switch Q2 is called an n-side line Wn.
整流回路２２は、４つのスイッチＱ３〜Ｑ６を接続して構成されたブリッジ回路、及び、平滑コンデンサ２５を有している。整流回路２２は、力率改善回路２１の出力を同期整流する。スイッチＱ３〜Ｑ６は、それぞれＮチャネルＭＯＳ−ＦＥＴであり、それぞれボディダイオードを備えている。
The
スイッチＱ３のソースは、スイッチＱ５のドレインと接続されており、スイッチＱ３，Ｑ５は、第１レグを構成する。スイッチＱ３のドレインは、平滑コンデンサ２５の正側に、スイッチＱ５のソースは、平滑コンデンサ２５の負側にそれぞれ接続されている。スイッチＱ４のソースは、スイッチＱ６のドレインと接続されており、スイッチＱ４，Ｑ６は、第２レグを構成する。スイッチＱ４のドレインは、平滑コンデンサ２５の正側に、スイッチＱ６のソースは、平滑コンデンサ２５の負側にそれぞれ接続されている。
The source of the switch Q3 is connected to the drain of the switch Q5, and the switches Q3 and Q5 constitute the first leg. The drain of the switch Q3 is connected to the positive side of the
スイッチＱ３とスイッチＱ５との接続点は、第１レグの中性点であり、力率改善回路２１の出力端子が接続されている。また、スイッチＱ４とスイッチＱ６との接続点は、第２レグの中性点であり、力率改善回路２１の出力端子が接続されている。
The connection point between the switch Q3 and the switch Q5 is the neutral point of the first leg, and the output terminal of the power
スイッチＱ３は、第１レグの上アームスイッチング素子であり、スイッチＱ５は、第１レグの下アームスイッチング素子であり、スイッチＱ４は、第２レグの上アームスイッチング素子であり、スイッチＱ６は、第２レグの下アームスイッチング素子である。 The switch Q3 is the upper arm switching element of the first leg, the switch Q5 is the lower arm switching element of the first leg, the switch Q4 is the upper arm switching element of the second leg, and the switch Q6 is the first arm switching element. 2 leg lower arm switching element.
次に、力率改善回路２１による昇圧作動、及び、整流回路２２による整流作動について、図２を用いて説明する。以下の説明では、交流電源１０が出力する平均電圧より高い期間を正期間、低い期間を負期間と呼ぶ。
Next, the boosting operation by the power
正期間には、スイッチＱ１，Ｑ２，Ｑ３，Ｑ６を以下のようにスイッチング作動させて交流電圧を昇圧させる。すなわち、スイッチＱ１，Ｑ２をオン作動させると、交流電源１０→ｐ側インダクタ２３→スイッチＱ１→スイッチＱ２→ｎ側インダクタ２４→交流電源１０といった経路で電流が流れる（図２（ａ）参照）。この時、ｐ側インダクタ２３およびｎ側インダクタ２４にエネルギが蓄積される。なお、このスイッチ状態では、力率改善回路２１から整流回路２２に対して電流は流れず、平滑コンデンサ２５に蓄えられた電荷が電気負荷１１へ流れる。
In the positive period, the switches Q1, Q2, Q3, and Q6 are switched as follows to boost the AC voltage. That is, when the switches Q1 and Q2 are turned on, a current flows through the path of the
その後、スイッチＱ１，Ｑ２をともにオフ作動させるとともに、スイッチＱ３，Ｑ６をともにオン作動させる。これにより、交流電源１０→ｐ側インダクタ２３→スイッチＱ３→電気負荷１１及び平滑コンデンサ３５→スイッチＱ６→ｎ側インダクタ２４→交流電源１０といった経路で電流が流れる（図２（ｂ）参照）。
Thereafter, the switches Q1 and Q2 are both turned off, and the switches Q3 and Q6 are both turned on. As a result, a current flows through a path such as
この時、ｐ側インダクタ２３及びｎ側インダクタ２４に蓄積されたエネルギが交流電源１０の出力に加えられるので、出力端子Ｔｏｕｔの平均電圧（出力電圧Ｖｏｕｔ）は入力端子Ｔｉｎの電圧（入力電圧Ｖｉｎ）よりも高くなるよう昇圧されることとなる。この昇圧の度合いは、スイッチＱ１，Ｑ２によるデューティα（α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を制御することで調整される。Ｔｏｎはオン作動時間、Ｔｏｆｆはオフ作動時間である。
At this time, the energy accumulated in the p-
負期間には、スイッチＱ１，Ｑ２，Ｑ４，Ｑ５を以下のようにスイッチング作動させて交流電圧を昇圧させる。すなわち、スイッチＱ１，Ｑ２をオン作動させると、交流電源１０→ｎ側インダクタ２４→スイッチＱ２→スイッチＱ１→ｐ側インダクタ２３→交流電源１０といった経路で電流が流れる（図２（ｃ）参照）。この時、ｐ側インダクタ２３およびｎ側インダクタ２４にエネルギが蓄積される。なお、このスイッチ状態では、力率改善回路２１から整流回路２２に対して電流は流れず、平滑コンデンサ２５に蓄えられた電荷が電気負荷１１へ流れる。
In the negative period, the switches Q1, Q2, Q4, and Q5 are switched as follows to boost the AC voltage. That is, when the switches Q1 and Q2 are turned on, a current flows through the path of the
その後、スイッチＱ１，Ｑ２をともにオフ作動させるとともに、スイッチＱ４，Ｑ５をともにオン作動させる。これにより、交流電源１０→ｎ側インダクタ２４→スイッチＱ４→電気負荷１１及び平滑コンデンサ２５→スイッチＱ５→ｐ側インダクタ２３→交流電源１０といった経路で電流が流れる（図２（ｄ）参照）。この時、ｐ側インダクタ２３およびｎ側インダクタ２４に蓄積されたエネルギが交流電源１０の出力に加えられるので昇圧されることとなる。この昇圧の度合いは、スイッチＱ１，Ｑ２によるデューティα（α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を制御することで調整される。
Thereafter, the switches Q1 and Q2 are both turned off, and the switches Q4 and Q5 are both turned on. As a result, a current flows through a path such as
ちなみに、平滑コンデンサ２５は、スイッチＱ１，Ｑ２のオフ作動時に充電され、スイッチＱ１，Ｑ２のオン作動時には電気負荷１１へ放電する。これにより、出力電圧Ｖｏｕｔの脈動が低減される。また、力率改善回路２１から出力される交流電力は、図２（ａ）〜（ｄ）のいずれの場合においても電気負荷１１および平滑コンデンサ２５へ電力供給される向きが同じになるよう、４つのスイッチＱ３〜Ｑ６により整流される。
Incidentally, the smoothing
次に、図３を用いて、本実施形態の力率改善回路２１によるコモンモードノイズの低減作用を表す。
Next, the action of reducing common mode noise by the power
スイッチＱ１，Ｑ２に対し、スイッチＱ１，Ｑ２において生じた熱を吸熱するようにヒートシンク２６を設ける構成とする。ここで、スイッチＱ１，Ｑ２と、ヒートシンク２６との間に浮遊コンデンサＦｐ，Ｆｎが生じる。また、ヒートシンク２６は、コンバータ２０のフレームグラウンドと接続されている。
The switches Q1 and Q2 are provided with a
ｐ側インダクタ及びｎ側インダクタの値が同じである場合、スイッチＱ１，Ｑ２のオンオフおよび交流電源１０の正負期間に拘わらず、ｐ側インダクタ２３およびｎ側インダクタ２４には同じ電圧が印加される。これにより、スイッチング作動時のｐ側ラインＷｐの対地電圧Ｖｐｇとｎ側ラインＷｎの対地電圧Ｖｎｇは相補的に変化する。そのため、ｐ側ラインＷｐに存在する浮遊コンデンサＦｐに印加される電圧と、ｎ側ラインＷｎに存在する浮遊コンデンサＦｎに印加される電圧とが相補的に変化する。
When the values of the p-side inductor and the n-side inductor are the same, the same voltage is applied to the p-
具体的には、スイッチＱ１，Ｑ２のスイッチング作動に伴い両コンデンサＦｐ，Ｆｎの電圧が変化するにあたり、一方の浮遊コンデンサＦｐの電圧が高くなる時には他方の浮遊コンデンサＦｎの電圧が低くなり、一方が低くなる時には他方が高くなる。 Specifically, as the voltages of both capacitors Fp and Fn change with the switching operation of the switches Q1 and Q2, when the voltage of one floating capacitor Fp increases, the voltage of the other floating capacitor Fn decreases, When it gets lower, the other gets higher.
これにより、従来ｐ側ラインＷｐから浮遊コンデンサＦｐを介して、ヒートシンク２６、つまり、フレームグラウンドへコモンモード電流が流出してしまう所を、ｎ側の浮遊コンデンサＦｎを介してｎ側ラインＷｎへ電流Ｉｎｐとして回収されるようにできる。つまり、コモンモード電流がフレームグラウンドへ流れ出ることを抑制する、即ち、コモンモード電流をコンバータ２０の内部に閉じ込めるように促すことができる。
As a result, the current flowing from the p-side line Wp through the floating capacitor Fp to the
ｐ側インダクタ２３およびｎ側インダクタ２４のインダクタンスをＬ１，Ｌ２とし、ｐ側ラインＷｐに存在する浮遊コンデンサＦｐの容量をＣｐとし、ｎ側ラインＷｎに存在する浮遊コンデンサＦｎの容量をＣｎとした場合において、Ｌ１・Ｃｎ＝Ｌ２・Ｃｐとの等式を成立させるように構成すれば、外部へ漏れ出るコモンモード電流Ｉｃｏｍ（コモンモードノイズ）をゼロにできる。
When the inductances of the p-
図１の説明に戻り、力率改善回路２１のスイッチＱ１，Ｑ２のゲートは、電圧源５０を用いて駆動信号を出力するゲートドライブ回路５１によって駆動される。スイッチＱ１，Ｑ２には、同一の駆動信号が入力されるため、スイッチＱ１，Ｑ２のオンオフ状態は同一となる。電圧源５０の低電圧側の端子は、スイッチＱ１，Ｑ２の接続点に接続されている。また、整流回路２２の下アームスイッチング素子であるスイッチＱ５，Ｑ６は、電圧源５８を用いて駆動信号を出力するゲートドライブ回路５９，６０によってそれぞれ駆動される。
Returning to the description of FIG. 1, the gates of the switches Q <b> 1 and Q <b> 2 of the power
ここで、整流回路２２の上アームスイッチング素子であるスイッチＱ３，Ｑ４は、ブートストラップコンデンサＣ３，Ｃ４に充電された電荷を用いて駆動信号を出力するゲートドライブ回路５２，５５によって駆動される。
Here, the switches Q3 and Q4, which are upper arm switching elements of the
前述したとおり、正期間において、第１レグの上アームスイッチング素子Ｑ３と第２レグの下アームスイッチング素子Ｑ６とが開閉制御される。また、負期間において、第２レグの上アームスイッチング素子Ｑ４と第１レグの下アームスイッチング素子Ｑ５が開閉制御される。つまり、第１レグにおいて、正期間では、上アームスイッチング素子Ｑ３が開閉制御され、負期間では、下アームスイッチング素子Ｑ５が開閉制御される。また、第２レグにおいて、正期間では、下アームスイッチング素子Ｑ６が開閉制御され、負期間では、上アームスイッチング素子Ｑ４が開閉制御される。 As described above, in the positive period, the upper arm switching element Q3 of the first leg and the lower arm switching element Q6 of the second leg are controlled to open and close. In the negative period, the upper arm switching element Q4 of the second leg and the lower arm switching element Q5 of the first leg are controlled to open and close. That is, in the first leg, the upper arm switching element Q3 is controlled to open and close during the positive period, and the lower arm switching element Q5 is controlled to open and close during the negative period. In the second leg, the lower arm switching element Q6 is controlled to open and close during the positive period, and the upper arm switching element Q4 is controlled to open and close during the negative period.
ここで、図９に下アームスイッチング素子Ｑ５，Ｑ６がオン状態とされている場合に、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成のコンバータ２０ｃを示す。具体的には、電圧源５８と、ブートストラップコンデンサＣ３とが、抵抗６１及びダイオード６２を介して充電可能に接続されている。また、電圧源５８と、ブートストラップコンデンサＣ４とを、抵抗６３及びダイオード６４を介して充電可能に接続する。この構成では、正期間及び負期間の一方でブートストラップコンデンサＣ３，Ｃ４が充電され、正期間及び負期間の他方でブートストラップコンデンサＣ３，Ｃ４が充電されることになる。
FIG. 9 shows a
下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成とした場合のブートストラップコンデンサＣ３，Ｃ４の電圧（ＶＣ３，ＶＣ４）の変化を表すタイミングチャートを図４に示す。 FIG. 4 shows a timing chart showing changes in the voltages (VC3, VC4) of the bootstrap capacitors C3, C4 when the bootstrap capacitors C3, C4 are charged via the lower arm switching elements Q5, Q6.
図４に示すように、正期間及び負期間の一方で上アームスイッチング素子Ｑ３，Ｑ４を駆動し続けるための電荷をブートストラップコンデンサＣ３，Ｃ４に充電する必要が生じる。 As shown in FIG. 4, it is necessary to charge the bootstrap capacitors C3 and C4 with charges for continuing to drive the upper arm switching elements Q3 and Q4 in one of the positive period and the negative period.
具体的には、負期間において、スイッチＱ５を介してブートストラップコンデンサＣ３の充電を行い、正期間において、ゲートドライブ回路５２は、ブートストラップコンデンサＣ３に蓄積された電荷を用いて、スイッチＱ３を駆動する。また、正期間において、スイッチＱ６を介してブートストラップコンデンサＣ４の充電を行い、負期間において、ゲートドライブ回路５５は、ブートストラップコンデンサＣ４に蓄積された電荷を用いて、スイッチＱ４を駆動する。
Specifically, in the negative period, the bootstrap capacitor C3 is charged via the switch Q5, and in the positive period, the
例えば、交流電源１０が商用電源であり、周波数が６０Ｈｚだとすると、正期間及び負期間の長さは、それぞれ１／１２０ｓｅｃとなる。一般的に、スイッチＱ１〜Ｑ６のスイッチング周波数ｆ１は、交流電源１０の周波数より高く設定されている。このため、１／１２０ｓｅｃの期間において、スイッチＱ３，Ｑ４をスイッチング駆動する度に、ブートストラップコンデンサＣ３，Ｃ４に蓄えられた電荷が放出され、ブートストラップコンデンサＣ３，Ｃ４の電圧（コンデンサ電圧）が低下していく。この際、１／１２０ｓｅｃの期間において、スイッチＱ３，Ｑ４を駆動可能な電圧値以上にコンデンサ電圧を保つためには、ブートストラップコンデンサＣ３，Ｃ４の容量を大きくする必要がある。
For example, if the
そこで、本実施形態では、力率改善回路２１のスイッチＱ１，Ｑ２を介して、ブートストラップコンデンサＣ３，Ｃ４を充電する。具体的には、図１に示すように、電圧源５０と、ブートストラップコンデンサＣ３とを、抵抗５３及びダイオード５４を介して充電可能に接続する。これにより、スイッチＱ１がオン状態とされている場合に、電圧源５０→抵抗５３→ダイオード５４→ブートストラップコンデンサＣ３→スイッチＱ１のドレイン→スイッチＱ１のソース→電圧源５０という経路が形成される。この経路によって、ブートストラップコンデンサＣ３を充電することができる。
Therefore, in this embodiment, the bootstrap capacitors C3 and C4 are charged via the switches Q1 and Q2 of the power
また、電圧源５０と、ブートストラップコンデンサＣ４とを、抵抗５６及びダイオード５７を介して充電可能に接続する。これにより、スイッチＱ２がオン状態とされている場合に、電圧源５０→抵抗５６→ダイオード５７→ブートストラップコンデンサＣ４→スイッチＱ２→電圧源５０という経路が形成される。この経路によって、ブートストラップコンデンサＣ４を充電することができる。
Further, the
図５に、スイッチＱ１，Ｑ２を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成（図１参照）とした場合のブートストラップコンデンサＣ３，Ｃ４の電圧ＶＣ３，ＶＣ４の変化を表すタイミングチャートを示す。 FIG. 5 is a timing chart showing changes in the voltages VC3 and VC4 of the bootstrap capacitors C3 and C4 when the configuration is such that the bootstrap capacitors C3 and C4 are charged via the switches Q1 and Q2 (see FIG. 1).
正期間では、スイッチＱ３がオフ状態とされている場合に、オン状態となるスイッチＱ１を介してブートストラップコンデンサＣ３の充電が実施される。その後、スイッチＱ１がオフ状態とされると、ブートストラップコンデンサＣ３に蓄積された電荷を用いて、ゲートドライブ回路５２はスイッチＱ３を駆動し、スイッチＱ３はオン状態とされる。
In the positive period, when the switch Q3 is turned off, the bootstrap capacitor C3 is charged via the switch Q1 that is turned on. Thereafter, when the switch Q1 is turned off, the
負期間では、スイッチＱ４がオフ状態とされている場合に、オン状態となるスイッチＱ２を介してブートストラップコンデンサＣ４の充電が実施される。その後、スイッチＱ２がオフ状態とされると、ブートストラップコンデンサＣ４に蓄積された電荷を用いて、ゲートドライブ回路５５はスイッチＱ４を駆動し、スイッチＱ４はオン状態とされる。
In the negative period, when the switch Q4 is turned off, the bootstrap capacitor C4 is charged via the switch Q2 that is turned on. Thereafter, when the switch Q2 is turned off, the
スイッチＱ１，Ｑ２が、交流電源１０の周波数（６０Ｈｚ）より高い周波数ｆ１でオフオン作動される場合、下アームスイッチング素子Ｑ５，Ｑ６を介して、６０ＨｚでブートストラップコンデンサＣ３，Ｃ４を充放電する構成と比較して、ブートストラップコンデンサＣ３，Ｃ４を短い周期で充放電することが可能となる。
When the switches Q1 and Q2 are turned off at a frequency f1 higher than the frequency (60 Hz) of the
つまり、ブートストラップコンデンサＣ３，Ｃ４の電圧ＶＣ３，ＶＣ４のリプル幅を所定の許容範囲内に抑えようとする場合に、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成（図９参照）と比較して、ブートストラップコンデンサＣ３，Ｃ４の容量を小さくすることが可能となる。具体的には、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成と比較して、充電周期が６０／ｆ１となり、容量を６０／ｆ１倍にすることができる。 That is, the configuration in which the bootstrap capacitors C3 and C4 are charged via the lower arm switching elements Q5 and Q6 when the ripple widths of the voltages VC3 and VC4 of the bootstrap capacitors C3 and C4 are to be suppressed within a predetermined allowable range. Compared to (see FIG. 9), it is possible to reduce the capacitance of the bootstrap capacitors C3 and C4. Specifically, as compared with the configuration in which the bootstrap capacitors C3 and C4 are charged via the lower arm switching elements Q5 and Q6, the charging cycle is 60 / f1, and the capacity can be increased by 60 / f1.
また、本実施形態の構成では、図１に示すように、ＭＯＳ−ＦＥＴであるスイッチＱ１，Ｑ２のボディダイオードを介して、電圧源５０の低電圧側の端子と、ブートストラップコンデンサＣ３，Ｃ４の低電圧側の端子とが接続されている。このため、スイッチＱ１のソース（電圧源５０の低電圧側の端子）の電位がスイッチＱ４のソース（ブートストラップコンデンサＣ４の低電圧側の端子）の電位に対して過剰に高くなることを抑制できる。また、スイッチＱ２のソース（電圧源５０の低電圧側の端子）の電位がスイッチＱ３のソース（ブートストラップコンデンサＣ３の低電圧側の端子）の電位に対して過剰に高くなることを抑制できる。このため、ブートストラップコンデンサＣ３，Ｃ４に過剰な電圧が印加されることを抑制することができる。
In the configuration of the present embodiment, as shown in FIG. 1, the low-voltage side terminal of the
（第２実施形態）
図６に本実施形態のコンバータ２０ａの電気的構成図を示す。図１に示す第１実施形態と同一の構成については適宜説明を省略する。
(Second Embodiment)
FIG. 6 shows an electrical configuration diagram of the converter 20a of the present embodiment. The description of the same configuration as that of the first embodiment shown in FIG.
コンバータ２０ａでは、ブートストラップコンデンサＣ３に対して、下アームスイッチング素子Ｑ５，Ｑ６の駆動に用いられる電圧源５８が、抵抗６１、及び、ダイオード６２を介して接続されている。同様に、ブートストラップコンデンサＣ４に対して、電圧源５８が、抵抗６３、及び、ダイオード６４を介して接続されている。これにより、スイッチＱ１，Ｑ２を介してブートストラップコンデンサＣ３，Ｃ４を充電することが可能とされるとともに、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電することが可能とされている。このため、より安定してブートストラップコンデンサＣ３，Ｃ４を充電することが可能となる。
In the converter 20a, a
また、電気負荷１１として二次電池を用いる場合に、整流回路２２の出力側に接続された直流電源としての二次電池から、交流電源１０に対して電力供給を行う、いわゆる逆潮動作が可能である。逆潮動作において、制御装置４０（逆潮制御部）は、整流回路２２においてＰＷＭ制御を実施し、フルブリッジ単相インバータとして動作させるとともに、力率改善回路２１の動作を停止させる。このため、逆潮動作時は、電圧源５０からスイッチＱ１，Ｑ２を介して、ブートストラップコンデンサＣ３，Ｃ４を充電することができない。本実施形態では、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電することが可能とされているため、逆潮動作時において、ブートストラップコンデンサＣ３，Ｃ４を充電することが可能になる。
In addition, when a secondary battery is used as the
なお、逆潮動作時では、スイッチＱ３〜Ｑ６において、ＰＷＭ制御が実施される。このため、スイッチＱ３〜Ｑ６の開閉周期は、交流電源１０の周期に比べて短いものであり、ブートストラップコンデンサＣ３，Ｃ４は短い周期で充電される。このため、ブートストラップコンデンサＣ３，Ｃ４の容量を増加させなくても、ブートストラップコンデンサＣ３，Ｃ４の出力電圧のリップル幅が大きくなることを抑制できる。
Note that, during reverse power operation, PWM control is performed in the switches Q3 to Q6. For this reason, the open / close cycle of the switches Q3 to Q6 is shorter than the cycle of the
（第３実施形態）
図７に本実施形態のコンバータ２０ｂの電気的構成図を示す。図１に示す第１実施形態と同一の構成については適宜説明を省略する。
(Third embodiment)
FIG. 7 shows an electrical configuration diagram of the
コンバータ２０ｂでは、スイッチＱ１，Ｑ２を駆動する電圧源として、ブートストラップコンデンサＣ１を設けている。ブートストラップコンデンサＣ１は、抵抗６５及びダイオード６６を介して電圧源５８と接続されている。
In the
スイッチＱ５のオン作動時において、電圧源５８→抵抗６５→ダイオード６６→ブートストラップコンデンサＣ１→スイッチＱ１のボディダイオード→スイッチＱ５→電圧源５８という経路が形成され、この経路によって、ブートストラップコンデンサＣ１を充電することができる。また、スイッチＱ６のオン作動時において、電圧源５８→抵抗６５→ダイオード６６→ブートストラップコンデンサＣ１→スイッチＱ２のボディダイオード→スイッチＱ６→電圧源５８という経路が形成され、この経路によって、ブートストラップコンデンサＣ１を充電することができる。
When the switch Q5 is turned on, a path of the
図８に、下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ１を充電するとともに、ブートストラップコンデンサＣ１から３，Ｃ４を充電する構成とした場合のブートストラップコンデンサＣ１，Ｃ３，Ｃ４の電圧（ＶＣ，ＶＣ３，ＶＣ４）の変化を表すタイミングチャートを示す。 FIG. 8 shows the voltage of the bootstrap capacitors C1, C3, C4 when the bootstrap capacitor C1 is charged via the lower arm switching elements Q5, Q6 and the bootstrap capacitors C1 to C3 are charged. 5 is a timing chart showing changes in VC, VC3, and VC4).
正期間では、スイッチＱ６のオン作動時において、ブートストラップコンデンサＣ１が充電される。また、負期間では、スイッチＱ５のオン作動時において、ブートストラップコンデンサＣ１が充電される。そして、ブートストラップコンデンサＣ１に充電された電荷を用いて、ゲートドライブ回路５１はスイッチＱ１，Ｑ２を駆動する。また、スイッチＱ１，Ｑ２のオン作動時において、ブートストラップコンデンサＣ３，Ｃ４が第１実施形態と同様に充電される。本実施形態の構成によれば、絶縁電源の数を１つにまで減少させることができ、回路を簡略化することが可能になる。
In the positive period, the bootstrap capacitor C1 is charged when the switch Q6 is turned on. In the negative period, the bootstrap capacitor C1 is charged when the switch Q5 is turned on. Then, the
（他の実施形態）
・スイッチＱ１のスイッチング作動時（正期間における昇圧時）には、スイッチＱ２は常時オフに制御され、スイッチＱ２のスイッチング作動時（負期間における昇圧時）には、スイッチＱ１は常時オフに制御を行ってもよい。
(Other embodiments)
When the switch Q1 is switched (when boosting during the positive period), the switch Q2 is always controlled to be off. When the switch Q2 is switching (when boosting during the negative period), the switch Q1 is always switched off. You may go.
・第２実施形態における下アームスイッチング素子Ｑ５，Ｑ６を介してブートストラップコンデンサＣ３，Ｃ４を充電する構成と、第３実施形態におけるスイッチＱ１，Ｑ２を駆動する電圧源として、ブートストラップコンデンサＣ１を設ける構成とを、同時に実施してもよい。 A configuration in which the bootstrap capacitors C3 and C4 are charged through the lower arm switching elements Q5 and Q6 in the second embodiment and a bootstrap capacitor C1 is provided as a voltage source for driving the switches Q1 and Q2 in the third embodiment. The configuration may be performed simultaneously.
・スイッチＱ１，Ｑ２として、オフ状態において電流が逆方向に流れる逆導通性を有する半導体スイッチング素子であるＭＯＳ−ＦＥＴに代えて、逆導通性を有しない半導体スイッチング素子であるＩＧＢＴを用いてもよい。この場合、各スイッチＱ１，Ｑ２に対して還流ダイオードを設ける構成とするとよい。この構成とすることで、電圧源５０（図１）及びブートストラップコンデンサＣ１（図７）の低電圧側の端子と、正期間におけるブートストラップコンデンサＣ４、又は、負期間におけるブートストラップコンデンサＣ３の低電圧側の端子とが接続される。このため、スイッチＱ１，Ｑ２がオフ状態とされている場合に、ブートストラップコンデンサＣ３，Ｃ４に過剰な電圧が印加されることを抑制することができる。 As the switches Q1 and Q2, IGBTs that are semiconductor switching elements that do not have reverse conductivity may be used instead of the MOS-FETs that are semiconductor switching elements that have reverse conductivity in which current flows in the reverse direction in the off state. . In this case, it is preferable to provide a reflux diode for each of the switches Q1 and Q2. With this configuration, the low voltage side terminals of the voltage source 50 (FIG. 1) and the bootstrap capacitor C1 (FIG. 7), and the bootstrap capacitor C4 in the positive period or the bootstrap capacitor C3 in the negative period are low. The terminal on the voltage side is connected. For this reason, when the switches Q1 and Q2 are turned off, it is possible to suppress an excessive voltage from being applied to the bootstrap capacitors C3 and C4.
・図１０に示すような力率改善回路２１ｄを用いてもよい。力率改善回路２１ｄは、ｐ側ラインＷｐとｎ側ラインＷｎとの間において、ｐ側インダクタ２３及びｎ側インダクタ２４より整流回路２２側に、スイッチＱ１ｄ，Ｑ２ｄが設けられている。具体的には、ｐ側ラインＷｐからｎ側ラインＷｎに電流が流れることが可能なようにスイッチＱ１ｄが設けられており、ｎ側ラインＷｎからｐ側ラインＷｐに電流が流れることが可能なようにスイッチＱ２ｄが設けられている。スイッチＱ１ｄ，Ｑ２ｄはそれぞれＩＧＢＴであり、還流ダイオードＤ１ｄ，Ｄ２ｄが逆並列にそれぞれ接続されている。また、スイッチＱ１ｄ，Ｑ２ｄと直列、かつ、順方向にダイオードＤ３ｄ，Ｄ４ｄがそれぞれ接続されている。
A power
正期間において、スイッチＱ１ｄをオン作動させることで、図２（ａ）と同様に、交流電源１０→ｐ側インダクタ２３→スイッチＱ１ｄ→ｎ側インダクタ２４→交流電源１０といった経路で電流が流れる。この時、ｐ側インダクタ２３およびｎ側インダクタ２４にエネルギが蓄積される。その後、スイッチＱ１，Ｑ２をともにオフ作動させるとともに、スイッチＱ３，Ｑ６をともにオン作動させる。これにより、図２（ｂ）と同様に、交流電源１０→ｐ側インダクタ２３→スイッチＱ３→電気負荷１１及び平滑コンデンサ２５→スイッチＱ６→ｎ側インダクタ２４→交流電源１０といった経路で電流が流れる。
When the switch Q1d is turned on during the positive period, a current flows through the path of the
負期間には、スイッチＱ２ｄをオン作動させることで、図２（ｃ）と同様に、交流電源１０→ｎ側インダクタ２４→スイッチＱ２→ｐ側インダクタ２３→交流電源１０といった経路で電流が流れる。この時、ｐ側インダクタ２３およびｎ側インダクタ２４にエネルギが蓄積される。その後、スイッチＱ１ｄ，Ｑ２ｄをともにオフ作動させるとともに、スイッチＱ４，Ｑ５をともにオン作動させる。これにより、図２（ｄ）と同様に、交流電源１０→ｎ側インダクタ２４→スイッチＱ４→電気負荷１１及び平滑コンデンサ２５→スイッチＱ５→ｐ側インダクタ２３→交流電源１０といった経路で電流が流れる。
In the negative period, by turning on the switch Q2d, a current flows through the path of the
本変形例における昇圧用スイッチング素子であるスイッチＱ１ｄは、電圧源５０ｄを用いて駆動信号を出力するゲートドライブ回路５１ｄによって駆動される。また、昇圧用スイッチング素子であるＱ２ｄは、電圧源５２ｄを用いて駆動信号を出力するゲートドライブ回路５３ｄによって駆動される。ここで、電圧源５０ｄの低電圧側の端子は、ｎ側ラインＷｎに接続されており、電源５２ｄの低電圧側端子は、ｐ側ラインＷｐに接続されている。 The switch Q1d, which is a boosting switching element in this modification, is driven by a gate drive circuit 51d that outputs a drive signal using a voltage source 50d. The boosting switching element Q2d is driven by a gate drive circuit 53d that outputs a drive signal using a voltage source 52d. Here, the low voltage side terminal of the voltage source 50d is connected to the n side line Wn, and the low voltage side terminal of the power source 52d is connected to the p side line Wp.
さらに、電圧源５０ｄの高電圧側端子は、抵抗５３及びダイオード５４を介してブートストラップコンデンサＣ３に接続されている。また、電圧源５２ｄの高電圧側端子は、抵抗５６及びダイオード５７を介してブートストラップコンデンサＣ４に接続されている。
Further, the high voltage side terminal of the voltage source 50d is connected to the bootstrap capacitor C3 via the
スイッチＱ１ｄがオン作動されることで、電圧源５０ｄ→抵抗５３→ダイオード５４→ブートストラップコンデンサＣ３→スイッチＱ１ｄ→電圧源５０ｄという経路が形成される。また、スイッチＱ２ｄがオン作動されることで、電圧源５２ｄ→抵抗５６→ダイオード５７→ブートストラップコンデンサＣ４→スイッチＱ２ｄ→電圧源５２ｄという経路が形成される。
When the switch Q1d is turned on, a path of voltage source 50d →
また、電圧源５０ｄの低電圧側端子と、ｐ側ラインＷｐとが還流ダイオードＤ１ｄを介して接続され、電圧源５２ｄの低電圧側端子と、ｎ側ラインＷｎとが還流ダイオードＤ２ｄを介して接続されている。このため、負期間において、スイッチＱ１ｄがオフ作動されていると、電圧源５０ｄの低電圧側端子と、ブートストラップコンデンサＣ３の低電圧側端子とは還流ダイオードＤ１ｄを介して接続されることになり、ブートストラップコンデンサＣ３に過剰な電圧が印加されることを抑制できる。同様に、正期間において、スイッチＱ２ｄがオフ作動されていると、電圧源５２ｄの低電圧側端子と、ブートストラップコンデンサＣ４の低電圧側端子とは還流ダイオードＤ２ｄを介して接続されることになり、ブートストラップコンデンサＣ４に過剰な電圧が印加されることを抑制できる。 Further, the low voltage side terminal of the voltage source 50d and the p side line Wp are connected via the freewheeling diode D1d, and the low voltage side terminal of the voltage source 52d and the n side line Wn are connected via the freewheeling diode D2d. Has been. Therefore, if the switch Q1d is turned off during the negative period, the low voltage side terminal of the voltage source 50d and the low voltage side terminal of the bootstrap capacitor C3 are connected via the freewheeling diode D1d. Therefore, it is possible to prevent an excessive voltage from being applied to the bootstrap capacitor C3. Similarly, when the switch Q2d is turned off during the positive period, the low voltage side terminal of the voltage source 52d and the low voltage side terminal of the bootstrap capacitor C4 are connected via the freewheeling diode D2d. Therefore, it is possible to suppress an excessive voltage from being applied to the bootstrap capacitor C4.
なお、スイッチＱ１ｄ，Ｑ２ｄにＩＧＢＴを用いるとともに、還流ダイオードＤ１ｄ，Ｄ２ｄを設ける構成に代えて、スイッチＱ１ｄ，Ｑ２ｄとしてＭＯＳ−ＦＥＴを用いる構成としてもよい。この場合、スイッチＱ１ｄ，Ｑ２ｄのボディダイオードが、還流ダイオードＤ１ｄ，Ｄ２ｄと同様に作用する。 In addition, while using IGBT for switch Q1d and Q2d, it is good also as a structure using MOS-FET as switch Q1d and Q2d instead of the structure which provides free-wheeling diode D1d and D2d. In this case, the body diodes of the switches Q1d and Q2d operate in the same manner as the free wheel diodes D1d and D2d.
１０…交流電源、２０…コンバータ（電力変換装置）、２１…力率改善回路、５０…電圧源、Ｃ１…ブートストラップコンデンサ（電圧源）、Ｃ３，Ｃ４…ブートストラップコンデンサ、Ｑ１…第１スイッチ、Ｑ２…第２スイッチ、Ｑ３，Ｑ４…上アームスイッチング素子、Ｑ５，Ｑ６…下アームスイッチング素子。
DESCRIPTION OF
Claims (8)
直列接続された上アームスイッチング素子（Ｑ３，Ｑ４）及び下アームスイッチング素子（Ｑ５，Ｑ６）をそれぞれ有し、その直列接続された上アームスイッチング素子及び下アームスイッチング素子の接続点である中性点に対し、前記力率改善回路の出力端子がそれぞれ接続されている第１レグ及び第２レグを備え、前記第１レグ及び前記第２レグの前記上アームスイッチング素子及び前記下アームスイッチング素子の開閉状態をそれぞれ変更することで、前記力率改善回路の出力を同期整流する整流回路（２２）と、
を備える電力変換装置（２０，２０ａ，２０ｂ，２０ｄ）において、
前記昇圧用スイッチング素子を駆動する電圧源（５０，Ｃ１）が、前記昇圧用スイッチング素子を介して、前記第１レグ及び前記第２レグの前記上アームスイッチング素子を駆動する際の電圧源であるブートストラップコンデンサ（Ｃ３，Ｃ４）に充電可能に接続され、
前記昇圧用スイッチング素子として、前記交流電源の出力電圧が正となる正期間に閉状態となる第１スイッチ（Ｑ１）と、前記交流電源の出力電圧が負となる負期間に閉状態となる第２スイッチ（Ｑ２）とを備え、
前記第１レグ及び前記第２レグの前記上アームスイッチング素子のうち、前記正期間において、前記第１スイッチと同期して開状態に制御される方に設けられている前記ブートストラップコンデンサ（Ｃ３）を充電する制御を実施し、
前記第１レグ及び前記第２レグの前記上アームスイッチング素子のうち、前記負期間において、前記第２スイッチと同期して開状態に制御される方に設けられている前記ブートストラップコンデンサ（Ｃ４）を充電する制御を実施するスイッチ制御部（４０）を備えることを特徴とする電力変換装置。 Connected to the AC power source (10), has boosting switching elements (Q1, Q2, Q1d, Q2d), and improves the output power factor of the AC power supply by changing the open / closed state of the boosting switching element A power factor correction circuit (21, 21d) to perform,
A neutral point which is a connection point of the upper arm switching element and the lower arm switching element connected in series, each having an upper arm switching element (Q3, Q4) and a lower arm switching element (Q5, Q6) connected in series. On the other hand, a first leg and a second leg to which output terminals of the power factor correction circuit are respectively connected are provided, and the upper arm switching element and the lower arm switching element of the first leg and the second leg are opened and closed. A rectifier circuit (22) for synchronously rectifying the output of the power factor correction circuit by changing each of the states;
In a power converter (20, 20a, 20b, 20d) comprising:
The voltage source (50, C1) for driving the boosting switching element is a voltage source for driving the upper arm switching elements of the first leg and the second leg via the boosting switching element. Connected to the bootstrap capacitors (C3, C4) in a chargeable manner ,
As the step-up switching element, a first switch (Q1) that is closed during a positive period when the output voltage of the AC power supply is positive, and a first switch (Q1) that is closed during a negative period when the output voltage of the AC power supply is negative. 2 switches (Q2),
Of the upper arm switching element of said first leg and said second leg, before KiTadashi period, the provided towards controlled to the open state in synchronism with the first switch bootstrap capacitor (C3 ) to implement a control to charge the,
Of the upper arm switching element of said first leg and said second leg, before the Kimake period, the provided towards controlled in synchronism with the second switch in an open state the bootstrap capacitor (C4 ) features and to that power converter further comprising a switch control unit that implements the control for charging (40) the.
直列接続された上アームスイッチング素子（Ｑ３，Ｑ４）及び下アームスイッチング素子（Ｑ５，Ｑ６）をそれぞれ有し、その直列接続された上アームスイッチング素子及び下アームスイッチング素子の接続点である中性点に対し、前記力率改善回路の出力端子がそれぞれ接続されている第１レグ及び第２レグを備え、前記第１レグ及び前記第２レグの前記上アームスイッチング素子及び前記下アームスイッチング素子の開閉状態をそれぞれ変更することで、前記力率改善回路の出力を同期整流する整流回路（２２）と、
を備える電力変換装置（２０，２０ａ，２０ｂ，２０ｄ）において、
前記昇圧用スイッチング素子を駆動する電圧源（５０，Ｃ１）が、前記昇圧用スイッチング素子を介して、前記第１レグ及び前記第２レグの前記上アームスイッチング素子を駆動する際の電圧源であるブートストラップコンデンサ（Ｃ３，Ｃ４）に充電可能に接続され、
前記第１レグ及び前記第２レグにおいて、前記下アームスイッチング素子を駆動する電圧源が、前記下アームスイッチング素子を介して、前記ブートストラップコンデンサに充電可能に接続されていることを特徴とする電力変換装置（２０ａ）。 Connected to the AC power source (10), has boosting switching elements (Q1, Q2, Q1d, Q2d), and improves the output power factor of the AC power supply by changing the open / closed state of the boosting switching element A power factor correction circuit (21, 21d) to perform,
A neutral point which is a connection point of the upper arm switching element and the lower arm switching element connected in series, each having an upper arm switching element (Q3, Q4) and a lower arm switching element (Q5, Q6) connected in series. On the other hand, a first leg and a second leg to which output terminals of the power factor correction circuit are respectively connected are provided, and the upper arm switching element and the lower arm switching element of the first leg and the second leg are opened and closed. A rectifier circuit (22) for synchronously rectifying the output of the power factor correction circuit by changing each of the states;
In a power converter (20, 20a, 20b, 20d) comprising:
The voltage source (50, C1) for driving the boosting switching element is a voltage source for driving the upper arm switching elements of the first leg and the second leg via the boosting switching element. Connected to the bootstrap capacitors (C3, C4) in a chargeable manner,
In the first leg and the second leg, a voltage source for driving the lower arm switching element, via the lower arm switching element, characterized in that it is connected to be charged in the bootstrap capacitor power conversion device (20a).
前記第１レグ及び前記第２レグの前記上アームスイッチング素子のうち、前記交流電源の出力電圧が負となる負期間において、前記昇圧用スイッチング素子と同期して開閉制御される方に設けられている前記ブートストラップコンデンサを、前記昇圧用スイッチング素子が閉状態とされている場合に充電する制御を実施するスイッチ制御部（４０）を備えることを特徴とする請求項３に記載の電力変換装置。 Among the upper arm switching elements of the first leg and the second leg, the switching is controlled in synchronization with the boosting switching element in a positive period in which the output voltage of the AC power supply is positive. Performing the control of charging the bootstrap capacitor when the boosting switching element is in a closed state,
Among the upper arm switching elements of the first leg and the second leg, provided in a negative period in which the output voltage of the AC power supply is negative, the switching being controlled in synchronization with the boosting switching element. The power conversion device according to claim 3 , further comprising a switch control unit (40) that performs control to charge the bootstrap capacitor when the boosting switching element is in a closed state.
前記第１スイッチと前記第２スイッチとは、前記交流電源及びインダクタ（２３，２４）と直列接続されており、前記第１スイッチ及び前記第２スイッチがともに閉状態とされることで前記インダクタに電力を蓄積し、前記第１スイッチ及び前記第２スイッチがともに開状態とされることで前記インダクタに蓄積した電力を出力することを特徴とする請求項１，２，５のいずれか一項に記載の電力変換装置。 The boosting switching element includes a first switch (Q1) and a second switch (Q2),
The first switch and the second switch are connected in series with the AC power source and the inductors (23, 24), and both the first switch and the second switch are closed, so that the inductor accumulate power, in any one of claims 1, 2, 5, characterized in that outputs power accumulated in the inductor by the first switch and the second switch are both in the open state The power converter described.
前記第１スイッチ及び前記第２スイッチは、逆導通性を有する半導体スイッチング素子、又は、逆導通性を有さず、還流ダイオードが逆並列に接続されている半導体スイッチング素子であることを特徴とする請求項６に記載の電力変換装置。 A low-voltage side terminal of a voltage source for driving the step-up switching element is connected to a connection point between the first switch and the second switch;
The first switch and the second switch are semiconductor switching elements having reverse conductivity, or semiconductor switching elements having no reverse conductivity and having reflux diodes connected in reverse parallel. The power conversion device according to claim 6 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015107781A JP6406129B2 (en) | 2015-05-27 | 2015-05-27 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015107781A JP6406129B2 (en) | 2015-05-27 | 2015-05-27 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016226093A JP2016226093A (en) | 2016-12-28 |
| JP6406129B2 true JP6406129B2 (en) | 2018-10-17 |
Family
ID=57748717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015107781A Active JP6406129B2 (en) | 2015-05-27 | 2015-05-27 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6406129B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6316484B1 (en) * | 2017-05-15 | 2018-04-25 | 三菱電機株式会社 | Power converter |
| KR102507936B1 (en) * | 2018-07-19 | 2023-03-08 | 미쓰비시덴키 가부시키가이샤 | Power converters, motor drives and air conditioners |
| EP3895300A4 (en) | 2019-01-28 | 2022-08-31 | Murata Manufacturing Co., Ltd. | Bootstrap pre-charge circuit in totem-pole power factor correction converter |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4720941B1 (en) * | 2010-01-18 | 2011-07-13 | ダイキン工業株式会社 | Power converter |
| JP5923961B2 (en) * | 2011-12-09 | 2016-05-25 | 株式会社デンソー | AC / DC converter |
-
2015
- 2015-05-27 JP JP2015107781A patent/JP6406129B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016226093A (en) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2929635B2 (en) | Power circuit | |
| US9735666B2 (en) | Power conversion device | |
| CN108306543B (en) | Multifunctional AC/DC conversion circuit and control method thereof | |
| JP6453526B1 (en) | Power converter | |
| JP2015035851A (en) | Switching power supply device | |
| JPWO2018110440A1 (en) | Snubber circuit and power conversion system using the same | |
| KR20120022860A (en) | Power converter circuit | |
| JP6012822B1 (en) | Power converter | |
| JP4075884B2 (en) | Power control circuit for charge storage element | |
| JP5415387B2 (en) | Power converter | |
| US20210408898A1 (en) | Power regeneration snubber circuit and power supply device | |
| KR102387744B1 (en) | AC-AC converter circuit | |
| JP6406129B2 (en) | Power converter | |
| CN105991021B (en) | Bidirectional DC-DC converter | |
| JP4323049B2 (en) | Power converter | |
| JP6507948B2 (en) | Buck-boost inverter circuit and control method thereof | |
| JP2013085347A (en) | Ac-dc converter | |
| JP2019187004A (en) | Switching power supply device | |
| JP6156575B2 (en) | Power conditioner and control method thereof | |
| US20080238377A1 (en) | Device for transforming and stabilizing a primary ac voltage for supplying an electric load | |
| WO2021028990A1 (en) | Dc-dc converter | |
| JP7024784B2 (en) | AC / DC conversion circuit and power factor improvement circuit | |
| JP5400956B2 (en) | Power converter | |
| JP2016208693A (en) | Power conversion device | |
| von Zimmermann et al. | Z-source drive inverter using modified SVPWM for low output voltage and regenerating operation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170808 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180903 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6406129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |