JP6383449B2 - 電子部品実装方法および電子部品実装システム - Google Patents
電子部品実装方法および電子部品実装システム Download PDFInfo
- Publication number
- JP6383449B2 JP6383449B2 JP2017050510A JP2017050510A JP6383449B2 JP 6383449 B2 JP6383449 B2 JP 6383449B2 JP 2017050510 A JP2017050510 A JP 2017050510A JP 2017050510 A JP2017050510 A JP 2017050510A JP 6383449 B2 JP6383449 B2 JP 6383449B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- electronic components
- electronic component
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75314—Auxiliary members on the pressing surface
- H01L2224/75315—Elastomer inlay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75753—Means for optical alignment, e.g. sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80009—Pre-treatment of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/80009—Pre-treatment of the bonding area
- H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
- H01L2224/80013—Plasma cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8034—Bonding interfaces of the bonding area
- H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/8182—Diffusion bonding
- H01L2224/8183—Solid-solid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
- H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Description
請求項2の発明は、電子部品実装方法であって、a)仮基板である第iの基板上に第iの樹脂層を形成するステップと、b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、を備え、前記iは1以上の整数であり、前記ステップb)は、b−1)均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、を有し、前記ステップb−1)は、b−1−3)前記第i層の複数の電子部品のうちの一の電子部品に関して、当該一の電子部品を電子部品保持部材を用いてフェイスアップ状態で保持し、前記電子部品保持部材を鉛直方向に移動させて前記一の電子部品を半硬化状態の前記第iの樹脂層に載置するステップと、b−1−4)前記一の電子部品の下端側が前記第iの樹脂層に埋没し且つ前記一の電子部品の上端位置が鉛直方向において所定の位置に存在するように、前記電子部品保持部材を鉛直方向に移動させて前記電子部品保持部材の鉛直方向における位置を調整するステップと、b−1−5)前記一の電子部品の前記上端位置が鉛直方向において前記所定の位置に存在する状態で、前記第iの樹脂層を硬化して、前記一の電子部品を前記第iの樹脂層に仮固定するステップと、を有し、前記所定の位置は、前記第i層の複数の電子部品の相互間で同一の位置であり、前記ステップb−1)は、b−1−6)前記第i層の複数の電子部品を構成する全ての電子部品のそれぞれに関して、前記ステップb−1−3)〜b−1−5)を個別に実行することによって、前記第i層の複数の電子部品の相互間の厚みばらつきを当該半硬化状態の樹脂層で吸収し、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、をさらに有することを特徴とする。
請求項3の発明は、請求項2の発明に係る電子部品実装方法において、前記第iの樹脂層は、光硬化性樹脂で形成されており、前記ステップb−1−5)において、前記第i層の複数の電子部品を構成する前記各電子部品がその上端位置を鉛直方向における前記所定の位置に合わせた状態で配置されるごとに、前記第iの樹脂層における前記各電子部品の載置領域に光を照射することによって前記第iの樹脂層が硬化され、前記各電子部品が前記第iの樹脂層に仮固定されることを特徴とする。
請求項4の発明は、請求項2の発明に係る電子部品実装方法において、前記ステップb−1−5)において、前記電子部品保持部材のヘッド部が所定温度に加熱され、前記各電子部品の上端位置が鉛直方向において前記所定の位置に配置され、前記各電子部品が前記第iの樹脂層に仮固定されることを特徴とする。
請求項5の発明は、電子部品実装方法であって、a)仮基板である第iの基板上に第iの樹脂層を形成するステップと、b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、を備え、前記iは1以上の整数であり、前記ステップc)は、前記所定の基板に対する前記第i層の複数の電子部品の接合時における接合面に設けられた電極材料であって前記第iの基板上に仮固定された前記第i層の複数の電子部品の電極材料に対して、纏めて表面活性化処理を施すステップと、前記所定の基板と前記第iの基板に仮固定された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とをそれぞれ接合するステップと、を有することを特徴とする。
請求項6の発明は、請求項5の発明に係る電子部品実装方法において、前記表面活性化処理は、エネルギー波を照射することにより接合表面を活性化する処理を含むことを特徴とする。
請求項7の発明は、請求項5または請求項6の発明に係る電子部品実装方法において、前記表面活性化処理は、ビーム照射部を用いてエネルギー波を前記接合面に対してビーム照射することにより接合面を活性化する処理を含むことを特徴とする。
請求項8の発明は、請求項5の発明に係る電子部品実装方法において、前記表面活性化処理は、親水化処理を伴って接合表面を活性化する処理を含むことを特徴とする。
請求項9の発明は、請求項8の発明に係る電子部品実装方法において、前記表面活性化処理は、プラズマ処理を伴って実行されることを特徴とする。
請求項10の発明は、請求項9の発明に係る電子部品実装方法において、前記プラズマ処理は、酸素プラズマ処理および窒素プラズマ処理の少なくとも一方を含むことを特徴とする。
請求項11の発明は、電子部品実装方法であって、a)仮基板である第iの基板上に第iの樹脂層を形成するステップと、b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、を備え、前記iは1以上の整数であり、前記ステップb)は、b−2)前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給し、当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分であって前記第i層の複数の電子部品の前記上部側表面に突出して設けられた電極部分が平面的に点在する樹脂部分に対して、平坦化研磨処理を施すステップ、を有し、前記第i層の複数の電子部品は、それぞれ、チップと前記チップの表面から突出する前記電極部分とを有して構成され、前記第i層の複数の電子部品における各チップは、厚みばらつきを有し、前記ステップb−2)における前記平坦化研磨処理によって、前記各チップの厚みばらつきが吸収された状態で前記複数の電子部品の前記電極部分の上端位置が互いに揃えられ、前記ステップc)においては、前記第i層の複数の電子部品に設けられた前記電極部分と前記第(i−1)層の複数の電子部品の対応部分あるいは前記所定の基板の対応部分とが接合されることを特徴とする。
請求項12の発明は、請求項11の発明に係る電子部品実装方法において、前記ステップb−2)は、b−2−1)その上部側表面に電極部分が突出して設けられた前記第i層の複数の電子部品を前記第iの樹脂層に平面配置するステップと、b−2−2)前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給するステップと、b−2−3)当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分に対して、平坦化研磨処理を施すステップと、を有することを特徴とする。
請求項13の発明は、請求項11の発明に係る電子部品実装方法において、前記ステップb−2)は、b−2−1)前記第i層の複数の電子部品を前記第iの樹脂層に平面配置するステップと、b−2−2)前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給するステップと、b−2−3)前記第i層の複数の電子部品の前記上部側表面の樹脂部分において、電極形成用の孔部を平面内の所定位置に設けるステップと、b−2−4)前記孔部に電極材料を供給して、前記第i層の複数の電子部品の前記上部側表面に電極部分を形成するステップと、b−2−5)前記第i層の複数の電子部品の前記上部側表面の樹脂部分に対して、平坦化研磨処理を施すステップと、を有することを特徴とする。
請求項14の発明は、請求項1〜請求項13のいずれかの発明に係る電子部品実装方法において、e)値iをインクリメントして前記ステップa)と前記ステップb)と前記ステップc)と前記ステップd)とを繰り返し実行し、前記所定の基板上の複数の平面位置において電子部品を複数層に積層するステップ、をさらに備えることを特徴とする。
請求項15の発明は、請求項1〜請求項14のいずれかの発明に係る電子部品実装方法において、前記ステップc)は、値i=1のとき、前記所定の基板と前記第1の基板に配置された前記第1層の複数の電子部品とを対向させた状態で前記所定の基板と前記第1の基板とを相対的に接近させることによって、前記所定の基板と前記第1層の複数の電子部品とを相対的に接近させ、前記第1層の複数の電子部品を前記所定の基板上の所定の位置にそれぞれ載置し、前記所定の基板と前記第1層の複数の電子部品とを接合するステップ、を有し、前記ステップd)は、値i=1のとき、前記第1層の複数の電子部品が前記所定の基板に接合された状態を維持しつつ、前記第1層の複数の電子部品から前記第1の基板を分離するステップ、を有することを特徴とする。
請求項16の発明は、請求項1〜請求項15のいずれかの発明に係る電子部品実装方法において、前記ステップc)は、値iが2以上の整数のとき、前記所定の基板に配置された第(i−1)層の複数の電子部品と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記第(i−1)層の複数の電子部品と前記第i層の複数の電子部品とを相対的に接近させ、前記第(i−1)層の複数の電子部品と前記第i層の複数の電子部品とをそれぞれ接合するステップ、を有し、前記ステップd)は、値iが2以上の整数のとき、前記第i層の複数の電子部品が前記第(i−1)層の複数の電子部品にそれぞれ接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、を有することを特徴とする。
請求項17の発明は、請求項1〜請求項16のいずれかの発明に係る電子部品実装方法において、前記ステップd)は、d−1)光硬化性樹脂で形成された前記第iの樹脂層に対してレーザアブレーション処理を施すことによって、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、を有することを特徴とする。
請求項18の発明は、請求項1、請求項2、請求項4〜請求項16のいずれかの発明に係る電子部品実装方法において、前記ステップd)は、d−2)熱可塑性樹脂で形成された前記第iの樹脂層を加熱することによって、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、を有することを特徴とする。
請求項19の発明は、請求項1〜請求項16のいずれかの発明に係る電子部品実装方法において、前記ステップd)は、d−3)熱可塑性樹脂で形成された前記第iの樹脂層に紫外線を照射した後に前記第iの樹脂層を加熱することによって、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、を有することを特徴とする。
請求項20の発明は、請求項1〜請求項19のいずれかの発明に係る電子部品実装方法において、前記ステップa)は、a−1)スピンコータによって前記第iの基板上に樹脂を塗布するステップ、を有することを特徴とする。
請求項21の発明は、請求項1〜請求項19のいずれかの発明に係る電子部品実装方法において、前記ステップa)は、a−2)前記第iの基板上に樹脂シートを貼付するステップ、を有することを特徴とする。
請求項22の発明は、請求項1〜請求項21のいずれかの発明に係る電子部品実装方法において、前記ステップc)においては、前記所定の基板および前記第iの基板のいずれか一方の上下を反転して、前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とが対向した状態で、前記所定の基板と前記第iの基板とが相対的に接近されることを特徴とする。
請求項23の発明は、請求項1〜請求項4、請求項11〜請求項13のいずれかの発明に係る電子部品実装方法において、前記ステップc)においては、前記所定の基板に対する前記第i層の複数の電子部品の接合がハンダ接合処理を伴って行われるとともに、前記ハンダ接合処理が所定の温度プロファイルで実行されることを特徴とする。
請求項24の発明は、請求項1〜請求項4、請求項11〜請求項13のいずれかの発明に係る電子部品実装方法において、前記ステップc)においては、前記所定の基板に対する前記第i層の複数の電子部品の接合がハンダ接合処理を伴って行われ、当該ハンダ接合処理は、前記第i層の複数の電子部品が収容される処理空間において、所定期間にわたる減圧処理を伴って実行されることを特徴とする。
請求項25の発明は、請求項1〜請求項24のいずれかの発明に係る電子部品実装方法において、前記ステップc)は、前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させ、且つ、前記第i層の複数の電子部品を加熱した状態で、前記所定の基板と前記第iの基板とのアライメント動作を行って前記第i層の複数の電子部品のそれぞれを前記第iの基板平面に平行な方向において位置決めするステップ、を有することを特徴とする。
請求項26の発明は、請求項1〜請求項4、請求項11〜請求項13のいずれかの発明に係る電子部品実装方法において、前記ステップc)は、前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させるとともに前記第i層の複数の電子部品を加熱して接合用のハンダバンプを溶融させ、且つ、前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを接触させた状態で、前記所定の基板と前記第iの基板とのアライメント動作を行って前記第i層の複数の電子部品のそれぞれを前記第iの基板平面に平行な方向において位置決めするステップと、を有することを特徴とする。
請求項27の発明は、請求項1〜請求項4、請求項11〜請求項13のいずれかの発明に係る電子部品実装方法において、前記ステップc)は、値iが2以上の整数のとき、前記所定の基板に配置された第(i−1)層の複数の電子部品と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させるとともに前記第i層の複数の電子部品を加熱して接合用のハンダバンプを溶融させ、且つ、前記第(i−1)層の複数の電子部品と前記第i層の複数の電子部品とを接触させた状態で、前記所定の基板と前記第iの基板とのアライメント動作を行って前記第i層の複数の電子部品のそれぞれを前記第iの基板平面に平行な方向において位置決めするステップと、を有することを特徴とする。
請求項29の発明は、電子部品実装システムであって、仮基板である第iの基板上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、を備え、前記iは1以上の整数であり、前記第1のボンディング手段は、均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるレベリング処理手段、を有し、前記レベリング処理手段は、前記第i層の複数の電子部品のうちの一の電子部品に関して、当該一の電子部品を電子部品保持部材を用いてフェイスアップ状態で保持し、前記電子部品保持部材を鉛直方向に移動させて前記一の電子部品を半硬化状態の前記第iの樹脂層に載置する第1の動作と、前記一の電子部品の下端側が前記第iの樹脂層に埋没し且つ前記一の電子部品の上端位置が鉛直方向において所定の位置に存在するように、前記電子部品保持部材の鉛直方向における位置を調整する第2の動作と、を実行し、前記電子部品実装システムは、前記一の電子部品の前記上端位置が鉛直方向において前記所定の位置に存在する状態で、前記第iの樹脂層を硬化して、前記一の電子部品を前記第iの樹脂層に仮固定する第3の動作を実行する硬化手段、をさらに備え、前記第1の動作と前記第2の動作と前記第3の動作とが、前記第i層の複数の電子部品を構成する全ての電子部品のそれぞれに関して個別に実行されることによって、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さが揃えられ、前記所定の位置は、前記第i層の複数の電子部品の相互間で同一の位置として定められた位置であることを特徴とする。
請求項30の発明は、電子部品実装システムであって、仮基板である第iの基板上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、前記所定の基板に対する前記第i層の複数の電子部品の接合に先立って、前記第iの樹脂層に仮固定された前記第i層の複数の電子部品の接合面に設けられる電極材料に対して、纏めて表面活性化処理を施す表面活性化処理手段と、を備え、前記iは1以上の整数であり、前記第2のボンディング手段は、その接合面に前記表面活性化処理が施された前記第i層の複数の電子部品であって前記第iの基板に仮固定された前記第i層の複数の電子部品を前記所定の基板に対して接合することを特徴とする。
請求項31の発明は、電子部品実装システムであって、仮基板である第iの基板上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給する樹脂供給手段と、当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分であって前記第i層の複数の電子部品の前記上部側表面に突出して設けられた電極部分が平面的に点在する樹脂部分に対して、平坦化研磨処理を施す研磨手段と、を備え、前記iは1以上の整数であり、前記第i層の複数の電子部品は、それぞれ、チップと前記チップの表面から突出する前記電極部分とを有して構成され、前記第i層の複数の電子部品における各チップは、厚みばらつきを有し、前記平坦化研磨処理によって、前記各チップの厚みばらつきが吸収された状態で前記複数の電子部品の前記電極部分の上端位置が互いに揃えられ、前記第2のボンディング手段は、前記第i層の複数の電子部品に設けられた前記電極部分と前記第(i−1)層の複数の電子部品の対応部分あるいは前記所定の基板の対応部分とを接合することを特徴とする。
図1〜図3は、本実施形態に係る電子部品実装動作を示すフローチャートである。これらの図に示すような各工程が行われることにより、基板WA上の複数の平面位置において複数層の電子部品(ここでは半導体チップ(単にチップとも称する))が積層される。図26では、3層の複数のチップが積層される状態が例示されている。なお、ここでは、各チップ(詳細にはシリコン(Si)チップ)CPに貫通電極VAが設けられている場合を想定する(図33参照)。ただし、各図においては、便宜上、貫通電極VAの図示を適宜省略する。また、本発明は、各チップCPに貫通電極VAが設けられない場合にも適用可能である。
まず、チップ実装システム1の構成について説明する。
後述するように、この実施形態(ステップS12,S22参照)では、アライメントマークMC1,MC2(図8等参照)を用いて、各チップCP(CPi)が水平方向において位置決めされて仮基板WTi上に載置される。
また、後述するように、この実施形態(ステップS13,S23参照)では、アライメントマークMW1,MW2を用いて、両基板WA,WTiが水平方向において位置決めされる。アライメントマークMW1,MW2は、基板WA,WTiの相対位置を調整するためのマークであり、基板位置調整用マークとも称される。
次に、図1〜図3のフローチャート等を参照しつつ、この実施形態におけるチップ実装動作(電子部品実装動作)について詳細に説明する。ここでは、複数のチップが3層に積層される場合を例示する。なお、これに限定されず、2層に積層されるようにしてもよく、あるいは4層以上に積層されるようにしてもよい。あるいは、基板WA上に1層のチップ層のみが設けられるようにしてもよい。
最初に、第1層のチップの積層動作(ステップS10)(図1および図2参照)が次のようにして行われる。
詳細には、まずステップS11(図2)において、仮基板である基板WT1(図6)上に樹脂層RS1が形成される(図7)。なお、仮基板WT1には、マークMC2,MW2が樹脂層RS1の形成前に予め付されている。この樹脂層RSiは、光(赤外光等)を透過する。
次に、ステップS12において、第1層の複数のチップCP1がフェイスアップ状態で樹脂層RS1に平面配置されて仮固定される(図8〜図12等参照)。ここで、各チップCPの「フェイスアップ状態」は、当該各チップCPの接合面(例えば、ハンダバンプBUが付された側の面)が上側を向いた状態である。
その後、ステップS13の処理が実行される。
つぎに、ステップS14において、「デボンド処理」が実行される。具体的には、複数のチップCP1が基板WAの所定位置にそれぞれ載置(接合)された状態を維持しつつ、複数のチップCP1から基板WT1が分離される。
つぎに、第2層のチップの積層動作(ステップS20)(図1および図3参照)が次のようにして行われる。上述したように、第2層に関するステップS21〜S24の対応処理は、第1層に関するステップS11〜S14の各処理とそれぞれ同様の処理である。ただし、ステップS13,S14では第1層のチップCPiが基板WA上に直接的に載置等されるのに対して、第i層(ここではi=2)に関するステップS23,S24においては既に積層済みの第(i−1)層のチップCP(i−1)に対して第i層のチップCPiが載置等される。
ところで、上述のような従来技術(先行技術文献1)を利用することによれば、基板(ウエハ)上に単一層の複数の半導体チップ(以下単にチップとも称する)を平面的に配置してボンディングする技術(単層COW(Chip On Wafer)実装技術とも称する)として、次のような技術が考えられる。
上述したように、ステップS12,S22においては、次のようなレベリング工程が実行されることが好ましい。
また、この発明は上述の内容に限定されるものではなく、様々な改変が可能である。
たとえば、上記実施形態等においては、樹脂層RSが熱可塑性樹脂で形成される場合を例示したが、これに限定されず、樹脂層RSが光硬化性樹脂(紫外線硬化樹脂等)で形成されるようにしてもよい。
また、上記実施形態等においては、ステップS24(S14)のデボンド処理として、樹脂層RSを温度T4に加熱して溶融させ、仮基板WTiをチップCPから剥離する技術を例示したがこれに限定されない。
上記実施形態等においては、ステップS13,S23において、下ステージ51側のヒータにより基板WAが加熱され且つ上ステージ53側のヒータにより仮基板WTiが加熱されることによって、各チップCPiのハンダバンプBUが溶融され、基板WA上に複数のチップCPiが接合される場合が例示されているが、これに限定されない。
また、上記実施形態等においては、ステップS14の後にそのままステップS21が実行される場合が例示されているが、これに限定されない。たとえば、第1層に関するステップS14と第2層に関するステップS21との間(あるいは、第i層に関するステップS24とその次の第(i+1)層に関するステップS21との間)にアンダーフィル工程が設けられるようにしてもよい。すなわち、デボンド処理後にアンダーフィル工程を設けるようにしてもよい。
また、上記実施形態等においては、赤外光を用いて位置認識用の画像が取得される場合が例示されているが、これに限定されない。たとえば、可視光を用いて位置認識用の画像が取得されるようにしてもよい。
また、上記実施形態等におけるハンダ接合(ステップS13,S23)は、次のようにして実現されるようにしてもよい。なお、ここでは、上記実施形態と同様に、各チップCPには貫通電極(例えば銅(Cu)などで構成される)VAが設けられ、且つ、当該貫通電極VAの表面にハンダバンプBUが設けられる場合を想定する(図33参照)。また、ここでは、ハンダバンプBUが貫通電極VAの上側表面にのみ設けられる場合を例示するが、これに限定されず、ハンダバンプBUが貫通電極VAの下側表面にも(すなわち上下両側に)設けられるようにしてもよい。あるいは、ハンダバンプBUが貫通電極VAの下側表面にのみ設けられるようにしてもよい。
上記実施形態等においては、ハンダ接合を例示したが、これに限定されず、その他の接合にも本発明を適用することが可能である。たとえば、ハンダ(ハンダバンプ)を介さずに、電極材料(例えば銅(Cu))同士を直接的に接合(直接接合)する場合にも本発明を適用することもできる。ここでは、各チップCPには貫通電極(例えば銅(Cu)などで構成される)VAが設けられ、当該貫通電極VAの表面に銅(Cu)ポストPSがさらに突出して設けられる場合を例示する(図36参照)。
ここで、原子ビーム照射処理においては、イオン化された特定物質(アルゴン等)が電界で加速された後に、ビーム照射部内で供給された電荷と直ちに結合して、その電気特性が中和される。そして、電気的に中和された特定物質が高速で被接合物へと向かう。
また、上記においては、ビーム照射(アルゴンボンバードメント等)による表面活性化処理を伴って接合処理が行われる場合を例示したが、これに限定されない。たとえば、親水化処理による表面活性化処理を伴って接合処理が行われる場合にも本発明を適用することができる。以下では、このような改変例について説明する。
また、上記において、チップ供給装置10からCOWボンディング装置30へと供給される各チップCPは、良品であることが予め確認されることが好ましい。具体的には、チップ供給装置10において複数のチップCPのそれぞれについて良品チップであるか不良品チップであるかが判定され(良否判定がなされ)、良品であると判定されたチップ(すなわち良品チップ)のみがCOWボンディング装置30へと供給されることが好ましい。
また、上記実施形態等においては、鉛直方向(上下方向)におけるチップ位置を調整することなどによるレベリング処理(ステップS12,S22)を例示したが、これに限定されない。たとえば、各層のチップから電極部分が突出して設けられる場合には、次のような手法を用いて、複数のチップの相互間において、各電極部分の先端部の上下方向の位置を揃えるようにしてもよい。ここでは、各チップCPの上側表面に銅(Cu)ポストPSがさらに突出して設けられる場合を例示する(図52参照)。また、図52においては、チップ相互間においてチップの厚みのバラツキおよびバンプ高さのバラツキが存在する状況が示されている。なお、銅ポストPSは、チップCPに設けられた貫通電極の上側に配置されてもよく、あるいは、貫通電極以外の部分の上側に配置されてもよい。
また、上記実施形態においては、最終的なチップサイズSZ(基板からの切り出し後の完成品チップのサイズ(次述))とは異なるサイズ(平面サイズ)のチップCPiが、基板WA上に配置されている。詳細には、最終的なチップサイズSZよりも小さなサイズ(平面サイズ)のチップCPiが載置されている。
また、上記実施形態等においては、電極材料として、銅(Cu)が主に例示されているが、これに限定されず、電極材料として、その他の金属材料(金(Au)、銀(Ag)等)が用いられてもよい。
10 チップ供給装置
30 ボンディング装置
31 ステージ
33 ボンディング部
33H ヘッド部
35,35a,35b,55,55a,55b 撮像部
36,56 位置認識部
39 チップ搬送部
50 ボンディング装置
51 下ステージ
53 上ステージ
70 搬送部
71 搬送ロボット
90 搬出入部
CPi チップ
MC1,MC2 チップ位置調整用マーク(部品位置調整用マーク)
MW1,MW2 基板位置調整用マーク
PL 平面部材
RSi 樹脂層
RU アンダーフィル樹脂
WA 基板
WTi 仮基板
Claims (31)
- 電子部品実装方法であって、
a)仮基板である第iの基板上に第iの樹脂層を形成するステップと、
b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、
c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、
d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、
を備え、
前記iは1以上の整数であり、
前記ステップb)は、
b−1)均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、
を有し、
前記ステップb−1)は、
b−1−1)半硬化状態の前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端側に平面部材を押し当てることによって、前記第i層の複数の電子部品の相互間の厚さのばらつきを前記第iの樹脂層で吸収し、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃えるステップと、
b−1−2)前記ステップb−1−1)によって前記第i層の複数の電子部品の上端位置の高さが揃った状態で、前記第iの樹脂層を硬化するステップと、
を有することを特徴とする電子部品実装方法。 - 電子部品実装方法であって、
a)仮基板である第iの基板上に第iの樹脂層を形成するステップと、
b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、
c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、
d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、
を備え、
前記iは1以上の整数であり、
前記ステップb)は、
b−1)均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、
を有し、
前記ステップb−1)は、
b−1−3)前記第i層の複数の電子部品のうちの一の電子部品に関して、当該一の電子部品を電子部品保持部材を用いてフェイスアップ状態で保持し、前記電子部品保持部材を鉛直方向に移動させて前記一の電子部品を半硬化状態の前記第iの樹脂層に載置するステップと、
b−1−4)前記一の電子部品の下端側が前記第iの樹脂層に埋没し且つ前記一の電子部品の上端位置が鉛直方向において所定の位置に存在するように、前記電子部品保持部材を鉛直方向に移動させて前記電子部品保持部材の鉛直方向における位置を調整するステップと、
b−1−5)前記一の電子部品の前記上端位置が鉛直方向において前記所定の位置に存在する状態で、前記第iの樹脂層を硬化して、前記一の電子部品を前記第iの樹脂層に仮固定するステップと、
を有し、
前記所定の位置は、前記第i層の複数の電子部品の相互間で同一の位置であり、
前記ステップb−1)は、
b−1−6)前記第i層の複数の電子部品を構成する全ての電子部品のそれぞれに関して、前記ステップb−1−3)〜b−1−5)を個別に実行することによって、前記第i層の複数の電子部品の相互間の厚みばらつきを当該半硬化状態の樹脂層で吸収し、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃えるステップ、
をさらに有することを特徴とする電子部品実装方法。 - 請求項2に記載の電子部品実装方法において、
前記第iの樹脂層は、光硬化性樹脂で形成されており、
前記ステップb−1−5)において、前記第i層の複数の電子部品を構成する前記各電子部品がその上端位置を鉛直方向における前記所定の位置に合わせた状態で配置されるごとに、前記第iの樹脂層における前記各電子部品の載置領域に光を照射することによって前記第iの樹脂層が硬化され、前記各電子部品が前記第iの樹脂層に仮固定されることを特徴とする電子部品実装方法。 - 請求項2に記載の電子部品実装方法において、
前記ステップb−1−5)において、前記電子部品保持部材のヘッド部が所定温度に加熱され、前記各電子部品の上端位置が鉛直方向において前記所定の位置に配置され、前記各電子部品が前記第iの樹脂層に仮固定されることを特徴とする電子部品実装方法。 - 電子部品実装方法であって、
a)仮基板である第iの基板上に第iの樹脂層を形成するステップと、
b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、
c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、
d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、
を備え、
前記iは1以上の整数であり、
前記ステップc)は、
前記所定の基板に対する前記第i層の複数の電子部品の接合時における接合面に設けられた電極材料であって前記第iの基板上に仮固定された前記第i層の複数の電子部品の電極材料に対して、纏めて表面活性化処理を施すステップと、
前記所定の基板と前記第iの基板に仮固定された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とをそれぞれ接合するステップと、
を有することを特徴とする電子部品実装方法。 - 請求項5に記載の電子部品実装方法において、
前記表面活性化処理は、エネルギー波を照射することにより接合表面を活性化する処理を含むことを特徴とする電子部品実装方法。 - 請求項5または請求項6に記載の電子部品実装方法において、
前記表面活性化処理は、ビーム照射部を用いてエネルギー波を前記接合面に対してビーム照射することにより接合面を活性化する処理を含むことを特徴とする電子部品実装方法。 - 請求項5に記載の電子部品実装方法において、
前記表面活性化処理は、親水化処理を伴って接合表面を活性化する処理を含むことを特徴とする電子部品実装方法。 - 請求項8に記載の電子部品実装方法において、
前記表面活性化処理は、プラズマ処理を伴って実行されることを特徴とする電子部品実装方法。 - 請求項9に記載の電子部品実装方法において、
前記プラズマ処理は、酸素プラズマ処理および窒素プラズマ処理の少なくとも一方を含むことを特徴とする電子部品実装方法。 - 電子部品実装方法であって、
a)仮基板である第iの基板上に第iの樹脂層を形成するステップと、
b)第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で前記第iの樹脂層に平面配置して仮固定するステップと、
c)所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合するステップと、
d)前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップと、
を備え、
前記iは1以上の整数であり、
前記ステップb)は、
b−2)前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給し、当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分であって前記第i層の複数の電子部品の前記上部側表面に突出して設けられた電極部分が平面的に点在する樹脂部分に対して、平坦化研磨処理を施すステップ、
を有し、
前記第i層の複数の電子部品は、それぞれ、チップと前記チップの表面から突出する前記電極部分とを有して構成され、
前記第i層の複数の電子部品における各チップは、厚みばらつきを有し、
前記ステップb−2)における前記平坦化研磨処理によって、前記各チップの厚みばらつきが吸収された状態で前記複数の電子部品の前記電極部分の上端位置が互いに揃えられ、
前記ステップc)においては、前記第i層の複数の電子部品に設けられた前記電極部分と前記第(i−1)層の複数の電子部品の対応部分あるいは前記所定の基板の対応部分とが接合されることを特徴とする電子部品実装方法。 - 請求項11に記載の電子部品実装方法において、
前記ステップb−2)は、
b−2−1)その上部側表面に電極部分が突出して設けられた前記第i層の複数の電子部品を前記第iの樹脂層に平面配置するステップと、
b−2−2)前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給するステップと、
b−2−3)当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分に対して、平坦化研磨処理を施すステップと、
を有することを特徴とする電子部品実装方法。 - 請求項11に記載の電子部品実装方法において、
前記ステップb−2)は、
b−2−1)前記第i層の複数の電子部品を前記第iの樹脂層に平面配置するステップと、
b−2−2)前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給するステップと、
b−2−3)前記第i層の複数の電子部品の前記上部側表面の樹脂部分において、電極形成用の孔部を平面内の所定位置に設けるステップと、
b−2−4)前記孔部に電極材料を供給して、前記第i層の複数の電子部品の前記上部側表面に電極部分を形成するステップと、
b−2−5)前記第i層の複数の電子部品の前記上部側表面の樹脂部分に対して、平坦化研磨処理を施すステップと、
を有することを特徴とする電子部品実装方法。 - 請求項1〜請求項13のいずれかに記載の電子部品実装方法において、
e)値iをインクリメントして前記ステップa)と前記ステップb)と前記ステップc)と前記ステップd)とを繰り返し実行し、前記所定の基板上の複数の平面位置において電子部品を複数層に積層するステップ、
をさらに備えることを特徴とする電子部品実装方法。 - 請求項1〜請求項14のいずれかに記載の電子部品実装方法において、
前記ステップc)は、値i=1のとき、
前記所定の基板と前記第1の基板に配置された前記第1層の複数の電子部品とを対向させた状態で前記所定の基板と前記第1の基板とを相対的に接近させることによって、前記所定の基板と前記第1層の複数の電子部品とを相対的に接近させ、前記第1層の複数の電子部品を前記所定の基板上の所定の位置にそれぞれ載置し、前記所定の基板と前記第1層の複数の電子部品とを接合するステップ、
を有し、
前記ステップd)は、値i=1のとき、
前記第1層の複数の電子部品が前記所定の基板に接合された状態を維持しつつ、前記第1層の複数の電子部品から前記第1の基板を分離するステップ、
を有することを特徴とする電子部品実装方法。 - 請求項1〜請求項15のいずれかに記載の電子部品実装方法において、
前記ステップc)は、値iが2以上の整数のとき、
前記所定の基板に配置された第(i−1)層の複数の電子部品と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記第(i−1)層の複数の電子部品と前記第i層の複数の電子部品とを相対的に接近させ、前記第(i−1)層の複数の電子部品と前記第i層の複数の電子部品とをそれぞれ接合するステップ、
を有し、
前記ステップd)は、値iが2以上の整数のとき、
前記第i層の複数の電子部品が前記第(i−1)層の複数の電子部品にそれぞれ接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、
を有することを特徴とする電子部品実装方法。 - 請求項1〜請求項16のいずれかに記載の電子部品実装方法において、
前記ステップd)は、
d−1)光硬化性樹脂で形成された前記第iの樹脂層に対してレーザアブレーション処理を施すことによって、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、
を有することを特徴とする電子部品実装方法。 - 請求項1、請求項2、請求項4〜請求項16のいずれかに記載の電子部品実装方法において、
前記ステップd)は、
d−2)熱可塑性樹脂で形成された前記第iの樹脂層を加熱することによって、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、
を有することを特徴とする電子部品実装方法。 - 請求項1〜請求項16のいずれかに記載の電子部品実装方法において、
前記ステップd)は、
d−3)熱可塑性樹脂で形成された前記第iの樹脂層に紫外線を照射した後に前記第iの樹脂層を加熱することによって、前記第i層の複数の電子部品から前記第iの基板を分離するステップ、
を有することを特徴とする電子部品実装方法。 - 請求項1〜請求項19のいずれかに記載の電子部品実装方法において、
前記ステップa)は、
a−1)スピンコータによって前記第iの基板上に樹脂を塗布するステップ、
を有することを特徴とする電子部品実装方法。 - 請求項1〜請求項19のいずれかに記載の電子部品実装方法において、
前記ステップa)は、
a−2)前記第iの基板上に樹脂シートを貼付するステップ、
を有することを特徴とする電子部品実装方法。 - 請求項1〜請求項21のいずれかに記載の電子部品実装方法において、
前記ステップc)においては、前記所定の基板および前記第iの基板のいずれか一方の上下を反転して、前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とが対向した状態で、前記所定の基板と前記第iの基板とが相対的に接近されることを特徴とする電子部品実装方法。 - 請求項1〜請求項4、請求項11〜請求項13のいずれかに記載の電子部品実装方法において、
前記ステップc)においては、前記所定の基板に対する前記第i層の複数の電子部品の接合がハンダ接合処理を伴って行われるとともに、前記ハンダ接合処理が所定の温度プロファイルで実行されることを特徴とする電子部品実装方法。 - 請求項1〜請求項4、請求項11〜請求項13のいずれかに記載の電子部品実装方法において、
前記ステップc)においては、前記所定の基板に対する前記第i層の複数の電子部品の接合がハンダ接合処理を伴って行われ、当該ハンダ接合処理は、前記第i層の複数の電子部品が収容される処理空間において、所定期間にわたる減圧処理を伴って実行されることを特徴とする電子部品実装方法。 - 請求項1〜請求項24のいずれかに記載の電子部品実装方法において、
前記ステップc)は、
前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させ、且つ、前記第i層の複数の電子部品を加熱した状態で、前記所定の基板と前記第iの基板とのアライメント動作を行って前記第i層の複数の電子部品のそれぞれを前記第iの基板平面に平行な方向において位置決めするステップ、
を有することを特徴とする電子部品実装方法。 - 請求項1〜請求項4、請求項11〜請求項13のいずれかに記載の電子部品実装方法において、
前記ステップc)は、
前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させるとともに前記第i層の複数の電子部品を加熱して接合用のハンダバンプを溶融させ、且つ、前記所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを接触させた状態で、前記所定の基板と前記第iの基板とのアライメント動作を行って前記第i層の複数の電子部品のそれぞれを前記第iの基板平面に平行な方向において位置決めするステップと、
を有することを特徴とする電子部品実装方法。 - 請求項1〜請求項4、請求項11〜請求項13のいずれかに記載の電子部品実装方法において、
前記ステップc)は、値iが2以上の整数のとき、
前記所定の基板に配置された第(i−1)層の複数の電子部品と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させるとともに前記第i層の複数の電子部品を加熱して接合用のハンダバンプを溶融させ、且つ、前記第(i−1)層の複数の電子部品と前記第i層の複数の電子部品とを接触させた状態で、前記所定の基板と前記第iの基板とのアライメント動作を行って前記第i層の複数の電子部品のそれぞれを前記第iの基板平面に平行な方向において位置決めするステップと、
を有することを特徴とする電子部品実装方法。 - 電子部品実装システムであって、
仮基板である第iの基板上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、
所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、
前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、
を備え、
前記iは1以上の整数であり、
前記第1のボンディング手段は、
均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるレベリング処理手段、
を有し、
前記レベリング処理手段は、半硬化状態の前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端側に平面部材を押し当てることによって、前記第i層の複数の電子部品の相互間の厚さのばらつきを前記第iの樹脂層で吸収し、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さを揃え、
前記電子部品実装システムは、
前記第i層の複数の電子部品の上端位置の高さが揃った状態で、前記第iの樹脂層を硬化する硬化手段、
をさらに備えることを特徴とする電子部品実装システム。 - 電子部品実装システムであって、
仮基板である第iの基板上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、
所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、
前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、
を備え、
前記iは1以上の整数であり、
前記第1のボンディング手段は、
均一厚さに形成された前記第iの樹脂層にフェイスアップ状態で仮置きされた前記第i層の複数の電子部品の上端位置の高さを揃えるレベリング処理手段、
を有し、
前記レベリング処理手段は、
前記第i層の複数の電子部品のうちの一の電子部品に関して、当該一の電子部品を電子部品保持部材を用いてフェイスアップ状態で保持し、前記電子部品保持部材を鉛直方向に移動させて前記一の電子部品を半硬化状態の前記第iの樹脂層に載置する第1の動作と、
前記一の電子部品の下端側が前記第iの樹脂層に埋没し且つ前記一の電子部品の上端位置が鉛直方向において所定の位置に存在するように、前記電子部品保持部材の鉛直方向における位置を調整する第2の動作と、
を実行し、
前記電子部品実装システムは、
前記一の電子部品の前記上端位置が鉛直方向において前記所定の位置に存在する状態で、前記第iの樹脂層を硬化して、前記一の電子部品を前記第iの樹脂層に仮固定する第3の動作を実行する硬化手段、
をさらに備え、
前記第1の動作と前記第2の動作と前記第3の動作とが、前記第i層の複数の電子部品を構成する全ての電子部品のそれぞれに関して個別に実行されることによって、その厚さにばらつきを有する前記第i層の複数の電子部品の上端位置の高さが揃えられ、
前記所定の位置は、前記第i層の複数の電子部品の相互間で同一の位置として定められた位置であることを特徴とする電子部品実装システム。 - 電子部品実装システムであって、
仮基板である第iの基板上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、
所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、
前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、
前記所定の基板に対する前記第i層の複数の電子部品の接合に先立って、前記第iの樹脂層に仮固定された前記第i層の複数の電子部品の接合面に設けられる電極材料に対して、纏めて表面活性化処理を施す表面活性化処理手段と、
を備え、
前記iは1以上の整数であり、
前記第2のボンディング手段は、その接合面に前記表面活性化処理が施された前記第i層の複数の電子部品であって前記第iの基板に仮固定された前記第i層の複数の電子部品を前記所定の基板に対して接合することを特徴とする電子部品実装システム。 - 電子部品実装システムであって、
仮基板である第iの基板上に形成された第iの樹脂層に、第i層の複数の電子部品をその接合面を上側に向けたフェイスアップ状態で載置し、第i層の複数の電子部品を前記第iの樹脂層に平面配置して仮固定する第1のボンディング手段と、
所定の基板と前記第iの基板に配置された前記第i層の複数の電子部品とを対向させた状態で前記所定の基板と前記第iの基板とを相対的に接近させることによって、前記所定の基板と前記第i層の複数の電子部品とを相対的に接近させ、前記所定の基板と前記第i層の複数の電子部品とを接合する第2のボンディング手段と、
前記第i層の複数の電子部品が前記所定の基板に対して接合された状態を維持しつつ、前記第i層の複数の電子部品から前記第iの基板を分離する分離手段と、
前記第iの樹脂層の上に平面配置された前記第i層の複数の電子部品の上部側表面を覆うまで樹脂を供給する樹脂供給手段と、
当該樹脂の硬化後に、前記第i層の複数の電子部品の前記上部側表面の樹脂部分であって前記第i層の複数の電子部品の前記上部側表面に突出して設けられた電極部分が平面的に点在する樹脂部分に対して、平坦化研磨処理を施す研磨手段と、
を備え、
前記iは1以上の整数であり、
前記第i層の複数の電子部品は、それぞれ、チップと前記チップの表面から突出する前記電極部分とを有して構成され、
前記第i層の複数の電子部品における各チップは、厚みばらつきを有し、
前記平坦化研磨処理によって、前記各チップの厚みばらつきが吸収された状態で前記複数の電子部品の前記電極部分の上端位置が互いに揃えられ、
前記第2のボンディング手段は、前記第i層の複数の電子部品に設けられた前記電極部分と前記第(i−1)層の複数の電子部品の対応部分あるいは前記所定の基板の対応部分とを接合することを特徴とする電子部品実装システム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011076616 | 2011-03-30 | ||
JP2011076616 | 2011-03-30 | ||
JP2011159429 | 2011-07-20 | ||
JP2011159429 | 2011-07-20 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013507779A Division JP6149277B2 (ja) | 2011-03-30 | 2012-03-30 | 電子部品実装方法、電子部品実装システムおよび基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017135397A JP2017135397A (ja) | 2017-08-03 |
JP2017135397A5 JP2017135397A5 (ja) | 2017-11-02 |
JP6383449B2 true JP6383449B2 (ja) | 2018-08-29 |
Family
ID=46931457
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013507779A Active JP6149277B2 (ja) | 2011-03-30 | 2012-03-30 | 電子部品実装方法、電子部品実装システムおよび基板 |
JP2017050510A Active JP6383449B2 (ja) | 2011-03-30 | 2017-03-15 | 電子部品実装方法および電子部品実装システム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013507779A Active JP6149277B2 (ja) | 2011-03-30 | 2012-03-30 | 電子部品実装方法、電子部品実装システムおよび基板 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP6149277B2 (ja) |
WO (1) | WO2012133760A1 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013243333A (ja) * | 2012-04-24 | 2013-12-05 | Tadatomo Suga | チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体 |
US9543197B2 (en) * | 2012-12-19 | 2017-01-10 | Intel Corporation | Package with dielectric or anisotropic conductive (ACF) buildup layer |
JP2015005637A (ja) | 2013-06-21 | 2015-01-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
SG11201600043RA (en) | 2013-07-05 | 2016-02-26 | Ev Group E Thallner Gmbh | Method for bonding of contact surfaces |
JPWO2015046334A1 (ja) * | 2013-09-27 | 2017-03-09 | 株式会社ダイセル | 半導体素子三次元実装用充填材 |
JP6341554B2 (ja) * | 2013-12-19 | 2018-06-13 | 国立大学法人東京工業大学 | 半導体装置の製造方法 |
EP2889900B1 (en) * | 2013-12-19 | 2019-11-06 | IMEC vzw | Method for aligning micro-electronic components using an alignment liquid and electrostatic alignment as well as corresponding assembly of aligned micro-electronic components |
FR3016474A1 (fr) * | 2014-01-14 | 2015-07-17 | Commissariat Energie Atomique | Procede de placement et de collage de puces sur un substrat recepteur |
JP6367084B2 (ja) | 2014-10-30 | 2018-08-01 | 株式会社東芝 | 半導体チップの接合方法及び半導体チップの接合装置 |
JP6790591B2 (ja) * | 2015-08-28 | 2020-11-25 | 昭和電工マテリアルズ株式会社 | 緩衝シート、電子部品装置の製造方法及び電子部品装置 |
CN105470173B (zh) * | 2015-12-15 | 2018-08-14 | 上海微电子装备(集团)股份有限公司 | 一种芯片接合***及方法 |
JP6478939B2 (ja) * | 2016-03-31 | 2019-03-06 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
JP2018098441A (ja) * | 2016-12-16 | 2018-06-21 | 株式会社ディスコ | ダイボンダー |
US11605662B2 (en) | 2017-01-11 | 2023-03-14 | Sony Semiconductor Solutions Corporation | Imaging element, imaging device, electronic device, and method of manufacturing imaging element |
JP6849468B2 (ja) * | 2017-02-13 | 2021-03-24 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
FR3063832B1 (fr) | 2017-03-08 | 2019-03-22 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede d'auto-assemblage de composants microelectroniques |
JP6598811B2 (ja) * | 2017-03-23 | 2019-10-30 | Towa株式会社 | 半導体パッケージ配置装置、製造装置、半導体パッケージの配置方法および電子部品の製造方法 |
JP6640142B2 (ja) * | 2017-03-31 | 2020-02-05 | Towa株式会社 | 切断装置、半導体パッケージの貼付方法及び電子部品の製造方法 |
US10269756B2 (en) | 2017-04-21 | 2019-04-23 | Invensas Bonding Technologies, Inc. | Die processing |
WO2018211681A1 (ja) * | 2017-05-19 | 2018-11-22 | 新電元工業株式会社 | チップモジュールの製造方法 |
KR102400826B1 (ko) * | 2017-09-13 | 2022-05-23 | 제뉴인 솔루션스 피티이. 엘티디. | 폴리머 레진 몰드 컴파운드 기반 기판을 위한 커팅 방법 및 그 시스템 |
US10186549B1 (en) * | 2017-09-20 | 2019-01-22 | Asm Technology Singapore Pte Ltd | Gang bonding process for assembling a matrix of light-emitting elements |
TW202315106A (zh) * | 2017-10-30 | 2023-04-01 | 日商索尼半導體解決方案公司 | 固體攝像裝置及電子機器 |
JP6916104B2 (ja) * | 2017-12-22 | 2021-08-11 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
JP6990577B2 (ja) * | 2017-12-22 | 2022-01-12 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
US10727219B2 (en) | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
KR20210009426A (ko) | 2018-06-13 | 2021-01-26 | 인벤사스 본딩 테크놀로지스 인코포레이티드 | 패드로서의 tsv |
JP6906586B2 (ja) * | 2018-06-21 | 2021-07-21 | 株式会社東芝 | 半導体チップの接合方法及び半導体チップの接合装置 |
JP2021535613A (ja) | 2018-09-04 | 2021-12-16 | 中芯集成電路(寧波)有限公司 | ウェハレベルパッケージ方法及びパッケージ構造 |
TWI698961B (zh) * | 2018-09-30 | 2020-07-11 | 大陸商上海微電子裝備(集團)股份有限公司 | 一種晶片貼片設備及晶片貼片方法 |
TWI734956B (zh) * | 2019-01-31 | 2021-08-01 | 惠特科技股份有限公司 | 半導體元件雷射焊接裝置及方法 |
TWI711088B (zh) * | 2019-01-31 | 2020-11-21 | 惠特科技股份有限公司 | 半導體元件貼合設備 |
JP7243330B2 (ja) * | 2019-03-15 | 2023-03-22 | 市光工業株式会社 | 発光素子及び車両用灯具、並びに発光素子の製造方法 |
KR102263508B1 (ko) * | 2019-07-12 | 2021-06-10 | 한양대학교 에리카산학협력단 | 선택적 증착법을 이용한 적층가능한 기판의 결합방법 |
US11742314B2 (en) | 2020-03-31 | 2023-08-29 | Adeia Semiconductor Bonding Technologies Inc. | Reliable hybrid bonded apparatus |
US11972968B2 (en) * | 2020-07-02 | 2024-04-30 | Sharpack Technology Pte. Ltd. | Fluxless gang die bonding arrangement |
WO2022038745A1 (ja) * | 2020-08-20 | 2022-02-24 | 株式会社新川 | 配置装置及び配置方法 |
CN116438274A (zh) * | 2020-11-13 | 2023-07-14 | 积水化学工业株式会社 | 电子部件的制造方法、显示装置的制造方法及支撑带 |
KR20230135615A (ko) * | 2021-01-29 | 2023-09-25 | 도쿄엘렉트론가부시키가이샤 | 칩 포함 기판 제조 방법 및 기판 처리 장치 |
KR102504810B1 (ko) * | 2021-04-13 | 2023-02-28 | 주식회사 지티아이코리아 | 반도체 제조 장치 및 이를 이용한 다이 정렬 방법 |
KR102527289B1 (ko) * | 2021-06-24 | 2023-05-02 | 정라파엘 | 기판 본딩 방법 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6219856A (ja) * | 1985-07-18 | 1987-01-28 | Rohm Co Ltd | パタ−ン被形成基板の位置合わせ方法 |
JP2786700B2 (ja) * | 1989-11-29 | 1998-08-13 | 株式会社日立製作所 | 半導体集積回路装置の製造方法および製造装置 |
JPH07142545A (ja) * | 1993-11-22 | 1995-06-02 | Matsushita Electric Ind Co Ltd | フリップチップ部品の実装装置 |
JPH09300093A (ja) * | 1996-05-16 | 1997-11-25 | Oki Electric Ind Co Ltd | 半田接合方法及び装置 |
JPH10187979A (ja) * | 1996-12-27 | 1998-07-21 | Canon Inc | 複数部材の位置合わせ方法および装置 |
US6237218B1 (en) * | 1997-01-29 | 2001-05-29 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board |
JP3705892B2 (ja) * | 1997-04-08 | 2005-10-12 | 松下電器産業株式会社 | バンプ高さ矯正方法 |
JPH11170374A (ja) * | 1997-10-09 | 1999-06-29 | Hitachi Koki Co Ltd | 合成樹脂成形部材の接着方法 |
JP3526731B2 (ja) * | 1997-10-08 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
JP3326382B2 (ja) * | 1998-03-26 | 2002-09-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP2002299546A (ja) * | 2001-04-04 | 2002-10-11 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
JP2003204031A (ja) * | 2002-01-09 | 2003-07-18 | Sony Corp | 電子部品及び電子部品の製造方法 |
JP2003209140A (ja) * | 2002-01-16 | 2003-07-25 | Sony Corp | 部品の転写方法及びその実装方法、転写用基板並びに実装構造 |
JP4048783B2 (ja) * | 2002-01-18 | 2008-02-20 | ソニー株式会社 | 電子装置の製造方法 |
JP2004111675A (ja) * | 2002-09-19 | 2004-04-08 | Sony Corp | 実装方法 |
JP3751972B2 (ja) * | 2003-12-02 | 2006-03-08 | 有限会社ボンドテック | 接合方法及びこの方法により作成されるデバイス並びに表面活性化装置及びこの装置を備えた接合装置 |
JP2005294824A (ja) * | 2004-03-12 | 2005-10-20 | Bondotekku:Kk | 真空中での超音波接合方法及び装置 |
WO2006077739A1 (ja) * | 2004-12-28 | 2006-07-27 | Mitsumasa Koyanagi | 自己組織化機能を用いた集積回路装置の製造方法及び製造装置 |
JP2006245190A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半田バンプの形成方法 |
JP4745073B2 (ja) * | 2006-02-03 | 2011-08-10 | シチズン電子株式会社 | 表面実装型発光素子の製造方法 |
JP4400623B2 (ja) * | 2007-01-24 | 2010-01-20 | エプソンイメージングデバイス株式会社 | 実装構造体、電気光学装置及び電子機器 |
JP4859705B2 (ja) * | 2007-02-28 | 2012-01-25 | 東レエンジニアリング株式会社 | 実装方法 |
JP4699494B2 (ja) * | 2008-04-24 | 2011-06-08 | シャープ株式会社 | Icチップ実装パッケージ、及びこれを備えた画像表示装置 |
JP2010219101A (ja) * | 2009-03-13 | 2010-09-30 | Casio Computer Co Ltd | 電子部品実装構造、ヘッド、マウンタ及び電子部品実装構造の製造方法 |
-
2012
- 2012-03-30 JP JP2013507779A patent/JP6149277B2/ja active Active
- 2012-03-30 WO PCT/JP2012/058567 patent/WO2012133760A1/ja active Application Filing
-
2017
- 2017-03-15 JP JP2017050510A patent/JP6383449B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2012133760A1 (ja) | 2014-07-28 |
JP2017135397A (ja) | 2017-08-03 |
JP6149277B2 (ja) | 2017-06-21 |
WO2012133760A1 (ja) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6383449B2 (ja) | 電子部品実装方法および電子部品実装システム | |
US9312149B2 (en) | Method for forming chip-on-wafer assembly | |
JP4785937B2 (ja) | 半導体装置の製造方法 | |
JP4330821B2 (ja) | 半導体装置の製造方法 | |
KR102103811B1 (ko) | 칩 온 웨이퍼 접합 방법 및 접합 장치, 및 칩과 웨이퍼를 포함하는 구조체 | |
US11587860B2 (en) | Method of forming thin die stack assemblies | |
JP4848153B2 (ja) | 半導体装置の製造方法 | |
JP5645678B2 (ja) | 半導体装置の製造方法 | |
KR20070098623A (ko) | 반도체 장치의 제조 방법 | |
JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
KR20180037238A (ko) | 반도체 장치 및 그 제조 방법 | |
US8642390B2 (en) | Tape residue-free bump area after wafer back grinding | |
US8409927B1 (en) | Methods for fabricating integrated circuit systems including high reliability die under-fill | |
TW200305233A (en) | Semiconductor bonding method and multilayer semiconductor produced by the method | |
JP2021197430A (ja) | 半導体装置の製造方法 | |
WO2020196225A1 (ja) | チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法 | |
WO2016158935A1 (ja) | 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス | |
JP2009049051A (ja) | 半導体基板の接合方法及びそれにより製造された積層体 | |
TWI692044B (zh) | 封裝裝置以及半導體裝置的製造方法 | |
WO2021084902A1 (ja) | チップ付き基板の製造方法、及び基板処理装置 | |
JP2012028664A (ja) | 半導体装置の製造方法 | |
JP2021064659A (ja) | 半導体装置の製造方法及び封止材 | |
JP2002026250A (ja) | 積層回路モジュールの製造方法 | |
CN115172192B (zh) | 一种多芯粒晶圆级集成的混合键合方法 | |
JP2011187699A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6383449 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |