JP6377490B2 - 過電流保護回路及びこれを用いたスイッチング電源装置 - Google Patents

Description

本発明は、過電流保護回路及びこれを用いたスイッチング電源装置に関する。

図６は、スイッチング電源装置の一従来例を示す回路図である。本従来例のスイッチング電源装置２０は、出力トランジスタ２１１のオン／オフに応じてコイル２１３を駆動することにより入力電圧ＶＩＮを降圧して出力電圧ＶＯＵＴを生成するスイッチング出力段２１と、出力トランジスタ２１１のゲート信号Ｇ１を生成してスイッチング出力段２１を駆動する制御回路２２と、スイッチング出力段２１のコイル２１３に流れるコイル電流ＩＬを監視して過電流保護動作を行う過電流保護回路２３と、を有する。

なお、過電流保護動作としては、パルスバイパルス動作とオフラッチ動作のいずれか一方を採用することが多い。パルスバイパルス動作では、一周期毎にスイッチング動作の強制停止と自己復帰が繰り返される。従って、ある周期中に過電流が検出されて出力トランジスタ２１１のスイッチング動作が強制停止されたとしても、次周期では出力トランジスタ２１１のスイッチング動作が自己復帰（再開）される。一方、オフラッチ動作では、過電流が検出されると少なくとも複数周期に亘って（場合によっては電源再投入や外部リセットがあるまで）出力トランジスタ２１１のスイッチング動作が強制停止される。

なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１を挙げることができる。

特開２００９−２６８２８９号公報

図７は、パルスバイパルス動作の長所及び短所を示す図である。先にも述べたように、パルスバイパルス動作では、ある周期中に過電流が検出されて出力トランジスタ２１１が強制的にオフされても、次周期では必ず出力トランジスタ２１１がオンされるので、過電流保護動作に伴う出力電圧ＶＯＵＴの変動を比較的小さく抑えることができる。従って、ＡＣ負荷変動などにより一時的に過電流保護が掛かってしまうような場合であっても、出力電圧ＶＯＵＴが安定しているという長所がある（本図（ａ）欄を参照）。

しかしながら、例えば、出力電圧ＶＯＵＴの出力端が低インピーダンスの経路を介して地絡（接地端またはそれに準ずる低電位端への短絡）した場合には、出力トランジスタ２１１の強制オフ期間中におけるコイル電流ＩＬの低下量ΔＩＬ（ＶＯＵＴ／Ｌに応じて決定）が小さい上、出力トランジスタ２１１の強制オフ期間自体が短い（最長でもスイッチング動作の一周期）ので、十分な過電流保護を掛けることができずにコイル電流ＩＬが上昇し続けてしまうという短所がある（本図（ｂ）欄を参照）。

図８は、オフラッチ動作の長所及び短所を示す図である。先にも述べたように、オフラッチ動作では、過電流の検出後に出力トランジスタ２１１が長期間に亘って強制オフされるので、出力電圧ＶＯＵＴの出力端が地絡した場合であっても、十分な過電流保護を掛けることができるという長所がある（本図（ｂ）欄を参照）。

しかしながら、ＡＣ負荷変動などにより一時的に過電流保護が掛かってしまうような場合には、出力トランジスタ２１１を長期間に亘って不必要に強制オフさせてしまうので、出力電圧ＶＯＵＴが大きく低下してしまうという短所がある（本図（ａ）欄を参照）。

本発明は、本願の発明者らにより見出された上記の問題点に鑑み、適切な過電流保護動作を行うことのできる過電流保護回路、及び、これを用いたスイッチング電源装置を提供することを目的とする。

本明細書中に開示されている過電流保護回路は、スイッチング出力段の周期的なスイッチング動作によって生成される出力電圧またはこれに応じた帰還電圧を監視する電圧監視部と、前記スイッチング出力段に流れる監視対象電流が過電流状態であるか否かを監視する電流監視部と、前記電圧監視部及び前記電流監視部双方の検出結果に応じた過電流保護動作を行う保護動作部と、を有する構成（第１の構成）とされている。

なお、第１の構成から成る過電流保護回路において、前記保護動作部は、前記出力電圧または前記帰還電圧が閾値電圧よりも高いときには、前記電流監視部の検出結果に応じて一周期毎にスイッチング動作の強制停止と自己復帰を繰り返すパルスバイパルス動作を行い、前記出力電圧または前記帰還電圧が前記閾値電圧よりも低いときには、前記監視対象電流の過電流状態が検出されてから少なくとも複数周期に亘ってスイッチング動作を強制停止させるオフラッチ動作を行うように、過電流保護信号を生成する構成（第２の構成）にするとよい。

また、第２の構成から成る過電流保護回路において、前記電圧監視部は、前記出力電圧または前記帰還電圧と第１閾値電圧とを比較して第１検出信号を生成する第１コンパレータを含む構成（第３の構成）にするとよい。

また、第３の構成から成る過電流保護回路において、前記電流監視部は、前記監視対象電流に応じたセンス電圧と第２閾値電圧とを比較して第２検出信号を生成する第２コンパレータを含む構成（第４の構成）にするとよい。

また、第４の構成から成る過電流保護回路において、前記電流監視部は、前記監視対象電流を電流／電圧変換して前記センス電圧を生成するセンス抵抗をさらに含む構成（第５の構成）にするとよい。

また、第４または第５の構成から成る過電流保護回路において、前記保護動作部は、前記第２検出信号が過電流検出時の論理レベルに切り替わった時点で前記過電流保護信号を過電流検出時の論理レベルに切り替え、スイッチング動作の一周期よりも長い遅延時間に亘って前記過電流保護信号を過電流検出時の論理レベルに維持する信号遅延部と、前記第２検出信号の入力端と前記過電流保護信号の出力端との間に前記信号遅延部を挿入するか否かを前記第１検出信号に応じて切り替える信号経路切替部とを含む構成（第６の構成）にするとよい。

また、第６の構成から成る過電流保護回路において、前記信号遅延部は、前記出力電圧または前記帰還電圧に応じて前記遅延時間を設定する構成（第７の構成）にするとよい。

また、第１〜第７いずれかの構成から成る過電流保護回路において、前記監視対象電流は、コイルに流れるコイル電流、出力トランジスタに流れるスイッチ電流、または、負荷に流れる出力電流のいずれかである構成（第８の構成）にするとよい。

また、本明細書中に開示されているスイッチング電源装置は、出力トランジスタのオン／オフに応じてコイルを駆動することにより入力電圧から出力電圧を生成するスイッチング出力段と、前記スイッチング出力段を駆動する制御回路と、第１〜第８いずれかの構成から成る過電流保護回路と、を有する構成（第９の構成）とされている。

また、本明細書中に開示されている電子機器は、第９の構成から成るスイッチング電源装置を有する構成（第１０の構成）とされている。

本発明によれば、適切な過電流保護動作を行うことのできる過電流保護回路、及び、これを用いたスイッチング電源装置を提供することが可能となる。

スイッチング電源装置の一構成例を示す回路ブロック図 過電流保護動作の第１例を示すタイミングチャート 過電流保護動作の第２例を示すタイミングチャート スイッチング電源装置を搭載したテレビの一構成例を示すブロック図 スイッチング電源装置を搭載したテレビの正面図 スイッチング電源装置を搭載したテレビの側面図 スイッチング電源装置を搭載したテレビの背面図 スイッチング電源装置の一従来例を示す回路図 パルスバイパルス動作の長所及び短所を示す図 オフラッチ動作の長所及び短所を示す図

＜スイッチング電源装置＞
図１は、スイッチング電源装置の一構成例を示す回路ブロック図である。本構成例のスイッチング電源装置１０は、スイッチング出力段１１と、制御回路１２と、過電流保護回路１３と、帰還電圧生成回路１４と、を有する。

スイッチング出力段１１は、出力トランジスタ１１１（本構成例では、Ｐチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタ）と、整流ダイオード１１２と、コイル１１３と、平滑キャパシタ１１４と、を含む。スイッチング出力段１１は、出力トランジスタ１１１の周期的なスイッチング動作（オン／オフ）に応じてコイル１１３を駆動することにより、入力電圧ＶＩＮを降圧して所望の出力電圧ＶＯＵＴを生成する。

スイッチング出力段１１を形成する各回路要素間の接続関係について述べる。出力トランジスタ１１１のゲートは、ゲート信号ＨＧの印加端（後述するゲートドライバ１２９の出力端）に接続されている。出力トランジスタ１１１のソースは、後述のセンス抵抗１３３を介して入力電圧ＶＩＮの入力端に接続されている。出力トランジスタ１１１のドレインは、整流ダイオード１１２のカソードとコイル１１３の第１端に接続されている。整流ダイオード１１２のアノードは、接地端に接続されている。コイル１１３の第２端は、出力電圧ＶＯＵＴの出力端と平滑キャパシタ１１４の第１端に接続されている。平滑キャパシタ１１４の第２端は、接地端に接続されている。

なお、スイッチング出力段１１では、出力トランジスタ１１１としてＮチャネル型ＭＯＳ電界効果トランジスタを用いてもよい。また、整流ダイオード１１２に代えて同期整流トランジスタを用いてもよい。また、出力形式を昇圧型や昇降圧型としてもよい。

制御回路１２は、出力トランジスタ１１１のゲート信号ＨＧを生成することにより、スイッチング出力段１１をＰＷＭ［pulse width modulation］駆動する。制御回路１２は、発振器１２１と、スロープ電圧生成部１２２と、エラーアンプ１２３と、ＰＷＭコンパレータ１２４と、ＯＲゲート１２５と、ＲＳフリップフロップ１２６と、ＩＮＶゲート１２７と、ＡＮＤゲート１２８と、ゲートドライバ１２９と、を含む。

発振器１２１は、所定の周期Ｔでクロック信号ＣＬＫを生成する。

スロープ電圧生成部１２２は、クロック信号ＣＬＫに同期して三角波形状ないしは鋸波形状のスロープ電圧ＶＳＬＰを生成する。

エラーアンプ１２３は、非反転入力端（＋）に入力される基準電圧ＶＲＥＦと、反転入力端（−）に入力される帰還電圧ＶＦＢ（出力電圧ＶＯＵＴの分圧電圧に相当）との差分に応じた誤差電圧ＶＥＲＲを生成する。誤差電圧ＶＥＲＲは、帰還電圧ＶＦＢが基準電圧ＶＲＥＦよりも低いときに上昇し、帰還電圧ＶＦＢが基準電圧ＶＲＥＦよりも高いときに低下する。

ＰＷＭコンパレータ１２４は、非反転入力端（＋）に入力されるスロープ電圧ＶＳＬＰと、反転入力端（−）に入力される誤差電圧ＶＥＲＲとを比較してリセット信号ＲＳＴを生成する。リセット信号ＲＳＴは、スロープ電圧ＶＳＬＰが誤差電圧ＶＥＲＲよりも高いときにハイレベルとなり、スロープ電圧ＶＳＬＰが誤差電圧ＶＥＲＲよりも低いときにローレベルとなる。

ＯＲゲート１２５は、リセット信号ＲＳＴと過電流保護信号ＯＣＰとの論理和信号Ｓ１を生成する。論理和信号Ｓ１は、リセット信号ＲＳＴと過電流保護信号ＯＣＰの少なくとも一方がハイレベルであるときにハイレベルとなり、リセット信号ＲＳＴと過電流保護信号ＯＣＰの両方がローレベルであるときにローレベルとなる。

ＲＳフリップフロップ１２６は、クロック信号ＣＬＫと論理和信号Ｓ１の入力を受けてラッチ信号Ｓ２を生成する順序回路の一種であり、ＮＯＲゲート１２６ａ及び１２６ｂを含む。ＮＯＲゲート１２６ａの第１入力端は、クロック信号ＣＬＫの印加端に接続されている。ＮＯＲゲート１２６ａの第２入力端は、ＮＯＲゲート１２６ｂの出力端に接続されている。ＮＯＲゲート１２６ｂの第１入力端は、ＮＯＲゲート１２６ａの出力端に接続されている。ＮＯＲゲート１２６ｂの第２入力端は、論理和信号Ｓ１の印加端に接続されている。なお、ラッチ信号Ｓ２は、クロック信号ＣＬＫの立上りエッジでハイレベルにセットされ、論理和信号Ｓ１の立上りエッジでローレベルにリセットされる。

ＩＮＶゲート１２７は、クロック信号ＣＬＫを論理反転させて反転クロック信号Ｓ３を生成する。

ＡＮＤゲート１２８は、ラッチ信号Ｓ２と反転クロック信号Ｓ３との論理積信号Ｓ４を生成する。論理積信号Ｓ４は、ラッチ信号Ｓ２と反転クロック信号Ｓ３の少なくとも一方がローレベルであるときにローレベルとなり、ラッチ信号Ｓ２と反転クロック信号Ｓ３の両方がハイレベルであるときにハイレベルとなる。

ゲートドライバ１２９は、論理積信号Ｓ４の入力を受けてゲート信号ＨＧを生成する。論理積信号Ｓ４がハイレベルであるときには、ゲート信号ＨＧがローレベルとなり、出力トランジスタ１１１がオンされる。一方、論理積信号Ｓ４がローレベルであるときには、ゲート信号ＨＧがハイレベルとなり、出力トランジスタ１１１がオフされる。

なお、制御回路１２によるスイッチング出力段１１の駆動方式は、ＰＷＭ方式に限定されるものではなく、ＰＦＭ［pulse frequency modulation］方式など、いかなる方式を採用しても構わない。

過電流保護回路１３は、スイッチング出力段１１に流れる監視対象電流ＩＳが過電流状態となったときに過電流保護動作を行うための回路ブロックであり、コンパレータ１３１及び１３２と、センス抵抗１３３（抵抗値：ＲＳ）と、信号遅延部１３４と、信号経路切替部１３５ａ及び１３５ｂと、を含む。

コンパレータ１３１は、非反転入力端（＋）に入力される帰還電圧ＶＦＢと、反転入力端（−）に入力される第１閾値電圧ＶＴＨ１（例えばＶＴＨ１＝ＶＲＥＦ×０．７５）とを比較して第１検出信号ＤＥＴ１を生成する。第１検出信号ＤＥＴ１は、帰還電圧ＶＦＢが第１閾値電圧ＶＴＨ１よりも高いときにハイレベル（地絡未検出時の論理レベル）となり、帰還電圧ＶＦＢが第１閾値電圧ＶＴＨ１よりも低いときにローレベル（地絡検出時の論理レベル）となる。なお、コンパレータ１３１としては、スイッチング電源装置１０に従前から搭載されている地絡保護用のＳＣＰ［short circuit protection］コンパレータを流用することができる。

コンパレータ１３２は、反転入力端（−）に入力されるセンス電圧ＶＳ（＝ＶＩＮ−ＩＳ×ＲＳ）と、非反転入力端（＋）に入力される第２閾値電圧ＶＴＨ２（＝ＶＩＮ−Ｉｔｈ×ＲＳ、ただしＩｔｈは過電流検出閾値）とを比較して第２検出信号ＤＥＴ２を生成する。第２検出信号ＤＥＴ２は、センス電圧ＶＳが第２閾値電圧ＶＴＨ２よりも高いときにローレベル（過電流未検出時の論理レベル）となり、センス電圧ＶＳが第２閾値電圧ＶＴＨ２よりも低いときにハイレベル（過電流検出時の論理レベル）となる。つまり、第２検出信号ＤＥＴ２は、監視対象電流ＩＳが過電流検出閾値Ｉｔｈよりも小さいときにローレベルとなり、監視対象電流ＩＳが過電流検出閾値よりも大きいときにハイレベルとなる。

センス抵抗１３３は、入力電圧ＶＩＮの印加端と出力トランジスタ１１１のソースとの間に接続されており、自身に流れる監視対象電流ＩＳを電流／電圧変換することにより、監視対象電流ＩＳに応じたセンス電圧ＶＳを生成する。センス抵抗１３３の低電位端（センス抵抗１３３と出力トランジスタ１１１のソースとの接続ノード）に現れるセンス電圧ＶＳは、入力電圧ＶＩＮよりもセンス抵抗１３３での電圧降下分だけ低い電圧である。従って、センス電圧ＶＳは、監視対象電流ＩＳが大きいほど低くなり、監視対象電流ＩＳが小さいほど高くなる。なお、監視対象電流ＩＳは、出力トランジスタ１１１に流れるスイッチ電流に限らず、コイル１１３に流れるコイル電流、または、負荷に流れる出力電流であってもよい。また、監視対象電流ＩＳのセンシング手法についても、監視対象電流ＩＳの導通経路上に設けられたセンス抵抗１３３での電圧降下量を監視する手法に限らず、例えば、出力トランジスタ１１１（或いは、これと並列に接続された電流監視用トランジスタ）での電圧降下量を監視する手法を採用しても構わない。

信号遅延部１３４は、第２検出信号ＤＥＴ２の立下りタイミングに所定の信号遅延を与えることにより過電流保護信号ＯＣＰを生成する。より具体的に述べると、信号遅延部１３４は、第２検出信号ＤＥＴ２がハイレベル（過電流検出時の論理レベル）に切り替わった時点で遅滞なく過電流保護信号ＯＣＰをハイレベル（過電流検出時の論理レベル）に切り替え、その後、スイッチング動作の一周期Ｔよりも長い遅延時間ＴＤＬＹに亘って過電流保護信号ＯＣＰをハイレベル（過電流検出時の論理レベル）に維持する。見方を変えると、信号遅延部１３４は、第２検出信号ＤＥＴ２の立上りエッジをトリガとして過電流保護信号ＯＣＰにパルス幅ＴＤＹのワンショットパルスを生成するパルス生成部であると言うこともできる。

なお、信号遅延部１３４は、出力電圧ＶＯＵＴまたは帰還電圧ＶＦＢに応じて遅延時間ＴＤＬＹを設定する構成としてもよい。例えば、ＶＲＥＦ×０．５≦ＶＦＢ＜ＶＲＥＦ×０．７５であるときには、遅延時間ＴＤＬＹを第１遅延時間ＴＤＬＹ１に設定し、ＶＦＢ＜ＶＲＥＦ×０．５であるときには、遅延時間ＴＤＬＹを第１遅延時間ＴＤＬＹ１よりも長い第２遅延時間ＴＤＬＹ２に設定するような構成が考えられる。このような構成を採用することにより、出力電圧ＶＯＵＴまたは帰還電圧ＶＦＢが低いほど、後述するスイッチング動作のオフラッチ時間を延ばすことができるので、地絡の度合いに応じて最適な過電流保護動作を掛けることが可能となる。

信号経路切替部１３５ａ及び１３５ｂは、第２検出信号ＤＥＴ２の入力端と過電流保護信号ＯＣＰの出力端との間に信号遅延部１３４を挿入するか否かを第１検出信号ＤＥＴ１に応じて切り替える。

より具体的に述べると、第１検出信号ＤＥＴ１がハイレベル（地絡未検出時の論理レベル）であるときには、信号経路切替部１３５ａ及び１３５ｂによって第２検出信号ＤＥＴ２の入力端と過電流保護信号ＯＣＰの出力端とが直接的にバイパス接続される。従って、地絡未検出時には、第２検出信号ＤＥＴ２が過電流保護信号ＯＣＰとしてスルー出力されるので、過電流保護動作としてパルスバイパルス動作（詳細は後述）が行われる。

これに対して、第１検出信号ＤＥＴ１がローレベル（地絡検出時の論理レベル）であるときには、信号経路切替部１３５ａ及び１３５ｂによって第２検出信号ＤＥＴ２の入力端と過電流保護信号ＯＣＰの出力端との間に信号遅延部１３４が挿入される。従って、地絡検出時には、第２検出信号ＯＣＰに所定の遅延を与えた過電流保護信号ＯＣＰが生成されるので、過電流保護動作としてオフラッチ動作（詳細は後述）が行われる。

なお、上記に挙げた回路要素のうち、コンパレータ１３１は、帰還電圧ＶＦＢを監視する電圧監視部として機能し、コンパレータ１３２及びセンス抵抗１３３は、監視対象電流ＩＳが過電流状態（ＩＳ＞Ｉｔｈ）であるか否かを監視する電流監視部として機能する。また、信号遅延部１３４及び信号経路切替部１３５ａ及び１３５ｂは、電圧監視部及び電流監視部双方の検出結果に応じた過電流保護動作を行う保護動作部として機能する。

特に、保護動作部は、出力電圧ＶＯＵＴまたは帰還電圧ＶＦＢが閾値電圧ＶＴＨ１よりも高いときには、電流監視部の検出結果に応じて一周期毎にスイッチング動作の強制停止と自己復帰を繰り返すパルスバイパルス動作を行い、出力電圧ＶＯＵＴまたは帰還電圧ＶＦＢが閾値電圧ＶＴＨ１よりも低いときには、監視対象電流ＩＳの過電流状態が検出されてから少なくとも複数周期に亘ってスイッチング動作を強制停止させるオフラッチ動作を行うように、過電流保護信号ＯＣＰを生成する。この点については後ほど詳述する。

帰還電圧生成回路１４は、出力電圧ＶＯＵＴの印加端と接地端との間に直列接続された抵抗１４１及び１４２（抵抗値：Ｒ１及びＲ２）を含み、出力電圧ＶＯＵＴを所定の分圧比α（＝Ｒ２／（Ｒ１＋Ｒ２））で分圧することで、抵抗１４１と抵抗１４２との接続ノードから帰還電圧ＶＦＢを出力する。なお、出力電圧ＶＯＵＴが低い場合（エラーアンプ１２３やコンパレータ１３１の入力ダイナミックレンジに収まっている場合）には、帰還電圧生成回路１４を省略し、出力電圧ＶＯＵＴをエラーアンプ１２３やコンパレータ１３１に直接入力することも可能である。

＜過電流保護動作（第１例）＞
図２は、過電流保護動作の第１例（地絡未検出時のパルスバイパルス動作）を示すタイミングチャートであり、上から順に、出力電圧ＶＯＵＴ、第１検出信号ＤＥＴ１、クロック信号ＣＬＫ、第２検出信号ＤＥＴ２、過電流保護信号ＯＣＰ、リセット信号ＲＳＴ、及び、ゲート信号ＨＧが描写されている。

地絡と過電流がいずれも未検出である正常状態（ＤＥＴ１＝Ｈ、ＤＥＴ２＝Ｌ）では、クロック信号ＣＬＫの立下りエッジが到来する毎（周期Ｔ毎）にゲート信号ＨＧがローレベルとなって出力トランジスタ１１１がオンし、その後、リセット信号ＲＳＴの立上りエッジが到来する毎にゲート信号ＨＧがハイレベルとなって出力トランジスタ１１１がオフする（時刻ｔ１１及びｔ１２を参照）。

一方、出力トランジスタ１１１のオン期間中（ゲート信号ＨＧのローレベル期間中）に監視対象電流ＩＳが過電流状態に陥ると、リセット信号ＲＳＴの立上りエッジが到来するよりも先に第２検出信号ＤＥＴ２がハイレベルに立ち上がり、延いては、過電流保護信号ＯＣＰがハイレベルに立ち上がる（時刻ｔ１３を参照）。

その結果、ゲート信号ＨＧは、過電流保護信号ＯＣＰの立上りエッジでハイレベルとなるので、出力トランジスタ１１１は、リセット信号ＲＳＴの立上りエッジを待つことなく強制的にオフされる。このとき、出力トランジスタ１１１に流れる監視対象電流ＩＳは、出力トランジスタ１１１の強制オフにより遮断されるので、第２検出信号ＤＥＴ２は、遅滞なくローレベルに立ち下がる。

ここで、出力電圧ＶＯＵＴの地絡が検出されていない場合（ＤＥＴ１＝Ｈ）には、第２検出信号ＤＥＴ２が過電流保護信号ＯＣＰとしてスルー出力される。従って、出力トランジスタ１１１の強制オフに伴って第２検出信号ＤＥＴ２がローレベルに立ち下がると、過電流保護信号ＯＣＰも遅滞なくローレベルに立ち下がる。その結果、ＲＳフリップフロップ１２６及びＡＮＤゲート１２８によるクロック信号ＣＬＫのマスキング処理は無効となるので、ゲート信号ＨＧは、次周期におけるクロック信号ＣＬＫの立下りエッジでローレベルとなり、出力トランジスタ１１１が再びオンされる（時刻ｔ１４を参照）。

このように、出力電圧ＶＯＵＴの地絡が生じていない状態で監視対象電流ＩＳが過電流状態に陥った場合には、一周期毎にスイッチング動作の強制停止と自己復帰を繰り返すパルスバイパルス動作が行われる。従って、ＡＣ負荷変動などにより一時的に過電流保護が掛かってしまうような場合であっても、出力電圧ＶＯＵＴの変動を抑えることができる。

＜過電流保護動作（第２例）＞
図３は、過電流保護動作の第２例（地絡検出時のオフラッチ動作）を示すタイミングチャートであり、上から順に、出力電圧ＶＯＵＴ、第１検出信号ＤＥＴ１、クロック信号ＣＬＫ、第２検出信号ＤＥＴ２、過電流保護信号ＯＣＰ、リセット信号ＲＳＴ、及び、ゲート信号ＨＧが描写されている。

地絡と過電流がいずれも未検出である正常状態（ＤＥＴ１＝Ｈ、ＤＥＴ２＝Ｌ）では、クロック信号ＣＬＫの立下りエッジが到来する毎（周期Ｔ毎）にゲート信号ＨＧがローレベルとなって出力トランジスタ１１１がオンし、その後、リセット信号ＲＳＴの立上りエッジが到来する毎にゲート信号ＨＧがハイレベルとなって出力トランジスタ１１１がオフする（時刻ｔ２１及びｔ２２を参照）。

一方、出力トランジスタ１１１のオン期間中（ゲート信号ＨＧのローレベル期間中）に監視対象電流ＩＳが過電流状態に陥ると、リセット信号ＲＳＴの立上りエッジが到来するよりも先に第２検出信号ＤＥＴ２がハイレベルに立ち上がり、延いては、過電流保護信号ＯＣＰがハイレベルに立ち上がる（時刻ｔ２４を参照）。

その結果、ゲート信号ＨＧは、過電流保護信号ＯＣＰの立上りエッジでハイレベルとなるので、出力トランジスタ１１１は、リセット信号ＲＳＴの立上りエッジを待つことなく強制的にオフされる。このとき、出力トランジスタ１１１に流れる監視対象電流ＩＳは、出力トランジスタ１１１の強制オフにより遮断されるので、第２検出信号ＤＥＴ２は、遅滞なくローレベルに立ち下がる。

ここまでの動作については、基本的に先の第１例（図２）と同様である。ただし、本図の第２例では、時刻ｔ２３において、出力電圧ＶＯＵＴの地絡が検出されており、第１検出信号ＤＥＴ１がローレベルに立ち下がっている。このように、出力電圧ＶＯＵＴの地絡が検出された場合（ＤＥＴ１＝Ｌ）には、第２検出信号ＤＥＴ２の入力端と過電流保護信号ＯＣＰの出力端との間に信号遅延部１３４が挿入されるので、第２検出信号ＤＥＴ２の立下りタイミングを遅延時間ＴＤＬＹだけ遅らせた過電流保護信号ＯＣＰが生成される。

すなわち、地絡検出時（ＤＥＴ１＝Ｌ）には、出力トランジスタ１１１の強制オフに伴って第２検出信号ＤＥＴ２がローレベルに立ち下がっても、遅延時間ＴＤＬＹ（＞Ｔ）に亘って過電流保護信号ＯＣＰがハイレベルに維持される。その結果、ＲＳフリップフロップ１２６及びＡＮＤゲート１２８によるクロック信号ＣＬＫのマスキング処理が有効となるので、次周期におけるクロック信号ＣＬＫの立下りエッジが到来しても、ゲート信号ＨＧはハイレベルに維持されたままとなり、出力トランジスタ１１１の強制オフが複数周期に亘って継続される（時刻ｔ２４〜ｔ２５を参照）。

このように、出力電圧ＶＯＵＴの地絡が生じている状態で監視対象電流ＩＳが過電流状態に陥った場合には、過電流の検出後に出力トランジスタ１１１を複数周期に亘って強制オフさせるオフラッチ動作が行われるので、過電流を十分に抑制することが可能となる。

＜テレビへの適用＞
図４は、スイッチング電源装置を搭載したテレビの一構成例を示すブロック図である。また、図５Ａ〜図５Ｃは、それぞれ、スイッチング電源装置を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビＸは、チューナ部Ｘ１と、デコーダ部Ｘ２と、表示部Ｘ３と、スピーカ部Ｘ４と、操作部Ｘ５と、インタフェイス部Ｘ６と、制御部Ｘ７と、電源部Ｘ８と、を有する。

チューナ部Ｘ１は、テレビＸに外部接続されるアンテナＸ０で受信された受信信号から所望チャンネルの放送信号を選局する。

デコーダ部Ｘ２は、チューナＸ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ｘ２は、インタフェイス部Ｘ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。

表示部Ｘ３は、デコーダ部Ｘ２で生成された映像信号を映像として出力する。

スピーカ部Ｘ４は、デコーダ部Ｘ２で生成された音声信号を音声として出力する。

操作部Ｘ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ｘ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。

インタフェイス部Ｘ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。

制御部Ｘ７は、上記各部Ｘ１〜Ｘ６の動作を統括的に制御する。制御部Ｘ７としては、ＣＰＵ［central processing unit］などを用いることができる。

電源部Ｘ８は、上記各部Ｘ１〜Ｘ７に電力供給を行う。電源部Ｘ８としては、先述のスイッチング電源装置１０を好適に用いることができる。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、例えば、種々の電子機器（スマートフォン、タブレット端末、液晶テレビ、ＤＶＤレコーダ、ノートパソコン、及び、各種モニタ）に搭載されるスイッチング電源装置に利用することが可能である。

１０ スイッチング電源装置
１１ スイッチング出力段
１１１ 出力トランジスタ（Ｐチャネル型ＭＯＳ電界効果トランジスタ）
１１２ 整流ダイオード
１１３ コイル
１１４ 平滑キャパシタ
１２ 制御回路
１２１ 発振器
１２２ スロープ電圧生成部
１２３ エラーアンプ
１２４ ＰＷＭコンパレータ
１２５ ＯＲゲート
１２６ ＲＳフリップフロップ
１２６ａ、１２６ｂ ＮＯＲゲート
１２７ ＩＮＶゲート
１２８ ＡＮＤゲート
１２９ ゲートドライバ
１３ 過電流保護回路
１３１、１３２ コンパレータ
１３３ センス抵抗
１３４ 信号遅延部
１３５ａ、１３５ｂ 信号経路切替部
１４ 帰還電圧生成回路
１４１、１４２ 抵抗
Ｘ テレビ
Ｘ０ アンテナ
Ｘ１ チューナ部
Ｘ２ デコーダ部
Ｘ３ 表示部
Ｘ４ スピーカ部
Ｘ５ 操作部
Ｘ６ インタフェイス部
Ｘ７ 制御部
Ｘ８ 電源部

Claims (6)

1. スイッチング出力段の周期的なスイッチング動作によって生成される出力電圧またはこれに応じた帰還電圧を監視する電圧監視部と、
   前記スイッチング出力段に流れる監視対象電流が過電流状態であるか否かを監視する電流監視部と、
   前記電圧監視部及び前記電流監視部双方の検出結果に応じた過電流保護動作を行う保護動作部と、
   を有し、
   前記保護動作部は、前記出力電圧または前記帰還電圧が閾値電圧よりも高いときには、前記電流監視部の検出結果に応じて一周期毎にスイッチング動作の強制停止と自己復帰を繰り返すパルスバイパルス動作を行い、前記出力電圧または前記帰還電圧が前記閾値電圧よりも低いときには、前記監視対象電流の過電流状態が検出されてから少なくとも複数周期に亘ってスイッチング動作を強制停止させるオフラッチ動作を行うように、過電流保護信号を生成し、
   前記電圧監視部は、前記出力電圧または前記帰還電圧と第１閾値電圧とを比較して第１検出信号を生成する第１コンパレータを含み、
   前記電流監視部は、前記監視対象電流に応じたセンス電圧と第２閾値電圧とを比較して第２検出信号を生成する第２コンパレータを含み、
   前記保護動作部は、
   前記第２検出信号が過電流検出時の論理レベルに切り替わった時点で前記過電流保護信号を過電流検出時の論理レベルに切り替え、スイッチング動作の一周期よりも長い遅延時間に亘って前記過電流保護信号を過電流検出時の論理レベルに維持する信号遅延部と、
   前記第２検出信号の入力端と前記過電流保護信号の出力端との間に前記信号遅延部を挿入するか否かを前記第１検出信号に応じて切り替える信号経路切替部と、
   を含むことを特徴とする過電流保護回路。
2. 前記電流監視部は、前記監視対象電流を電流／電圧変換して前記センス電圧を生成するセンス抵抗をさらに含むことを特徴とする請求項１に記載の過電流保護回路。
3. 前記信号遅延部は、前記出力電圧または前記帰還電圧に応じて前記遅延時間を設定することを特徴とする請求項１または請求項２に記載の過電流保護回路。
4. 前記監視対象電流は、コイルに流れるコイル電流、出力トランジスタに流れるスイッチ電流、または、負荷に流れる出力電流のいずれかであることを特徴とする請求項１〜請求項３のいずれか一項に記載の過電流保護回路。
5. 出力トランジスタのオン／オフに応じてコイルを駆動することにより入力電圧から出力電圧を生成するスイッチング出力段と、
   前記スイッチング出力段を駆動する制御回路と、
   請求項１〜請求項４のいずれか一項に記載の過電流保護回路と、
   を有することを特徴とするスイッチング電源装置。
6. 請求項５に記載のスイッチング電源装置を有することを特徴とする電子機器。

Images