JP6354345B2 - 耐圧測定方法および半導体装置の製造方法 - Google Patents

耐圧測定方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP6354345B2
JP6354345B2 JP2014114040A JP2014114040A JP6354345B2 JP 6354345 B2 JP6354345 B2 JP 6354345B2 JP 2014114040 A JP2014114040 A JP 2014114040A JP 2014114040 A JP2014114040 A JP 2014114040A JP 6354345 B2 JP6354345 B2 JP 6354345B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
fluorine
semiconductor
inert liquid
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014114040A
Other languages
English (en)
Other versions
JP2015228444A (ja
Inventor
光彦 酒井
光彦 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014114040A priority Critical patent/JP6354345B2/ja
Priority to US14/699,575 priority patent/US9799506B2/en
Priority to DE102015207971.6A priority patent/DE102015207971A1/de
Publication of JP2015228444A publication Critical patent/JP2015228444A/ja
Application granted granted Critical
Publication of JP6354345B2 publication Critical patent/JP6354345B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B08CLEANING
    • B08BCLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04Cleaning involving contact with liquid
    • B08B3/08Cleaning involving contact with liquid the liquid having chemical or dissolving effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、耐圧測定方法および半導体装置の製造方法に関するものである。本発明は、より特定的には、耐圧測定時における放電の発生を抑制するとともに、洗浄後の半導体基板上における異物の残留を抑制可能な耐圧測定方法、および当該耐圧測定方法が実施される半導体装置の製造方法に関するものである。
半導体装置、特に電力用半導体装置にとって、耐圧は重要な特性の一つである。そのため、半導体装置の製造方法においては、半導体基板に形成された半導体素子の耐圧が測定される場合がある。この耐圧測定の条件が不適切である場合、半導体基板上において測定用プローブから沿面放電が発生し、これにより半導体素子が破壊される場合がある。そのため、半導体素子の破壊を防止するために、耐圧測定中における放電の発生を抑制することが必要になる。
上記のような放電による半導体素子の破壊を防止するための方法として、絶縁性溶液を用いて半導体素子の耐圧測定を行う方法が知られている。たとえば、特開2003−100819号公報(特許文献1)には、半導体素子が絶縁性溶液中に浸漬された状態において、当該半導体素子の耐圧を測定する方法が開示されている。また、国際公開第2010/021070号(特許文献2)には、半導体基板の一部の表面に絶縁性溶液がポッティングされた状態において、半導体素子の耐圧を測定する方法が開示されている。
特開2003−100819号公報 国際公開第2010/021070号
上記特許文献1および2において例示される従来の耐圧測定方法では、半導体素子の耐圧測定が完了した後、有機洗浄や純水による洗浄が半導体基板に施される。そして、洗浄後の半導体基板の表面に窒素ガスなどが吹き付けられることにより、半導体基板の表面が乾燥する。
しかしながら、上記耐圧測定方法では、乾燥後の半導体基板の表面に異物が付着して残留するという問題があった。この異物は、耐圧測定時に測定プローブの針を半導体素子のパッド電極に接触させた際に当該パッド電極が削られて生じるものや、絶縁性溶液中に不可避的に混入するものである。また上記耐圧測定方法では、蒸発による液量の減少を抑制するために、沸点が高い(すなわち粘度が高い)絶縁性溶液が使用される。このため、絶縁性溶液の高い粘度に起因して、上記異物が乾燥後の半導体基板の表面に容易に付着して残留するという問題があった。よって、半導体装置の歩留まりを向上させる観点から、洗浄後の半導体基板上における異物の残留を抑制するための方法が要求される。
そこで、本発明の一態様に係る耐圧測定方法では、耐圧測定時における放電の発生を抑制するとともに、洗浄後の半導体基板上における異物の残留を抑制することを目的としている。また、本発明の一態様に係る半導体装置の製造方法では、半導体装置の歩留りを向上させることを目的としている。
本発明の一態様に係る耐圧測定方法は、沸点が90℃以上である高沸点フッ素系不活性液体により、半導体基板に形成された半導体素子の表面が覆われた状態において、半導体素子の耐圧を測定する工程と、半導体素子の耐圧が測定された半導体基板を、沸点が80℃以下である低沸点フッ素系不活性液体により洗浄する工程とを備えている。
本発明の一態様に係る半導体装置の製造方法は、半導体素子が形成された半導体基板を準備する工程と、半導体素子の耐圧を測定する工程とを備えている。半導体素子の耐圧を測定する工程では、上記本発明の一態様に係る耐圧測定方法が実施されることにより、半導体素子の耐圧が測定される。
上記によれば、耐圧測定時における放電の発生を抑制するとともに、洗浄後の半導体基板上における異物の残留を抑制することができる。また上記によれば、半導体装置の歩留りを向上させることができる。
本発明の一実施形態に係る半導体装置の製造方法を概略的に示すフローチャートである。 本発明の一実施形態に係る耐圧測定方法を概略的に示すフローチャートである。 本発明の一実施形態に係る半導体装置の製造方法に用いられる半導体基板を示す概略平面図である。 本発明の一実施形態に係る半導体装置の製造方法に用いられる半導体基板に半導体素子が形成された状態を示す概略平面図である。 本発明の一実施形態に係る耐圧測定方法を説明するための概略断面図である。 本発明の一実施形態に係る耐圧測定方法における半導体基板の洗浄プロセスを説明するための概略断面図である。 本発明の一実施形態に係る半導体装置の製造方法における半導体基板の半導体チップへの分割を説明するための概略平面図である。 実施例における乾燥後の半導体基板の表面状態を示す写真である。 比較例における乾燥後の半導体基板の表面状態を示す写真である。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
(1)本発明の一態様に係る耐圧測定方法は、沸点が90℃以上である高沸点フッ素系不活性液体30により、半導体基板10に形成された半導体素子11の表面が覆われた状態において、半導体素子11の耐圧を測定する工程と、半導体素子11の耐圧が測定された半導体基板10を、沸点が80℃以下である低沸点フッ素系不活性液体31,32により洗浄する工程とを備えている。
上記耐圧測定方法では、絶縁性が高い高沸点フッ素系不活性液体30により半導体素子11の表面が覆われた状態において、半導体素子11の耐圧測定が実施される。そのため、耐圧測定中において放電の発生を抑制し、半導体素子11の破壊を防止することができる。また高沸点フッ素系不活性液体30を用いることで、耐圧測定中に蒸発による液量の減少を抑制することができる。また上記耐圧測定方法では、半導体素子11の耐圧測定が実施された後、低沸点フッ素系不活性液体31,32により半導体基板10が洗浄される。そのため、有機洗浄や水洗が半導体基板に施される場合に比べて、洗浄後の半導体基板の表面をより早く均一に乾燥させることができる。その結果、乾燥後の半導体基板10の表面において異物の残留を抑制することができる。したがって、上記耐圧測定方法によれば、耐圧測定時における放電の発生を抑制するとともに、洗浄後の半導体基板10上における異物の残留を抑制することができる。
ここで、「フッ素系不活性液体」とは、炭素‐フッ素結合を有するフルオロカーボンを含む絶縁性の液体である。このフッ素系不活性液体には、たとえば住友スリーエム株式会社製のフロリナート(登録商標)およびノベック(登録商標)、ならびにガルデン(登録商標)などが含まれる。
(2)上記耐圧測定方法において好ましくは、低沸点フッ素系不活性液体31,32の沸点は65℃以下である。
これにより、洗浄後の半導体基板10の表面をさらに早く均一に乾燥させることができる。その結果、乾燥後の半導体基板10の表面において異物の残留をより効果的に抑制することができる。
(3)上記耐圧測定方法において好ましくは、上記洗浄する工程は、低沸点フッ素系不活性液体31中に浸漬された状態において半導体基板10を洗浄する浸漬洗浄工程を含んでいる。これにより、耐圧測定後の半導体基板10の表面全体を、低沸点フッ素系不活性液体31を用いて均一に洗浄することができる。
(4)上記耐圧測定方法において好ましくは、浸漬洗浄工程において半導体基板10が浸漬される低沸点フッ素系不活性液体31の温度は、40℃以下に維持される。
これにより、半導体基板10の洗浄中において、低沸点フッ素系不活性液体31の蒸発による液量の減少を抑制することができる。その結果、低沸点フッ素系不活性液体31の使用量をより削減することができるため、洗浄プロセスのコスト削減を図ることができる。
(5)上記耐圧測定方法において好ましくは、浸漬洗浄工程に加えて、低沸点フッ素系不活性液体31,32が蒸発して発生した蒸気33により半導体基板10を洗浄する蒸気洗浄工程をさらに含んでいる。これにより、浸漬洗浄工程のみが実施される場合に比べて、耐圧測定後の半導体基板10の表面がより清浄な状態になるように半導体基板10を洗浄することができる。
(6)上記耐圧測定方法において好ましくは、蒸気洗浄工程では、浸漬洗浄工程で使用される低沸点フッ素系不活性液体31が蒸発して発生した蒸気33により半導体基板10が洗浄される。このように、浸漬洗浄において使用される低沸点フッ素系不活性液体31を蒸気洗浄用の液体として利用することができる。その結果、蒸気33の発生源である低沸点フッ素系不活性液体32の使用量をより削減することができる。
(7)上記耐圧測定方法において好ましくは、半導体基板10の直径L1は、150mm以上である。上記耐圧測定方法によれば、サイズが大きい半導体基板10においても、乾燥後の表面における異物の残留を抑制することができる。
(8)上記耐圧測定方法において好ましくは、半導体素子11は、一辺の長さ(L2,L3)が10mm以下の四角形状を有する複数の半導体チップ12を含んでいる。
上記耐圧測定方法では、沸点が90℃以上である高沸点フッ素系不活性液体30により半導体素子11(半導体チップ12)の表面が覆われた状態において耐圧測定が実施される。このため、半導体チップ12のサイズが小さく、1枚の半導体基板10に形成される半導体チップ12の数が多いために耐圧測定に長時間を要する場合においても、高沸点フッ素系不活性液体30の液量の減少を抑制することができる。
(9)本発明の一態様に係る半導体装置の製造方法は、半導体素子11が形成された半導体基板10を準備する工程と、半導体素子11の耐圧を測定する工程とを備えている。半導体素子11の耐圧を測定する工程では、上記(1)〜(8)のいずれかの耐圧測定方法が実施されることにより、半導体素子11の耐圧が測定される。
上記半導体装置の製造方法では、上記耐圧測定方法を用いて半導体素子11の耐圧が測定されるため、洗浄後の半導体基板10上における異物の残留を抑制することができる。その結果、上記半導体装置の製造方法によれば、半導体装置の歩留りを向上させることができる。
[本発明の実施形態の詳細]
次に、本発明の実施形態の具体例を、図面を参照しつつ説明する。
図1を参照して、本実施形態に係る半導体装置の製造方法では、まず工程(S10)として、半導体基板を準備する工程が実施される。この工程(S10)では、図3を参照して、たとえば炭化珪素(SiC)からなる半導体基板10が準備される。半導体基板10の直径L1は、たとえば150mm(6インチ)以上である。
またこの工程(S10)では、シリコン(Si)からなる半導体基板10が準備されてもよい。また、窒化ガリウム(GaN)やダイヤモンドなど、シリコンよりもバンドギャップが大きいワイドバンドギャップ半導体からなる半導体基板10が準備されてもよい。
次に工程(S20)として、半導体素子を形成する工程が実施される。この工程(S20)では、図4を参照して、半導体基板10において複数の半導体チップ12を含む半導体素子11が形成される。半導体チップ12のそれぞれは、たとえば縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)あるいはダイオードなどである。本実施形態においては、半導体チップ12のそれぞれは、ソースパッド電極20およびゲートパッド電極21が一方の表面10A上に形成され、他方の主面上にドレイン電極が形成された縦型MOSFETである。この縦型MOSFETは、たとえばトレンチ型のMOSFETであってもよいし、プレーナ型のMOSFETであってもよい。
図4を参照して、半導体チップ12は、一辺の長さL2,L3が10mm以下の四角形状を有している。一辺の長さL2,L3は特に限定されるものではなく、たとえば6mm以下であってもよいし、3mm以下であってもよいし、2mm以下であってもよい。このように半導体チップ12のサイズを小さくすることで、同じサイズの半導体基板10を用いた場合により多数の半導体チップ12を形成することができる。なお、後述する耐圧測定工程では、半導体チップ12のそれぞれに対して耐圧測定が実施されるため、半導体チップ12の数に比例して耐圧測定に要する時間が長くなる。このようにして上記工程(S10)および(S20)が実施されることにより、複数の半導体チップ12を含む半導体素子11が形成された半導体基板10が準備される。
次に、工程(S30)として、半導体素子の耐圧を測定する工程が実施される。この工程(S30)では、以下に説明する工程(S31)〜(S34)を備える本実施形態に係る耐圧測定方法が実施されることにより、半導体素子11の耐圧が測定される。
まず、工程(S31)として耐圧測定工程が実施される。この工程(S31)では、図5を参照して、まず、高沸点フッ素系不活性液体30で満たされたトレー2が準備される。トレー2の底部には、ステージ3が配置されている。次に、複数の半導体チップ12を含む半導体素子11が形成された半導体基板10が、ステージ3の上に配置される。これにより、図5に示すように半導体基板10の全体が高沸点フッ素系不活性液体30中に浸漬される。その結果、半導体素子11(半導体チップ12)の表面は、高沸点フッ素系不活性液体30により覆われた状態となる。また図5に示すように、半導体基板10の裏面10B側に形成されたドレイン電極22は、ステージ3に接触する。
次に、図5に示すようにプローブ4の針4Aが半導体基板10の表面10A側に形成されたソースパッド電極20に接触し、また針4Bがゲートパッド電極21に接触する。次に、プローブ4とステージ3との間に所定の電圧が印加され、そのとき流れた電流値が計測される。そして、計測された電流値が一定の閾値を超えるか否かを基準として、半導体素子11の耐圧が測定される。この耐圧測定は、たとえば室温下において実施される。上記耐圧測定が完了した後、半導体基板10が高沸点フッ素系不活性液体30から取り出される。
ここで、工程(S31)で使用される高沸点フッ素系不活性液体30について詳細に説明する。高沸点フッ素系不活性液体30の沸点は90℃以上であり、好ましくは120℃以上であり、より好ましくは150℃以上である。また高沸点フッ素系不活性液体30の絶縁耐力は、40kV以上である(ギャップ:2.54mm)。また高沸点フッ素系不活性液体30の蒸気圧(MPa)は、6.5×10-3以下である。また高沸点フッ素系不活性液体30の動粘度(mm2/s)は、0.8以上である。
高沸点フッ素系不活性液体30の例としては、下記の表1に示すように、たとえば住友スリーエム株式会社製のフロリナートFC−770(沸点:95℃)、フロリナートFC−3283(沸点:128℃)、フロリナートFC−40(沸点:155℃)またはフロリナートFC−43(沸点:174℃)などが挙げられる。このように、高い絶縁性を有する高沸点フッ素系不活性液体30を用いて耐圧測定を実施することにより、半導体基板10において沿面放電の発生を抑制するとともに、液量の減少を抑制することができる。なお、上記の通り耐圧測定は室温下で実施されるため、高沸点フッ素系不活性液体30からのフッ化水素の発生を抑制することができる。
次に、工程(S32)〜(S34)が順に実施されることにより、半導体素子11の耐圧が測定された後の半導体基板10の表面が洗浄される。まず、工程(S32)〜(S34)において使用される洗浄装置1の構成について、図6を参照して説明する。
図6を参照して、洗浄装置1は、洗浄容器8と、ヒータ5と、冷却コイル6,7とを主に有している。洗浄容器8は、底部8Aと開口部8Bとを有している。洗浄容器8の底部8A側には、半導体基板10を洗浄するための低沸点フッ素系不活性液体31,32が満たされている。また洗浄容器8には、浸漬洗浄部1Aと、蒸気発生部1Bと、蒸気洗浄部1Cと、乾燥部1Dとが設けられている。
浸漬洗浄部1Aには、低沸点フッ素系不活性液体31が満たされている。浸漬洗浄部1Aは、図6に示すように、低沸点フッ素系不活性液体31中に半導体基板10を浸漬させて、半導体基板10の洗浄を行うための部分である。
蒸気発生部1Bは、主に低沸点フッ素系不活性液体32を加熱することにより蒸気33を発生させるための部分である。蒸気発生部1Bの底部には、ヒータ5が配置されている。また蒸気発生部1Bの底部には、蒸気33の発生源である低沸点フッ素系不活性液体32が満たされている。また洗浄装置1は、浸漬洗浄部1Aにおいて溢れた低沸点フッ素系不活性液体31が、図6中矢印に示すように蒸気発生部1B側へ流れ込むように構成されている。すなわち、洗浄装置1においては、浸漬洗浄部1Aで使用される低沸点フッ素系不活性液体31を、蒸気発生部1Bで使用される低沸点フッ素系不活性液体32の補充用の液体として使用可能となっている。そして、蒸気発生部1Bにおいて低沸点フッ素系不活性液体31,32のそれぞれをヒータ5を用いて加熱することにより、蒸気33を発生させることができる。
蒸気洗浄部1Cは、蒸気発生部1Bにおいて発生した蒸気33により半導体基板10の洗浄を行うための部分である。蒸気発生部1Bにおいて発生した蒸気33は、図6に示すように蒸気洗浄部1Cに拡散する。蒸気洗浄部1Cよりも開口部8B側には、蒸気33を冷却するための冷却コイル6,7が設けられている。これにより、蒸気洗浄部1Cから開口部8B側に向かって拡散する蒸気33を液化させ、再び低沸点フッ素系不活性液体31,32として浸漬洗浄部1Aまたは蒸気発生部1Bに戻すことができる。乾燥部1Dは、洗浄後の半導体基板10の乾燥処理を行うための部分であり、蒸気洗浄部1Cよりも開口部8B側に設けられている。
次に、上記洗浄装置1を用いた半導体基板10の洗浄プロセスについて説明する。まず、工程(S32)として浸漬洗浄工程が実施される。この工程(S32)では、図6を参照して、半導体基板10が浸漬洗浄部1Aに満たされた低沸点フッ素系不活性液体31中に浸漬される。そして、低沸点フッ素系不活性液体31中に浸漬された状態において超音波処理などが施されることにより、半導体基板10が洗浄される。
この工程(S32)では、半導体基板10が浸漬される低沸点フッ素系不活性液体31の温度が、たとえば40℃以下に維持される。より具体的には、冷却コイル6を用いて低沸点フッ素系不活性液体31の温度が上記範囲に調整される。これにより、半導体基板10の洗浄中において低沸点フッ素系不活性液体31の蒸発が抑制され、その結果液量の減少を抑制することができる。
次に、工程(S33)として蒸気洗浄工程が実施される。この工程(S33)では、図6を参照して、浸漬洗浄部1Aで洗浄された半導体基板10が、図6中矢印に示すように蒸気洗浄部1Cに移される。蒸気洗浄部1Cには、蒸気発生部1Bにおいて低沸点フッ素系不活性液体31,32が蒸発して発生した蒸気33が満たされている。蒸気33は、たとえば55℃以上60℃以下の温度で低沸点フッ素系不活性液体31,32を加熱することにより発生する。そして、蒸気33によって半導体基板10の表面が洗浄される。
この工程(S33)では、蒸気発生部1Bの底部に満たされた低沸点フッ素系不活性液体32が蒸発して発生した蒸気33に加えて、浸漬洗浄部1Aから蒸気発生部1Bに流れ込んだ低沸点フッ素系不活性液体31が蒸発して発生した蒸気33によって、半導体基板10の表面が洗浄されてもよい。すなわち、上記浸漬洗浄工程(S32)で使用される低沸点フッ素系不活性液体31が、低沸点フッ素系不活性液体32の補充用の液体として利用されてもよい。このように低沸点フッ素系不活性液体31を有効に利用することで、低沸点フッ素系不活性液体32の使用量をより削減することができる。この場合には、低沸点フッ素系不活性液体31,32のそれぞれの温度差が小さくなることが好ましい。この温度差は、たとえば20℃以下であることが好ましい。
次に、工程(S34)として乾燥工程が実施される。この工程(S34)では、図6を参照して、蒸気洗浄された後の半導体基板10が、蒸気洗浄部1Cから乾燥部1Dに移される。蒸気33は、上記の通り乾燥部1Dに拡散する前に冷却コイル6,7により冷却されて液化し、再び浸漬洗浄部1Aまたは蒸気発生部1Bに戻される。そのため、半導体基板10を乾燥部1Dに移すことにより、半導体基板10の乾燥処理を行うことができる。
ここで、上記工程(S32)および(S33)で使用される低沸点フッ素系不活性液体31,32について詳細に説明する。低沸点フッ素系不活性液体31,32の沸点は、高沸点フッ素系不活性液体30の沸点よりも低くなっている。低沸点フッ素系不活性液体31,32の沸点は80℃以下であり、好ましくは65℃以下であり、より好ましくは55℃以下である。また低沸点フッ素系不活性液体31,32の蒸気圧(MPa)は、たとえば2.5×10-2以上である。また低沸点フッ素系不活性液体31,32の動粘度(mm2/s)は、0.4以下である。
低沸点フッ素系不活性液体31,32の例としては、下記の表2に示すように、たとえば住友スリーエム株式会社製のPF−5052(沸点:50℃)、フロリナートFC−72(沸点:56℃)、ノベック7100(沸点:61℃)またはノベック71IPA(沸点54.5℃)などが挙げられる。なお、表2においては、ノベック71IPAの粘度値が動粘度(mm2/s)ではなく絶対粘度(Pa・s)として表記されている。このように、耐圧測定後の半導体基板10を低沸点フッ素系不活性液体31,32を用いて洗浄することにより、洗浄後の半導体基板10における異物の残留を抑制することができる。以上のようにして、工程(S31)〜(S34)が実施されることにより、半導体素子11の耐圧測定、洗浄処理および乾燥処理が実施され、本実施形態に係る耐圧測定方法が完了する。
本実施形態に係る半導体装置の製造方法(図1)に戻って、工程(S30)の後、工程(S40)として半導体チップに分割する工程が実施される。この工程(S40)では、図7を参照して、半導体素子11の耐圧測定が完了した半導体基板10が、図7中破線に示すダイシングラインDLに沿って切断される。これにより、半導体基板10が複数の半導体チップ12に分割される。以上のようにして、工程(S10)〜(S40)が実施されることにより、本実施形態に係る半導体装置の製造方法が完了する。
次に、本実施形態に係る耐圧測定方法および半導体装置の製造方法の作用効果について説明する。上記耐圧測定方法では、絶縁性が高い高沸点フッ素系不活性液体30により半導体素子11の表面が覆われた状態において、半導体素子11の耐圧測定が実施される(図5)。そのため、耐圧測定中において放電の発生を抑制し、半導体素子11の破壊を防止することができる。また、高沸点フッ素系不活性液体30を用いることで、耐圧測定中に蒸発による液量の減少を抑制することができる。また上記耐圧測定方法では、半導体素子11の耐圧測定が実施された後、低沸点フッ素系不活性液体31,32により半導体基板10が洗浄される(図6)。そのため、半導体基板10に対して有機洗浄および水洗が順に施される場合に比べて、半導体基板の表面をより早く均一に乾燥させることができる。その結果、乾燥後の半導体基板10の表面において異物の残留を抑制することができる。さらに半導体基板10に対して水洗が施される場合と異なり、半導体基板10の表面においてウォーターマークの発生も抑制することができる。
図8は、低沸点フッ素系不活性液体31,32(ノベック7100)を用いて半導体基板10が洗浄された後の基板表面の状態を示す写真である。また図9は、半導体基板に対して有機洗浄および水洗を順に施した場合の基板表面の状態を示す写真である。図8および図9は、半導体基板10の表面10A上においてソースパッド電極20およびゲートパッド電極21が形成された部分の写真である。図8および図9の写真の対比から明らかなように、本実施形態に係る耐圧測定方法のように低沸点フッ素系不活性液体31,32を用いて半導体基板10を洗浄することにより、洗浄後の基板表面において異物40の残留を抑制することができる。このように、本実施形態に係る耐圧測定方法によれば、耐圧測定時における放電の発生を抑制するとともに、洗浄後の半導体基板10上における異物の残留を抑制することができる。また、上記耐圧測定方法が実施される本実施形態に係る半導体装置の製造方法によれば、半導体装置の歩留りをより向上させることができる。
なお上記実施形態では、工程(S31)において半導体基板10全体が高沸点フッ素系不活性液体30中に浸漬された状態で耐圧測定が実施される場合を一例として説明したが、他の実施形態も可能である。たとえば、半導体基板10の表面10Aの一部(耐圧測定が実施される半導体チップ12が形成された部分)のみを覆うように高沸点フッ素系不活性液体30がポッティングされた状態において、耐圧測定が実施されてもよい。また上記実施形態では、工程(S32)および(S33)において、耐圧測定後の半導体基板10が浸漬洗浄および蒸気洗浄により洗浄される場合を一例として説明したが、低沸点フッ素系不活性液体を用いた任意の洗浄方法を採用した他の実施形態も可能である。
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の一態様に係る耐圧測定方法は、耐圧測定時における放電の発生を抑制するとともに、洗浄後の半導体基板上における異物の残留を抑制することが要求される耐圧測定方法において、特に有利に適用され得る。また本発明の一態様に係る半導体装置の製造方法は、半導体装置の歩留り向上が要求される半導体装置の製造方法において、特に有利に適用され得る。
1 洗浄装置
1A 洗浄部
1B 蒸気発生部
1C 蒸気洗浄部
1D 乾燥部
2 トレー
3 ステージ
4 プローブ
4A,4B 針
5 ヒータ
6,7 冷却コイル
8 洗浄容器
8A 底部
8B 開口部
10 半導体基板
10A 表面
10B 裏面
11 半導体素子
12 半導体チップ
20 ソースパッド電極
21 ゲートパッド電極
22 ドレイン電極
30 高沸点フッ素系不活性液体
31,32 低沸点フッ素系不活性液体
33 蒸気
40 異物
DL ダイシングライン
L1 直径
L2,L3 長さ

Claims (9)

  1. 沸点が90℃以上である高沸点フッ素系不活性液体により、半導体基板に形成された半導体素子の表面が覆われた状態において、前記半導体素子の耐圧を測定する工程と、
    前記半導体素子の前記耐圧が測定された前記半導体基板を、沸点が80℃以下である低沸点フッ素系不活性液体により洗浄する工程とを備え、
    前記低沸点フッ素系不活性液体の蒸気圧は、2.5×10 -2 MPa以上である、耐圧測定方法。
  2. 前記低沸点フッ素系不活性液体の前記沸点は65℃以下である、請求項1に記載の耐圧測定方法。
  3. 前記洗浄する工程は、前記低沸点フッ素系不活性液体中に浸漬された状態において前記半導体基板を洗浄する浸漬洗浄工程を含む、請求項1または請求項2に記載の耐圧測定方法。
  4. 前記浸漬洗浄工程において前記半導体基板が浸漬される前記低沸点フッ素系不活性液体の温度は、40℃以下に維持される、請求項3に記載の耐圧測定方法。
  5. 前記洗浄する工程は、前記浸漬洗浄工程に加えて、前記低沸点フッ素系不活性液体が蒸発して発生した蒸気により前記半導体基板を洗浄する蒸気洗浄工程をさらに含む、請求項3または請求項4に記載の耐圧測定方法。
  6. 前記蒸気洗浄工程では、前記浸漬洗浄工程で使用される前記低沸点フッ素系不活性液体が蒸発して発生した前記蒸気により前記半導体基板が洗浄される、請求項5に記載の耐圧測定方法。
  7. 前記半導体基板の直径は、150mm以上である、請求項1〜請求項6のいずれか1項に記載の耐圧測定方法。
  8. 前記半導体素子は、一辺の長さが10mm以下の四角形状を有する複数の半導体チップを含む、請求項1〜請求項7のいずれか1項に記載の耐圧測定方法。
  9. 半導体素子が形成された半導体基板を準備する工程と、
    前記半導体素子の耐圧を測定する工程とを備え、
    前記半導体素子の前記耐圧を測定する工程では、請求項1〜請求項8のいずれか1項に記載の耐圧測定方法が実施されることにより、前記半導体素子の前記耐圧が測定される、半導体装置の製造方法。
JP2014114040A 2014-06-02 2014-06-02 耐圧測定方法および半導体装置の製造方法 Expired - Fee Related JP6354345B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014114040A JP6354345B2 (ja) 2014-06-02 2014-06-02 耐圧測定方法および半導体装置の製造方法
US14/699,575 US9799506B2 (en) 2014-06-02 2015-04-29 Breakdown voltage measuring method and method for manufacturing semiconductor device
DE102015207971.6A DE102015207971A1 (de) 2014-06-02 2015-04-30 Verfahren zur Messung der Durchbruchspannung und Verfahren zur Herstellung einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014114040A JP6354345B2 (ja) 2014-06-02 2014-06-02 耐圧測定方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015228444A JP2015228444A (ja) 2015-12-17
JP6354345B2 true JP6354345B2 (ja) 2018-07-11

Family

ID=54481699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014114040A Expired - Fee Related JP6354345B2 (ja) 2014-06-02 2014-06-02 耐圧測定方法および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9799506B2 (ja)
JP (1) JP6354345B2 (ja)
DE (1) DE102015207971A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016147529A1 (ja) * 2015-03-16 2016-09-22 富士電機株式会社 半導体装置の製造方法
CN114705955B (zh) * 2022-03-02 2023-04-25 中国电子科技集团公司第二十九研究所 一种聚四氟乙烯高压导线绝缘耐压测试装置及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6233433A (ja) * 1985-08-07 1987-02-13 Toshiba Corp 高耐圧半導体素子の製造方法
JPH06120315A (ja) * 1992-10-06 1994-04-28 Fujitsu Ltd 半導体装置の試験方法
US5520204A (en) * 1995-01-26 1996-05-28 Branson Ultrasonics Corporation Vapor degreasing apparatus
JP4107720B2 (ja) * 1998-07-07 2008-06-25 スリーエム カンパニー 半導体製造装置における汚染物の洗浄方法
JP2003100819A (ja) 2001-09-26 2003-04-04 Toshiba Corp 耐圧検査方法及びその装置
WO2010021070A1 (ja) * 2008-08-19 2010-02-25 パナソニック株式会社 半導体素子の耐圧測定装置および耐圧測定方法
JP5614877B2 (ja) * 2010-05-28 2014-10-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE102015207971A1 (de) 2015-12-03
US20150348774A1 (en) 2015-12-03
JP2015228444A (ja) 2015-12-17
US9799506B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
Das et al. Improved thermal performance of AlGaN/GaN HEMTs by an optimized flip-chip design
JP2010263127A (ja) 半導体装置およびその製造方法
JP2013187438A (ja) 炭化珪素半導体装置およびその製造方法
US20140256134A1 (en) Method and apparatus for improving cmp planarity
JP6354345B2 (ja) 耐圧測定方法および半導体装置の製造方法
JP2016054250A (ja) 半導体装置、製造方法、方法
JP2014209540A (ja) 半導体装置およびその製造方法
JP6079456B2 (ja) 半導体装置の検査方法
Takashima et al. Metal–oxide–semiconductor interface and dielectric properties of atomic layer deposited SiO2 on GaN
JP2016046352A (ja) 半導体デバイス検査装置、半導体デバイス検査方法および半導体デバイス製造方法
Chen et al. Soft breakdown characteristics of ultralow-k time-dependent dielectric breakdown for advanced complementary metal-oxide semiconductor technologies
US20170154807A1 (en) Vertical Structure and Method of Forming Semiconductor Device
Krach et al. Silicon nitride, a high potential dielectric for 600 V integrated RC-snubber applications
JP2006253521A (ja) 半導体ダイオード装置及びその製造方法
US8350363B2 (en) Electric via comprising lateral outgrowths
JP2014183136A (ja) 炭化珪素チップ、炭化珪素ウエハ、炭化珪素チップの試験方法、炭化珪素ウエハの試験方法
JP5978589B2 (ja) パワー半導体装置の製造方法
JP6395299B2 (ja) 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
JP2017050331A (ja) 半導体装置および半導体装置の製造方法
TW201234599A (en) Method for manufacturing semiconductor device
JP2011100948A (ja) 半導体装置とその製造方法
Lin et al. Ultra-low turn-on voltage quasi-vertical GaN Schottky barrier diode with homogeneous barrier height
JP6012321B2 (ja) パワーモジュールの製造方法および製造装置
KR102311927B1 (ko) Iii-n 재료를 포함하는 반도체 구조
JP2017079315A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180528

R150 Certificate of patent or registration of utility model

Ref document number: 6354345

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees