JP6329923B2 - 基板の検査方法、コンピュータ記憶媒体及び基板検査装置 - Google Patents

基板の検査方法、コンピュータ記憶媒体及び基板検査装置 Download PDF

Info

Publication number
JP6329923B2
JP6329923B2 JP2015115941A JP2015115941A JP6329923B2 JP 6329923 B2 JP6329923 B2 JP 6329923B2 JP 2015115941 A JP2015115941 A JP 2015115941A JP 2015115941 A JP2015115941 A JP 2015115941A JP 6329923 B2 JP6329923 B2 JP 6329923B2
Authority
JP
Japan
Prior art keywords
defect
substrate
processing
image
substrate image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015115941A
Other languages
English (en)
Other versions
JP2017003358A (ja
Inventor
森 拓也
森  拓也
早川 誠
誠 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015115941A priority Critical patent/JP6329923B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US15/577,354 priority patent/US10539514B2/en
Priority to KR1020177035063A priority patent/KR102631174B1/ko
Priority to CN201680033546.4A priority patent/CN107636450B/zh
Priority to PCT/JP2016/064250 priority patent/WO2016199539A1/ja
Priority to SG11201710110TA priority patent/SG11201710110TA/en
Priority to TW105117108A priority patent/TWI647772B/zh
Publication of JP2017003358A publication Critical patent/JP2017003358A/ja
Application granted granted Critical
Publication of JP6329923B2 publication Critical patent/JP6329923B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/6715Apparatus for applying a liquid, a resin, an ink or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742Mechanical parts of transfer devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Robotics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Description

本発明は、基板を検査する方法、前記基板の検査方法を実行するプログラムを格納した読み取り可能なコンピュータ記憶媒体及び基板検査装置に関する。
例えば半導体デバイスなどの製造工程においては、基板としての半導体ウェハ(以下、「ウェハ」という。)に対してイオン注入処理、成膜処理、フォトリソグラフィ処理、エッチング処理などの各種処理が行われる。ウェハ上に所定のレジストパターンを形成するフォトリソグラフィ処理は、ウェハ上にレジスト膜を形成するレジスト塗布装置、所定のパターンに露光されたレジスト膜を現像する現像処理装置といった各種処理装置や、ウェハを搬送する搬送装置などを搭載した塗布現像処理装置で行われる。
このような塗布現像処理装置には、ウェハに対していわゆるマクロ欠陥検査を行う検査装置が設けられている(特許文献1)。マクロ欠陥検査においては、塗布現像処理システムで所定の処理を施されたウェハが、所定の照明下で例えばCCDラインセンサなどの撮像装置により撮像され、当該ウェハの撮像画像が取得される。そして、取得された撮像画像を基準となるウェハの画像と比較することで、欠陥の有無が判定される。
特開2012−104593号公報
ところで、半導体デバイスの製造工程は、上述のように多数の工程を経るため、塗布現像処理システムで行われるマクロ欠陥検査において欠陥を発見しても、その欠陥がどの工程に起因するものであるかを特定することは容易ではない。そのため、欠陥原因の特定と、その修復に多大な時間を要するという問題があった。
本発明は、かかる点に鑑みてなされたものであり、基板処理における欠陥原因の特定に要する時間を短縮することを目的としている。
前記の目的を達成するため、本発明は、複数種の異なる処理装置で所定の搬送順路に沿って繰り返し処理される基板を検査する方法であって、前記いずれか1の処理装置で処理され、当該1の処理装置から搬出された基板の表面を撮像して第1の基板画像を取得する第1の撮像工程と、前記第1の基板画像の撮像対象となった基板であって、且つ前記1の処理装置での処理後に当該1の処理装置とは別の処理装置でさらに処理され、前記1の処理装置に再び搬入される基板の表面を撮像して第2の基板画像を取得する第2の撮像工程と、前記第1の基板画像及び前記第2の基板画像に基づいて欠陥検査を行って、基板の欠陥の有無を判定する欠陥判定工程と、前記第2の基板画像から検出された欠陥が、前記第1の基板画像から検出されなかった場合には、当該欠陥は前記第1の基板画像を取得した後の処理で且つ前記第2の基板画像を取得する前の処理が原因であると特定し、前記第2の基板画像から検出された欠陥が、前記第1の基板画像からも検出された場合には、当該欠陥は前記第1の基板画像を取得する前の処理が原因であると特定する欠陥原因特定工程と、を有し、前記第1の撮像工程及び第2の撮像工程は前記1の処理装置に設けられた基板検査装置で行われることを特徴としている。
本発明によれば、処理装置で処理後の基板表面を撮像して第1の基板画像を取得し、同一の基板について後続の処理を行った後にさらに第2の基板画像を取得する。そして、前記第1の基板画像及び前記第2の基板画像に基づいて欠陥検査を行い、欠陥がどの時点で発生したものであるかを判定するので、欠陥の原因となった工程を特定するにあたり、調査対象となる工程を絞り込むことができる。したがって、基板処理における欠陥原因の特定に要する時間を短縮することができる。
前記処理装置で繰り返し処理される際の前記複数の処理装置間での基板の搬送順路を搬送順路記憶部に記憶し、前記欠陥判定工程及び前記欠陥原因特定工程で検出された欠陥の情報を欠陥情報記憶部に記憶し、前記欠陥情報記憶部に記憶された欠陥を複数の種類に分類し、前記搬送順路記憶部に記憶された基板の搬送順路と、前記分類された欠陥の種類とを対応づけた欠陥判定テーブルを生成し、その後の欠陥判定工程において欠陥が検出されたときは、前記欠陥原因特定工程において、前記前記欠陥判定テーブルに基づいて欠陥発生の原因となった処理装置を特定してもよい。
前記欠陥判定工程は、繰り返しの処理毎に同一の基板に対して行われ、前記欠陥情報記憶部には、同一の基板に対して繰り返し行われる前記欠陥判定工程で検出された欠陥の情報が記憶されてもよい。
別の観点による本発明は、前記の基板の検査方法を基板処理システムによって実行させるように、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。
また、別の観点による本発明は、複数種の異なる処理装置で所定の搬送順路に沿って繰り返し処理される基板を検査する基板検査装置であって、前記いずれか1の処理装置で処理され、当該1の処理装置から搬出された基板の表面を撮像して第1の基板画像を取得する第1の撮像装置と、前記第1の基板画像の撮像対象となった基板であって、且つ前記処理装置での処理後に当該処理装置とは別の処理装置でさらに処理され、前記1の処理装置に再び搬入される基板の表面を撮像して第2の基板画像を取得する第2の撮像装置と、前記第1の基板画像及び前記第2の基板画像に基づいて基板の欠陥検査を行い、基板の欠陥の有無を判定する欠陥判定部と、前記第2の基板画像から検出された欠陥が、前記第1の基板画像から検出されなかった場合には、当該欠陥は前記第1の基板画像を取得した後の処理が原因であると特定し、前記第2の基板画像から検出された欠陥が、前記第1の基板画像から検出された場合には、当該欠陥は前記第1の基板画像を取得する前の処理が原因であると特定する、欠陥原因特定部と、を有し、前記基板検査装置は、前記1の処理装置に設けられていることを特徴としている。

前記処理装置で繰り返し処理される際の基板の搬送順路を記憶する搬送順路記憶部と、前記欠陥判定部で検出された欠陥の情報を記憶する欠陥情報記憶部と、前記欠陥情報記憶部に記憶された欠陥を複数の種類に分類する欠陥分類部と、前記搬送順路記憶部に記憶された基板の搬送順路と、前記分類された欠陥の種類とを対応づけた欠陥判定テーブルを生成する欠陥判定テーブル生成部と、をさらに有し、前記欠陥原因特定部は、欠陥判定部において欠陥が検出されたときに、前記前記欠陥判定テーブルに基づいて欠陥発生の原因となった処理装置を特定してもよい。
前記欠陥判定部での欠陥の有無の判定は、繰り返しの処理毎に同一の基板に対して行われ、前記欠陥情報記憶部には、同一の基板に対して繰り返し行われる前記欠陥判定部での欠陥の判定により検出された欠陥の情報が記憶されてもよい。
本発明によれば、基板処理における欠陥原因の特定に要する時間を短縮することができる。
本実施の形態にかかる基板処理システムの構成の概略を示す説明図である。 本実施の形態にかかる基板処理システムの構成の概略を示す平面図である。 本実施の形態にかかる基板処理システムの構成の概略を示す正面図である。 本実施の形態にかかる基板処理システムの構成の概略を示す背面図である。 検査装置の構成の概略を示す横断面図である。 検査装置の構成の概略を示す縦断面図である。 制御装置の構成の概略を模式的に示すブロック図である。 搬送レシピを例示した説明図である。 欠陥判定テーブルを例示した説明図である。 他の実施の形態にかかる基板処理システムの構成の概略を示す説明図である。 各処理装置に複数のモジュールが設けられた場合の基板処理システムの構成の概略を示す説明図である。 他の実施の形態にかかる搬送レシピを例示した説明図である。 他の実施の形態にかかる欠陥判定テーブルを例示した説明図である。
以下、本発明の実施の形態について説明する。図1は、本実施の形態にかかる基板検査装置を備えた基板処理システム1の構成の概略を示す説明図である。なお、本明細書および図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
基板処理システム1は、例えば図1に示すように、ウェハに成膜処理を行う成膜処理装置2、ウェハにフォトリソグラフィ処理を行う塗布現像処理装置3、ウェハにエッチング処理を行うエッチング処理装置4、ウェハにCMP処理(Chemical Mechanical Polishing)を行ってウェハ表面を平坦化する平坦化処理装置5、ウェハの裏面を洗浄する裏面洗浄装置6、各装置の動作を制御する、後述の制御装置200を有している。
成膜処理装置2としては、例えばプラズマ処理によりウェハに対して成膜処理を行うプラズマCVD装置や、処理容器内に処理ガスを供給して成膜処理を行ういわゆるALD(Atomic Layer Deposition)装置などが用いられる。
塗布現像処理装置3は、図2に示すように複数枚のウェハWを収容したカセットCが搬入出されるカセットステーション10と、ウェハWに所定の処理を施す複数の各種処理装置を備えた処理ステーション11と、処理ステーション11に隣接する露光装置12との間でウェハWの受け渡しを行うインターフェイスステーション13とを一体に接続した構成を有している。
カセットステーション10には、カセット載置台20が設けられている。カセット載置台20には、塗布現像処理装置3の外部に対してカセットCを搬入出する際に、カセットCを載置するカセット載置板21が複数設けられている。なお、成膜処理装置2、塗布現像処理装置3、エッチング処理装置4、平坦化処理装置5及び裏面洗浄装置6の間でのウェハWの搬送は、ウェハWを収容したカセットCを搬送する搬送装置(図示せず)により行われる。
カセットステーション10には、図2に示すようにX方向に延びる搬送路22上を移動自在なウェハ搬送装置23が設けられている。ウェハ搬送装置23は、上下方向及び鉛直軸周り(θ方向)にも移動自在であり、各カセット載置板21上のカセットCと、後述する処理ステーション11の第3のブロックG3の受け渡し装置との間でウェハWを搬送できる。
処理ステーション11には、各種装置を備えた複数例えば4つのブロックG1、G2、G3、G4が設けられている。例えば処理ステーション11の正面側(図2のX方向負方向側)には、第1のブロックG1が設けられ、処理ステーション11の背面側(図2のX方向正方向側)には、第2のブロックG2が設けられている。また、処理ステーション11のカセットステーション10側(図2のY方向負方向側)には、第3のブロックG3が設けられ、処理ステーション11のインターフェイスステーション13側(図2のY方向正方向側)には、第4のブロックG4が設けられている。
例えば第1のブロックG1には、図3に示すように複数の液処理装置、例えばウェハWを現像処理する現像処理装置30、ウェハWのレジスト膜の下層に反射防止膜(以下「下部反射防止膜」という)を形成する下部反射防止膜形成装置31、ウェハWにレジスト液を塗布してレジスト膜を形成するレジスト塗布装置32、ウェハWのレジスト膜の上層に反射防止膜(以下「上部反射防止膜」という)を形成する上部反射防止膜形成装置33が下からこの順に配置されている。
例えば現像処理装置30、下部反射防止膜形成装置31、レジスト塗布装置32、上部反射防止膜形成装置33は、それぞれ水平方向に3つ並べて配置されている。なお、これら現像処理装置30、下部反射防止膜形成装置31、レジスト塗布装置32、上部反射防止膜形成装置33の数や配置は、任意に選択できる。
これら現像処理装置30、下部反射防止膜形成装置31、レジスト塗布装置32、上部反射防止膜形成装置33では、例えばウェハW上に所定の塗布液を塗布するスピンコーティングが行われる。スピンコーティングでは、例えば塗布ノズルからウェハW上に塗布液を吐出すると共に、ウェハWを回転させて、塗布液をウェハWの表面に拡散させる。
例えば第2のブロックG2には、図4に示すようにウェハWの加熱や冷却といった熱処理を行う熱処理装置40や、レジスト液とウェハWとの定着性を高めるためのアドヒージョン装置41、ウェハWの外周部を露光する周辺露光装置42が上下方向と水平方向に並べて設けられている。これら熱処理装置40、アドヒージョン装置41、周辺露光装置42の数や配置についても、任意に選択できる。
例えば第3のブロックG3には、処理ステーション11で処理された後のウェハWを検査する検査装置50と、複数の受け渡し装置51、52、53、54、55、及び処理ステーション11で処理される前のウェハWを検査する検査装置56が設けられている。また、第4のブロックG4には、複数の受け渡し装置60、61、62が下から順に設けられている。検査装置50、56の構成については後述する。
図2に示すように第1のブロックG1〜第4のブロックG4に囲まれた領域には、ウェハ搬送領域Dが形成されている。ウェハ搬送領域Dには、例えばY方向、X方向、θ方向及び上下方向に移動自在な搬送アームを有する、ウェハ搬送装置70が複数配置されている。ウェハ搬送装置70は、ウェハ搬送領域D内を移動し、周囲の第1のブロックG1、第2のブロックG2、第3のブロックG3及び第4のブロックG4内の所定の装置にウェハWを搬送できる。
また、ウェハ搬送領域Dには、第3のブロックG3と第4のブロックG4との間で直線的にウェハWを搬送するシャトル搬送装置80が設けられている。
シャトル搬送装置80は、例えば図4のY方向に直線的に移動自在になっている。シャトル搬送装置80は、ウェハWを支持した状態でY方向に移動し、第3のブロックG3の受け渡し装置52と第4のブロックG4の受け渡し装置62との間でウェハWを搬送できる。
図2に示すように第3のブロックG3のX方向正方向側の隣には、ウェハ搬送装置90が設けられている。ウェハ搬送装置90は、例えばX方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置90は、ウェハWを支持した状態で上下に移動して、第3のブロックG3内の各受け渡し装置にウェハWを搬送できる。
インターフェイスステーション13には、ウェハ搬送装置100と受け渡し装置101が設けられている。ウェハ搬送装置100は、例えばY方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置100は、例えば搬送アームにウェハWを支持して、第4のブロックG4内の各受け渡し装置、受け渡し装置101及び露光装置12との間でウェハWを搬送できる。
次に、上述した検査装置50の構成について説明する。検査装置50は、図5に示すようにケーシング150を有している。ケーシング150内には、図6に示すようにウェハWを保持するウェハチャック151が設けられている。ケーシング150の底面には、ケーシング150内の一端側(図5中のX方向負方向側)から他端側(図5中のX方向正方向側)まで延伸するガイドレール152が設けられている。ガイドレール152上には、ウェハチャック151を回転させると共に、ガイドレール152に沿って移動自在な駆動部153が設けられている。
ケーシング150内の他端側(図5のX方向正方向側)の側面には、第1の撮像装置としての撮像部160が設けられている。撮像部160としては、例えば広角型のCCDカメラが用いられる。ケーシング150の上部中央付近には、ハーフミラー161が設けられている。ハーフミラー161は、撮像部160と対向する位置に、鏡面が鉛直下方を向いた状態から撮像部160の方向に向けて45度上方に傾斜した状態で設けられている。ハーフミラー161の上方には、照明装置162が設けられている。ハーフミラー161と照明装置162は、ケーシング150内部の上面に固定されている。照明装置162からの照明は、ハーフミラー161を通過して下方に向けて照らされる。したがって、照明装置162の下方にある物体によって反射した光は、ハーフミラー161でさらに反射して、撮像部160に取り込まれる。すなわち、撮像部160は、照明装置162による照射領域にある物体を撮像することができる。そして、検査装置50の撮像部160で撮像されたウェハWの画像(第1の基板画像)は、後述する制御装置200に入力される。
検査装置56は、検査装置50と同一の構成を有しているので、検査装置56についての説明は省略する。なお、検査装置56の撮像部160は、本発明の第2の撮像装置として機能し、検査装置56の撮像部160で撮像されたウェハWの画像(第2の基板画像)も、同様に制御装置200に入力される。
エッチング処理装置4としては、例えば例えばプラズマ処理によりウェハWに対してエッチング処理を行うRIE(Reactive Ion Eching)装置や、ウェハWに対して所定の薬液を供給するウェットエッチング処理装置などが用いられる。
また、裏面洗浄装置6では、例えばウェハWを保持した状態で当該ウェハWの裏面に対して洗浄用のブラシを接触させ、当該ブラシをウェハWに対して相対的に移動させることでウェハWの裏面が洗浄される。
以上の基板処理システム1には、図1に示すように制御装置200が設けられている。制御装置200は、例えばCPUやメモリなどを備えたコンピュータにより構成され、プログラム格納部(図示せず)を有している。プログラム格納部には、検査装置50、56で撮像された基板画像に基づいて行われるウェハWの検査を制御するプログラムが格納されている。これに加えて、プログラム格納部には、上述した各種処理装置や搬送装置などの駆動系の動作を制御して、基板処理システム1の所定の作用、すなわちウェハWへのフォトリソグラフィ処理、エッチング処理、CMP処理、裏面洗浄処理といった各種の処理を実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク(HD)、フレキシブルディスク(FD)、コンパクトディスク(CD)、マグネットオプティカルデスク(MO)、メモリーカードなどのコンピュータに読み取り可能な記憶媒体Hに記録されていたものであって、その記憶媒体Hから制御装置200にインストールされたものであってもよい。
また、制御装置200は、図7に示すように、検査装置50、56の撮像部160で撮像された第1の基板画像、第2の基板画像について欠陥の有無を判定する欠陥判定部210と、欠陥判定部210で検出された欠陥の情報を記憶する欠陥情報記憶部211と、欠陥情報記憶部211に記憶された欠陥を複数の種類に分類する欠陥分類部212と、基板処理システム1の各処理装置で繰り返し処理される際のウェハWの搬送順路を記憶する搬送順路記憶部213と、搬送順路記憶部213に記憶されたウェハの搬送順路と、欠陥分類部212で分類された欠陥の種類とを対応づけた欠陥判定テーブルを生成する欠陥判定テーブル生成部214と、欠陥発生の原因となった処理装置を特定する欠陥原因特定部215と、を有している。
欠陥判定部210には予め検査レシピが記憶されており、欠陥判定部210では、この検査レシピに基づいて、第1の基板画像、第2の基板画像についての欠陥の有無が判定される。検査レシピは、例えば撮像部160で撮像する際の撮像条件や、欠陥検査の基準となる基準画像により構成されている。基準画像は、所定の処理を行った状態のウェハWについての基板画像であって欠陥を有さないものを複数合成して生成される。また基準画像は、後述する搬送レシピに従って同一のウェハWに対して繰り返し処理装置で処理され、撮像部160で基板画像が取得される段階ごとに作成され、欠陥判定部210には、各基準画像に対応する複数の検査レシピが記憶されている。そして、後述する搬送レシピに基づいて対応する検査レシピを選択し、選択された検査レシピに基づいて検査を行う。
欠陥情報記憶部211には、同一のウェハWに対して処理の段階ごとに行われる欠陥判定部210での欠陥の判定において検出された欠陥の情報がそれぞれ記憶される。
欠陥分類部212では、欠陥情報記憶部211に記憶された欠陥情報の特徴量に基づいて、欠陥が複数の種類に分類される。ここで、欠陥情報の特徴量とは、例えば欠陥判定部210で検出された欠陥の大きさ、形状、位置、基板画像の画素値(輝度)といった情報であり、これらの特徴量が類似する欠陥ごとにグループに分類される。
搬送順路記憶部213には、基板処理システム1で処理されるウェハWの搬送順路が、各ロットRn(nは1以上の整数)単位で、例えば図8に示すような搬送レシピTRとして記憶されている。図8に示す搬送レシピTRの縦の行には、処理を行ったロットRnの番号が記載され、横の列には、例えば左側から右側に向かってウェハWの処理を行った処理装置の番号、即ち、成膜処理装置2、塗布現像処理装置3、エッチング処理装置4、平坦化処理装置5、裏面洗浄装置6のいずれかの番号が、各ロットRnに対して処理順に記載されている。なお、ウェハWの搬送順路は本実施の形態の内容に限定されるものではなく、基板処理システム1に設置される処理装置の種類等に応じて任意に設定が可能である。
ここで、上述した欠陥判定部210に記憶される検査レシピ及びそのもととなる基準画像の取得ついてさらに説明する。上述のとおり、基準画像は、搬送レシピTRに従って同一のウェハWに対して繰り返し処理装置で処理され、撮像部160で基板画像が取得される段階ごとに作成されるが、「基板画像が取得される段階」とは、撮像部160を備えた検査装置50、56を有する塗布現像処理装置3を通るときを意味している。そのため、例えばロットR1に係るウェハWを例にして説明すると、当該ウェハWは先ず成膜処理装置2から塗布現像処理装置3に搬送され、塗布現像処理装置3での処理後に検査装置50でまず第1の基板画像が取得される。そのため、この段階における第1の基板画像に対応して予め作成された基準画像に基づいて、1の検査レシピが準備されている。また、塗布現像処理装置3から搬出されたウェハWは、裏面洗浄装置6、エッチング処理装置4を介して再び塗布現像処理装置3に搬送される。したがって、塗布現像処理装置3に搬入されたウェハWは、検査装置56で第2の基板画像が取得される。そして、この段階における第2の基板画像に対応して予め作成された基準画像に基づいて、上記の1の検査レシピとはまた異なる検査レシピが準備されている。同様に、第2の基板画像を取得した後には、塗布現像処理装置3で処理されたウェハWを検査装置50で撮像して、同一のウェハWについて2度目の第1の基板画像を取得し、その後、裏面洗浄装置6、成膜処理装置2を通って再び塗布現像処理装置3に搬入されたウェハWについて検査装置56で撮像を行い、2度目の第2の基板画像を取得する。そして、2度目の第1の基板画像及び2度目の第2の基板画像に対応してそれぞれ検査レシピが準備されている。なお、撮像部160で基板画像が取得される段階ごとに検査レシピを設けるのは、欠陥検査の精度を向上させるためであり、必ずしも本実施の形態のように撮像画像の取得段階ごとに検査レシピを設ける必要はない。
欠陥判定テーブル生成部214では、搬送順路記憶部213に記憶されている搬送レシピTRと、欠陥分類部212で分類された欠陥の種類とを対応づけた、例えば図9に示す欠陥判定テーブルDTが生成される。図9に示す欠陥判定テーブルDTに示す「ウェハ番号」は、例えばロットRnの何番目のウェハWにおいて欠陥が検出したかを意味しており、例えば「R1−4」とは、ロットR1の4番目のウェハを意味している。「基板画像種類」は、何番目に取得された第1の基板画像P1、第2の基板画像P2であるかを意味しており、例えば「P2−1」は、第2の基板画像P2のうち、1番目に取得されたものを意味している。「欠陥
グループ」は、欠陥分類部212で特徴量が類似する欠陥ごとに分類されたグループEnを意味しており、図9では例えば3種類の欠陥グループE1、E2、E3が検出された場合を描図している。また、「搬送ルート」は、欠陥が検出された基板画像が取得される直前に通過した処理装置、具体的には、欠陥が検出された基板画像の直前に撮像された基板画像と、当該欠陥が検出された基板画像との間に通過した処理装置の番号が記載されている。例えば図9に記載されている第2の基板画像「P2−4」を例にすると、第2の基板画像「P2−4」の直前の基板画像は第1の基板画像「P1−4」となるため、この第1の基板画像P1−4が取得された後に、第2の基板画像P2−4が取得されるまでに通過した処理装置は「4」のエッチング処理装置4であることを意味している。なお、基板画像の取得に際しては、塗布現像処理装置3を必ず通過するため、図9では、番号「3」については表記を省略している。
欠陥原因特定部215では、欠陥判定部210で欠陥が検出されたときに、欠陥発生の原因となった処理装置の特定を行う。欠陥原因特定部215では、欠陥が検出された基板が第2の基板画像P2−nであった場合、その直前に取得された第1の基板画像P1−(n−1)において欠陥が検出されたか否かを先ず判定する。そして、第2の基板画像P2−nから検出された欠陥が、第1の基板画像P1−(n−1)から検出されなかった場合は、この欠陥は、第1の基板画像P1−(n−1)が取得された後の処理で且つ第2の基板画像P2−nを取得する前の処理が原因であると特定する。また、第2の基板画像P2−nから検出された欠陥が、第1の基板画像P1−(n−1)から検出された場合は、この欠陥は、第1の基板画像P1−(n−1)が取得される前の処理が原因であると特定する。これにより、どの時点、即ちどの処理装置を通過したことにより欠陥が発生したかを特定することができる。
次に、欠陥原因特定部215では、欠陥判定テーブルDTに基づいて、欠陥の原因となった処理装置の特定を行う。例えば図9のウェハ番号「R1−4」の基板画像「P2−1」と、ウェハ番号「R4−3」の基板画像「P2−4」では、同一の欠陥グループE1に分類され、共通してエッチング処理装置4を通過している。そのため、欠陥グループE1に係る欠陥は、エッチング処理装置4に起因するものであると推定することができる。そして、このような欠陥情報を蓄積したり、欠陥グループE1発生時にエッチング処理装置4を検査したりして、結果の原因であることが概ね確からしいことが確認された場合は、欠陥発生の原因となった処理装置をエッチング処理装置4であると特定する。
次に、以上のように構成された基板処理システム1を用いて行われるウェハWの処理及びウェハWの検査方法について説明する。
先ず、同一ロットRnの複数のウェハWを収納したカセットCが、基板処理システム1に搬送され、例えば成膜処理装置2で成膜処理が順次行われる。次いで成膜処理が終了したウェハWは、塗布現像処理装置3のカセットステーション10に搬入された後に、処理ステーション11に搬送され、熱処理装置40で温度調節された後、下部反射防止膜形成装置31で下部反射防止膜形成が形成され、次いでアドヒージョン装置41に搬送され、アドヒージョン処理される。なお、処理ステーション11に搬送された際に、検査装置56で第2の基板画像を撮像しておいてもよい。
その後ウェハWは、レジスト塗布装置32でレジスト膜が形成され、次に上部反射防止膜形成装置33で上部反射防止膜が形成される。その後、ウェハWは周辺露光装置42で周辺露光処理され、露光装置12で露光処理される。次にウェハWは、現像処理装置30に搬送され、現像処理が行われ、処理ステーション11での一連のフォトリソグラフィ処理が終了する。フォトリソグラフィ処理を終えたウェハWは、検査装置50に搬送され、撮像部160により第1の基板画像P1−1が取得される(第1の撮像工程)。検査装置50で撮像を終えたウェハWは、順次カセットCに収容される。
それと共に、制御装置200の欠陥判定部210では、第1の基板画像P1−1に基づいて欠陥の有無が判定される。そして、例えばこの時点で欠陥有と判定され、且つ欠陥の程度が許容できないものである場合、カセットCに収容された当該ウェハWについてはその後の処理を中止する。欠陥が許容可能な程度である場合は、そのウェハWについては引き続き処理が続行される。
次いで、塗布現像処理装置3で処理を終えたウェハWは、搬送レシピTRに従って次の処理を行う処理装置に搬送されて、所定の処理が行われる。そして、所定の処理が行われたウェハWは再び塗布現像処理装置3に搬送されて一連のフォトリソグラフィ処理が行われる。塗布現像処理装置3に搬送されたウェハWは、処理ステーション11に搬送される際に、検査装置56で第2の基板画像P2−1が取得される(第2の撮像工程)。
そして、欠陥判定部210では、第2の基板画像P2−1に基づいて欠陥の有無が判定される。そして、例えばこの時点で欠陥有と判定された場合であって、その欠陥の程度が許容できないものである場合、当該ウェハWについてはその後の処理を中止してカセットCに収容される。欠陥が許容可能な程度である場合は、そのウェハWについては引き続き処理が続行される。それと共に、欠陥原因特定部215では、この欠陥が第1の基板画像P1−1で検出されたものであったか否かを判定する。そして、例えば第2の基板画像P2−1から検出された欠陥が第1の基板画像P1−1で検出されたもののみであった場合、第1の基板画像P1−1の取得から第2の基板画像P2−1の取得の間の処理では、特に欠陥が発生していないものと特定する。反対に、第2の基板画像P2−1から検出された欠陥が第1の基板画像P1−1で検出されていないものを含んでいた場合、当該欠陥は、第1の基板画像P1−1の取得から第2の基板画像P2−1の取得の間の処理に起因して発生したものと特定する(欠陥原因特定工程)。またこの際、欠陥原因特定部215では、欠陥判定テーブルDTに基づいて、欠陥発生の原因となった処理装置の特定を行う。なお、欠陥判定テーブルDTに蓄積されている情報が十分ではない場合は、欠陥判定テーブルDTへの情報の蓄積を継続し、後続のウェハWの欠陥検査において順次欠陥判定テーブルDTに基づく原因特定を行ってもよい。
そして、搬送レシピTRに従って各種処理装置での処理を繰り返し行うと共に、塗布現像処理装置3を通過する都度、基板画像を取得して欠陥検査を繰り返し行うことで、一連のウェハ処理が終了する。
以上の実施の形態によれば、基板処理システム1において各種の処理装置で処理後のウェハWの表面を撮像して第1の基板画像P1を取得し、同一のウェハWについて後続の処理を行った後にさらに第2の基板画像P2を取得する。そして、第1の基板画像P1及び第2の基板画像P2に基づいて欠陥検査を行い、欠陥がどの時点で発生したものであるかを判定するので、欠陥の原因となった工程を特定するにあたり、調査対象となる工程を絞り込むことができる。したがって、基板処理システム1の処理における欠陥原因の特定に要する時間を短縮することができる。
また、欠陥検査の結果に基づいて欠陥判定テーブル生成部214で欠陥判定テーブルDTを生成し、欠陥判定テーブルDTに基づいて欠陥発生の原因となった処理装置の特定を行うことで、速やかに欠陥の原因となった処理及びそれに係る処理装置を特定することができる。
なお、例えば基板処理システム1で処理された後のウェハWを検査装置50、56で検査した結果、欠陥有りと判定されたウェハWについては、基板処理システム1から搬出された後、リワークにより欠陥を修正して再度基板処理システム1に搬入される場合が有るが、その欠陥がどの処理に起因するものであるかを特定できなければ、リワークを行っても当該欠陥が解消されないか、あるいは欠陥のない部分についてもリワークを行ってしまうこととなる。この点、本発明では、欠陥原因特定部215により欠陥の原因を特定することで、効率的にリワーク処理を行い、ウェハ処理の歩留まり及び生産性を向上させることができる。
なお、以上の実施の形態では、基板処理システム1内の各装置に対して共通の制御装置200が設けられていたが、例えば成膜処理装置2、塗布現像処理装置3、エッチング処理装置4、平坦化処理装置5、裏面洗浄装置6に個別の制御装置(図示せず)を設けると共に当該制御装置により各装置をローカル制御し、制御装置200との間で必要な情報のやり取りのみを行うようにしてもよい。
また、以上の実施の形態では、第1の基板画像P1及び第2の基板画像P2についてそれぞれ欠陥判定部210で検査を行ったが、第1の基板画像P1の取得から第2の基板画像P2の取得の間の処理で欠陥が発生したか否かを調べるという観点からは、第1の基板画像P1及び第2の基板画像P2との差分画像を用いてもよい。かかる場合、例えば図7に示すように、第1の基板画像P1及び第2の基板画像P2を保管する画像保管部216と、画像保管部216に保管された第1の基板画像P1と第2の基板画像P2との差分画像を生成する差分画像生成部217が設けられる。そして、検査レシピとしては、この差分画像を合成して生成された基準画像に基づいたものが用いられる。
そして、差分画像を基準画像とすることで、欠陥判定部210で欠陥有りと判定された場合に、その欠陥が第1の基板画像P1の取得から第2の基板画像P2の取得の間の処理で発生したものであると判断することが可能となる。即ち、検査対象となるウェハWの第1の基板画像P1に欠陥が存在していた場合、その欠陥は第2の基板画像にも存在することとなるが、第1の基板画像と第2の基板画像の差分画像を生成することで、差分画像からは、第1の基板画像P1に元々存在していた欠陥を除去することができる。したがって、差分画像上の欠陥は、第1の基板画像P1の取得から第2の基板画像P2の取得の間の処理に起因するものであると判断できる。
きる。
以上の実施の形態では、ウェハWの欠陥を検査するにあたり、処理ステーション11で処理前のウェハWを検査する検査装置50と、処理ステーション11で処理後のウェハWを検査する検査装置56を用いたが、検査装置50と検査装置56における各機器の仕様は、同一であることが好ましい。即ち、検査装置50と検査装置56で各機器の仕様が同一であれば、その仕様の差に起因して第1の基板画像P1と第2の基板画像P2との間に差が生じてしまうことを避けることができる。その結果、より正確な欠陥検査を行うことができる。
また、以上の実施の形態では、撮像部160を塗布現像処理装置3にのみ設けていたが、撮像部160の設置場所や設置数は本実施の形態の内容に限定されるものではなく、任意に設定できる。即ち、例えば図10に示すように、検査装置50、56と同一の構成を有する検査装置220を塗布現像処理装置3の外部にも設け、各検査装置220においても適宜基板画像を取得するようにしてもよい。例えば撮像部160が塗布現像処理装置3にのみ設置されている場合、図9の欠陥判定テーブルDTに示すように、塗布現像処理装置3から搬出され、再度塗布現像処理装置3に搬入されるまで複数の処理装置を通るので、欠陥判定テーブルDTに基づいて特定の処理装置が欠陥原因であると断定できるようになるまでは、欠陥情報を蓄積する必要がある。具体的には、例えば図9の欠陥判定テーブルDTのウェハ番号R1−4の場合のように、「搬送ルート」に記載される処理装置の数が多いと、欠陥判定テーブルDTにより欠陥を特定するために必要となる欠陥の情報は多くなる。その一方で、撮像部160の設置数を増やし、例えば1の処理装置で処理を行うごとに基板画像を取得し、基板画像に基づく欠陥検査を行うようにすれば、欠陥が検出された基板画像の直前に行われた処理が、当該欠陥の原因であると直ちに判定できるようになる。
以上の実施の形態では、基板処理システム1に、成膜処理装置2、塗布現像処理装置3、エッチング処理装置4、平坦化処理装置5、裏面洗浄装置6が1つずつ設けられていたが、例えば実際にクリーンルーム内に設置される基板処理システム1においては、例えば図11に示すように、各処理装置2、3、4、5、6が複数台設けられ、並列的に処理が行われる場合もある。なお、図11では、各処理装置2、3、4、5、6がそれぞれ3つずつ設けられ、3つの各処理装置をそれぞれモジュールA、B、Cとして区別した状態を描図している。かかる場合、欠陥の原因を解消するには、欠陥の原因となった処理装置が各処理装置2、3、4、5、6のいずれかであるかを特定した後に、さらに3つのモジュールA、B、Cのいずれかであるかを特定する必要がある。
そこで、各処理装置に例えば複数のモジュールA、B、Cが設けられている場合は、例えば図12に示すように、各ウェハWが、搬送された各処理装置のモジュールA、B、Cのうちどのモジュールにより処理が行われたかを搬送レシピTRに記憶しておく。なお、図12では、例えば成膜処理装置2のモジュールAを「2A」と、成膜処理装置2のモジュールBを「2B」といったように、処理装置の番号とモジュールの番号を組み合わせて、どの処理装置のどのモジュールで処理されたかを表記している。
そして、上述の場合と同様に、ウェハ番号「R1−4」の基板画像「P2−1」と、ウェハ番号「R4−3」の基板画像「P2−4」から同一の欠陥グループE1に分類される欠陥が検出され、且つ共通してエッチング処理装置4を通過しているとする。かかる場合、欠陥グループE1に係る欠陥は、欠陥判定テーブルDTに基づいて、欠陥原因特定部215によりエッチング処理装置4に起因するものであると推定される。そして、欠陥原因特定部215では、さらに図12の搬送レシピTRを参照する。そうすると、第2の基板画像P2−1は、図12に斜線で示す、2回目に塗布現像処理装置3Bに搬送された際に取得されたもの(1回目の塗布現像処理装置3Cでは、上述のように第1の基板画像P1−1が取得される)であるため、第1の基板画像P1−1と第2の基板画像P2−1との間に行われたエッチング処理は、エッチング処理装置4のモジュールAによるものであることが分かる。そのため、欠陥原因特定部215では、これらの情報から、エッチング処理装置4のうち、モジュールAが欠陥の原因となったモジュールであると特定することができる。
なお、欠陥の原因となったモジュールの特定方法は、上記の方法に限られるものではなく、当業者であれば、搬送レシピTR及び欠陥判定テーブルDTの情報に基づいて、様々なモジュールの特定方法に想到し得る。一例として、欠陥判定テーブル生成部214により欠陥判定テーブルDTを生成する際に、搬送レシピTRから各モジュールA、B、Cについての情報も取得することで、図9に示す欠陥判定テーブルDTに、さらにモジュールの情報を追加した欠陥判定テーブルDTを、図13に示すように生成することが考えられる。そして、例えば図13に示すウェハ番号「R1−15」と、ウェハ番号「R2−6」にかかる基板画像からは、共に欠陥グループE2に分類される欠陥が検出されており、両ウェハは共に平坦化処理装置5及び裏面洗浄装置6を通っているものの、裏面洗浄装置6については、番号「R1−15」のウェハWはモジュールCを、番号「R2−6」のウェハWはモジュールBを通過しており、異なるモジュールにより処理されていることが分かる。その一方で、平坦化処理装置5については、共にモジュールBを通過している。そのため、欠陥原因特定部215では、図13に示す欠陥判定テーブルに基づいて、両ウェハWにおいて共通して通過している平坦化処理装置5のモジュールBが欠陥の原因となったモジュールであると特定することができる。
なお、以上の実施の形態では、第1の基板画像と第2の基板画像をそれぞれ異なる検査装置50、56で取得したが、第1の基板画像と第2の基板画像は必ずしも異なる検査装置で取得する必要はなく、同じ検査装置で取得するようにしてもよい。ただし、ウェハWの搬送ルートの干渉や、スループットの観点からは、処理ステーション11で処理される前のウェハWと、処理後のウェハWは別箇独立した検査装置で撮像することが好ましい。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。本発明は、基板がウェハ以外のFPD(フラットパネルディスプレイ)、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。
1 基板処理システム
2 成膜処理装置
3 塗布現像処理装置
4 エッチング処理装置
5 平坦化処理装置
6 裏面洗浄装置
30 現像処理装置
31 下部反射防止膜形成装置
32 レジスト塗布装置
33 上部反射防止膜形成装置
40 熱処理装置
41 アドヒージョン装置
42 周辺露光検査装置
70 ウェハ搬送装置
110 処理容器
150 撮像部
200 制御装置
210 欠陥判定部
211 欠陥情報記憶部
212 欠陥分類部
213 搬送順路記憶部
214 欠陥判定テーブル生成部
215 欠陥原因特定部
W ウェハ
TR 搬送レシピ
DT 欠陥判定テーブル

Claims (7)

  1. 複数種の異なる処理装置で所定の搬送順路に沿って繰り返し処理される基板を検査する方法であって、
    前記いずれか1の処理装置で処理され、当該1の処理装置から搬出された基板の表面を撮像して第1の基板画像を取得する第1の撮像工程と、
    前記第1の基板画像の撮像対象となった基板であって、且つ前記1の処理装置での処理後に当該1の処理装置とは別の処理装置でさらに処理され、前記1の処理装置に再び搬入される基板の表面を撮像して第2の基板画像を取得する第2の撮像工程と、
    前記第1の基板画像及び前記第2の基板画像に基づいて欠陥検査を行って、基板の欠陥の有無を判定する欠陥判定工程と、
    前記第2の基板画像から検出された欠陥が、前記第1の基板画像から検出されなかった場合には、当該欠陥は前記第1の基板画像を取得した後の処理で且つ前記第2の基板画像を取得する前の処理が原因であると特定し、
    前記第2の基板画像から検出された欠陥が、前記第1の基板画像からも検出された場合には、当該欠陥は前記第1の基板画像を取得する前の処理が原因であると特定する欠陥原因特定工程と、を有し、
    前記第1の撮像工程及び第2の撮像工程は前記1の処理装置に設けられた基板検査装置で行われることを特徴とする、基板の検査方法。
  2. 前記処理装置で繰り返し処理される際の前記複数の処理装置間での基板の搬送順路を搬送順路記憶部に記憶し、
    前記欠陥判定工程及び前記欠陥原因特定工程で検出された欠陥の情報を欠陥情報記憶部に記憶し、
    前記欠陥情報記憶部に記憶された欠陥を複数の種類に分類し、
    前記搬送順路記憶部に記憶された基板の搬送順路と、前記分類された欠陥の種類とを対応づけた欠陥判定テーブルを生成し、
    その後の欠陥判定工程において欠陥が検出されたときは、前記欠陥原因特定工程において、前記前記欠陥判定テーブルに基づいて欠陥発生の原因となった処理装置を特定することを特徴とする、請求項1に記載の基板の検査方法。
  3. 前記欠陥判定工程は、繰り返しの処理毎に同一の基板に対して行われ、
    前記欠陥情報記憶部には、同一の基板に対して繰り返し行われる前記欠陥判定工程で検出された欠陥の情報が記憶されることを特徴とする、請求項2に記載の基板の検査方法。
  4. 請求項1〜3のいずれかに記載の基板の検査方法を基板処理システムによって実行させるように、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムを格納した読み取り可能なコンピュータ記憶媒体。
  5. 複数種の異なる処理装置で所定の搬送順路に沿って繰り返し処理される基板を検査する基板検査装置であって、
    前記いずれか1の処理装置で処理され、当該1の処理装置から搬出された基板の表面を撮像して第1の基板画像を取得する第1の撮像装置と、
    前記第1の基板画像の撮像対象となった基板であって、且つ前記処理装置での処理後に当該処理装置とは別の処理装置でさらに処理され、前記1の処理装置に再び搬入される基板の表面を撮像して第2の基板画像を取得する第2の撮像装置と、
    前記第1の基板画像及び前記第2の基板画像に基づいて基板の欠陥検査を行い、基板の欠陥の有無を判定する欠陥判定部と、
    前記第2の基板画像から検出された欠陥が、前記第1の基板画像から検出されなかった場合には、当該欠陥は前記第1の基板画像を取得した後の処理が原因であると特定し、
    前記第2の基板画像から検出された欠陥が、前記第1の基板画像から検出された場合には、当該欠陥は前記第1の基板画像を取得する前の処理が原因であると特定する、欠陥原因特定部と、を有し、
    前記基板検査装置は、前記1の処理装置に設けられていることを特徴とする、基板検査装置。
  6. 前記処理装置で繰り返し処理される際の基板の搬送順路を記憶する搬送順路記憶部と、
    前記欠陥判定部で検出された欠陥の情報を記憶する欠陥情報記憶部と、
    前記欠陥情報記憶部に記憶された欠陥を複数の種類に分類する欠陥分類部と、
    前記搬送順路記憶部に記憶された基板の搬送順路と、前記分類された欠陥の種類とを対応づけた欠陥判定テーブルを生成する欠陥判定テーブル生成部と、をさらに有し、
    前記欠陥原因特定部は、欠陥判定部において欠陥が検出されたときに、前記前記欠陥判定テーブルに基づいて欠陥発生の原因となった処理装置を特定することを特徴とする、請求項5に記載の基板検査装置。
  7. 前記欠陥判定部での欠陥の有無の判定は、繰り返しの処理毎に同一の基板に対して行われ、
    前記欠陥情報記憶部には、同一の基板に対して繰り返し行われる前記欠陥判定部での欠陥の判定により検出された欠陥の情報が記憶されることを特徴とする、請求項6に記載の基板検査装置。
JP2015115941A 2015-06-08 2015-06-08 基板の検査方法、コンピュータ記憶媒体及び基板検査装置 Active JP6329923B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015115941A JP6329923B2 (ja) 2015-06-08 2015-06-08 基板の検査方法、コンピュータ記憶媒体及び基板検査装置
KR1020177035063A KR102631174B1 (ko) 2015-06-08 2016-05-13 기판의 검사 방법, 컴퓨터 기억 매체 및 기판 검사 장치
CN201680033546.4A CN107636450B (zh) 2015-06-08 2016-05-13 基板的检查方法、计算机存储介质以及基板检查装置
PCT/JP2016/064250 WO2016199539A1 (ja) 2015-06-08 2016-05-13 基板の検査方法、コンピュータ記憶媒体及び基板検査装置
US15/577,354 US10539514B2 (en) 2015-06-08 2016-05-13 Substrate inspection method, computer storage medium and substrate inspection apparatus
SG11201710110TA SG11201710110TA (en) 2015-06-08 2016-05-13 Substrate inspection method, computer storage medium and substrate inspection apparatus
TW105117108A TWI647772B (zh) 2015-06-08 2016-06-01 基板之檢查方法、電腦記錄媒體及基板檢查裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015115941A JP6329923B2 (ja) 2015-06-08 2015-06-08 基板の検査方法、コンピュータ記憶媒体及び基板検査装置

Publications (2)

Publication Number Publication Date
JP2017003358A JP2017003358A (ja) 2017-01-05
JP6329923B2 true JP6329923B2 (ja) 2018-05-23

Family

ID=57504829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015115941A Active JP6329923B2 (ja) 2015-06-08 2015-06-08 基板の検査方法、コンピュータ記憶媒体及び基板検査装置

Country Status (7)

Country Link
US (1) US10539514B2 (ja)
JP (1) JP6329923B2 (ja)
KR (1) KR102631174B1 (ja)
CN (1) CN107636450B (ja)
SG (1) SG11201710110TA (ja)
TW (1) TWI647772B (ja)
WO (1) WO2016199539A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6986916B2 (ja) * 2017-10-04 2021-12-22 新東エスプレシジョン株式会社 検査装置及び検査方法
KR20210023977A (ko) * 2018-06-21 2021-03-04 도쿄엘렉트론가부시키가이샤 기판의 결함 검사 방법, 기억 매체 및 기판의 결함 검사 장치
JP7153987B2 (ja) * 2018-06-29 2022-10-17 ダイハツ工業株式会社 塗装欠陥の評価方法
JP7308337B2 (ja) * 2018-08-17 2023-07-13 東京エレクトロン株式会社 異常判定方法及び基板処理システム
CN109273385A (zh) * 2018-09-13 2019-01-25 德淮半导体有限公司 基于机械臂的晶圆缺陷检测方法、机械臂、半导体设备
JP7153521B2 (ja) * 2018-10-05 2022-10-14 東京エレクトロン株式会社 基板処理装置及び検査方法
JP7090005B2 (ja) * 2018-10-05 2022-06-23 東京エレクトロン株式会社 基板処理装置及び検査方法
JP7181068B2 (ja) * 2018-11-30 2022-11-30 株式会社Screenホールディングス 基板処理装置
CN111650813B (zh) * 2019-03-04 2024-04-16 东京毅力科创株式会社 基板处理装置、基板检查装置及方法、以及记录介质
JP2020150155A (ja) * 2019-03-14 2020-09-17 株式会社荏原製作所 基板を研磨するための研磨装置を制御するための制御システム、および研磨方法
TW202113331A (zh) * 2019-06-10 2021-04-01 日商東京威力科創股份有限公司 基板處理裝置、基板檢查方法及記錄媒體
JP7172919B2 (ja) * 2019-09-04 2022-11-16 トヨタ自動車株式会社 工程管理システム及び工程管理方法
WO2021088027A1 (en) * 2019-11-08 2021-05-14 Yangtze Memory Technologies Co., Ltd. Automatic assessment method and assessment system thereof for yield improvement
KR102342827B1 (ko) * 2019-11-18 2021-12-24 그린정보통신(주) 반도체 포토리소그래피 공정의 웨이퍼 결함 검출 시스템
TWI770785B (zh) * 2021-01-22 2022-07-11 南亞科技股份有限公司 半導體製造系統、測量裝置及半導體製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5085517A (en) * 1989-10-31 1992-02-04 Chadwick Curt H Automatic high speed optical inspection system
JPH10214866A (ja) * 1997-01-28 1998-08-11 Hitachi Ltd 不良解析方法および装置
JPH11237226A (ja) * 1997-11-28 1999-08-31 Hitachi Ltd 欠陥検査装置
WO1999050651A1 (en) * 1998-03-27 1999-10-07 Hitachi, Ltd. Pattern inspection device
JP2000200356A (ja) * 1999-01-08 2000-07-18 Hitachi Ltd 欠陥分類方法およびその装置
JP3524819B2 (ja) * 1999-07-07 2004-05-10 株式会社日立製作所 画像比較によるパターン検査方法およびその装置
EP1273907A4 (en) * 2000-11-17 2006-08-30 Ebara Corp METHOD AND INSTRUMENT FOR WAFER INSPECTION AND ELECTRON BEAM
JP4154156B2 (ja) * 2002-02-08 2008-09-24 ソニーマニュファクチュアリングシステムズ株式会社 欠陥分類検査装置
WO2003077291A1 (fr) * 2002-03-12 2003-09-18 Olympus Corporation Procede de fabrication de semi-conducteurs et dispositif d'usinage associe
JP4059429B2 (ja) * 2002-08-29 2008-03-12 大日本スクリーン製造株式会社 分類装置、歩留管理システム、分類方法、基板製造方法およびプログラム
JP2004165395A (ja) * 2002-11-13 2004-06-10 Hitachi High-Technologies Corp 検査データ解析プログラムと検査方法
JP2004226717A (ja) * 2003-01-23 2004-08-12 Renesas Technology Corp マスクの製造方法および半導体集積回路装置の製造方法
JP4230838B2 (ja) * 2003-06-27 2009-02-25 株式会社日立ハイテクノロジーズ 欠陥検査装置における検査レシピ設定方法および欠陥検査方法
US7048602B2 (en) * 2003-08-25 2006-05-23 Eastman Kodak Company Correcting potential defects in an OLED device
JP2006214820A (ja) * 2005-02-02 2006-08-17 Yamaha Motor Co Ltd 基板検査装置および基板検査方法
JP2007194262A (ja) * 2006-01-17 2007-08-02 Olympus Corp 欠陥判定システムおよび基板処理システム
JP4728144B2 (ja) * 2006-02-28 2011-07-20 株式会社日立ハイテクノロジーズ 回路パターンの検査装置
JP2008164336A (ja) * 2006-12-27 2008-07-17 Olympus Corp 欠陥検査システムおよび方法
NL2003678A (en) * 2008-12-17 2010-06-21 Asml Holding Nv Euv mask inspection system.
JP2010165876A (ja) * 2009-01-15 2010-07-29 Olympus Corp 欠陥関連付け装置、基板検査システム、および欠陥関連付け方法
JP4716148B1 (ja) * 2010-03-30 2011-07-06 レーザーテック株式会社 検査装置並びに欠陥分類方法及び欠陥検出方法
JP5566265B2 (ja) * 2010-11-09 2014-08-06 東京エレクトロン株式会社 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
JP5608575B2 (ja) * 2011-01-19 2014-10-15 株式会社日立ハイテクノロジーズ 画像分類方法および画像分類装置
US8965102B2 (en) * 2012-11-09 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for defect analysis of a substrate
US9466463B1 (en) * 2012-11-20 2016-10-11 Multibeam Corporation Charged particle beam substrate inspection using both vector and raster scanning
CN103604812A (zh) * 2013-10-23 2014-02-26 上海华力微电子有限公司 一种晶片宏观缺陷多点定位方法
JP5837649B2 (ja) * 2014-06-17 2015-12-24 東京エレクトロン株式会社 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体

Also Published As

Publication number Publication date
KR20180015652A (ko) 2018-02-13
JP2017003358A (ja) 2017-01-05
KR102631174B1 (ko) 2024-01-31
TW201724305A (zh) 2017-07-01
CN107636450B (zh) 2020-09-08
WO2016199539A1 (ja) 2016-12-15
TWI647772B (zh) 2019-01-11
US20180156739A1 (en) 2018-06-07
SG11201710110TA (en) 2018-01-30
CN107636450A (zh) 2018-01-26
US10539514B2 (en) 2020-01-21

Similar Documents

Publication Publication Date Title
JP6329923B2 (ja) 基板の検査方法、コンピュータ記憶媒体及び基板検査装置
JP6244329B2 (ja) 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
JP5566265B2 (ja) 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
US11387129B2 (en) Substrate warehouse, substrate processing system, and substrate inspection method
JP5459279B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP5837649B2 (ja) 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
WO2014091928A1 (ja) 基板の欠陥検査方法、基板の欠陥検査装置及びコンピュータ記憶媒体
JP6209546B2 (ja) 基板処理システム、欠陥検査方法、プログラム及びコンピュータ記憶媒体
JP5702263B2 (ja) 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体
JP6423064B2 (ja) 基板処理システム
JP6524185B2 (ja) 基板処理システム
KR102620998B1 (ko) 기판 검사 방법, 기판 처리 방법 및 이를 수행하기 위한 기판 처리 시스템
JP2017092306A (ja) 基板処理装置および基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180423

R150 Certificate of patent or registration of utility model

Ref document number: 6329923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250