JP6325958B2 - ダイバーシティ受信機 - Google Patents
ダイバーシティ受信機 Download PDFInfo
- Publication number
- JP6325958B2 JP6325958B2 JP2014204931A JP2014204931A JP6325958B2 JP 6325958 B2 JP6325958 B2 JP 6325958B2 JP 2014204931 A JP2014204931 A JP 2014204931A JP 2014204931 A JP2014204931 A JP 2014204931A JP 6325958 B2 JP6325958 B2 JP 6325958B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mixer
- diversity receiver
- output
- local oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
- H04B7/084—Equal gain combining, only phase adjustments
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Transmission System (AREA)
Description
図1は、本発明の第1の実施形態に係るダイバーシティ受信機の構成を示す。図1のダイバーシティ受信機は、第1及び第2アンテナ10a,10bと、第1及び第2低雑音トランスコンダクタンス増幅器(LNTA)12a,12bと、シンセサイザ20と、局部発振(LO)信号生成部22と、ミキサ(MIX)30と、位相調整ミキサ(位相調整MIX)34と、ベースバンド増幅器(BB Amp)40と、ローパスフィルタ(LPF)42と、可変利得増幅器(VGA)44と、第1及び第2アナログデジタル変換器(ADC)46,47と、デジタルシグナルプロセッサ(DSP)48と、出力機器50とを備える。
I信号ミキサ35では、第1位相制御信号CNT000により第1AND回路64の出力と第6AND回路75の出力とが有効化され、他の6個のAND回路の出力がいずれも無効化される。第1NMOSトランジスタ60は、有効化された第1AND回路64が伝達する第1LO信号SIG000によってオン・オフ制御される。第6NMOSトランジスタ71は、有効化された第6AND回路75が伝達する第3LO信号SIG180によってオン・オフ制御される。したがって、このI信号ミキサ35は、第2アンテナ10bからの受信RF信号を、位相調整することなく差動のベースバンドI信号へと変換する。
I信号ミキサ35では、第2位相制御信号CNT090により第3AND回路66の出力と第8AND回路77の出力とが有効化され、他の6個のAND回路の出力がいずれも無効化される。第3NMOSトランジスタ62は、有効化された第3AND回路66が伝達する第2LO信号SIG090によってオン・オフ制御される。第8NMOSトランジスタ73は、有効化された第8AND回路77が伝達する第4LO信号SIG270によってオン・オフ制御される。したがって、このI信号ミキサ35は、第2アンテナ10bからの受信RF信号を、90度だけ位相調整して差動のベースバンドI信号へと変換する。
I信号ミキサ35では、第3位相制御信号CNT180により第2AND回路65の出力と第5AND回路74の出力とが有効化され、他の6個のAND回路の出力がいずれも無効化される。第2NMOSトランジスタ61は、有効化された第2AND回路65が伝達する第3LO信号SIG180によってオン・オフ制御される。第5NMOSトランジスタ70は、有効化された第5AND回路74が伝達する第1LO信号SIG000によってオン・オフ制御される。したがって、このI信号ミキサ35は、第2アンテナ10bからの受信RF信号を、180度だけ位相調整して差動のベースバンドI信号へと変換する。
I信号ミキサ35では、第4位相制御信号CNT270により第4AND回路67の出力と第7AND回路76の出力とが有効化され、他の6個のAND回路の出力がいずれも無効化される。第4NMOSトランジスタ63は、有効化された第4AND回路67が伝達する第4LO信号SIG270によってオン・オフ制御される。第7NMOSトランジスタ72は、有効化された第7AND回路76が伝達する第2LO信号SIG090によってオン・オフ制御される。したがって、このI信号ミキサ35は、第2アンテナ10bからの受信RF信号を、270度だけ位相調整して差動のベースバンドI信号へと変換する。
図5は、本発明の第2の実施形態に係るダイバーシティ受信機の構成を示す。図5のダイバーシティ受信機では、図1中の第2LNTA12bに代えてI信号用のLNTA13とQ信号用のLNTA14とが用意されている。
図10は、本発明の第3の実施形態に係るダイバーシティ受信機の構成を示す。図10のダイバーシティ受信機は、第1アンテナ10aと第1LNTA12aとの間と、第2アンテナ10bと第2LNTA12bとの間とに、それぞれ片相−差動変換のためのバラン(B)11a,11bを備えている。第2LNTA12bは、I信号用のLNTA13とQ信号用のLNTA14とを有している。そして、第1LNTA12aと、第2LNTA12bと、ミキサ30と、位相調整ミキサ34とは、いずれも差動入力かつ差動出力の構成を持つ。つまり、第3の実施形態におけるミキサ30及び位相調整ミキサ34は、いずれもダブルバランスミキサである。
11a,11b バラン(B)
12a,12b 低雑音トランスコンダクタンス増幅器(LNTA)
13,14 低雑音トランスコンダクタンス増幅器(LNTA)
20 シンセサイザ
22 局部発振(LO)信号生成部
30 ミキサ(MIX)[第1周波数変換部]
31 I信号ミキサ
32 Q信号ミキサ
34 位相調整ミキサ(位相調整MIX)[第2周波数変換部]
35 I信号ミキサ
36 Q信号ミキサ
40 ベースバンド増幅器(BB Amp)[合成部]
42 ローパスフィルタ(LPF)
44 可変利得増幅器(VGA)
46,47 アナログデジタル変換器(ADC)
48 デジタルシグナルプロセッサ(DSP)
50 出力機器
52,53 Dフリップフロップ
54〜57 AND回路
60〜63,70〜73,80〜83,90〜93 NMOSトランジスタ[スイッチングミキサ]
64〜67,74〜77,84〜87,94〜97 AND回路[ロジック回路]
CLK/CLKB シンセサイザ出力信号
CNT000〜270 位相制御信号
SIG000〜270 局部発振(LO)信号
Claims (8)
- 互いに異なる位相を持つ複数の局部発振信号を生成する局部発振信号生成部と、
第1アンテナからの受信信号の周波数を変換する第1周波数変換部と、
第2アンテナからの受信信号の周波数を変換する第2周波数変換部と、
前記第1周波数変換部の出力と前記第2周波数変換部の出力とを合成する合成部とを備えたダイバーシティ受信機であって、
前記第1周波数変換部は、前記複数の局部発振信号のうちの1つの信号によってオン・オフ制御される第1スイッチングミキサを有し、
前記第2周波数変換部は、
各々前記複数の局部発振信号のうちの対応する1つの信号を伝達する複数のロジック回路と、
各々前記複数のロジック回路のうちの対応する1つのロジック回路の出力によってオン・オフ制御される複数の第2スイッチングミキサとを有し、
前記複数のロジック回路の各出力は、前記第1周波数変換部の出力に対する前記第2周波数変換部の出力の位相調整量を指示する位相制御信号に応じて有効化又は無効化されるダイバーシティ受信機。 - 請求項1記載のダイバーシティ受信機において、
前記局部発振信号生成部は、デューティ比がいずれも50%であり、かつ互いに90度異なる位相を持つ4つの局部発振信号を生成するダイバーシティ受信機。 - 請求項1記載のダイバーシティ受信機において、
前記局部発振信号生成部は、デューティ比がいずれも25%であり、かつ互いに90度異なる位相を持つ4つの局部発振信号を生成するダイバーシティ受信機。 - 請求項1記載のダイバーシティ受信機において、
前記第1スイッチングミキサと、前記複数の第2スイッチングミキサの各々とは、I信号ミキサと、Q信号ミキサとからなるダイバーシティ受信機。 - 請求項1記載のダイバーシティ受信機において、
前記第1周波数変換部と、前記第2周波数変換部とは、いずれも差動入力構成を有するダイバーシティ受信機。 - 請求項1記載のダイバーシティ受信機において、
前記局部発振信号生成部は、nを自然数とするとき、デューティ比がいずれも1/(4n)×100%であり、かつ互いに360/(4n)度異なる位相を持つ4n個の局部発振信号を生成するダイバーシティ受信機。 - 請求項6記載のダイバーシティ受信機において、
前記複数のロジック回路の各出力のうち、隣合う位相を持った局部発振信号を伝達する2個のロジック回路の出力が同時に有効化されるダイバーシティ受信機。 - 請求項7記載のダイバーシティ受信機において、
前記複数のロジック回路の各出力のうち、前記複数の局部発振信号のうちの互いに360/(4n)度異なる位相を持つ2個の局部発振信号を伝達する2個のロジック回路の各出力が同時に有効化されるダイバーシティ受信機。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014204931A JP6325958B2 (ja) | 2014-10-03 | 2014-10-03 | ダイバーシティ受信機 |
US14/855,428 US9312942B1 (en) | 2014-10-03 | 2015-09-16 | Diversity receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014204931A JP6325958B2 (ja) | 2014-10-03 | 2014-10-03 | ダイバーシティ受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016076779A JP2016076779A (ja) | 2016-05-12 |
JP6325958B2 true JP6325958B2 (ja) | 2018-05-16 |
Family
ID=55633581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014204931A Active JP6325958B2 (ja) | 2014-10-03 | 2014-10-03 | ダイバーシティ受信機 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9312942B1 (ja) |
JP (1) | JP6325958B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10608699B2 (en) | 2015-06-01 | 2020-03-31 | Transfert Plus Societe En Commandite | Systems and methods for spectrally efficient and energy efficient ultra-wideband impulse radios and scalable data rates |
US10454665B2 (en) * | 2018-03-16 | 2019-10-22 | Qualcomm Incorporated | Hybrid-controlled clock generation |
US10778267B1 (en) * | 2019-09-04 | 2020-09-15 | Realtek Semiconductor Corp. | Radio frequency signal detector and method thereof |
JP2022049496A (ja) * | 2020-09-16 | 2022-03-29 | キオクシア株式会社 | 半導体集積回路及び受信装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3656990B2 (ja) * | 2001-03-09 | 2005-06-08 | 株式会社東芝 | 信号分配位相切り換え回路及びアクティブアレイアンテナシステム |
JP3709357B2 (ja) * | 2001-06-29 | 2005-10-26 | アイコム株式会社 | アクティブ・フェーズド・アレー・アンテナ |
JP2003018123A (ja) * | 2001-07-05 | 2003-01-17 | Alps Electric Co Ltd | Ofdm受信装置 |
EP1318641A3 (en) * | 2001-12-10 | 2006-10-04 | Alps Electric Co., Ltd. | Carrier recovery with antenna diversity |
JP2005223742A (ja) * | 2004-02-06 | 2005-08-18 | Sony Corp | 受信回路および受信装置 |
JP2007103991A (ja) * | 2005-09-30 | 2007-04-19 | Hitachi Kokusai Electric Inc | ダイバーシティ受信の位相制御方法および装置 |
JP2009296482A (ja) * | 2008-06-09 | 2009-12-17 | Alps Electric Co Ltd | ダイバーシチ受信装置 |
JP2012010220A (ja) * | 2010-06-28 | 2012-01-12 | Seiko Epson Corp | 切替回路及び受信回路 |
JP6004968B2 (ja) * | 2013-02-27 | 2016-10-12 | パナソニック株式会社 | 受信機 |
-
2014
- 2014-10-03 JP JP2014204931A patent/JP6325958B2/ja active Active
-
2015
- 2015-09-16 US US14/855,428 patent/US9312942B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20160099765A1 (en) | 2016-04-07 |
US9312942B1 (en) | 2016-04-12 |
JP2016076779A (ja) | 2016-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11418149B2 (en) | Re-configurable passive mixer for wireless receivers | |
JP5436455B2 (ja) | ハーモニックリジェクションミキサ | |
JP6325958B2 (ja) | ダイバーシティ受信機 | |
Contaldo et al. | A 2.4-GHz BAW-based transceiver for wireless body area networks | |
WO2006039500A3 (en) | Multi-element phased array transmitter with lo phase shifting and integrated power amplifier | |
JP2011509059A (ja) | 低雑音および低変換損を有する直交無線周波数ミキサ | |
US8766834B2 (en) | Discrete time analog circuit and receiver using same | |
JP2008236135A (ja) | 周波数コンバータ | |
US9020457B2 (en) | Phased-array receiver for mm-wave applications | |
US20100134154A1 (en) | Odd number frequency dividing circuit | |
KR20120139831A (ko) | 스위칭형 커패시터 회로들을 위한 이산 시간 동작 트랜스컨덕턴스 증폭기 | |
JP5622592B2 (ja) | 多相ミキサ | |
WO2012032936A1 (ja) | 信号処理回路、信号処理方法及び制御プログラムの記録媒体 | |
WO2016182673A1 (en) | Switched capacitor power amplifier circuits and methods | |
US9112482B2 (en) | Receiver | |
US11303282B1 (en) | Techniques for measuring slew rate in current integrating phase interpolator | |
JP4162588B2 (ja) | 受信装置および送信装置 | |
US10404304B2 (en) | Method and system for a baseband cross-bar | |
JP2017121035A (ja) | イコライザ回路及びそれを用いた受信装置 | |
CN116670936A (zh) | 一种相控阵装置及通信设备 | |
Arkesteijn et al. | ADC clock jitter requirements for software radio receivers | |
CN117063403A (zh) | 多频带无线电接收机 | |
EP3110011A1 (en) | A direct delta-sigma receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180413 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6325958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |